KR20060027676A - 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법 - Google Patents

Abstract

본 발명은 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법에 관한 것으로, 접착부재를 개재하여 보호 필름이 피복된 언클래드 부재를 제공하는 단계; 상기 언클래드 부재에 대한 드릴링 공정을 수행하여 비아홀을 형성하는 단계; 액상의 도전성 페이스트가 충진된 챔버내에 상기 언클래드 부재를 침지시켜 비아홀 내부에 액상의 도전성 페이스트를 충진시키는 단계; 상기 언클래드 부재에 대한 건조를 수행하여 비아홀에 충진된 액상의 도전성 페이스트를 건조시키는 단계; 상기 언클래드 부재에 피복된 보호 필름을 제거하여 도전성 페이스트가 충진된 비이홀이 형성된 절연층을 형성하는 단계; 소정의 회로패턴이 형성되어 있는 코어층을 제작하는 단계; 및 상기 절연층상에 코어층을 정합처리한 후 소정의 프레스 공정에 의하여 일괄적층을 수행하는 단계를 포함하여 구성된다.

다층 인쇄회로기판, 회로층, 절연층, 도전성 페이스트, 일괄적층

Description

일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법{Method for fabricating the multi layer using Layup Process}

도 1은 종래의 빌드-업 방식으로 형성된 다층 인쇄회로기판의 단면도.

도 2는 종래의 스크린 인쇄방식으로 페이스트를 충진하여 비아홀을 매립하는 공정도.

도 3은 본 발명에 따른 다층 인쇄회로기판을 구성하는 절연층을 제조하는 공정도.

도 4는 본 발명에 따른 언클래드 부재에 형성된 비아홀 내부에 액상의 도전성 페이스트를 충진하는 과정을 도시한 도면.

도 5는 본 발명에 따른 다층 인쇄회로기판을 구성하는 코어층을 제조하는 공정도.

도 6은 본 발명에 따른 다수의 절연층과 코어층이 정합되어 정렬된 구조를 도시한 도면.

도 7은 본 발명에 따른 소정의 프레스 공정에 의하여 다수의 절연층과 코어층이 일괄 적층된 구조를 갖는 다층 인쇄회로기판의 구조를 도시한 도면.

* 도면의 간단한 부호의 설명 *

100 : 언클래드 부재 101 : 절연재

102 : 접착부재 103 : 보호 필름

104 : 비아홀 105 : 액상 도전성 페이스트

110 : 절연층 200 : 동박적층원판

201 : 절연층 202 : 동박

203 : 비아홀 204 : 도금층

205 : 레지스트 패턴 210 : 코어층

본 발명은 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법에 관한 것이다.

보다 구체적으로는, 액상의 도전성 페이스트가 충진된 챔버내에 비아홀이 형성된 언클래드 부재를 침지시켜 형성된 절연층과 코어층을 프레스 공정에 의하여 일괄적층시킴으로써, 비아홀에 대한 도전성 페이스트의 미충진을 방지할 수 있는 다층 인쇄회로기판의 제조 방법에 관한 것이다.

인쇄회로기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등의 한쪽면에 구리 등의 박판을 부착시킨 후에, 회로의 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성하고, 부품들을 부착 탑재시키기 위한 홀(hall)을 뚫어서 만든다.

즉, 상기 인쇄회로기판은 배선 패턴을 통하여 실장된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것이다.

인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 PCB를 사용하였으나, 최근에는 회로의 복잡도 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 PCB 또는 MLB를 사용하는 것이 일반적이다. 본 발명은 이들 중 MLB의 제조 방법에 관한 것이다.

MLB는 배선밀도를 획기적으로 늘릴 수 있다는 큰 장점이 있으나, 그 만큼 제조 공정이 복잡하게 되는 어려움이 있다. 특히 내층은 종래의 빌드업 방식에 따른 경우 공정이 완료되면 변형이 불가능하므로 내층에 오류가 있는 경우 완성된 모든 제품이 불량으로 되어 버린다. 이러한 오류를 미연에 방지하기 위해 많은 검사장치가 개발되어 사용되고 있다.

이하, 도 1 을 참조하여 종래의 빌드업(build-up) 방식에 의해 구현되는 다층 인쇄회로기판의 구성에 대하여 상세하게 설명한다.

빌드업 방식이라 함은 말 그대로 먼저 내층을 형성하고, 그 위에 추가적으로 외층들을 한층씩 쌓아나가는 방식의 제조 방법으로써, 보다 구체적으로는 소정의 내층 회로패턴이 형성된 베이스 기판상에 절연층을 적층한 후 추가적인 마스킹 공정을 수행하여 다수의 외층을 적층시키는 방법이다.

즉, 상기 빌드업 방식을 이용한 패키지 기판 제작 방법은, 드릴링 가공을 수행하여 비아홀(12)이 형성된 동박적층원판(11)에 도금층(13)을 형성하고 소정의 마스킹 공정을 수행하여 내층 회로패턴이 형성된 베이스 기판을 제작한다.

이후, 베이스 기판 상에 절연층(14)을 적층한 후 레이저 가공을 수행하여 층간 전기적 접속을 수행하는 블라인드 비아홀을 형성하고 외층 회로패턴을 형성하기 위한 시드층(16)을 형성한다.

상술한 바와 같이 시드층(16)을 형성한 후, 소정의 마스킹 공정을 수행하여 레지스트 패턴을 형성하고 동도금을 수행하여 외층 회로 패턴(17)을 완성한다.

이후, 레지스트 패턴 제거 및 불필요한 시드층의 에칭 처리로 외층을 형성하고 솔더 브리지(땜납 걸침) 현상을 방지하는 PSR 잉크(18)(Photo Imageable Solder Resist Mask ink)를 도포시킴으로써 다층 인쇄회로기판을 최종적으로 완성한다.

기존의 인쇄회로기판의 제조 방법은 최근의 경박단소화 추세에 대처하기에는 한계가 있고, PCB의 고기능화에 대응하여 다층화 되면서 제조 단가 또한 급격히 증가하고 있다. 하지만 제품에 대한 전자 부품의 판매 가격은 상대적으로 하락하고 있으며 급속한 발전과 더불어 제작 기간도 단축될 것이 요구된다.

이러한 경향에 대해 전술한 바와 같이, 기존의 빌드업 공법에 따른 레이저에 의해 비아홀을 가공한 후 내벽을 도금하여 층간을 접속하고 순차적으로 쌓아가는 제조 방법으로 공정 단가를 최소화 하기에는 많은 문제점이 있고 기판의 제작 기간을 단축하는 데도 한계가 있었다.

이를 보안하기 위해, 회로층 및 절연층을 독립적인 프로세스를 통하여 각각 제조한 후 다수개를 병렬적으로 일괄 적층하는 제조 공법이 개발되었다.

그러나, 상기 절연층 제조시 층간 전기적 도통을 수행하는 비아홀(21)을 도 2에 도시된 바와 같이, 기판(20)상에 인쇄망(22)을 설치하고 액체 도전성 페이스트를 도포하는 인쇄스크린 인쇄방식으로 페이스트 충진함으로써 공기 기포 등의 잔재물들이 비아홀(21) 내부 영역에 남아있게 되고 이후 열에 의한 비아홀 파괴, 신호 단절 등의 불량으로 신뢰성에 치명적인 악영향을 미치는 문제가 발생하였다.

또한, 스크린 인쇄방식에서는 비아홀(21) 패턴과 동일한 인쇄망(22)을 별도록 제작함으로써 미세홀일 경우 인쇄망(22) 제작의 어려움이 따르고 미세홀 매립이 용이하지 않은 문제가 발생하였다.

본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 액상의 도전성 페이스트가 충진된 챔버내에 비아홀이 형성된 언클래드 부재를 침지시켜 형성된 절연층과 코어층을 프레스 공정에 의하여 일괄적층시킴으로써, 비아홀에 대한 도전성 페이스트의 미충진을 방지할 수 있는 인쇄회로기판의 제조 방법을 제공하는 데 있다.

이러한 목적을 달성하기 위한 본 발명에 따른 일괄 적층 방식을 이용한 인쇄회로기판의 제조 방법은, 접착부재를 개재하여 보호 필름이 피복된 언클래드 부재를 제공하는 단계; 상기 언클래드 부재에 대한 드릴링 공정을 수행하여 비아홀을 형성하는 단계; 액상의 도전성 페이스트가 충진된 챔버내에 상기 언클래드 부재를 침지시켜 비아홀 내부에 액상의 도전성 페이스트를 충진시키는 단계; 상기 언클래드 부재에 대한 건조를 수행하여 비아홀에 충진된 액상의 도전성 페이스트를 건조시키는 단계; 상기 언클래드 부재에 피복된 보호 필름을 제거하여 도전성 페이스트가 충진된 비이홀이 형성된 절연층을 형성하는 단계; 소정의 회로패턴이 형성되어 있는 코어층을 제작하는 단계; 및 상기 절연층상에 코어층을 정합처리한 후 소정의 프레스 공정에 의하여 일괄적층을 수행하는 단계를 포함하여 구성된 것을 특징으로 한다.

이하, 첨부 도면을 참조하여 본 발명에 따른 병렬적 다층 인쇄회로기판의 제조 방법에 대하여 상세하게 설명한다.

먼저, 도 3을 참조하여 본 발명에 따른 액상의 도전성 페이스트가 충진된 비아홀이 형성된 절연층의 제조 방법에 대하여 상세하게 설명한다.

도 3a에 도시된 바와 같이, 절연재(101)상에 접착부재(Adheaive Film)(102) 를 개재하여 보호 필름(103)이 도포된 언클래드(Unclad) 자재(100)를 제공한다.

일반적으로 수지와 보강기재의 합성물질로 형성된 절연재(101) 상에 반경화 상태의 접착부재(102)가 양면에 형성되어있고, 접착부재(102)를 보호하기 위한 보호 필름(103)이 접착부재(102)상에 얇게 입혀져 있다.

여기서, 접착부재(102)는 유리섬유에 열경화성 수지를 침투시켜 반 경화상태로 만든 것으로, 추후에 서술되는 코어층과 일괄 적층시 접착하는 원자재로 사용된다. 일정 이상의 가압, 가열에 의하여 상기 필름이 경화가 되면서 절연층과 코어층 을 접착시켜준다.

또한, 보호필름(103)은 PET(Polyethylene terephthalate) 재질로 형성되고, 절연층(100) 제조 공정 중에서 발생할 수 있는 상기 접착부재(102)의 손상 및 이물질 침입 등을 막아주는 역할을 한다.

상술한 바와 같이 구성된 언클래드 부재(100)를 제공한 후, 도 3b에 도시된 바와 같이, 상기 언클래드 부재에 층간 전기적 접속을 수행하는 비아홀(104)을 형성한다.

여기서, 비아홀(104)은 드릴링 가공으로 형성하고, 디버링(Deburring) 및 디스미어(Desmear)의 공정을 수행하여 드릴링 가공 중에 발생하는 각종 오염과 이물질을 제거한다.

상술한 바와 같이 언클래드 부재에 층간 전기적 접속을 수행하는 비아홀(104)을 형성한 후, 도 3c에 도시된 바와 같이, 액상의 도전성 페이스트(105)를 비아홀 내부에 충진시킨다.

여기서, 비아홀(104) 내부에 충진되는 액상의 도전성 페이스트(105)는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 도전성 물질이다.

이때, 비아홀(104)에 액상의 도전성 페이스트를 충진하는 방법은, 도 4에 도시된 바와 같이, 비아홀(104)이 형성된 언클래드 자재(100)를 액체 상태의 도전성 페이스트가 담겨진 챔버내에 침지시킨다.

이후, 노즐 등을 이용한 압력 분사 방식을 이용하여 챔버내의 액상의 도전성 페이스트가 언클래드 부재(100)의 일측면 방향으로 흐르도록 함으로써, 액상의 도전성 페이스트가 비아홀(104) 내부에 용이하게 충진될 수 있도록 한다.

상술한 바와 같이 액상의 도전성 페이스트를 비아홀 내부에 충진한 후, 도 3d에 도시된 바와 같이, 건조 공정을 통하여 비아홀(104) 내부에 충진된 도전성 페이스트(104)를 경화시키고, 절연재(101)상에 접착부재(102)를 개재하여 부착된 보호 필름(103)을 제거함으로써 도전성 페이스트가 충진된 비아홀(104)이 형성된 절연층(110)을 완성한다.

상술한 바와 같이 인쇄회로기판의 층간 절연을 수행하는 절연층을 형성한 후, 도 5에 도시된 바와 같이, 소정의 프레스 공정에 의하여 절연층상에 일괄 적층되는 코어층을 제작한다.

도 5를 참조하여 본 발명에 따른 인쇄회로기판을 구성하는 코어층의 제조 방 법에 대하여 상세하게 설명한다.

먼저, 도 5a에 도시된 바와 같이, 절연층(201)을 개재하여 양면에 박막의 동박(202)이 형성된 동박적층원판(CCL;Copper Clad Laminate)(200)을 제공한다.

여기서, 동박적층원판(200)은 일반적으로 인쇄회로기판이 제조되는 원판으로 절연층(201)에 얇게 구리(202)를 입힌 구조를 갖는다.

이때, 동박적층원판은 그 용도에 따라 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다. 또한, 동박의 두께는 보통 18~70㎛ 정도이나 배선 패턴의 미세화에 따라 5㎛, 7㎛, 15㎛를 사용하기도 한다.

상술한 바와 같이 동박적층원판을 제공한 후, 도 5b에 도시된 바와 같이, 동박적층원판(200)에 층간 전기적 접속을 수행하는 비아홀(203)을 형성한다.

상기 비아홀(203)은 드릴링 가공으로 형성하고, 디버링(Deburring) 및 디스미어(Desmear)의 공정을 수행하여 드릴링 가공 중에 발생하는 각종 오염과 이물질을 제거한다.

여기서, 상기 비아홀(203)은 기계적 드릴링을 사용할 수도 있으나, 미세 회로패턴 형성시 정밀한 가공을 요하므로 YAG(Yttrium Aluminum Garnet)레이저나 CO₂ 레이저를 이용하는 것이 바람직하다.

상술한 바와 같이 층간 접속을 위한 비아홀(203)을 형성한 후, 도 5c에 도시된 바와 같이, 동박층(202) 및 비아홀(203)에 대한 무전해 동도금 및 전해 동도금을 실시하여 도금층(204)을 형성한다.

이때, 상기 비아홀(203)이 미세홀일 경우 도금층(204)이 형성되면서 비아홀(203) 내부 영역이 Fill 도금처리가 되지만, 도금층(204) 후에 페이스트를 충진하는 공정을 더 포함할 수도 있다.

여기서, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다.

즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에 회로패턴의 도전성 부분은 전해 동도금으로 형성하는 것이 바람직 하다.

상술한 바와 같이 도금층을 형성한 후, 도 5d에 도시된 바와 같이, 상기 동도금층(204)상에 회로패턴을 형성하기 위한 에칭 레지스트 패턴(205)을 형성한다.

여기서, 에칭 레지스트 패턴(205)을 형성하기 위해서는 아트워크 필름에 인쇄된 회로패턴을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 아트 워크 필름에 인쇄된 회로패턴을 드라이 필름으로 전사하는 방식이다.

이때, 회로패턴이 전사된 드라이 필름은 에칭 레지스트로서 역할을 하게 되고, 상기 드라이 필름을 에칭 레지스터로 이용하여 에칭 처리를 수행하는 경우, 도 5e에 도시된 바와 같이, 에칭 레지스트 패턴(205)이 형성되지 않은 영역의 도금층(204)이 제거되어 소정의 회로패턴이 형성된다.

상술한 바와 같이 소정의 회로패턴을 형성한 후, 도 5f에 도시된 바와 같이 남아있는 드라이 필름을 박리시킨후, AOI 검사 및 흑화처리를 진행하여 코어층(210)을 완성한다.

여기서, AOI를 이용한 검사는 회로층 공정 중에 발생되는 불량을 미연에 방 지한다. 또한, 화학적인 방법으로 동박의 표면을 산화시켜 거칠기를 부여하는 흑화처리는 상기 회로층(210)이 절연층(110)과 접착되기 전에 회로층의 접착력 및 내열성을 강화시켜준다.

상술한 바와 같이 소정의 회로패턴이 형성된 코어층을 형성한 후, 도 6에 도시된 바와 같이, 도전성 페이스트가 충진된 비아층(104)이 형성된 절연층(110)과 소정의 회로패턴이 형성된 코어층(210)을 일괄 적층시킨다.

이때, 상기 절연층(110)에 형성된 도전성 페이스트가 충진된 비아홀(104)과 코어층(210)에 형성된 비아홀(104)은 상호 전기적으로 접속될 수 있도록 정확하게 정합처리된다.

상술한 바와 같이 다수의 절연층(110) 및 코어층(210)을 적층한 후, 도 7에 도시된 바와 같이, 소정의 프레스 공정에 의하여 소정 시간 동안 가압 및 가열함으로써 최종적으로 일괄 적층한 다층 인쇄회로기판을 제작한다.

상기한 바와 같이, 본 발명에 따른 병렬적 다층 인쇄회로기판의 제조 방법에 따르면, 액상의 도전성 페이스트가 충진된 챔버내에 비아홀이 형성된 언클래드 부재를 침지시켜 인쇄회로기판의 절연층을 형성함으로써, 공기 기포 등의 잔재로 인 한 비아홀 파괴 및 신호 단절 등의 치명적인 불량을 해소하여 신뢰성을 크게 증가시키는 효과를 제공한다.

또한, 본 발명은 비아홀 패턴과 동일한 스크린을 제조하여 사용하는 기존의 스크린 인쇄방식 대신 도전성 페이스트가 충진된 챔버내에 비아홀이 형성된 언클래드 부재를 침지시켜 인쇄회로기판의 절연층을 형성함으로써, 제작 공정이 용이하고 어떠한 미세홀 매립도 가능한 효과를 제공한다.

여기서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.

Claims (6)

1. 접착부재를 개재하여 보호 필름이 피복된 언클래드 부재를 제공하는 단계;

   상기 언클래드 부재에 대한 드릴링 공정을 수행하여 비아홀을 형성하는 단계;

   액상의 도전성 페이스트가 충진된 챔버내에 상기 언클래드 부재를 침지시켜 비아홀 내부에 액상의 도전성 페이스트를 충진시키는 단계;

   상기 언클래드 부재에 대한 건조를 수행하여 비아홀에 충진된 액상의 도전성 페이스트를 건조시키는 단계;

   상기 언클래드 부재에 피복된 보호 필름을 제거하여 도전성 페이스트가 충진된 비이홀이 형성된 절연층을 형성하는 단계;

   소정의 회로패턴이 형성되어 있는 코어층을 제작하는 단계; 및

   상기 절연층상에 코어층을 정합처리한 후 소정의 프레스 공정에 의하여 일괄적층을 수행하는 단계

   를 포함하여 구성된 것을 특징으로 하는 일괄 적층 방식을 이용한 인쇄회로기판의 제조 방법.
2. 제 1 항에 있어서,

   상기 접착부재는 반경화 에폭시 수지인 것을 특징으로 하는 일괄 적층 방식 을 이용한 인쇄회로기판의 제조 방법.
3. 제 1 항에 있어서,

   상기 보호필름은 PET(Polyethylene terephthalate)인 것을 특징으로 하는 일괄 적층 방식을 이용한 인쇄회로기판의 제조 방법.
4. 제 1 항에 있어서,

   상기 언클래드 부재는 경화성 에폭시 수지인 것을 특징으로 하는 일괄적층 방식을 이용한 인쇄회로기판의 제조 방법.
5. 제 1 항에 있어서,

   상기 비아홀 내부에 액상의 도전성 페이스트를 충진시키는 단계는,

   액상의 도전성 페이스트를 상기 언클래드 부재의 측면 방향으로 압력 분사시켜 수행되는 것을 특징으로 하는 일괄적층 방식을 이용한 인쇄회로기판의 제조 방법.
6. 제 1항에 있어서, 상기 코어층을 제작하는 단계는,

   동박적층원판에 드릴링 가공을 수행하여 층간 연결을 위한 비아홀을 형성하는 단계;

   상기 비아홀이 형성된 동박적층원판에 무전해 및 전해 동도금을 수행하여 도금층을 형성하는 단계;

   상기 도금층 상에 자외선에 의해 경화처리되는 드라이 필름을 피복시키는 단계;

   상기 드라이 필름상에 소정의 회로패턴이 형성된 아트워크 필픔을 정합시키는 단계;

   상기 아트워크 필름을 통한 자외선 조사를 수행하여 드라이 필름에 대한 경화처리를 수행하는 단계;

   상기 자외선 조사에 의해 미경화 처리된 드라이 필름을 제거함으로써 오픈된 도금층을 에칭 처리하는 단계; 및

   상기 에칭 처리되지 않은 도금층에 피복된 드라이 필름을 제거하여 소정의 회로패턴을 형성하는 단계

   를 포함하는 것을 특징으로 하는 병렬적 인쇄회로기판의 제조 방법.

Images