[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20060020224A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20060020224A
KR20060020224A KR1020040069024A KR20040069024A KR20060020224A KR 20060020224 A KR20060020224 A KR 20060020224A KR 1020040069024 A KR1020040069024 A KR 1020040069024A KR 20040069024 A KR20040069024 A KR 20040069024A KR 20060020224 A KR20060020224 A KR 20060020224A
Authority
KR
South Korea
Prior art keywords
layer
conductive
film
drain electrode
line
Prior art date
Application number
KR1020040069024A
Other languages
English (en)
Inventor
엄민식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040069024A priority Critical patent/KR20060020224A/ko
Publication of KR20060020224A publication Critical patent/KR20060020224A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
절연 기판 위에 게이트선을 형성하는 단계, 게이트 절연막, 진성 반도체층, 불순물 반도체층, 제1 도전막, 제2 도전막을 적층하는 단계, 상기 제2 도전막을 식각하여 데이터선과 드레인 전극의 중간막을 형성하는 단계, 제3 도전막을 적층하는 단계, 상기 제3 도전막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 감광막을 형성하는 단계, 상기 감광막을 마스크로 하여 상기 제3 및 제1 도전막을 차례로 식각하는 단계, 상기 감광막의 제2 부분을 제거하여 상기 제3 도전막을 노출시키는 단계, 그리고 상기 제3 및 제1 도전막과 상기 불순물 반도체층을 차례로 식각하여 상기 데이터선 및 상기 드레인 전극을 형성하는 단계를 포함한다.
이러한 방식으로, 중간막의 형성할 때와 상부막 및 하부막을 형성할 때의 식각액을 다르게 하여 차광층의 단차 부분에서 감광막이 들떠 식각액이 침투하더라도 중간막은 식각되지 않으므로 데이턴이 단선되는 것을 방지하는 한편, 반도체층의 노출을 방지하여 물결 현상을 줄일 수 있다.
박막표시판, 물결현상, 다층구조, 마스크, 감광막, 식각, 패터닝

Description

박막 트랜지스터 표시판 및 그 제조 방법 {THIN FILM TRANSISTOR PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 3은 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 첫 단계에서의 배치도이다.
도 4는 도 3에 도시한 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이다.
도 5는 도 3의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.
도 6은 도 5에 도시한 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이다.
도 7은 도 5의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.
도 8a 내지 도 8c는 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도로서, 도 6 다음 단계에서의 단면도이다.
도 9는 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.
도 10은 도 9에 도시한 박막 트랜지스터 표시판을 X-X' 선을 따라 잘라 도시한 단면도이다.
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
박막 표시판은 액정 표시 장치와 유기 발광 표시 장치(organic light emitting display, OLED)와 같은 평판 표시 장치의 경량화 및 박형화를 이루기 위한 것으로서 현재 널리 사용되고 있다.
이러한 박막 표시판은 복수의 화소 전극이 행렬의 형태로 배열되어 있고 각 화소 전극에 별도의 전압을 인가함으로써 화상을 표시한다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
이 때, 유기 발광 표시 장치는 화소 전극에 위치한 유기 발광 다이오드에 흐르는 전류의 양을 조절하여 화상을 표시하고, 액정 표시 장치는 또 다른 표시판에 공통 전극을 전면에 배치하고 두 표시판 사이에 위치한 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하여 화상을 표시한다.
이러한 박막 표시판에서, 신호 지연을 방지하기 위하여 영상 신호를 전달하는 데이터선 또는 게이트선은 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같 이 비저항이 낮은 물질을 사용하는 것이 일반적이다. 이때, 게이트선 및 데이터선은 다른 도전막 또는 외부의 구동 회로와 전기적으로 연결하기 위한 접촉부를 가지는데, 알루미늄은 물리적 또는 화학적 특성이 약하기 때문에 접촉 특성이 우수한 다른 금속을 게재하여 알루미늄 또는 알루미늄 합금과 함께 이중막 또는 삼중막으로 게이트선 및 데이터선을 형성하는 것이 바람직하다.
이러한 박막 표시판을 제조할 때, 예를 들어 게이트선을 단일막으로, 데이터선을 크롬과 알루미늄의 이중막으로 형성하는 경우의 제조 방법을 개략적으로 설명하면, 먼저 게이트선과 차광층을 형성하고 그 위에 게이트 절연막, 진성 반도체층, 불순물 반도체층, 크롬과 알루미늄의 이중막을 차례로 적층한다. 이어, 감광막을 형성하여 크롬과 알루미늄의 이중막을 식각하고 이어 반도체층을 식각한다.
이때, 감광막이 이중막을 완전히 덮지 못하면 반도체층의 식각시에 금속인 알루미늄이 식각 기체에 노출된다. 이로 인해 알루미늄과 식각 기체가 반응함으로써 알루미늄에 순간적으로 정전기적인 전류가 흐르게 된다. 이러한 정전기적인 전류는 알루미늄의 표면에 불꽃을 발생시켜 표면이 타는 이른바 헤이즈(haze) 등의 문제가 발생한다.
이러한 헤이즈를 방지하기 위하여 감광막이 이중막보다 크게 만들 수 있다. 하지만, 이 경우에도 반도체층의 폭이 이중막보다 크면 반도체층이 빛에 노출되어 화면상에 물결 현상이 생긴다. 예를 들어, 액정 표시 장치에는 형광 램프나 발광 다이오드와 같은 광원이 사용되는데, 이러한 광원은 항상 켜져 있는 게 아니라 일 정한 주파수를 가지고 점등과 소등을 반복하는 교류 형태를 갖는다. 이때, 반도체층과 이중막인 금속막 사이, 특히 드레인 전극 사이에는 일정한 기생 용량이 존재하는데, 금속막 바깥으로 노출된 반도체층이 빛을 받으면 광 전류(photo current)가 생기게 되어 기생 용량이 변화한다. 이로 인해 접촉 구멍을 통하여 드레인 전극에 연결된 화소 전극의 전압이 광원의 점등시마다 변하게 되어 사람의 눈에는 일정한 띠 모양이 화면의 상하로 흐르는 물결 현상이 생긴다.
반도체층이 빛에 노출되는 것을 방지하기 위하여 데이터선의 아래에 차광층을 둘 수 있는데, 차광층으로 인해 생기는 단차 부위에 식각액이 침투하여 단선될 수 있다. 또한, 차광층을 크게 하다 보면 개구율이 낮아지는 문제도 생길 수 있다.
본 발명이 이루고자 하는 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것이다.
본 발명의 한 특징에 따른 박막 표시판의 제조 방법은, 절연 기판 위에 게이트선을 형성하는 단계, 게이트 절연막, 진성 반도체층, 불순물 반도체층, 제1 도전막, 제2 도전막을 적층하는 단계, 상기 제2 도전막을 식각하여 데이터선과 드레인 전극의 중간막을 형성하는 단계, 제3 도전막을 적층하는 단계, 상기 제3 도전막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 감광막을 형성하는 단계, 상기 감광막을 마스크로 하여 상기 제3 및 제1 도전막을 차례로 식각하는 단계, 상기 감광막의 제2 부분을 제거하여 상기 제3 도전막을 노출시키는 단계, 그리고 상기 제3 및 제1 도전막과 상기 불순물 반도체층을 차례로 식각하여 상기 데이터선 및 상기 드레인 전극을 형성하는 단계를 포함한다.
이때, 상기 데이터선의 상부막의 경계선은 상기 데이터선과 상기 드레인 전극 사이를 제외하고 상기 데이터선의 중간막의 경계선 바깥쪽에 위치하며, 상기 감광막은 차광 영역, 반투과 영역 및 투과 영역을 가지는 광마스크를 사용하여 형성하는 것이 바람직하다.
한편, 상기 제2 도전막을 이루는 물질은 상기 제1 도전막 및 상기 제3 도전막을 이루는 물질과 서로 다른 식각 조건에서 식각되는 것이 바람직하며, 상기 제1 도전막과 상기 제3 도전막은 크롬 또는 크롬 합금으로 이루어질 수 있다.
여기서, 상기 제2 도전막은 알루미늄 또는 알루미늄 합금으로 이루어질 수 있다.
또한, 상기 박막 트랜지스터 표시판의 제조 방법은, 보호막을 형성하는 단계, 그리고 상기 보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함한다.
한편, 상기 게이트선을 형성할 때 차광층을 같이 형성하는 것이 바람직하다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 진성 반도체층 및 불순물 반도체층, 상기 불순물 반도체층 위에 형성되어 있고 차례로 적층되어 있는 제1 내지 제3 도전막을 포함하며 상기 게이트선과 교차하는 데이터선 및 드레인 전극, 상기 데이터선 및 드레인 전극 위에 형성되어 있는 보호막, 그리고 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,
상기 제3 도전막의 경계선의 적어도 일부는 상기 제2 도전막의 경계선 바깥쪽에 위치하며, 상기 제3 도전막의 경계선은 상기 데이터선과 상기 드레인 전극 사이를 제외하고 상기 제1 도전막의 경계선과 실질적으로 일치하고, 상기 데이터선과 상기 드레인 전극 사이의 상기 제1 도전막과 상기 제2 도전막의 경계선은 실질적으로 일치하고, 상기 제3 도전막의 경계선은 상기 제1 및 제2 도전막의 경계선의 바깥쪽에 위치한다.
여기서, 상기 제1 및 제3 도전막은 크롬 또는 크롬 합금으로 이루어질 수 있으며, 상기 제2 도전막은 알루미늄 또는 알루미늄 합금으로 이루어질 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121), 복수의 유지 전극선(131) 및 복수의 차광 부재(128)가 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 아래 위로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 게이트선(121)의 한 끝 부분(129)은 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있다.
유지 전극선(131)은 이웃한 두 게이트선(121) 중 위쪽 게이트선(121)에 인접하여 가로 방향으로 뻗어 있으며, 각 유지 전극선(131)의 일부는 아래쪽 게이트선(121) 방향으로 세로로 뻗어 복수 쌍의 유지 전극(133, 134)을 이룬다.
차광 부재(128)는 이웃하는 두 게이트선(121) 사이와 두 유지 전극(133, 134) 사이에 위치하며 세로 방향으로 뻗어 있다.
게이트선(121), 차광 부재(128) 및 유지 전극선(131)은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 및 구리 (Cu)나 구리 합금 등 구리 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 도전막을 포함한다. 그러나 게이트선(121)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이 경우 한 도전막은 게이트선(121)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속 또는 구리 계열 금속으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 크롬, 몰리브덴, 티타늄, 탄탈륨 또는 이들의 합금 등으로 이루어진다. 비저항이 낮은 도전막이 상부에 오고 접촉 특성이 우수한 도전막이 하부에 오는 구조로는 크롬 하부막과 알루미늄-네오디뮴(Nd) 합금의 상부막을 들 수 있고, 그 반대인 예로는 알루미늄-네오디뮴 하부막과 몰리브덴 상부막을 들 수 있다.
게이트선(121), 차광 부재(128) 및 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며, 그 경사각은 약 30-80° 범위이다.
게이트선(121), 차광 부재(128) 및 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(projection)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80°이다.
저항 접촉 부재(161, 165) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터 전압을 전달하는 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하고 차광 부재(128)와 중첩하며, 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 끝 부분을 가지고 있다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 각 드레인 전극(175)은 다른 층과의 접속을 위하여 면적이 넓은 한 쪽 끝 부분과 선형인 다른 쪽 끝 부분을 가지고 있으며, 각 소스 전극(173)은 드레인 전극(175)의 다른 쪽 끝 부분을 일부 둘러싸도록 아래 위로 돌출되어 있다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
이때, 데이터선(171) 및 드레인 전극(175)은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면, 크롬(Cr)이나 크롬 합금 등으로 이루어진 상부막(171r, 175r)과 데이터 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진 중간막(171q, 175q)과 알루미늄 계열의 금속이 반도체(151) 또는 저항성 접촉 부재(161, 165)로 확산되는 것을 방지하기 위한 금속, 이를테면, 크롬(Cr)이나 크롬 합금 등으로 이루어진 하부막(171p, 175p)을 포함한다. 이외에도 상부막(171r, 175r) 및 하부막(171p, 175p)과 중간막(171q, 175q)은 서로 다른 식각 조건, 특히 서로 다른 식각액으로 식각될 수 있는 물질로 만들어질 수 있다. 또한, 상부막(171r)과 하부막(171p)은 몰리브덴(Mo)이나 몰리브덴 합금으로, 중간막(171q)은 알루미늄 또는 알루미늄 합금으로 이루어질 수 있다. 도 2에서 소스 전극(173)의 하부막, 중간막 및 상부막은 각각 도면 부호 173p, 173q, 173r로 표시되어 있고, 데이터선(171)의 끝 부분(179)의 하부막, 중간막 및 상부막은 각각 도면 부호 179p, 179q, 179r로 표시되어 있다.
하부막(171p, 173p, 175p, 179p)과 상부막(171r, 173r, 175r, 179r)의 경계선은 소스 전극(173)과 드레인 전극(175) 사이를 제외하고 중간막(171q, 173q, 175q, 179q)의 바깥쪽에 위치하며 서로 일치한다. 소스 전극(173)과 드레인 전극(175) 사이에서는 중간막(171q, 173q, 175q, 179q)과 하부막(171p, 173p, 175p, 179p)의 경계선이 상부막(171r, 173r, 175r, 179r)의 바깥쪽에 위치하고 서로 일치한다.
데이터선(171)과 드레인 전극(175)의 측면 역시 경사져 있으며, 경사각은 수평면에 대하여 약 30-80° 범위이다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
선형 반도체(151)는 데이터선(171)과 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 거의 동일한 모양을 가진다. 그러나 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있다.
데이터선(171) 및 드레인 전극(175) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전율 4.0 이하의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 이와는 달리 보호막(180)은 유기물과 무기물의 이중층으로 이루어질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180) 및 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 노출시키는 복 수의 접촉 구멍(181)이 또한 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극(190) 사이의 액정층(도시하지 않음)의 액정 분자들을 재배열시킨다. 화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다. 게이트선(121)에 게이트 신호를 인가하는 게이트 구동부(도시하지 않음)가 표시판 위에 집적된 경우 접촉 부재(81)는 게이트선(121)의 끝 부분(129)과 게이트 구동부를 연결하는 연결 부재의 역할을 할 수 있으며 때에 따라 생략될 수도 있다.
본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명 한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 특히 ITO 또는 IZO로 만들어질 수 있다.
그러면, 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 10과 도 1 및 도 2를 참고로 하여 상세히 설명한다.
도 3, 도 5, 도 7 및 도 9는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 것이다. 도 4, 도 6, 도 8a 내지 도 8c 및 도 10은 각각 도 3, 도 5, 도 7 및 도 9에 도시한 박막 트랜지스터 표시판을 IV-IV' 선, VI-VI' 선, VIII-VIII' 선 및 X-X' 선을 따라 절단한 단면도이다. 여기서, 도 8a 내지 도 8c는 도 6 다음 단계에서의 도면으로서 그 순서에 따라 나열한 것이다.
먼저, 도 3 및 도 4를 참고하면, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 게이트선(121), 복수의 유지 전극(133, 134)을 포함하는 유지 전극선(131), 그리고 차광 부재(128)를 형성한다.
이어, 도 5 및 도 6에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon)(150), 불순물 비정질 규소층(extrinsic amorphous silicon)(160)의 삼층막을 화학 기상 증착 등으로 연속하여 적층한다.
이어 불순물 비정질 규소층(160) 위에 크롬 또는 크롬 합금의 하부 금속막과 알루미늄 또는 알루미늄 합금의 중간 금속막을 스퍼터링 등으로 연속하여 적층하 고, 그 위에 감광막을 형성한 후, 중간 금속막을 습식 식각하여 데이터선 및 드레인 전극의 중간막(171q, 175q)을 형성한다. 도 6에서 도면 부호 173q 및 179q는 소스 전극과 데이터선의 끝 부분의 중간막을 각각 나타낸다.
다음으로, 도 7 내지 도 8c에 도시한 것처럼, 크롬 또는 크롬 합금으로 이루어진 상부 금속막(170r)을 적층한 다음, 감광막을 도포하고 그 위에 광 마스크(40)를 정렬한다.
광 마스크(40)는 투명한 기판(41)과 그 위의 불투명한 차광층(42)으로 이루어지며, 차광층(42)의 폭이 일정 폭 이상 없는 투과 영역(D)과 소정 폭 이상 차광층(42)이 있는 차광 영역(E), 그리고 차광층(42)의 폭 또는 간격이 소정 값 이하인 슬릿형 반투과 영역(F)을 포함한다.
이러한 광마스크(40)를 통하여 감광막에 빛을 조사한 후 현상하면 도 8a에 도시한 바와 같이, 두께가 두꺼운 제1 부분(52)과 얇은 제2 부분(54)이 남는다. 이때, 감광막의 제1 부분(52)의 폭은 데이터선의 중간막(171q)의 폭보다 크다.
도 8b에 도시한 것처럼 감광막(52)을 마스크로 하여 상부 금속막(170r) 및 하부 금속막(170p)을 식각하여 상부 도전체(174r) 및 하부 도전체(174p)를 형성하고, 불순물 비정질 규소층(160)을 노출시킨다. 이때, 상부 도전체(174r)와 하부 도전체(174p)는 감광막(52, 54) 아래에만 위치한다. 이어, 불순물 비정질 규소층(160)과 진성 비정질 규소층(150)의 노출된 부분을 건식 식각하여 선형 불순물 반도체(164) 및 선형 진성 반도체(151)를 형성한다.
이와 같이, 비정질 규소층(160, 150)을 식각할 때 도전체(174r, 174p)가 노 출되지 않으므로 헤이즈가 생기지 않는다. 또한, 하나의 감광막(52)을 마스크로 하여 도전체(174r, 174p)와 비정질 규소층(160, 150)을 식각하므로 이들은 실질적으로 동일한 폭을 갖는다. 따라서, 반도체(164)가 도전체(174r, 174p) 바깥으로 노출되지 않는다.
이어, 도 8c에 도시한 것처럼, 감광막(52, 54)을 애싱 처리하여 두께가 작은 부분(54)을 제거하고 소스 전극(173)과 드레인 전극(175) 사이의 상부 도전체(174r) 부분을 노출시킨다. 이어 노출된 상부 도전체(174r) 부분과 그 아래의 하부 도전체(174p) 부분을 차례로 식각하여 데이터선(171) 및 드레인 전극(175)의 상부막(171r, 175r) 및 하부막(171p, 175p)을 완성한다. 이어, 불순물 반도체(164)를 식각하여 선형 및 섬형 저항성 접촉 부재(163, 165)를 완성한다.
이렇게 하면, 하부막(171p, 173p, 175p, 179p)과 상부막(171r, 173r, 175r, 179r)의 경계선은 소스 전극(173)과 드레인 전극(175) 사이를 제외하고 중간막(171q, 173q, 175q, 179q)의 바깥쪽에 위치하며 서로 일치한다. 소스 전극(173)과 드레인 전극(175) 사이에서는 중간막(171q, 173q, 175q, 179q)과 하부막(171p, 173p, 175p, 179p)의 경계선이 상부막(171r, 173r, 175r, 179r)의 바깥쪽에 위치하고 서로 일치한다. 또한, 데이터선(171)의 중간막(171q)을 먼저 식각하고 상부막(171r) 및 하부막(171p)을 나중에 식각하는데, 중간막(171q)의 식각 조건과 상부막(171r) 및 하부막(171p)의 식각 조건, 특히 식각액이 다르므로 차광 부재(128)의 단차 부분에서 감광막이 들떠 식각액이 침투하더라도 중간막(171q)은 식각되지 않는다. 따라서, 단선 가능성을 줄일 수 있다.
다음으로, 질화 규소와 같은 무기 절연막 또는 낮은 유전율을 가지는 유기 절연막을 적층하여 보호막(180)을 형성하고, 보호막(180) 및 게이트 절연막(140)을 패터닝하여 게이트선의 끝 부분(129), 데이터선의 끝 부분(179) 및 드레인 전극(175)을 드러내는 접촉 구멍(181, 182, 185)을 형성한다.
이어, 마지막으로 도 1 및 도 2에 도시한 바와 같이, ITO 또는 IZO막을 스퍼터링 따위로 적층하고 패터닝하여 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 중간막(171q)을 먼저 사진 식각하고 상부막(171r) 및 하부막(171p)을 나중에 사진 식각한다. 이에 따라 상부막(171r) 및 하부막(171p)을 사진 식각할 때 게이트선(121) 또는 차단 부재(128)로 인해 생기는 단차 부분에서 감광막이 들떠 식각액이 침투하더라도 이 식각액에 중간막(171q)이 식각되지 않으므로 데이터선(171)의 단선 가능성을 줄일 수 있다.
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법에서는 반도체가 데이터선의 바깥으로 노출되지 않으므로 물결 현상을 방지하는 한편, 차광 부재(128)의 폭도 반도체층에 비하여 크게 형성하지 않아도 되므로 충분한 개구율을 확보할 수 있다.
이와 같이, 본 실시예에 따른 박막 표시판 및 그 제조 방법에서는 신호선을 다층 구조로 형성할 때 중간막을 먼저 패터닝하고 상부막과 하부막은 별도의 사진 식각 공정으로 함께 패터닝함으로써 단선 가능성을 줄이는 한편, 물결 현상을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (11)

  1. 절연 기판 위에 게이트선을 형성하는 단계,
    게이트 절연막, 진성 반도체층, 불순물 반도체층, 제1 도전막, 제2 도전막을 적층하는 단계,
    상기 제2 도전막을 식각하여 데이터선과 드레인 전극의 중간막을 형성하는 단계,
    제3 도전막을 적층하는 단계,
    상기 제3 도전막 위에 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 감광막을 형성하는 단계,
    상기 감광막을 마스크로 하여 상기 제3 및 제1 도전막을 차례로 식각하는 단계,
    상기 감광막의 제2 부분을 제거하여 상기 제3 도전막을 노출시키는 단계, 그리고
    상기 제3 및 제1 도전막과 상기 불순물 반도체층을 차례로 식각하여 상기 데이터선 및 상기 드레인 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 데이터선의 상부막의 경계선은 상기 데이터선과 상기 드레인 전극 사이 를 제외하고 상기 데이터선의 중간막의 경계선 바깥쪽에 위치하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에서,
    상기 감광막은 차광 영역, 반투과 영역 및 투과 영역을 가지는 광마스크를 사용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제1항에서,
    상기 제2 도전막을 이루는 물질은 상기 제1 도전막 및 상기 제3 도전막을 이루는 물질과 서로 다른 식각 조건에서 식각되는 박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서,
    상기 제1 도전막과 상기 제3 도전막은 크롬 또는 크롬 합금으로 이루어진 박막 트랜지스터 표시판의 제조 방법.
  6. 제5항에서,
    상기 제2 도전막은 알루미늄 또는 알루미늄 합금으로 이루어진 박막 트랜지스터 표시판의 제조 방법.
  7. 제1항에서,
    보호막을 형성하는 단계, 그리고
    상기 보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제1항에서,
    상기 게이트선을 형성할 때 차광층을 같이 형성하는 박막 트랜지스터 표시판의 제조 방법.
  9. 절연 기판 위에 형성되어 있는 게이트선 및 차광층,
    상기 게이트선 및 차광층 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 진성 반도체층 및 불순물 반도체층,
    상기 불순물 반도체층 위에 형성되어 있고 차례로 적층되어 있는 제1 내지 제3 도전막을 포함하며 상기 게이트선과 교차하는 데이터선 및 드레인 전극,
    상기 데이터선 및 드레인 전극 위에 형성되어 있는 보호막, 그리고
    상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하며,
    상기 제3 도전막의 경계선의 적어도 일부는 상기 제2 도전막의 경계선 바깥쪽에 위치하며, 상기 제3 도전막의 경계선은 상기 데이터선과 상기 드레인 전극 사이를 제외하고 상기 제1 도전막의 경계선과 실질적으로 일치하고, 상기 데이터선과 상기 드레인 전극 사이의 상기 제1 도전막과 상기 제2 도전막의 경계선은 실질적으로 일치하고, 상기 제3 도전막의 경계선은 상기 제1 및 제2 도전막의 경계선의 바깥쪽에 위치하는
    박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 제1 및 제3 도전막은 크롬 또는 크롬 합금으로 이루어진 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 제2 도전막은 알루미늄 또는 알루미늄 합금으로 이루어진 박막 트랜지스터 표시판.
KR1020040069024A 2004-08-31 2004-08-31 박막 트랜지스터 표시판 및 그 제조 방법 KR20060020224A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040069024A KR20060020224A (ko) 2004-08-31 2004-08-31 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069024A KR20060020224A (ko) 2004-08-31 2004-08-31 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20060020224A true KR20060020224A (ko) 2006-03-06

Family

ID=37127409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069024A KR20060020224A (ko) 2004-08-31 2004-08-31 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20060020224A (ko)

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060016920A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006201789A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20100058975A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006018281A (ja) 薄膜トランジスタ表示板の製造方法
KR20070020675A (ko) 액정 표시 장치
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20060020224A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101046925B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060089526A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20050019278A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20060060334A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060058404A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070000637A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060012764A (ko) 박막 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination