[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20060003913A - 드라이 에칭 방법 - Google Patents

드라이 에칭 방법 Download PDF

Info

Publication number
KR20060003913A
KR20060003913A KR1020057025126A KR20057025126A KR20060003913A KR 20060003913 A KR20060003913 A KR 20060003913A KR 1020057025126 A KR1020057025126 A KR 1020057025126A KR 20057025126 A KR20057025126 A KR 20057025126A KR 20060003913 A KR20060003913 A KR 20060003913A
Authority
KR
South Korea
Prior art keywords
high frequency
frequency power
etching
power supply
electrode
Prior art date
Application number
KR1020057025126A
Other languages
English (en)
Other versions
KR100764248B1 (ko
Inventor
에츠오 아이지마
노리카즈 야마다
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001319755A external-priority patent/JP4070974B2/ja
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20060003913A publication Critical patent/KR20060003913A/ko
Application granted granted Critical
Publication of KR100764248B1 publication Critical patent/KR100764248B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

도 1a에 도시한 상태로부터, 에칭 가스로서 적어도 HBr을 포함하는 가스, 예컨대 HBr+Cl2의 혼합 가스를 이용하여, 제 1 압력으로 메인 에칭 공정을 실행한다. 이 후, 도 1b에 도시하는 바와 같이, 실리콘 산화막 층(102)이 노출되기 전에, 상기 메인 에칭 공정을 종료하고, 적어도 HBr을 포함하는 가스, 예컨대 HBr 단가스를 이용하여, 제 1 압력보다 높은 제 2 압력으로 오버 에칭 공정을 실행하고, 도 1c에 도시하는 바와 같이 실리콘 산화막 층(102)을 완전히 노출시킨다. 이에 의해, 종래에 비해서, 실리콘 산화막에 대한 실리콘함유 도전막 층의 선택비를 향상시킬 수 있어, 베이스 층인 실리콘 산화막 층을 에칭하지 않고, 또한 실리콘함유 도전막 층의 에칭 형상을 손상시키지 않고서, 확실히 소망하는 실리콘함유 도전막 층만을 에칭하여 제거할 수 있다.

Description

드라이 에칭 방법{DRY-ETCHING METHOD}
도 1은 본 발명의 일 실시형태를 설명하기 위한 웨이퍼 단면의 구성을 모식적으로 도시한 도면,
도 2는 압력과 에칭율 및 선택비와의 관계를 나타내는 그래프,
도 3은 본 발명의 일 실시형태에 사용하는 종점 검출 방법을 설명하기 위한 그래프,
도 4는 본 발명의 일 실시형태에 사용하는 종점 검출을 위한 장치의 구성의 예를 나타내는 도면,
도 5는 본 발명의 일 실시형태에 사용하는 플라즈마 처리 장치의 구성의 예를 나타내는 도면,
도 6은 도 5의 플라즈마 처리 장치의 주요부 구성을 모식적으로 도시한 도면,
도 7은 도 5의 플라즈마 처리 장치의 동작의 상태를 설명하기 위한 도면.
본 발명은 반도체 장치의 제조에 있어서의 드라이 에칭 방법에 관한 것으로, 특히 실리콘 산화막 층 위에 형성된 실리콘함유 도전막 층을 에칭하는 드라이 에칭 방법에 관한 것이다.
종래부터 반도체 장치의 제조 분야에서는 게이트 구조를 형성하는 공정 등에 있어서, 절연층인 실리콘 산화막 층 위에 도체층[실리콘함유 도전막 층(예컨대, 폴리 실리콘 층, 또는 실리사이드층, 또는 폴리 실리콘 층과 그 위의 실리사이드층)]을 형성하고, 그 후, 이러한 도체층 위에 형성한 마스크층을 거쳐서, 이 도체층을 하층의 실리콘 산화막 층이 노출될 때까지 소정 형상으로 에칭하는 것이 실행된다.
이러한 실리콘 산화막 층 위에 형성된 실리콘함유 도전막 층의 에칭을 실행하는 경우, 종래부터 플라즈마 에칭이 널리 사용되고 있다.
또한, 플라즈마 에칭에 의해 실리콘함유 도전막 층을 에칭하는 경우, 반도체 웨이퍼 등의 전면(全面)의 각부에 있어서, 소망하지 않는 실리콘함유 도전막 층이 남는 일없이 완전히 제거할 수 있도록 하기 위해서, 실리콘 산화막 층이 노출된 후에도 더욱 에칭을 실행하는 소위 오버 에칭이 실행된다.
이러한 오버 에칭 공정에서는 노출된 실리콘 산화막 층을 가능한 한 에칭하지 않고, 실리콘함유 도전막 층만을 에칭할 있다. 이 때문에, 실리콘 산화막에 대한 실리콘함유 도전막의 선택비(실리콘함유 도전막의 에칭율/실리콘 산화막의 에칭율)가 높은 에칭 가스를 이용해야 한다. 이러한 에칭 가스로서는 종래부터 HBr 가 스, 또는 HBr 가스와 O2 가스의 혼합 가스 등이 사용된다. 또한, 상기 에칭시의 압력으로서는 통상 0.67 내지 6.7Pa 정도의 압력이 사용된다.
그러나, 최근에는 반도체 장치의 회로 패턴은 점점 미세화되는 경향이 있다. 예컨대, 전술한 게이트 구조에 있어서는 실리콘 산화막 층의 막두께도 얇게 되는 경향이 있다.
이 때문에, 회로 패턴의 형성 기술에 있어서는 더욱 가공 정밀도를 향상시키는 것이 요망되고 있다. 전술한 에칭 공정에 있어서도, 더욱 실리콘 산화막에 대한 실리콘함유 도전막 층의 선택비를 향상시켜, 베이스 층인 실리콘 산화막 층을 에칭하지 않고, 또한 실리콘함유 도전막 층의 에칭 형상을 손상시키지 않고서, 확실히 소망하는 실리콘함유 도전막 층만을 에칭하여 제거할 수 있도록 하는 것이 요망되고 있다.
본 발명의 목적은 종래와 비교해서 실리콘 산화막에 대한 실리콘함유 도전막의 선택비를 향상시킬 수 있어, 베이스 층인 실리콘 산화막 층을 에칭하지 않고, 또한 실리콘함유 도전막 층의 에칭 형상을 손상시키지 않고서, 확실히 소망하는 실리콘함유 도전막 층만을 에칭하여 제거할 수 있는 드라이 에칭 방법을 제공하는 것이다.
본 발명의 드라이 에칭 방법은, 실리콘 산화막 층 위에 형성된 실리콘함유 도전막 층을 해당 실리콘함유 도전막 층 위에 형성된 소정의 패턴 형상의 마스크층을 거쳐서 에칭하는 드라이 에칭 방법에 있어서, 13Pa 미만의 제 1 압력으로 플라즈마 에칭하는 메인 에칭 공정과 적어도 HBr 가스를 포함하고 Cl2 가스를 포함하지 않는 에칭 가스에 의해, 상기 메인 에칭 공정보다 높은 13Pa 이상, 27Pa 이하의 제 2 압력으로 플라즈마 에칭하는 오버 에칭 공정을 구비한 것을 특징으로 한다.
또한, 본 발명의 드라이 에칭 방법은 상기 실리콘함유 도전막 층이 폴리 실리콘 층인 것을 특징으로 한다.
또한, 본 발명의 드라이 에칭 방법은 상기 실리콘함유 도전막 층이 실리사이드층인 것을 특징으로 한다.
또한, 본 발명의 드라이 에칭 방법은 상기 실리콘함유 도전막 층이 폴리 실리콘 층과 그 위의 실리사이드층인 것을 특징으로 한다. 또한, 본 발명의 드라이 에칭 방법은 상기 오버 에칭 공정의 에칭 가스가 HBr과 O2의 혼합 가스, 또는 HBr 가스로 이루어지는 것을 특징으로 한다.
또한, 본 발명의 드라이 에칭 방법은 상기 메인 에칭 공정의 에칭 가스가 HBr과 Cl2, 또는 HBr과Cl2와 O2, 또는 Cl2와 O2, 또는 HBr과 O2의 혼합 가스, 또는 HBr 가스로 이루어지는 것을 특징으로 한다.
또한, 본 발명의 드라이 에칭 방법은 실리콘 산화막층 위에 형성된 실리콘함유 도전막층을 해당 실리콘함유 도전막층 위에 형성된 소정의 패턴 형상의 마스크층을 거쳐서 적어도 HBr 가스를 포함하는 에칭 가스에 의해 에칭하는 드라이 에칭 방법에 있어서, 13Pa 미만의 제 1 압력으로 플라즈마 에칭하는 메인 에칭 공정과, 상기 메인 에칭 공정 후, 상기 메인 에칭 공정보다 높은 13Pa 이상, 27Pa 이하의 제 2 압력으로 플라즈마 에칭하는 오버 에칭 공정을 구비하고, 상기 오버 에칭 공정은 제 1 오버 에칭 공정과 이 제 1 오버 에칭 공정 후에 실행하는 제 2 오버 에칭 공정을 구비한 것을 특징으로 한다.
또한, 본 발명의 드라이 에칭 방법은 상기 제 1 오버 에칭 공정의 압력보다 상기 제 2 오버 에칭 공정의 압력을 높게 하는 것을 특징으로 한다.
또한, 본 발명의 드라이 에칭 방법은 상기 실리콘함유 도전막 층의 에칭 상태를 검출하여, 해당 실리콘함유 도전막 층의 하층의 상기 실리콘 산화막 층이 노출되기 전에, 상기 메인 에칭 공정을 종료하는 것을 특징으로 한다.
이하에서 본 발명을 상세하게 도면을 참조하여 실시형태에 대하여 설명한다.
도 1은 본 발명의 일 실시형태를 설명하기 위해서 반도체 웨이퍼(실리콘 기판)의 종단면의 일부를 확대하여 모식적으로 도시한 것이다.
도 1a에 도시하는 바와 같이, 반도체 웨이퍼(실리콘 기판)(101)상에는 절연층을 구성하는 실리콘 산화막 층(102), 도체층을 구성하는 실리콘함유 도전막 층(103)(예컨대, 폴리 실리콘 층, 또는 실리사이드층, 또는 폴리 실리콘 층과 그 위의 실리사이드층)이 형성되어 있다.
또한, 상기 실리콘함유 도전막 층(103) 위에는 포토 레지스트 또는 소위 하 드 마스크(질화 실리콘 등)로 이루어지고, 소정의 패턴으로 형성된 마스크층(104)이 마련되어 있다.
본 실시형태에 있어서는, 상기 마스크층(104)을 거쳐서, 실리콘함유 도전막 층(103)을 에칭하여, 실리콘함유 도전막 층(103)을 소정의 패턴으로 형성한다.
도 2의 그래프는 가로축을 압력으로 하고, 세로축을 실리콘 산화막에 대한 폴리 실리콘의 선택비(폴리 실리콘의 에칭율/실리콘 산화막의 에칭율) 및 폴리 실리콘의 에칭율로서, 에칭 가스로서 HBr을 사용한 경우의 압력과 선택비(실선 A) 및 압력과 폴리 실리콘의 에칭율(점선 B)의 관계를 조사한 결과를 나타낸다.
이 도 2의 그래프에서 점선(B)으로 표시되는 바와 같이, 에칭 가스로서 HBr을 사용한 경우, 압력의 상승에 따라 대략 직선적으로 폴리 실리콘의 에칭율이 감소한다.
한편, 선택비는 실선(A)으로 표시되는 바와 같이 압력의 상승에 따라 증대하고, 압력이 약 13Pa (100mTorr)에서 대략 무한대로 된다. 또한, 선택비가 대략 무한대라고 하는 것은 실리콘 산화막에 대한 에칭이 실질적으로 실행되지 않는 것을 나타낸다.
즉, 에칭 가스로서 HBr(HBr+O2도 대략 동일함)을 사용한 경우, 압력을 대략 13Pa (100mTorr) 이상으로 함에 의해, 실리콘 산화막에 대한 폴리 실리콘의 선택비를 대략 무한대 정도까지 높일 수 있다. 여기서, 상기한 바와 같이 선택비가 향상하는 것은 SiO2, SiBr 등의 퇴적이 발생하고, 또한 분자 밀도가 높아져서 래디컬에 대한 이온의 수가 상대적으로 작아져서 스퍼터력이 저하하기 때문이라고 고려된다.
한편, 상기의 13Pa보다 낮은 압력으로 하면, 선택비는 저하하지만, 폴리 실리콘의 에칭율은 높일 수 있다.
그러므로, 본 실시예에 있어서는 실리콘 산화막에 대한 실리콘함유 도전막의 선택비를 가능한 한 높일 필요가 있는 소위 오버 에칭 공정에서는 에칭 가스의 압력을 높여 에칭을 실행한다. 그리고, 선택비를 그 만큼 필요로 하지 않고, 에칭율을 높일 필요가 있는 소위 메인 에칭 공정에서는, 상기 오버 에칭 공정보다 낮은 압력하(선택비는 낮지만 에칭율이 높은 조건하)에서 에칭을 실행한다.
또한, 전술한 도 2의 그래프에서 점선(B)으로 표시되는 바와 같이, 에칭 가스로서 HBr을 사용한 경우, 압력의 상승에 따라 대략 직선적으로 폴리 실리콘의 에칭율이 감소한다. 이것은 압력이 높아지면 디포지션에 의해 에칭이 억제되기 때문이다.
또한, 폴리 실리콘 등으로 이루어지는 실리콘함유 도전막 층(103)의 막두께는 통상 100 내지 150nm(1000 내지 1500Å이고, 오버 에칭 공정은 100%(100 내지 150nm 에칭 상당) 정도 실행된다. 이 때문에, 메인 에칭을 1분 정도로 실행한 후, 오버 에칭을 2분 이내 정도로 실행하기 위해서는, 약 90nm/분(900Å/분) 이상의 에칭율을 얻을 수 있는 27Pa (200 mTorr) 이하에서 오버 에칭 공정을 실행하는 것이 바람직하다.
또한, 상기 오버 에칭 공정에 있어서 Cl2를 포함하는 가스를 사용하면, 충분 한 선택비를 얻는 것이 곤란해진다. 이 때문에, 실리콘 산화막 층(102)의 두께가 얇고, 선택비를 높일 필요가 있는 경우에는, Cl2를 포함하는 가스를 사용하지 않고 에칭 가스로서 HBr 가스 또는 HBr+O2 가스를 사용하는 것이 바람직하다.
다음에, 구체적인 에칭 공정을 설명한다. 우선, 도 1a에 도시하는 상태로부터, 에칭 가스로서 적어도 HBr을 포함하는 가스, 예컨대 HBr+Cl2+O2의 혼합 가스 또는 HBr+Cl2의 혼합 가스, 또는 Cl2+O2의 혼합 가스, 또는 HBr+O2의 혼합 가스를 이용하고, 압력 6.7Pa (50mTorr) 정도로 하여 우선 메인 에칭 공정을 실행한다.
그 후, 도 1b에 도시하는 바와 같이 실리콘함유 도전막 층(103)의 대부분이 에칭되고, 또한 하층의 실리콘 산화막 층(102)이 노출되기 전에, 상기 메인 에칭 공정을 종료하고 오버 에칭 공정을 실행한다.
또한, 본 실시형태에 있어서는, 이러한 오버 에칭 공정을 또한, 제 1 오버 에칭 공정과 이 제 1 오버 에칭 공정보다 더욱 선택비를 높인 조건하에서 에칭하는 제 2 오버 에칭 공정으로 나누어 실행한다.
즉, 일반적으로 오버 에칭 공정에서는 도 1c에 도시한 웨이퍼면 내의 일부 영역의 하층의 실리콘 산화막 층(102)이 거의 노출된 상태로 된 후에, 또한 소정 시간 오버 에칭 공정을 계속하여 실행한다. 이것은 에칭율이 웨이퍼면내의 위치 또는 패턴형상의 상위(相違)에 따라서 다르고, 웨이퍼면내의 모든 부분에 있어서 소망하지 않는 실리콘함유 도전막 층(103)이 남는 일없이 모두 제거하기 위해서이다.
그러나, 이러한 오버 에칭 공정에 있어서는 하층의 실리콘 산화막 층(102)이 거의 노출된 상태로 되어 있기 때문에, 더욱 선택비를 높일 필요가 있다.
이 때문에, 본 실시예에 있어서는 오버 에칭 공정을 선택비가 어느 정도 높고 또한 에칭율도 어느 정도 높은 제 1 오버 에칭 공정과 이 제 1 오버 에칭 공정보다 더욱 선택비를 높인 제 2 오버 에칭 공정으로 나누어 실행한다.
상기 제 1 오버 에칭 공정과 제 2 오버 에칭 공정은 제 1 오버 에칭 공정보다 제 2 오버 에칭 공정의 압력을 상승시키는 것 또는 에칭 가스종을 변경하는 것, 또는 웨이퍼에 인가하는 바이어스 전력을 변경하는 것, 또는 전극간의 거리를 변경하는 것, 혹은 이들을 조합하여 실행하는 것 등에 의해서 전환할 수 있다.
다음에, 전술한 메인 에칭 공정과 오버 에칭 공정이 전환하는 타이밍을 검출하는 방법에 대하여 설명한다.
통상의 에칭 종점 검출 방법에서는 플라즈마중의 소정 파장의 광의 강도 변화를 측정함으로써, 에칭되고 있는 물질에 의해 시간이 경화함에 따라 변화하는 광의 강도 변화로부터 에칭의 종점을 검출한다.
즉, 도 3의 그래프에서 곡선(A)으로 나타내는 바와 같이, 폴리 실리콘의 에칭에 의해서 발생하는 특정 파장(예컨대 405nm)의 광의 강도 변화를 측정하면, 폴리 실리콘 층의 에칭이 실행되는 동안은 대략 일정한 강도이고, 폴리 실리콘 층이 제거되어 부분적으로 베이스 층의 노출이 시작되면, 이 광의 강도 변화가 감소를 시작하고, 대략 베이스 층의 노출이 끝나면, 감소된 광의 강도가 대략 일정하게 된다. 이러한 광의 강도 변화로부터 에칭의 종점을 검출할 수 있다.
그러나, 상기의 에칭 종점 검출 방법에서는 베이스 층의 노출이 시작된 시점에서 광의 강도 변화가 발생하기 때문에, 베이스 층의 노출이 시작되기 전에 메인 에칭을 종료시킬 수 없다. 이 때문에, 본 실시예에서는 도 4에 도시하는 바와 같이 구성된 장치에 의해서, 실리콘함유 도전막 층(103)의 막두께의 감소를 검출하고, 전술한 도 1b에 도시하는 바와 같이 실리콘함유 도전막 층(103)의 막두께가 얇아져서 베이스 층의 노출이 시작되기 전에 이것을 검출한다.
즉, 도 4에 도시하는 장치에서는 에칭 장치(1)의 챔버(2)내에 마련된 웨이퍼(W)의 표면에 대하여, 광원(201)으로부터의 광(파장이 예컨대 400 내지 800nm)을 광 화이버(202), 렌즈(203)를 거쳐서 조사한다. 그리고, 그 반사광을 폴리크로메타(204) 및 광 검출기(205)에 의해서 검출하고, 이 광 검출기(205)의 출력 신호를 연산 처리부(206)에 의해서 처리하도록 되어 있다.
상기 광 검출기(205)에 의해 검출되는 광의 강도는 예컨대 도 3의 그래프의 곡선 B(파장 400.25nm), C(파장 450.08nm), D(파장 499.73nm), E(파장 549.95nm)로 나타나는 바와 같이 변화한다. 즉, 실리콘함유 도전막 층의 표면에 의해 반사된 반사광과 실리콘함유 도전막 층과 하층의 실리콘 산화막 층과의 계면에 있어서 반사된 반사광이 간섭을 일으키고, 이 간섭한 광의 강도가 실리콘함유 도전막 층의 에칭에 의한 막두께의 감소에 따라 주기적으로 변화한다.
그러므로, 상기 간섭 광에 근거하는 곡선(B 내지 E)과 같은 변화와 곡선(A)의 변화와의 상관을 미리 조사하여 두고, 예컨대 곡선(B 내지 E) 중 어느 하나 또는 이들의 출력을 가산한 신호, 또는 이들의 미분 신호 등에 근거하여, 피크의 수 와 위치, 광 강도 등에 의해, 실리콘함유 도전막 층의 잔막량이 감소한 것을 검지하여, 하층의 실리콘 산화막 층이 노출을 시작하기 전에 메인 에칭을 종료시킬 수 있다. 예컨대, 도 3에 나타내는 예에서는, 곡선(C)의 최후의 피크 등을 검출함으로써, 곡선(A)이 감소를 시작하기 전, 즉 실리콘 산화막 층이 노출을 시작하기 전에, 메인 에칭 공정을 종료시킬 수 있다.
이렇게 하여, 실리콘 산화막 층이 노출을 시작하기 전에, 메인 에칭 공정을 종료하고, 오버 에칭 공정으로 전환함으로써, 실리콘 산화막 층에 손상을 부여하는 일 없이, 실리콘함유 도전막 층만을 에칭할 수 있다.
도 5는 본 발명의 실시형태에 사용하는 플라즈마 처리 장치의 구성의 일례를 모식적으로 나타내는 것이다. 도 5에 도시하는 바와 같이, 플라즈마 처리 장치(1)는 전극판이 상하 평행하게 대향하고, 양쪽에 고주파 전원이 접속된 용량 결합형 평행 평판 에칭 장치로서 구성되어 있다.
이 에칭 처리 장치(1)는 예컨대 표면이 알루마이트 처리(양극 산화 처리)된 알루미늄으로 이루어지는 원통형상으로 성형된 챔버(2)를 갖고 있다. 이 챔버(2)는 접지되어 있다.
챔버(2)내의 바닥부에는 세라믹 등의 절연판(3)을 거쳐서, 웨이퍼(W)를 탑재하기 위한 대략 원주형상의 서셉터 지지대(4)가 설치되어 있다. 이 서셉터 지지대(4) 위에는 하부 전극을 구성하는 서셉터(5)가 설치되어 있다. 이 서셉터(5)에는 하이 패스 필터(HPF)(6)가 접속되어 있다.
서셉터 지지대(4)의 내부에는 온도 조절 매체실(7)이 설치되어 있다. 이 온 도 조절 매체실(7)에는 도입관(8)을 거쳐서 온도 조절 매체가 도입, 순환되어, 서셉터(5)를 소망하는 온도로 제어한다.
서셉터(5)는 그 상중앙부가 볼록형상의 원판형상으로 성형되고, 그 위에 웨이퍼(W)와 대략 동일 형태의 정전 척(11)이 설치되어 있다. 정전 척(11)은 절연재 사이에 전극(12)이 개재된 구성으로 되어 있다. 정전 척(11)은 전극(12)에 접속된 직류 전원(13)으로부터 예컨대 1.5kV의 직류 전압이 인가됨으로써, 쿨롱력에 의해 웨이퍼(W)를 정전 흡착한다.
절연판(3), 서셉터 지지대(4), 서셉터(5), 정전 척(11)에는 피 처리체인 웨이퍼(W)의 이면에 전열 매체, 예컨대 He 가스 등을 공급하기 위한 가스 통로(14)가 형성되어 있다. 그리고, 이 전열 매체를 거쳐서 서셉터(5)와 웨이퍼(W) 사이의 열 전달이 이루어져 웨이퍼(W)가 소정의 온도로 유지된다.
서셉터(5)의 상단 주연부에는 정전 척(11)상에 탑재된 웨이퍼(W)를 둘러싸도록 환상의 포커스 링(15)이 배치되어 있다. 이 포커스 링(15)은 세라믹 또는 석영 등의 절연성 재료 또는 도전성 재료로 이루어지고, 에칭의 균일성을 향상시킨다.
또한, 서셉터(5)의 상방에는 이 서셉터(5)와 평행하게 대향하여 상부 전극(21)이 설치되어 있다. 이 상부 전극(21)은 절연재(22)를 거쳐서 챔버(2)의 내부에 지지되어 있다. 상부 전극(21)은 다수의 토출 구멍(23)을 갖는 전극판(24)(예컨대 석영으로 이루어짐)과, 이 전극(24)을 지지하는 도전성 재료(예컨대 표면이 알루마이트 처리된 알루미늄)로 이루어지는 전극 지지체(25)에 의해 구성되어 있다. 또한, 서셉터(5)와 상부 전극(21)과의 간격은 조절 가능하게 되어 있다.
상부 전극(21)에 있어서의 전극 지지체(25)의 중앙에는 가스 도입구(26)가 설치되고, 또한 이 가스 도입구(26)에는 가스 공급관(27)이 접속되어 있다. 또한, 이 가스 공급관(27)에는 밸브(28) 및 매스 플로우 콘트롤러(29)를 거쳐서 처리 가스 공급원(30)이 접속되어 있다. 이 처리 가스 공급원(30)으로부터는 플라즈마 에칭을 위한 에칭 가스가 공급된다. 또한, 도 5에는 상기의 처리 가스 공급원(30) 등으로 이루어지는 처리 가스 공급계를 하나만 도시하고 있지만, 처리 가스 공급계는 복수 설치되어 있다. 그리고, 이들 처리 가스 공급계로부터는 예컨대 HBr, Cl2, O2 등의 가스를 각각 독립적으로 유량 제어하여 챔버(2)내에 공급할 수 있다.
한편, 챔버(2)의 바닥부에는 배기관(31)이 접속되고 있고, 이 배기관(31)에는 배기 장치(35)가 접속되어 있다. 배기 장치(35)는 터보 분자 펌프 등의 진공 펌프를 구비하고 있고, 이에 의해 챔버(2)내를 소정의 감압 분위기, 예컨대 0.67Pa(5mTorr) 이하의 소정의 압력까지 진공 배기 가능하게 되어 있다.
또한, 챔버(2)의 측벽에는 게이트 밸브(32)가 설치되어 있다. 그리고, 이 게이트 밸브(32)를 개방으로 한 상태로, 웨이퍼(W)를 인접하는 로드 록실(도시하지 않음)과 챔버(2) 사이에서 반송한다.
상부 전극(21)에는 제 1 고주파 전원(40)이 접속되어 있고, 그 전기 공급선에는 정합기(41)가 개재 삽입되어 있다. 또한, 상부 전극(21)에는 로우 패스 필터(LPF)(42)가 접속되어 있다. 이 제 1 고주파 전원(40)은 50 내지 150MHz의 범위의 주파수를 갖고 있다. 이와 같이 높은 주파수를 인가함으로써, 챔버(2)내에 바람직 한 해리 상태이고 또한 고밀도의 플라즈마를 형성할 수 있어, 종래보다 저압 조건하의 플라즈마 처리가 가능해진다. 이 제 1 고주파 전원(40)의 주파수는 50 내지 80MHz가 바람직하고, 전형적으로는 도시한 60MHz 또는 그 근방의 주파수가 채용된다.
정합기(41)는 도 6에 도시하는 바와 같이 정합 회로(41a)로 구성되어 있고, 이 정합 회로(41a)와 로우 패스 필터(LPF)(42)는 진공 챔버(2)의 상부에 설치된 쉴드 박스(45a, 45b)내에 각각 수용되어 있다. 그리고, 이 로우 패스 필터(LPF)(42)의 부분으로부터 상부 전극(21)에 고압 직류 전압을 인가 가능하게 하도록 저항(46)을 거쳐서 고압 직류 전원(HV-PS)(43)이 접속되어 있다. 이 고압 직류 전원(HV-PS)(43)은 예컨대 1.5kV 정도의 고압 직류 전압을 인가 가능하게 되어 있고, 저항(46)에 의해서 과도한 전류가 흐르지 않도록 조정되어 있다.
한편, 하부 전극으로서의 서셉터(5)에는 제 2 고주파 전원(50)이 접속되어 있고, 그 전기 공급선에는 정합기(51)가 개재 삽입되어 있다. 이 제 2 고주파 전원(50)은 수백 내지 십수 MHz의 범위의 주파수를 갖고 있다. 이러한 범위의 주파수를 인가함으로써, 피 처리체인 웨이퍼(W)에 대하여 손상을 부여하지 않고서 적절한 이온 작용을 부여할 수 있다. 제 2 고주파 전원(50)의 주파수는 전형적으로는 도시한 13.56MHz 또는 800KHz 등의 주파수가 채용된다.
또한, 진공 챔버(2)의 측벽 부분에는 진공 챔버(2)의 내부에서 생기(生起)된 플라즈마로부터의 광을 도출 가능하도록 창(60)이 설치되어 있고, 이 창(60)의 외측에는 포토다이오드 등으로 이루어지는 광 검출기(61)가 설치되어 있다. 그리고, 이 광 검출기(61)에서 검출된 광 검출 신호를 플라즈마 검출기(62)에 입력하여, 진공 챔버(2)내에서 플라즈마가 착화되었는지의 여부를 검출할 수 있도록 되어 있다.
상기 구성의 에칭 처리 장치(1)에서는 전술한 일련의 구성에 있어서의 각 부분의 동작이, 도시하지 않은 제어 장치에 의해 통괄적으로 제어되도록 구성되어 있다.
다음에, 상기 구성의 플라즈마 처리 장치(1)에 의해, 웨이퍼(W)에 형성된 실리콘함유 도전막 층(103)을 마스크층(104)을 거쳐서 소정의 패턴으로 에칭하는 공정에 대하여 설명한다.
우선, 전술한 바와 같이, 실리콘 산화막 층(102), 실리콘함유 도전막 층(103) 및 소정 패턴으로 패터닝된 마스크층(104)이 형성된 웨이퍼(W)를 게이트 밸브(32)를 개방하여, 도시하지 않은 반송 아암 등에 의해서, 도시하지 않은 로드 록실로부터 챔버(2)내로 반입하고, 정전 척(11)상에 탑재한다.
그리고, 반송 아암을 진공 챔버(2)로부터 퇴피시킨 후, 게이트 밸브(32)를 폐쇄하여 진공 챔버(2)를 기밀하게 밀봉한다. 또한, 이 시점에서는 고압 직류 전원(13)으로부터 정전 척(11)으로의 고압 직류 전압의 인가는 실행하지 않는다.
다음에, 배기 기구(35)에 의해서, 진공 챔버(2)내를 소정의 진공도까지 진공 배기한 후, 밸브(28)를 개방한다. 그리고, 처리 가스 공급원(30)으로부터 메인 에칭용 에칭 가스(예컨대 HBr과 Cl2, 또는 HBr과 Cl2와 O2, 또는 Cl2와 O2, 또는 HBr과 O2, 또는 HBr)를 매스 플로우 콘트롤러(29)에 의해서 그 유량을 조정하면서, 처리 가스 공급관(27), 가스 도입구(26), 상부 전극(21)의 중공부, 전극판(24)의 토출 구멍(23)을 통하여, 도 5의 화살표에 도시하는 바와 같이 웨이퍼(W)에 대하여 균일하게 토출시킨다.
이와 함께, 챔버(2)내의 압력이 소정의 압력, 예컨대 0.67 내지 6.7Pa 정도의 압력으로 유지된다.
이 상태로, 다음에 플라즈마의 착화가 실행되지만, 이러한 플라즈마 착화는 이하와 같은 순서로 실행된다.
즉, 도 7에 도시하는 바와 같이, 우선 고압 직류 전원(HV-PS)(43)으로부터 상부 전극(21)에 대한 고압 직류 전압의 인가를 개시한다.
다음에, 제 1 고주파 전원(40)으로부터의 상부 전극(21)에 대한 고주파 전력의 공급, 제 2 고주파 전원(50)으로부터의 서셉터(하부 전극)(5)에 대한 고주파 전력의 공급을 순차적으로 개시하면, 이 시점에서 플라즈마가 착화된다. 이 때, 플라즈마가 착화되었는지의 여부는 전술한 광 검출기(61) 및 플라즈마 검출기(62)에 의해 확인된다.
그리고, 플라즈마가 착화된 후, 고압 직류 전원(13)으로부터 정전 척(11)[전극(12)]으로의 고압 직류 전압의 인가가 시작되어 웨이퍼(W)의 흡착이 실행된다.
다음에, 고압 직류 전원(HV-PS)(43)으로부터 상부 전극(21)에 대한 고압 직류 전압의 인가가 정지된다. 또한, 고압 직류 전원(HV-PS)(43)으로부터 상부 전극(21)에 대한 고압 직류 전압의 인가를 정지하는 것은 그 후에 실행되는 플라즈마에 의한 웨이퍼(W)에 대한 에칭 처리의 프로세스에, 고압 직류 전압의 인가가 악영향 을 미치지 않도록 하기 위함이다. 따라서, 고압 직류 전압의 인가가 악영향을 미치지 않는 프로세스의 경우에는 고압 직류 전압의 인가를 정지할 필요는 없다.
상기한 바와 같이 하여, 고압 직류 전원(HV-PS)(43)으로부터 상부 전극(21)에 대하여 고압 직류 전압을 인가한 상태로 플라즈마를 착화시키면, 종래에 곤란했던 저압의 조건하에서도, 정합기(41) 등의 조정을 실행하지 않고 확실히 플라즈마를 착화시킬 수 있다. 예컨대, 에칭 가스로서 HBr 가스를 단(單) 가스로 사용한 경우에는, 종래에는 가스압을 0.67Pa (5mTorr) 이하로 하면 플라즈마의 착화가 곤란하였지만, 상기의 방법에서는 가스압이 0.67Pa (5mTorr), 0.40Pa (3mTorr), 0.27Pa (2mTorr)이어도 확실히 플라즈마를 착화시킬 수 있다.
또한, 에칭 가스가 HBr 가스의 단 가스 이외의 경우, 예컨대 HBr 가스를 포함하는 혼합 가스의 경우, NF3 가스의 단 가스의 경우, NF3 가스를 포함하는 혼합 가스의 경우에도, 확실히 플라즈마를 착화시킬 수 있다. 또한, 가스종에 대해서는 상기의 가스 이외에, 플라즈마가 착화하기 어려운 모든 가스에 적용할 수 있는 것은 물론이다.
또한, 플라즈마를 착화시키기 전에 정전 척(11)에 의한 웨이퍼(W)의 흡착을 실행하고 있지 않기 때문에, 플라즈마 착화 전에 진공 챔버(2)내의 먼지가 웨이퍼(W)에 흡착되는 것도 방지할 수 있다. 또한, 플라즈마 착화 후에는 진공 챔버(2)내의 먼지가 플라즈마에 끌어 당겨지고 처리 가스의 흐름에 의해 배기되기 때문에, 정전 척(11)에 의한 웨이퍼(W)의 흡착을 실행하더라도, 먼지가 웨이퍼(W)에 흡착될 가능성은 매우 낮아진다. 이러한 플라즈마 착화 방법은 플라즈마가 착화하기 어려운 경우에 실행하면 좋고, 플라즈마가 착화하기 쉬운 경우에는 통상의 플라즈마 착화 방법을 사용할 수 있다.
그리고, 상기한 바와 같이 하여 착화시킨 플라즈마에 의해, 우선 웨이퍼(W)의 실리콘함유 도전막 층(103)의 메인 에칭을 실행하고, 전술한 도 1b의 상태로 된 시점에서 이 메인 에칭 공정을 종료한다. 또한, 이러한 메인 에칭 공정의 종료 타이밍은 전술한 도 4에 도시된 바와 같은 구성의 장치에 의해서 검출한다.
다음에, 에칭 조건을 변경하여 오버 에칭을 실행한다. 이러한 오버 에칭 공정은 오버 에칭 공정용 에칭 가스, 예컨대 HBr과 O2의 혼합 가스, 또는 HBr 단 가스 등의 Cl2를 포함하지 않는 가스에 의해서 실행되고, 적어도 상기의 메인 에칭 공정보다 높은 압력으로 실행된다.
또한, 필요에 따라서, 제 1 오버 에칭 공정과 제 2 오버 에칭 공정으로 나누어 실행된다.
이 중, 나중에 실행되는 제 2 오버 에칭 공정은 전술한 선택비가 무한대로 되도록 고 선택비의 조건으로 실행되는 것이 바람직하고, 이 경우에는 압력을 13Pa 이상 27Pa 이하로 하는 것이 바람직하다. 또한, 제 2 오버 에칭 공정 전에 실행되는 제 1 오버 에칭 공정은 메인 에칭 공정과 제 2 오버 에칭 공정의 중간의 압력, 예컨대 6.7 이상 27Pa 미만 정도의 압력으로 실행하는 것이 바람직하다.
또한, 오버 에칭 공정이 하나의 공정에 의해서 실행되는 경우에는 오버 에칭 공정을 나누어 실행하는 경우의 나중의 오버 에칭 공정, 즉 전술한 제 2 오버 에칭 공정과 동일한 에칭 조건으로 에칭을 실행하는 것이 바람직하다.
상기의 방법에 의해, 실시예로서, 이하의 조건,
(메인 에칭 공정)
에칭 가스 : Cl2(유량 50SCCM)+HBr(유량 350SCCM)
챔버 압력 : 6.7Pa
상부 전극 인가 고주파 전력 : 700W
하부 전극 인가 고주파 전력 : 150W
전극간 거리 : 170mm
백 He 압력 : 399Pa
(제 1 오버 에칭 공정)
에칭 가스 : HBr(유량 150 SCCM)
챔버 압력 : 8Pa
상부 전극 인가 고주파 전력 : 150W
하부 전극 인가 고주파 전력 : 20W
전극간 거리 : 90mm
백 He 압력 : 1330Pa
(제 2 오버 에칭 공정)
에칭 가스 : HBr(유량 200 SCCM)
챔버 압력 : 27Pa
상부 전극 인가 고주파 전력 : 700W
하부 전극 인가 고주파 전력 : 40W
전극간 거리 : 150mm
백 He 압력 : 1330Pa
로 에칭을 실행했다.
상기의 각 에칭 공정에 있어서의 에칭율, 에칭율의 면내 균일성, 선택비는 이하와 같았다.
(메인 에칭 공정)
에칭율 : 217.7nm/min
면내 균일성 : ±5%
선택비 : 17.5
(제 1 오버 에칭 공정)
에칭율 : 88.3nm/min
면내 균일성 : ±7.3%
선택비 : 452
(제 2 오버 에칭 공정)
에칭율 : 75.7nm/min
*면내 균일성 : ±10.5%
선택비 : ∞
또한, 메인 에칭 공정과 제 1 오버 에칭 공정의 전환은 충분히 안전을 고려하여 베이스 층인 실리콘 산화막 층이 노출되기 전에 실행하고, 제 1 오버 에칭 공정과 제 2 오버 에칭 공정의 전환은 베이스 층인 실리콘 산화막 층이 노출되기 직전[도 3에 나타낸 곡선(A)의 슬로프 스타트 직전]에 실행했다.
제 1 오버 에칭 공정과 제 2 오버 에칭 공정의 전환에 있어서, 선택비를 높이기 위해서, 챔버 압력을 높게 하면 에칭율의 면내 균일성이 저하한다. 그 때, 상하부 전극 인가 고주파 전력을 크게 하고, 또한 전극간 거리를 넓게 함으로써 에칭율의 면내 균일성을 향상할 수 있다.
상기 실시예에 의해, 베이스 층인 실리콘 산화막 층에 거의 손상을 부여하지 않고, 또한 실리콘함유 도전막 층의 에칭 형상을 손상시키지 않고서, 양호하게 실리콘함유 도전막 층만을 에칭하여 제거할 수 있었다.
또한, 상기의 예에서는 오버 에칭 공정을 제 1 및 제 2 오버 에칭 공정으로 나누어 실행한 경우에 대하여 설명했지만, 전술한 바와 같이 이들의 공정의 오버 에칭 공정을 단일의 오버 에칭 공정으로 하여도 무방하다.
다음에, 전술한 장치에 의해 이하의 조건으로 에칭을 실행하고, 에칭 가스에 있어서의 산소의 유량을 1, 3, 5SCCM으로 하여 각각 에칭을 실행했다.
에칭 가스 : HBr(유량 100SCCM)+O2(유량 1, 3, 5SCCM)
챔버 압력 : 40Pa
상부 전극 인가 고주파 전력 : 250W
하부 전극 인가 고주파 전력 : 100W
전극간 거리 : 80mm
백 He 압력 : 1330Pa
상기의 에칭 결과는 이하와 같이 되었다.
(산소 유량 1 SCCM)
에칭율 : 159.8nm/min
면내 균일성 : ±5.4%
선택비 : 10
(산소 유량 3 SCCM)
에칭율 : 165.3nm/min
면내 균일성 : ±5.4%
선택비 : 104
(산소 유량 5 SCCM)
에칭율 : 167.2nm/min
면내 균일성 : ±5.7%
선택비 : 139
상기의 결과에 나타내는 바와 같이, 챔버 압력이 저압이라 하더라도, 산소 첨가량을 증가함으로써 에칭율, 면내 균일성을 유지하면서, 선택비를 증가시킬 수 있다. 이러한 산소의 첨가량이 15%를 넘으면, 퇴적이 발생하기 쉽게 되기 때문에, 이러한 산소의 첨가량은 1 내지 5% 정도로 하는 것이 바람직하고, 또한 3 내지 5%로 하는 것이 바람직하다. 상기한 바와 같이, 산소의 첨가량을 조정함으로써도 선택비를 증가시킬 수 있다.
또한, 상기의 예에서는 평행 평판형이고, 상부 전극과 하부 전극의 쌍방에 고주파 전력을 공급하여 에칭을 실행하는 에칭 장치를 사용한 실시형태에 대하여 설명했지만, 본 발명은 이러한 실시형태에 한정되는 것이 아니고, 모든 플라즈마 에칭 장치를 사용할 수 있는 것, 예컨대 상부 전극, 하부 전극의 한쪽의 전극에만 고주파 전력을 공급하는 방식의 에칭 장치, 자장을 이용하여 플라즈마를 제어하는 에칭 장치 등을 사용할 수 있는 것은 물론이다.
이상에서 상세히 설명한 바와 같이, 본 발명의 드라이 에칭 방법에 의하면, 종래에 비하여 실리콘 산화막에 대한 실리콘함유 도전막 층의 선택비를 향상시킬 수 있어, 베이스 층인 실리콘 산화막 층을 에칭하지 않고 또한 실리콘함유 도전막 층의 에칭 형상을 손상하지 않고서, 확실히 소망하는 실리콘함유 도전막 층만을 에칭하여 제거할 수 있다.
또한, 최근의 플라즈마 처리에 있어서는, 반도체 장치 등에 있어서의 회로 패턴의 미세화에 대응한 고 정밀도의 플라즈마 처리를 실행하기 위해서, 진공 챔버내의 처리 가스의 압력을 낮게 하는 저압화가 실행되도록 되어 있고, 이 때문에 플라즈마의 착화가 점차 곤란하게 되고 있다.
또한, 통상 전극에 대한 고주파 전력의 공급은 임피던스 매칭을 취하기 위한 정합기를 거쳐서 실행되지만, 이 정합기는 통상적으로 가변 콘덴서의 용량을 변화시킴으로써, 정합(임피던스 매칭)을 취하도록 되어 있다.
그리고, 플라즈마가 착화하기 어렵게 된 경우에는 이 정합기의 최초의 상태에 따라서, 플라즈마가 착화하거나 착화하지 않거나 한다. 즉, 정합기의 최초의 상태에 있어서의 가변 콘덴서의 용량이 전극에 양호하게 전력이 공급될 수 있는 값으로 되어 있지 않으면, 플라즈마가 착화하지 않게 된다.
이 때문에, 플라즈마가 착화하기 어려운 상태에서는 가변 콘덴서의 용량을 미세 조정하면서, 정합기의 상태를 플라즈마가 착화하는 상태로 되도록 조정할 필요가 발생하지만, 더욱 처리 가스의 압력을 저압화하면, 정합기의 상태에 관계없이 플라즈마가 착화하지 않게 된다.
또한, 이러한 저압화에 대응하는 기술로서, 상부 전극과 하부 전극에 상이한 주파수의 고주파 전력을 공급하고, 상부 전극에는 플라즈마 생기용 고주파 전력으로서, 예컨대 50 내지 80MHz 등의 종래보다 높은 주파수의 고주파 전력을 공급하는 것도 실행되지만, 이러한 구성인 것에 있어서도 플라즈마의 착화에 대해서는 충분하다고 할 수 없다.
이러한 현상은 일부의 처리 가스에 있어서 특히 현저하고, 예컨대 처리 가스로서 HBr 가스를 단 가스로 사용한 경우 등에 있어서는 전술한 상부 전극과 하부 전극에 상이한 주파수의 고주파 전력을 공급하는 구성인 것에 관해서도 가스압을 저압화하고, 예컨대 0.67Pa (5mTorr) 이하 정도로 하면, 플라즈마의 착화를 할 수 없게 된다.
또한, 상기한 바와 같은 플라즈마의 착화시에 미리 하부 전극상에 피 처리 기판을 정전 흡착하기 위한 정전 척에 직류 전압을 인가하여 피 처리 기판을 흡착한 상태로 하여 두면, 플라즈마가 착화하기 쉽게 되는 경향이 있다.
즉, 이와 같이 정전 척에 직류 전압을 인가하여 피 처리 기판을 흡착한 상태로 해 놓으면, 이러한 정전 척의 직류 전압에 의한 전계가 처리 가스를 활성화하여 플라즈마 착화가 용이하게 되도록 작용하기 때문으로 추측된다.
그러나, 상기한 바와 같이, 플라즈마를 착화하기 전에 미리 정전 척에 직류 전압을 인가하여 피 처리 기판을 흡착한 상태로 해 놓으면, 정전기에 의해 피 처리 기판에 먼지가 흡착되기 쉬워지고 불량 발생의 하나의 원인으로 되어, 제품 수득율의 저하를 초래하는 경우가 있다.
이와 같이, 플라즈마 착화가 곤란한 경우에는 상기의 플라즈마 착화 방법을 채용하면 좋다.
본 발명에 관한 드라이 에칭 방법은 반도체 장치의 제조를 실행하는 반도체 제조 산업 등에 있어서 사용하는 것이 가능하다. 따라서, 산업상의 이용 가능성을 갖는다.

Claims (14)

  1. 처리 기판을 수용하고 플라즈마 처리를 실시하기 위한 진공 챔버와,
    상기 진공 챔버내에 마련된 전극과,
    상기 전극에 제 1 고주파 전력을 공급하는 제 1 고주파 전원과,
    상기 전극에 직류 전압을 인가하는 직류 전원을 구비하며,
    상기 전극에 상기 직류 전원으로부터 직류 전압의 인가를 개시하고, 그 다음에, 상기 제 1 고주파 전원으로부터 상기 제 1 고주파 전력의 공급을 개시하는 것을 특징으로 하는 플라즈마 처리 장치.
  2. 제 1 항에 있어서,
    상기 전극은 진공 처리 챔버내의 상부에 마련된 상부 전극인 것을 특징으로 하는 플라즈마 처리 장치.
  3. 제 2 항에 있어서,
    상기 피처리 기판이 탑재되는 하부 전극과,
    상기 하부 전극에 제 2 고주파 전력을 공급하는 제 2 고주파 전원을 구비하며,
    상기 상부 전극에 상기 직류 전원으로부터 직류 전압의 인가를 개시하고, 그 다음에, 상기 제 2 고주파 전원으로부터 상기 제 2 고주파 전력의 공급을 개시하는 것을 특징으로 하는 플라즈마 처리 장치.
  4. 제 3 항에 있어서,
    상기 하부 전극은 상기 피처리 기판을 정전 흡착하기 위한 정전척을 구비하며,
    상기 제 1 고주파 전원으로부터 상기 제 1 고주파 전력의 공급을 개시한 후, 상기 정전척에 대한 직류 전압의 공급을 실행하는 것을 특징으로 하는 플라즈마 처리 장치.
  5. 피처리 기판을 수용하고 플라즈마 처리를 실시하기 위한 진공 챔버와,
    상기 진공 챔버내에 마련되어, 상기 피처리 기판이 탑재되는 하부 전극과,
    상기 진공 챔버내에 마련되어, 상기 하부 전극에 대향하는 상부 전극과,
    상기 상부 전극에 제 1 고주파 전력을 공급하는 제 1 고주파 전원과,
    상기 하부 전극에 제 2 고주파 전력을 공급하는 제 2 고주파 전원과,
    상기 상부 전극에 직류 전압을 인가하는 직류 전원을 구비하며,
    상기 상부 전극에 상기 직류 전원으로부터 직류 전압의 인가를 개시하고, 그 다음에, 상기 상부 전극에 상기 제 1 고주파 전원으로부터 상기 제 1 고주파 전력의 공급 및 상기 하부 전극에 상기 제 2 고주파 전원으로부터 상기 제 2 고주파 전력의 공급을 개시하는 것을 특징으로 하는 플라즈마 처리 장치.
  6. 제 5 항에 있어서,
    상기 제 1 고주파 전력의 공급을 개시한 후, 상기 제 2 고주파 전력의 공급을 개시하는 것을 특징으로 하는 플라즈마 처리 장치.
  7. 제 5 항에 있어서,
    상기 하부 전극은 상기 피처리 기판을 정전 흡착하기 위한 정전척을 구비하며,
    상기 제 1 고주파 전력의 공급 및 상기 제 2 고주파 전력의 공급을 개시한 후, 상기 정전척에 대한 직류 전압의 공급을 실행하는 것을 특징으로 하는 플라즈마 처리 장치.
  8. 피처리 기판을 수용하고 플라즈마 처리를 실시하기 위한 진공 챔버와,
    상기 진공 챔버내에 마련된 전극과,
    상기 전극에 제 1 고주파 전력을 공급하는 제 1 고주파 전원과,
    상기 전극에 직류 전압을 인가하는 직류 전원을 구비한 플라즈마 처리 장치에 있어서의 플라즈마 처리 방법에 있어서,
    상기 전극에 상기 직류 전원으로부터 직류 전압의 인가를 개시하고, 그 다음에, 상기 제 1 고주파 전원으로부터 상기 제 1 고주파 전력의 공급을 개시하는 것을 특징으로 하는 플라즈마 처리 방법.
  9. 제 8 항에 있어서,
    상기 플라즈마 처리 장치의 상기 전극은 진공 처리 챔버내의 상부에 마련된 상부 전극인 것을 특징으로 하는 플라즈마 처리 방법.
  10. 제 9 항에 있어서,
    상기 플라즈마 처리 장치는 상기 피처리 기판이 탑재되는 하부 전극과, 상기 하부 전극에 제 2 고주파 전력을 공급하는 제 2 고주파 전원을 구비하며,
    상기 상부 전극에 상기 직류 전원으로부터 직류 전압의 인가를 개시하고, 그 다음에, 상기 제 2 고주파 전원으로부터 상기 제 2 고주파 전력의 공급을 개시하는 것을 특징으로 하는 플라즈마 처리 방법.
  11. 제 10 항에 있어서,
    상기 플라즈마 처리 장치의 상기 하부 전극은 상기 피처리 기판을 정전 흡착하기 위한 정전척을 구비하며,
    상기 제 1 고주파 전원으로부터 상기 제 1 고주파 전력의 공급을 개시한 후, 상기 정전척에 대한 직류 전압의 공급을 실행하는 것을 특징으로 하는 플라즈마 처리 방법.
  12. 피처리 기판을 수용하고 플라즈마 처리를 실시하기 위한 진공 챔버와,
    상기 진공 챔버내에 마련되어, 상기 피처리 기판이 탑재되는 하부 전극과,
    상기 진공 챔버내에 마련되어, 상기 하부 전극에 대향하는 상부 전극과,
    상기 상부 전극에 제 1 고주파 전력을 공급하는 제 1 고주파 전원과,
    상기 하부 전극에 제 2 고주파 전력을 공급하는 제 2 고주파 전원과,
    상기 상부 전극에 직류 전압을 인가하는 직류 전원을 구비한 플라즈마 처리 장치에 있어서의 플라즈마 처리 방법에 있어서,
    상기 상부 전극에 상기 직류 전원으로부터 직류 전압의 인가를 개시하고, 그 다음에, 상기 상부 전극에 상기 제 1 고주파 전원으로부터 상기 제 1 고주파 전력의 공급 및 상기 하부 전극에 상기 제 2 고주파 전원으로부터 상기 제 2 고주파 전력의 공급을 개시하는 것을 특징으로 하는 플라즈마 처리 방법.
  13. 제 12 항에 있어서,
    상기 제 1 고주파 전력의 공급을 개시한 후, 상기 제 2 고주파 전력의 공급을 개시하는 것을 특징으로 하는 플라즈마 처리 방법.
  14. 제 12 항에 기재된 플라즈마 처리 방법에 있어서,
    상기 플라즈마 처리 장치의 상기 하부 전극은 상기 피처리 기판을 정전 흡착하기 위한 정전척을 구비하며,
    상기 제 1 고주파 전력의 공급 및 상기 제 2 고주파 전력의 공급을 개시한 후, 상기 정전척에 대한 직류 전압의 공급을 실행하는 것을 특징으로 하는 플라즈마 처리 방법.
KR1020057025126A 2001-06-15 2002-06-07 드라이 에칭 방법 KR100764248B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001182193 2001-06-15
JPJP-P-2001-00182193 2001-06-15
JP2001319755A JP4070974B2 (ja) 2001-10-17 2001-10-17 プラズマ処理方法及びプラズマ処理装置
JPJP-P-2001-00319755 2001-10-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020037016380A Division KR100595069B1 (ko) 2001-06-15 2002-06-07 드라이 에칭 방법

Publications (2)

Publication Number Publication Date
KR20060003913A true KR20060003913A (ko) 2006-01-11
KR100764248B1 KR100764248B1 (ko) 2007-10-05

Family

ID=26617024

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057025126A KR100764248B1 (ko) 2001-06-15 2002-06-07 드라이 에칭 방법
KR1020037016380A KR100595069B1 (ko) 2001-06-15 2002-06-07 드라이 에칭 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020037016380A KR100595069B1 (ko) 2001-06-15 2002-06-07 드라이 에칭 방법

Country Status (4)

Country Link
US (3) US7476624B2 (ko)
KR (2) KR100764248B1 (ko)
CN (2) CN1956618B (ko)
WO (1) WO2002103773A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11464832B2 (en) 2016-07-29 2022-10-11 Seoul National University R & Db Foundation Composition for treating or sensitizing interferon beta resistant cancer disease comprising cFLIP siRNA

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040261712A1 (en) * 2003-04-25 2004-12-30 Daisuke Hayashi Plasma processing apparatus
US20060037704A1 (en) * 2004-07-30 2006-02-23 Tokyo Electron Limited Plasma Processing apparatus and method
US7692916B2 (en) * 2005-03-31 2010-04-06 Tokyo Electron Limited Capacitive coupling plasma processing apparatus and method
US8138445B2 (en) 2006-03-30 2012-03-20 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
US8129282B2 (en) 2006-07-19 2012-03-06 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP4801553B2 (ja) * 2006-09-28 2011-10-26 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
US8990360B2 (en) * 2008-02-22 2015-03-24 Sonos, Inc. System, method, and computer program for remotely managing a digital device
JP4972594B2 (ja) * 2008-03-26 2012-07-11 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
CN102263064A (zh) * 2010-05-28 2011-11-30 中芯国际集成电路制造(上海)有限公司 分立栅存储器件的形成方法
CN103022100B (zh) * 2011-09-27 2015-09-02 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的结构及其形成方法
CN103531454B (zh) * 2012-07-03 2016-08-17 中国科学院微电子研究所 半导体器件制造方法
JP6230898B2 (ja) * 2013-12-13 2017-11-15 東京エレクトロン株式会社 エッチング方法
CN104900515B (zh) * 2014-03-07 2019-04-12 无锡华润上华科技有限公司 一种半导体器件蚀刻方法及半导体器件形成方法
WO2015153008A2 (en) * 2014-04-02 2015-10-08 Ridge Tool Company Electronic tool lock
CN103972077A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种自对准双层图形的形成方法
JP6650258B2 (ja) * 2015-12-17 2020-02-19 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理装置の運転方法
JP6404890B2 (ja) * 2016-11-24 2018-10-17 日機装株式会社 半導体発光素子の製造方法
US10453811B2 (en) * 2016-11-29 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Post passivation interconnect and fabrication method therefor
US10714329B2 (en) * 2018-09-28 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-clean for contacts

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380488A (en) * 1980-10-14 1983-04-19 Branson International Plasma Corporation Process and gas mixture for etching aluminum
JPS59129779A (ja) * 1983-01-13 1984-07-26 Tokuda Seisakusho Ltd スパツタリング装置の静電チヤツク装置
KR910000273B1 (ko) * 1985-05-09 1991-01-23 마쯔시다덴기산교 가부시기가이샤 플라즈마 처리장치
JPS62145811A (ja) * 1985-12-20 1987-06-29 Matsushita Electric Ind Co Ltd プラズマ処理装置
JPH01117018A (ja) * 1987-10-30 1989-05-09 Toshiba Corp プラズマ処理方法
US5683072A (en) * 1988-11-01 1997-11-04 Tadahiro Ohmi Thin film forming equipment
JPH03265123A (ja) * 1990-03-15 1991-11-26 Canon Inc 結晶質半導体膜の形成方法
JPH04214618A (ja) * 1990-12-12 1992-08-05 Fujitsu Ltd 薄膜の形成方法及び薄膜形成装置
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
JPH05299390A (ja) 1992-04-20 1993-11-12 Nec Corp ドライエッチング方法
JP2846534B2 (ja) * 1992-10-08 1999-01-13 キヤノン株式会社 プラズマｃｖｄ装置とこれによる機能性堆積膜の形成方法
JPH06177039A (ja) * 1992-12-07 1994-06-24 Canon Inc エピタキシャル膜の形成方法
JP3167820B2 (ja) * 1993-01-29 2001-05-21 東京エレクトロン株式会社 異常放電検出方法
JPH0769790A (ja) * 1993-08-30 1995-03-14 Ulvac Japan Ltd 薄膜作製装置
US5869402A (en) 1994-06-13 1999-02-09 Matsushita Electric Industrial Co., Ltd. Plasma generating and processing method and apparatus thereof
JP3347909B2 (ja) 1994-06-13 2002-11-20 松下電器産業株式会社 プラズマ発生加工方法およびその装置
US5665203A (en) * 1995-04-28 1997-09-09 International Business Machines Corporation Silicon etching method
JPH0927395A (ja) * 1995-07-12 1997-01-28 Kobe Steel Ltd プラズマ処理装置及び該装置を用いたプラズマ処理方法
JP3455616B2 (ja) * 1995-08-25 2003-10-14 株式会社アルバック エッチング装置
US6010829A (en) * 1996-05-31 2000-01-04 Texas Instruments Incorporated Polysilicon linewidth reduction using a BARC-poly etch process
JP3165047B2 (ja) 1996-12-12 2001-05-14 日本電気株式会社 ポリサイド膜のドライエッチング方法
JP3176311B2 (ja) * 1997-03-31 2001-06-18 日本電気株式会社 シリコン層のエッチング方法
JPH10284298A (ja) * 1997-04-01 1998-10-23 Matsushita Electric Ind Co Ltd プラズマ処理方法及び装置
JPH1161456A (ja) * 1997-08-26 1999-03-05 Nec Corp ドライエッチング方法およびその装置
US6136211A (en) 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
JP2991177B2 (ja) 1997-12-15 1999-12-20 日本電気株式会社 半導体装置の製造方法
US6081334A (en) * 1998-04-17 2000-06-27 Applied Materials, Inc Endpoint detection for semiconductor processes
US6159860A (en) * 1998-07-17 2000-12-12 Advanced Micro Devices, Inc. Method for etching layers on a semiconductor wafer in a single etching chamber
US6222718B1 (en) * 1998-11-12 2001-04-24 Lam Research Corporation Integrated power modules for plasma processing systems
US6362111B1 (en) * 1998-12-09 2002-03-26 Texas Instruments Incorporated Tunable gate linewidth reduction process
JP4831853B2 (ja) * 1999-05-11 2011-12-07 東京エレクトロン株式会社 容量結合型平行平板プラズマエッチング装置およびそれを用いたプラズマエッチング方法
EP1193746B1 (en) * 1999-05-06 2009-12-09 Tokyo Electron Limited Apparatus for plasma processing
JP4567828B2 (ja) 1999-09-14 2010-10-20 東京エレクトロン株式会社 終点検出方法
US6277716B1 (en) * 1999-10-25 2001-08-21 Chartered Semiconductor Manufacturing Ltd. Method of reduce gate oxide damage by using a multi-step etch process with a predictable premature endpoint system
US6283131B1 (en) * 2000-09-25 2001-09-04 Taiwan Semiconductor Manufacturing Company In-situ strip process for polysilicon etching in deep sub-micron technology

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11464832B2 (en) 2016-07-29 2022-10-11 Seoul National University R & Db Foundation Composition for treating or sensitizing interferon beta resistant cancer disease comprising cFLIP siRNA

Also Published As

Publication number Publication date
CN1956618A (zh) 2007-05-02
KR100764248B1 (ko) 2007-10-05
US20130025789A1 (en) 2013-01-31
KR100595069B1 (ko) 2006-06-30
CN1956618B (zh) 2013-06-12
CN1516893A (zh) 2004-07-28
US20040192056A1 (en) 2004-09-30
KR20040021611A (ko) 2004-03-10
US20090098736A1 (en) 2009-04-16
CN1287430C (zh) 2006-11-29
US8288286B2 (en) 2012-10-16
WO2002103773A1 (en) 2002-12-27
US7476624B2 (en) 2009-01-13

Similar Documents

Publication Publication Date Title
KR100764248B1 (ko) 드라이 에칭 방법
KR100810773B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US7432172B2 (en) Plasma etching method
JP4230029B2 (ja) プラズマ処理装置およびエッチング方法
TWI692029B (zh) 電漿處理方法
KR100861260B1 (ko) 플라즈마 에칭 방법 및 컴퓨터판독 가능한 기억 매체
KR100267698B1 (ko) 에칭처리방법 및 에칭의 후처리방법 및 에칭설비
KR101226297B1 (ko) 포토레지스트 및 에칭 찌꺼기를 저압 제거하는 애싱 방법
KR100590370B1 (ko) 플라즈마 에칭 방법
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP4668522B2 (ja) プラズマ処理方法
KR100593826B1 (ko) 드라이 에칭 방법
US20050161435A1 (en) Method of plasma etching
US8173036B2 (en) Plasma processing method and apparatus
JP4498662B2 (ja) ドライエッチング方法
JP4522888B2 (ja) プラズマ処理装置におけるｆ密度測定方法とプラズマ処理方法およびプラズマ処理装置
US20060196846A1 (en) Plasma processing method and apparatus, and method for measuring a density of fluorine in plasma
JP3986808B2 (ja) ドライエッチング方法
JP2003243361A (ja) プラズマエッチング方法
US20050106868A1 (en) Etching method
JP2006245234A (ja) プラズマ処理方法および装置
KR100576439B1 (ko) 반도체 소자의 식각 챔버 클리닝 방법
JP2021005579A (ja) ドライエッチング方法及びデバイスの製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20051227

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060323

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20070425

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070628

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070928

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070928

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100928

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110811

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120907

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130925

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150827

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160831

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170830

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180920

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190919

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220709