KR20050104911A - Bias circuit of power amplifier - Google Patents
Bias circuit of power amplifier Download PDFInfo
- Publication number
- KR20050104911A KR20050104911A KR1020040030362A KR20040030362A KR20050104911A KR 20050104911 A KR20050104911 A KR 20050104911A KR 1020040030362 A KR1020040030362 A KR 1020040030362A KR 20040030362 A KR20040030362 A KR 20040030362A KR 20050104911 A KR20050104911 A KR 20050104911A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- current
- power amplifier
- impedance
- input
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 전력증폭기의 바이어스회로에 관한 것으로서, 전력증폭기의 출력전류 제어를 위해 입력 되는 출력제어전류를 입력 받는 제1입력단과; 출력임피던스를 제어하기 위해 입력 되는 임피던스제어전류를 입력 받는 제2입력단과; 상기 전력증폭기에 바이어스 제어전압을 인가하는 출력단과; 상기 제1입력단을 통해 입력 되는 상기 출력제어전류에 따라 상기 출력단을 통해 상기 전력증폭기에 인가되는 바이어스 제어전압을 조절하고, 상기 제2입력단을 통해 입력 되는 상기 임피던스제어전류에 따라 상기 전력증폭기로 상기 바이어스 제어전압을 인가하는 출력단의 임피던스를 제어하는 바이어스조절회로를 포함하는 것을 특징으로 한다. 이에 의해, 두개의 전류미러회로를 결합하여 바이어스회로를 구성하고, 출력전류를 제어하는 출력제어전류(Ictrl)와 바이어스회로의 출력임피던스를 제어하는 임피던스제어전류(Ibias)를 각각 입력 받아 전력증폭기의 출력전류와 바이어스회로의 출력임피던스를 각기 독립적으로 조절함으로써, 전력증폭기의 선형성과 효율성을 최적화 시킬 수 있다 The present invention relates to a bias circuit of a power amplifier, comprising: a first input terminal for receiving an output control current input for controlling an output current of a power amplifier; A second input terminal configured to receive an impedance control current input to control an output impedance; An output stage for applying a bias control voltage to the power amplifier; Adjust the bias control voltage applied to the power amplifier through the output terminal in accordance with the output control current input through the first input terminal, and the power amplifier according to the impedance control current input through the second input terminal. It characterized in that it comprises a bias control circuit for controlling the impedance of the output terminal to apply the bias control voltage. Thus, the two current mirror circuits are combined to form a bias circuit, and an output control current Ictrl for controlling the output current and an impedance control current Ibias for controlling the output impedance of the bias circuit are respectively inputted. By independently adjusting the output current and the output impedance of the bias circuit, the linearity and efficiency of the power amplifier can be optimized.
Description
본 발명은 전력증폭기의 바이어스회로에 관한 것으로서, 특히, 전력증폭기의 출력전류와 바이어스회로의 출력임피던스를 각기 독립적으로 조절하여 전력증폭기의 선형성과 효율성을 최적화 시킬 수 있는 전력증폭기의 바이어스회로에 관한 것이다.The present invention relates to a bias circuit of a power amplifier, and more particularly, to a bias circuit of a power amplifier that can optimize the linearity and efficiency of the power amplifier by independently controlling the output current of the power amplifier and the output impedance of the bias circuit. .
통상 이동통신단말기에서 전력증폭기는 전력을 많이 소비하는 부품 중의 하나이며, 이동통신단말기의 배터리 사용시간을 결정짓는 중요한 요소로서, 높은 효율성과 선형성이 요구된다. 이러한 전력증폭기를 동작시키기 위해서는 특정 동작전류가 필요하므로 일반적인 전력증폭기의 경우 동작전류를 공급하는 바이어스회로를 가지고 있다.In general, a power amplifier in a mobile communication terminal is one of the components consuming a lot of power, an important factor for determining the battery life of the mobile communication terminal, high efficiency and linearity is required. Since a specific operating current is required to operate such a power amplifier, a general power amplifier has a bias circuit that supplies an operating current.
도 1은 일반적인 전력증폭기의 회로구성도이다. 도 1에 도시 된 바와 같이, 전력증폭기는 증폭트랜지스터(5) Q2로 전원을 입력하여 Q2의 컬렉터단으로부터 출력전류를 얻는다. 입력단(1)은 커패시터 C1, C2와 인덕터 L1을, 출력단(3)은 커패시터 C4, C5 및 인덕터 L3, L4를 정합소자로 가지며, 중간단 또한 커패시터 C3, L2를 정합소자로 채용하여 전력증폭기의 입출력에 대해 임피던스 정합을 제공한다.1 is a circuit diagram of a general power amplifier. As shown in Fig. 1, the power amplifier inputs power to the amplifying transistor 5 Q2 to obtain an output current from the collector stage of Q2. Input stage (1) has capacitors C1, C2 and inductor L1, and output stage (3) has capacitors C4, C5 and inductors L3, L4 as matching elements, and the middle stage also employs capacitors C3, L2 as matching elements. Provides impedance matching for input and output.
여기서, 입력단(1)의 경우 저항 R1에 의해 바이어스 되며, 미설명 부호인 Lg1, Lg2는 접지면의 인덕턴스 성분을 간략히 표시한 것이다.Here, the input terminal 1 is biased by the resistor R1, and Lg1 and Lg2, which are not described, indicate briefly the inductance component of the ground plane.
출력단(3)에 제공되는 바이어스 제어전압(Vbias)은 증폭트랜지스터(5) Q2에 입력 되며, 바이어스 제어전압(Vbias)이 증가하는 경우 컬렉터단의 전류가 대응적으로 증가하여 출력단(3)의 출력전류가 증가된다.The bias control voltage Vbias provided to the output terminal 3 is input to the amplifying transistor 5 Q2. When the bias control voltage Vbias is increased, the current at the collector stage increases correspondingly so that the output of the output terminal 3 is increased. The current is increased.
도 2는 바이어스 제어전압(Vbias)을 공급하는 종래의 바이어스회로의 구성도이다. 도 2에 도시 된 바와 같이, 일반적인 바이어스회로는 두 개의 트랜지스터 Q3, Q4로 이루어진 전류 미러(current mirror)회로와 바이패스 커패시터인 C6으로 구성된다. 2 is a configuration diagram of a conventional bias circuit for supplying a bias control voltage Vbias. As shown in FIG. 2, the general bias circuit includes a current mirror circuit composed of two transistors Q3 and Q4 and a bypass capacitor C6.
바이어스회로에서 입력전류(Ictrl)은 트랜지스터 Q3의 컬렉터, 트랜지스터 Q4의 베이스, 커패시터 C6의 일단부로 입력 되고, 트랜지스터 Q3의 베이스는 저항 R3와 연결되고, 트랜지스터 Q4의 이미터는 저항 R3와 R2에 연결되어 바이어스 제어전압(Vbias)을 출력한다.In the bias circuit, the input current Ictrl is input to the collector of transistor Q3, the base of transistor Q4, one end of capacitor C6, the base of transistor Q3 is connected to resistor R3, and the emitter of transistor Q4 is connected to resistors R3 and R2. The bias control voltage Vbias is output.
이러한 전류미러부터 증폭트랜지스터(5) Q2로 입력 되는 바이어스 제어전압(Vbias)은 전류미러에 제공되는 입력전류(Ictrl)에 따라 변화하므로, 입력전류(Ictrl)를 조절하여 증폭트랜지스터(5) Q2의 베이스단에 일정한 소신호 임피던스를 입력함으로써, 컬렉터단의 출력전류를 선형적으로 제어할 수 있다.Since the bias control voltage Vbias inputted from the current mirror to the amplifying transistor 5 Q2 changes according to the input current Ictrl provided to the current mirror, the input current Ictrl is adjusted to adjust the input current Ictrl. By inputting a constant small signal impedance to the base stage, the output current of the collector stage can be linearly controlled.
그런데, 증폭기의 커패시터 Q1 및 Q2가 클래스AB로 동작하게 되면 증폭트랜지스터(5) Q2의 베이스단에 입력 되는 대신호 임피던스가 캐패시티브(capacitive)해지면서 소신호 임피던스보다 커지게 된다. 즉, 출력전력이 증가할 수록 바이어스회로의 임피던스에 걸리는 전압강하가 증가하여 증폭트랜지스터 Q2의 베이스-에미터간 전압이 감소하여 세츄레이션(saturation)을 가중시키므로, 전력증폭기의 효율이 저하되고 선형성을 저해하는 문제점이 있었다. However, when the capacitors Q1 and Q2 of the amplifier operate as the class AB, the large signal impedance input to the base terminal of the amplifying transistor 5 Q2 becomes capacitive and becomes larger than the small signal impedance. In other words, as the output power increases, the voltage drop across the impedance of the bias circuit increases and the voltage between the base and emitters of the amplifying transistor Q2 decreases, thereby increasing the saturation. Therefore, the efficiency of the power amplifier decreases and the linearity is impaired. There was a problem.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 전력증폭기의 출력전류와 바이어스회로의 출력임피던스를 각기 독립적으로 조절하여 전력증폭기의 선형성과 효율성을 최적화 시킬 수 있는 전력증폭기의 바이어스회로를 제공함에 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a bias circuit for a power amplifier which can optimize the linearity and efficiency of the power amplifier by independently adjusting the output current of the power amplifier and the output impedance of the bias circuit. The purpose is.
전술한 목적을 달성하기 위한 본 발명에 따른 전력증폭기의 바이어스회로는, 전력증폭기의 출력전류 제어를 위해 입력 되는 출력제어전류를 입력 받는 제1입력단과; 출력임피던스를 제어하기 위해 입력 되는 임피던스제어전류를 입력 받는 제2입력단과; 상기 전력증폭기에 바이어스 제어전압을 인가하는 출력단과; 상기 제1입력단을 통해 입력 되는 상기 출력제어전류에 따라 상기 출력단을 통해 상기 전력증폭기에 인가되는 바이어스 제어전압을 조절하고, 상기 제2입력단을 통해 입력 되는 상기 임피던스제어전류에 따라 상기 전력증폭기로 상기 바이어스 제어전압을 인가하는 출력단의 임피던스를 제어하는 바이어스조절회로를 포함하는 것을 특징으로 한다.A bias circuit of a power amplifier according to the present invention for achieving the above object includes a first input stage for receiving an output control current input for output current control of the power amplifier; A second input terminal configured to receive an impedance control current input to control an output impedance; An output stage for applying a bias control voltage to the power amplifier; Adjust the bias control voltage applied to the power amplifier through the output terminal in accordance with the output control current input through the first input terminal, and the power amplifier according to the impedance control current input through the second input terminal. It characterized in that it comprises a bias control circuit for controlling the impedance of the output terminal to apply the bias control voltage.
여기서, 상기 바이어스조절회로는, 상기 제1입력단에 대응되어 상기 출력제어전류에 따라 상기 바이어스 제어전압을 조절하는 트랜지스터로 구성되는 제1전류미러회로와; 상기 제2입력단에 대응되어 상기 임피던스제어전류에 따라 상기 출력단의 임피던스를 제어하는 트랜지스터와 커패시터로 구성되는 제2전류미러회로를 포함하는 것이 가장 바람직하다. The bias control circuit may include a first current mirror circuit configured to correspond to the first input terminal and configured to adjust the bias control voltage according to the output control current; It is most preferable to include a second current mirror circuit composed of a transistor and a capacitor corresponding to the second input terminal for controlling the impedance of the output terminal according to the impedance control current.
이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전력증폭기의 바이어스회로에 대해서 상세하게 설명한다. 이하 설명에서, 전력증폭기의 경우 종래와 동일한 구성을 가지므로 전력증폭기의 회로구성을 도시한 도 1의 참조부호를 그대로 사용하기로 한다.Hereinafter, a bias circuit of a power amplifier according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings. In the following description, since the power amplifier has the same configuration as in the prior art, the reference numerals of FIG. 1 showing the circuit configuration of the power amplifier will be used as they are.
도 3은 본 발명에 따른 전력증폭기의 바이어스회로를 도시한 것이다. 도 3에 도시 된 바와 같이, 본 바이어스회로는 트랜지스터 Q5, Q9로 이루어진 제1전류미러(10)와, 트랜지스터 Q6, Q7, Q10으로 구성된 제2전류미러(12)가 결합 된 두 개의 전류미러회로로 구성되어 전력증폭기의 증폭트랜지스터(5) Q2에 바이어스 제어전압(Vbias)을 인가한다.3 illustrates a bias circuit of a power amplifier according to the present invention. As shown in FIG. 3, the bias circuit includes two current mirror circuits in which a first current mirror 10 composed of transistors Q5 and Q9 and a second current mirror 12 composed of transistors Q6, Q7 and Q10 are combined. A bias control voltage Vbias is applied to the amplifying transistor 5 Q2 of the power amplifier.
이러한 바이어스회로에는 증폭기의 출력전류를 제어하는 출력제어전류(Ictrl)와 바이어스회로의 출력임피던스를 제어하는 임피던스제어전류(Ibias)가 각각 입력된다.An output control current Ictrl for controlling the output current of the amplifier and an impedance control current Ibias for controlling the output impedance of the bias circuit are respectively input to the bias circuit.
출력제어전류(Ictrl)가 입력 되는 경우, 저항 R5에 걸리는 전압과 트랜지스터 Q7, Q10의 베이스-에미터간 전압의 합은, 트랜지스터 Q8의 베이스-에미터 간 전압과 저항 R4에 걸리는 전압 및 전력증폭기의 증폭트랜지스터(5) Q2에 걸리는 전압의 합과 같다. 이를 베이스 단에 흐르는 전류를 생략하면 다음과 같은 수식으로 나타낼 수 있다.When the output control current (Ictrl) is input, the sum of the voltage across the resistor R5 and the base-emitter voltage of the transistors Q7 and Q10 is equal to the base-emitter voltage of the transistor Q8 and the voltage across the resistor R4 and the power amplifier. It is equal to the sum of the voltages applied to the amplifying transistor 5 Q2. If the current flowing through the base stage is omitted, it can be expressed by the following equation.
<수식 1><Equation 1>
Vbe(Q2) + Vbe(Q8) + V(R4) = Vbe(Q10) + Vbe(Q7) + V(R5)Vbe (Q2) + Vbe (Q8) + V (R4) = Vbe (Q10) + Vbe (Q7) + V (R5)
여기서, 트랜지스터 Q8과 Q10에는 같은 전류가 인가되므로 Q8의 베이스-에미터 간 전압과 Q10의 베이스-에미터 간 전압은 동일하므로 Vbe(Q8) = Vbe(Q10)이 성립된다.Here, since the same current is applied to the transistors Q8 and Q10, the voltage between the base-emitter of Q8 and the voltage between the base-emitter of Q10 is the same, so that Vbe (Q8) = Vbe (Q10) is established.
또한, 저항 R4와 R5에 걸리는 전압은 각 저항의 크기를 적절히 조절하여 V(R4) = V(R5)가 성립되도록 할 수 있다.In addition, the voltage applied to the resistors R4 and R5 may be adjusted to appropriately adjust the magnitude of each resistor so that V (R4) = V (R5) is established.
이를 <수식 1>에 적용시켜 양변을 정리하면 다음의 <수식 2>를 얻을 수 있다.Applying this to <Equation 1> to arrange both sides, the following <Equation 2> can be obtained.
<수식 2><Formula 2>
Vbe(Q2) = Vbe(Q7)Vbe (Q2) = Vbe (Q7)
이와 같이, 전력증폭기의 증폭트랜지스터(5)에 걸리는 전압은 바이어스회로의 트랜지스터 Q7에 걸리는 전압과 동일해 진다. 그런데, Q7은 제1전류미러(10)의 Q9와 동일한 전류가 인가되므로, 제1전류미러(10)의 Q5에 흐르는 전류가 Q9 및 Q7에 흐르게 된다. In this way, the voltage across the amplifying transistor 5 of the power amplifier becomes equal to the voltage across the transistor Q7 of the bias circuit. However, since Q7 is applied with the same current as Q9 of the first current mirror 10, the current flowing through Q5 of the first current mirror 10 flows through Q9 and Q7.
여기서, 출력제어전류(Ictrl) 트랜지스터 Q5의 컬렉터로 입력 되는 전류로서, 출력제어전류(Ictrl)를 통해 Q5에 흐르는 전류를 제어할 수 있으므로, 이를 통해 Q7에 흐르는 전류를 제어하여 최종적으로 전력증폭기의 증폭트랜지스터(5)에서 출력되는 출력전류를 제어할 수 있다.Here, as the current input to the collector of the output control current (Ictrl) transistor Q5, it is possible to control the current flowing in Q5 through the output control current (Ictrl), thereby controlling the current flowing through the Q7 and finally the power amplifier The output current output from the amplifying transistor 5 can be controlled.
한편, 임피던스제어전류(Ibias)를 통한 바이어스회로의 출력 임피던스가 조절되는 원리는 다음과 같다. Q6, Q7, Q10은 제2전류미러(12)를 구성하므로, 베이스단에 흐르는 전류를 생략하면 Q10에 흐르는 전류와 Q8에 흐르는 전류는 임피던스제어전류(Ibias)의 크기에 비례하게 된다. On the other hand, the principle of controlling the output impedance of the bias circuit through the impedance control current (Ibias) is as follows. Since Q6, Q7, and Q10 constitute the second current mirror 12, if the current flowing through the base end is omitted, the current flowing through Q10 and the current flowing through Q8 are proportional to the magnitude of the impedance control current Ibias.
임피던스제어전류(Ibias)로 제어되는 Q8의 에미터 출력전류는 에미터 저항을 결정하게 된다. 여기서, 전력증폭기의 증폭트랜지스터(5) Q2에 대한 바이어스회로의 임피던스는 출력단의 저항 R4와 Q8의 에미터에 걸리는 임피던스의 합으로 표현된다. 그런데, Q8의 베이스단에 나타나는 임피던스는 바이패스 커패시터 C7에 의해 매우 낮아지므로, Q8의 에미터단에 걸리는 임피던스 또한 매우 낮아진다.The emitter output current of Q8, controlled by the impedance control current (Ibias), determines the emitter resistance. Here, the impedance of the bias circuit for the amplifying transistor 5 Q2 of the power amplifier is expressed by the sum of the impedances across the resistor R4 of the output stage and the emitter of Q8. However, since the impedance appearing at the base end of Q8 is very low by the bypass capacitor C7, the impedance across the emitter end of Q8 is also very low.
따라서, 임피던스제어전류(Ibias)를 통해 Q8에 걸리는 임피던스를 제어함으로서, 바이어스회로의 출력 임피던스를 제어할 수 있다.Therefore, by controlling the impedance across Q8 through the impedance control current Ibias, the output impedance of the bias circuit can be controlled.
이러한 구성에 의해, 출력제어전류(Ictrl)를 바이어스회로에 인가하여 전력증폭기의 출력전류를 조절하는 한편, 임피던스제어전류(Ibias)를 조절하여 바이어스회로의 출력 임피던스를 조절할 수 있다. With this configuration, the output control current Ictrl is applied to the bias circuit to adjust the output current of the power amplifier, while the impedance control current Ibias can be adjusted to adjust the output impedance of the bias circuit.
따라서, 전력증폭기의 증폭트랜지스터의 베이스 단에 낮은 임피던스가 걸리게 되므로 대신호 임피던스는 인덕티브(inductive)해지면서, 저주파 소신호 임피던스와 크게 벗어나지 않게된다. 이는 증폭트랜지스터의 커패서티브한 베이스단 임피던스와 상쇄되면서 중간단 정합을 용이하게 하며, 낮은 RF임피던스로 인해 전력증폭기의 선형성과 전력효율을 향상시킬 수 있다. Therefore, since the low impedance is applied to the base end of the amplifying transistor of the power amplifier, the large signal impedance becomes inductive and does not significantly deviate from the low frequency small signal impedance. This facilitates mid-stage matching while canceling out the capacitive base-end impedance of the amplifying transistor, and improves the linearity and power efficiency of the power amplifier due to the low RF impedance.
이상, 본 발명에 따른 실시예는 상술한 것에 한정되지 아니하고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위 내에서 다양하게 변형하여 실시할 수 있다. As described above, the embodiment according to the present invention is not limited to the above, and various modifications can be made within the scope apparent to those skilled in the art in connection with the present invention.
이상에서 설명한 바와 같이 본 발명의 전력증폭기의 바이어스회로는, 두개의 전류미러회로를 결합하여 바이어스회로를 구성하고, 출력전류를 제어하는 출력제어전류(Ictrl)와 바이어스회로의 출력임피던스를 제어하는 임피던스제어전류(Ibias)를 각각 입력 받도록 하고 있다.As described above, the bias circuit of the power amplifier of the present invention combines two current mirror circuits to form a bias circuit, an output control current (Ictrl) for controlling the output current, and an impedance for controlling the output impedance of the bias circuit. The control current Ibias is input to each.
이에 따라, 전력증폭기의 출력전류와 바이어스회로의 출력임피던스를 각기 독립적으로 조절하여 전력증폭기의 선형성과 효율성을 최적화 시킬 수 있다.Accordingly, the output current of the power amplifier and the output impedance of the bias circuit can be adjusted independently to optimize the linearity and efficiency of the power amplifier.
도 1은 전력증폭기의 회로 구성도,1 is a circuit diagram of a power amplifier,
도 2는 종래의 전력증폭기의 바이어스회로의 구성도,2 is a configuration diagram of a bias circuit of a conventional power amplifier;
도 3은 본 발명에 따른 전력증폭기의 바이어스회로의 구성도이다. 3 is a configuration diagram of a bias circuit of a power amplifier according to the present invention.
*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***
1 : 입력단 3 : 출력단 1: input 3: output
5 : 증폭트랜지스터 10 : 제1전류미러 5: amplifying transistor 10: first current mirror
12 : 제2전류미러 12: second current mirror
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040030362A KR20050104911A (en) | 2004-04-30 | 2004-04-30 | Bias circuit of power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040030362A KR20050104911A (en) | 2004-04-30 | 2004-04-30 | Bias circuit of power amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050104911A true KR20050104911A (en) | 2005-11-03 |
Family
ID=37282367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040030362A KR20050104911A (en) | 2004-04-30 | 2004-04-30 | Bias circuit of power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050104911A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102045032A (en) * | 2009-10-19 | 2011-05-04 | 财团法人工业技术研究院 | Power amplifier |
-
2004
- 2004-04-30 KR KR1020040030362A patent/KR20050104911A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102045032A (en) * | 2009-10-19 | 2011-05-04 | 财团法人工业技术研究院 | Power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| US7365604B2 (en) | RF amplifier with a bias boosting scheme | |
| KR20040034674A (en) | Power amplifier having a cascode current-mirror self-bias boosting circuit | |
| CN110120788A (en) | A kind of biasing circuit and power amplifier for power amplifier | |
| US5844443A (en) | Linear high-frequency amplifier with high input impedance and high power efficiency | |
| CN110752829B (en) | Bias circuit and amplifier circuit applied to 5G WiFi communication low-noise amplifier | |
| JP2004505482A (en) | High frequency amplifier circuit that independently controls idling current and bias impedance | |
| US10211797B2 (en) | Bidirectional amplifier | |
| JP4330549B2 (en) | High frequency power amplifier | |
| KR100830812B1 (en) | High frequency amplifier circuit | |
| KR100300838B1 (en) | Active lowpass filter | |
| JP5064224B2 (en) | Dual bias control circuit | |
| US6509798B2 (en) | Variable gain amplifier | |
| CN1633746A (en) | High-frequency amplifier circuit having a directly-connected bias circuit | |
| US8115552B2 (en) | Amplifier circuit with step gain | |
| KR20050104911A (en) | Bias circuit of power amplifier | |
| JP3833530B2 (en) | Differential amplifier | |
| KR101208035B1 (en) | Bias circuit of power amplifier | |
| JP2020188292A (en) | Power amplifier circuit and bias control circuit | |
| KR19990063796A (en) | Inductor-Free Voltage Biasing Circuit for AC-Coupled Amplifiers | |
| JP3883359B2 (en) | Oscillator | |
| KR100529410B1 (en) | fully-differential bipolar current-controlled current amplifier | |
| JP4142665B2 (en) | Bias circuit | |
| JPH0746060A (en) | Arithmetic amplifier | |
| JPH09167925A (en) | Amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040430 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |