KR20050076981A

KR20050076981A - 엠퍼시스 회로

Info

Publication number: KR20050076981A
Application number: KR1020040004850A
Authority: KR
Inventors: 문홍식
Original assignee: 엘지전자 주식회사
Priority date: 2004-01-26
Filing date: 2004-01-26
Publication date: 2005-07-29
Also published as: US20050164661A1; EP1557960A1; JP2005229595A; CN1649406A

Abstract

본 발명은 엠퍼시스 회로에 관한 것으로, 더욱 상세하게는 구형파 입력신호의 에지부분에 엠퍼시스 효과를 주어 감쇄되는 신호를 보상할 수 있는 엠퍼시스 회로에 관한 것이다.

본 발명에 따른, 구형파 신호의 감쇄를 보상하기 위해 엠퍼시스 신호를 상기 구형파에 첨가하는 엠퍼시스 회로에 있어서, 상기 엠퍼시스 신호가 첨가된 구형파 신호는 상승 에지 이후 소정의 하강 시간 경과 후 및 하강 에지 이후 소정의 상승 시간 경과 후에는 상기 구형파 신호의 본래의 전압 레벨을 유지하는 파형을 갖는 것을 특징으로 한다.

Description

엠퍼시스 회로{Emphasis Circuit}

도 1은 종래의 전송선로를 통하여 입출력된 신호를 나타낸 도이다. 도 1에 도시된 바와 같이, 일반적으로 구형파 신호(10)인 디지털 신호 및 구형파와 유사한 아날로그 신호를 전송선을 통해 전송할 때, 전송선로의 통과 주파수의 제한으로 인해 송신단에서 보낸 선명(sharp)한 신호는 수신단에서는 감쇄되어 도착한다. 즉, 직각의 구형파 신호(10)가 사인(sine)파와 유사한 완만한 곡선(11)의 형태로 출력된다.

특히, 디스플레이 장치의 경우, 아날로그 R, G, B 신호를 받아 아날로그 신호로 출력하는 음극선관 및 A/D 컨버터(analog-to-digital converter)를 통해 디지털 신호로 변환하여 출력하는 디지털 디스플레이 장치는, 송신단의 구형파 신호를 전송선로를 통해 디스플레이 장치에 전송한다.

이러한, 상기 디스플레이 장치에서의 송수신 신호에 대하여 더욱 상세히 살펴보면 다음과 같다. 먼저, 디스플레이 장치에서의 송신단의 R, G, B의 신호는 풀블랙(full black)과 풀 화이트(full white)로 스윙(swing)하는 구형파 신호로 정의한다. 이후, 디스플레이 장치는 상기 구형파가 전송선로로 인해 감쇄된 신호를 디스플레이하고, 상기 구형파가 선명하게 유지되도록 효과를 준 신호를 디스플레이한다. 이후, 각각의 신호가 디스플레이되는 결과를 보면 풀 블랙과 풀 화이트의 경계부분은 상기 효과를 준 신호가 훨씬 선명하다. 상기의 효과를 이미지 신호처리에서 선명도(sharpness) 개선 효과라 한다.

하지만, 상기 구형파 신호는 전송선로의 통과 주파수의 제한으로 인해 송신단에서 보낸 선명한 신호는 수신단에서는 감쇄되어 도착한다. 따라서, 수신단에 입력된 구형파 신호는 송신단에서 만들어진 선명한 구형파의 형태를 갖지 못하고 사인파와 유사한 완만한 곡선의 형태로 변형되는 문제가 발생한다.

본 발명은 상기와 같은 종래의 문제점들을 해결하기 위한 것으로, 구형파 입력신호의 에지부분에 엠퍼시스 효과를 주어 감쇄되는 신호를 보상할 수 있는 엠퍼시스 회로를 제공하는데 그 목적이 있다.

본 발명의 다른 목적은, 첨가되는 엠퍼시스 신호의 크기 및 엠퍼시스 신호의 하강시간 및 상승시간을 조절할 수 있는 엠퍼시스 회로를 제공하는데 그 목적이 있다.

본 발명은 상기의 목적을 달성하기 위하여, 구형파 신호의 감쇄를 보상하기 위해 엠퍼시스 신호를 상기 구형파에 첨가하는 엠퍼시스 회로에 있어서, 상기 엠퍼시스 신호가 첨가된 구형파 신호는 상승 에지 이후 소정의 하강 시간 경과 후 및 하강 에지 이후 소정의 상승 시간 경과 후에는 상기 구형파 신호의 본래의 전압 레벨을 유지하는 파형을 갖는 것을 특징으로 한다.

본 발명의 특징에 따르면, 상기 구형파 신호를 보상하기 위해 엠퍼시스 신호를 첨가하되, 상기 구형파 신호는 전압 레벨 및 진폭의 크기를 유지하고, 상기 엠퍼시스 신호를 상기 구형파 신호의 에지 부분에만 첨가하도록 한다. 이로써, 전송선로로 인해 감쇄되는 구형파 신호를 선명하게 개선할 수 있다.

이하에서는 본 발명에 따른 구체적인 실시예를 첨부된 도면을 참조하여 설명한다.

<실시예>

도 2는 본 발명의 일실시예에 따른 엠퍼시스 회로의 입출력 신호의 파형을 나타낸 도이다. 도 2에 도시된 바와 같이, 구형파 신호(20)의 에지부분을 개선하기 위한 엠퍼시스 회로(22)는, 엠퍼시스 회로(22)로 입력되는 구형파 신호(20)의 전압 레벨 및 진폭의 크기를 유지하고, 상기 구형파 신호(20)의 에지 부분에 엠퍼시스 신호(21)가 첨가된다. 이때, 상기 엠퍼시스 신호(21)가 첨가된 구형파 신호(20)는, 상승 에지 이후 소정의 하강 시간 경과 후 및 하강 에지 이후 소정의 상승 시간 경과 후에는 상기 구형파 신호(20)의 본래의 전압 레벨을 유지하는 파형을 갖는다.

도 3은 본 발명의 일실시예에 따른 엠퍼시스 회로의 출력 파형에서 조절되는 부분을 설명하기 위한 도이다. 도 3에 도시된 바와 같이, 상기 엠퍼시스 신호(21)가 첨가된 구형파 신호(20)는, 상기 상승 에지에서 상기 구형파 신호(20)의 전압 레벨보다 상승 엠퍼시스값만큼 높고, 상기 상승 에지 이후 소정의 하강 시간 경과 후에는 상기 구형파 신호(20)의 전압 레벨로 복귀하는 파형을 갖는다.

또한, 상기 엠퍼시스 신호(21)가 첨가된 구형파 신호(20)는, 상기 하강 에지에서 상기 구형파 신호(20)의 전압 레벨보다 하강 엠퍼시스값만큼 낮고, 상기 하강 에지 이후 소정의 상승 시간 경과 후에는 상기 구형파 신호(20)의 전압 레벨로 복귀하는 파형을 갖는다.

여기서, 엠퍼시스 신호(21)의 크기는 구형파 신호(20)의 크기를 제외한 엠퍼시스 신호(21)만의 크기이다. 또한, 상기 엠퍼시스 신호(21)의 하강시간은 상기 엠퍼시스 신호(21)의 파형이 하강하여 구형파 신호(20)의 전압 레벨로 돌아오는 시간을 나타내고, 상기 엠퍼시스 신호(21)의 상승시간은 상기 엠퍼시스 신호(21)의 파형이 상승하여 구형파 신호(20)의 전압 레벨로 돌아오는 시간을 나타낸다.

본 발명의 일실시예에서는, 상기 엠퍼시스 신호(21)의 크기와 하강시간 및 상승시간을 조절하는 수단을 갖는다. 이에 관한 보다 상세한 설명은 이후에 기술하기로 한다.

도 4는 본 발명의 일실시예에 따른 엠퍼시스 회로의 출력 파형을 개략적으로 나타낸 도이다. 도 4에 도시된 바와 같이, 상기 엠퍼시스 회로는 에지부분에 첨가되는 엠퍼시스 신호(21)의 크기를 조절할 수 있다. 또한, 상기 하강시간 및 상승시간을 조절함으로써 엠퍼시스 신호(21)에서 본래의 구형파 신호(20)의 전압 레벨로 돌아오는 시간을 조절할 수 있다.

도 5는 본 발명의 일실시예에 따른 기본적인 엠퍼시스 회로의 구조를 나타낸 도이다. 도 5에 도시된 바와 같이, 엠퍼시스 효과를 첨가하면서 요구되는 사항은 상기 구형파 신호의 전압 레벨을 유지하는 것이다. 즉, 고레벨값 및 저레벨값 각각이 입력신호와 동일하여야 하며, 단지 에지부분에 원하는 크기의 엠퍼시스 신호를 첨가하고 엠퍼시스 신호로부터 하강시간 또는 상승시간을 조절한다.

본 발명의 실시예에 따른, 엠퍼시스 회로는 상기의 조건을 만족하기 위하여 연산증폭기(OP-AMP, 51)를 사용하여 구성하되, 상기 연산증폭기(51)의 비반전(+)단자에 접속되어 입력되는 구형파 신호 Vin, 상기 연산증폭기(51)의 반전(-)단자에 접속된 저항 Ra, 일단이 상기 저항 Ra에 직렬로 접속되고, 타단이 접지된 캐패시터 C 및 상기 연산증폭기의 비반전(-)단자와 출력(Vout)단자를 직렬로 접속하는 저항 Rb를 포함시켜 구성한다. 이로써, 연산증폭기(51)는 비반전(+)단자를 통해 입력되는 구형파 신호 Vin를 상기 C, Ra 및 Rb 값에 의한 시정수에 따라 증폭하여 출력한다.

또한, 상기 연산증폭기(51)로 구성한 엠퍼시스 회로의 입출력 전달특성을 라플라스 변환(laplace transform)식으로 나타내면 다음의 수학식 1과 같다.

또한, 수학식 1은 다음의 수학식 2 및 수학식 3과 같이, 극점(pole) 및 영점(zero)을 각각 하나씩 갖는다.

여기서, 상기 수학식 2 및 수학식 3에서 주파수 상에서 페이저(phase)를 분석하면 다음과 같다.

먼저, 상기 캐패시터 C의 값이 고정되어 있다고 가정할 때, 상기 저항 Rb값에 따라 극점의 위치 및 영점의 위치는 상대적으로 결정된다. 이때, Rb값은 항상 0보다 크므로 극점이 영점보다 높은 주파수상에 위치하게 된다. 따라서, 극점 및 영점 사이의 주파수 성분만이 다른 주파수 성분보다 페이저가 앞서는 효과를 나타낸다. 상기 효과로 고주파(high frequency) 신호인 엠퍼시스 신호를 첨가할 수 있다.

또한, 상기 C의 값을 변경함으로써, 원하는 주파수 대역 성분에 대하여 페이저를 앞서게 할 수 있다. 이때, 극점 및 영점의 주파수 차이는 유지하면서 주파수상의 위치만을 변경하게 된다.

또한, 상기 Ra 및 C값에 따라, 엠퍼시스 신호의 하강시간 및 상승시간이 결정된다.

다음으로, 상기 수학식 1로부터 주파수 상에서의 이득(gain)을 분석해보면, 고주파수(high frequency) 이득은 다음의 수학식 4로 표현되고, 전압 이득은 다음 수학식 5로 표현된다.

수학식 4에서, 입력되는 구형파 신호의 크기를 1이라고 할때, 고주파수의 이득은 상기 Rb값과 Ra값의 비에 따라 결정된다. 상기 입력되는 구형파 신호의 전압 레벨 및 진폭의 크기를 유지하고, 상기 고주파수 성분은 에지부분에 첨가된 엠퍼시스 신호이다. 상기 고주파수 이득은 입력되는 구형파 신호의 크기 1에 Rb값과 Ra값의 비에 따른 엠퍼시스 신호가 첨가된다. 바람직하게는, Ra값은 Rb값보다 크게 하여 엠퍼시스 신호의 크기가 상기 구형파 신호의 크기 1을 넘지 않게 한다.

수학식 5에서, 에지부분에 첨가된 엠퍼시스 신호로부터 전압 레벨로 돌아왔을 때의 이득은 상기 전압 이득 1이 된다. 따라서, 상기 입력되는 구형파 신호 파형의 전압 레벨과 진폭의 크기를 유지한다.

이와 같이, 상기 첨가되는 엠퍼시스 신호의 크기는 저항 Rb값 및 저항 Ra값으로 조절할 수 있다. 특히, 엠퍼시스 신호의 크기는 상기 저항값들의 비가 상기 입력되는 구형파 신호의 크기에 비례하는 크기이다. 따라서, 입력되는 구형파 신호의 크기에 대응하여 적절히 적용할 수 있다.

도 6은 본 발명의 일실시예에 따른 엠퍼시스 회로도이다. 도 6에 도시된 바와 같이, 도 5의 기본적인 엠퍼시스 회로를 변형하여 상기 엠퍼시스 신호의 크기를 조절하는 수단 및 상기 엠퍼시스 신호의 하강시간 및 상승시간을 조절하는 수단을 갖춘 회로를 구성할 수 있다.

본 발명의 실시예에 따른, 엠퍼시스 회로는 상기의 조건을 만족하기 위하여 연산증폭기(OP-AMP, 61)를 사용하여 구성하되, 상기 연산증폭기(61)의 비반전(+)단자에 접속되어 입력되는 구형파 신호 Vin 및 상기 연산증폭기(61)의 반전(-)단자에 접속된 저항 Ra을 포함하며, 일단이 상기 저항 Ra에 직렬로 접속된 스위치 수단 SWC을 갖고, 타단이 접지된 k개의 캐패시터 C가 서로 병렬 접속되어 형성된다.

또한, 상기 연산증폭기(61)의 비반전(-)단자 사이에 직렬로 접속된 스위치 수단 SWR을 갖고, 상기 연산증폭기(61)의 비반전(-)단자 및 출력(Vout)단자를 직렬로 접속하는 n개의 저항 Rb가 상기 n-1번째 스위치 수단 SWRn-1에 병렬로 접속되어 형성된다.

도 6에서, 상기 k개의 캐패시터 C 및 n개의 저항 Rb는 각각 동일한 캐패시터값 및 저항값을 갖도록 구성한다. 이로써, 상기 스위치 수단을 선택적으로 턴온(turn-on)시킬 때, 선형적으로 증가 또는 감소하는 캐패시터값 및 저항값을 갖게 된다. 즉, C1=C2=C3=...=Ck, Rb1=Rb2=Rb3=...=Rbn이다.

여기서, 상기 엠퍼시스 회로에서, 상기 캐패시터는 하나의 SWC를 턴온시킬 때 하나의 C값을 선택할 수 있고, k개의 SWC를 턴온시킬 때 k배의 C값을 선택할 수 있다. 또한, 상기 저항은 n개의 SWR 중에 하나만 선택하여야 한다. SWR1이 턴온될 때 Rb값을 선택할 수 있고, SWRn이 턴온될 때 n배의 Rb값을 선택할 수 있다.

한편, 도 6의 엠퍼시스 회로의 입출력 전달특성을 라플라스 변환(laplace transform)식으로 나타내면 다음 수학식 6과 같다. 다음의 수학식 6에서 상기 스위치 수단 SWC 중에서 k개가 턴온되고, 스위치 수단 SWR 중에서 SWRn이 턴온된다고 가정한다.

여기서, 상기 스위치 수단 SWC를 이용하여 원하는 주파수 성분을 선택할 수 있고, 상기 스위치 수단 SWR을 이용하여 엠퍼시스 신호의 크기를 선택할 수 있다. 도면 6의 전달 특성식을 나타내면 다음과 같다.

본 발명의 변형된 실시예에서는, 상기 엠퍼시스 신호의 크기 및 하강시간을 조절하는 범위를 축소 또는 증가시킬 수 있다. 즉, 상기 엠퍼시스 회로에서 저항 Ra값을 가변하여, 응용분야에 따라 엠퍼시스 신호를 적절하게 구현할 수 있다.

한편, 상기 엠퍼시스 회로를 집적회로 또는 개별 소자를 사용하여 구현할 수 있다.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

이상에서와 같이 본 발명은 구형파 입력신호의 에지부분에 엠퍼시스 효과를 주어 감쇄되는 신호를 보상할 수 있는 효과가 있다.

또한, 본 발명의 엠퍼시스 회로에서는 첨가되는 엠퍼시스 신호의 크기 및 엠퍼시스 신호의 하강시간 및 상승시간을 조절할 수 있는 효과가 있다.

도 1은 종래의 전송선로를 통하여 입출력된 신호를 나타낸 도.

도 2는 본 발명의 일실시예에 따른 엠퍼시스 회로의 입출력 신호의 파형을 나타낸 도.

도 3은 본 발명의 일실시예에 따른 엠퍼시스 회로의 출력 파형에서 조절되는 부분을 설명하기 위한 도.

도 4는 본 발명의 일실시예에 따른 엠퍼시스 회로의 출력 파형을 개략적으로 나타낸 도.

도 5는 본 발명의 일실시예에 따른 기본적인 엠퍼시스 회로의 구조를 나타낸 도.

도 6은 본 발명의 일실시예에 따른 엠퍼시스 회로도.

***** 도면의 주요부분에 대한 부호의 설명 *****

10: 구형파 신호 11: 감쇄된 구형파 신호

20: 구형파 신호 21: 엠퍼시스 신호

22: 엠퍼시스 회로 51, 61: 연산증폭기

Claims

구형파 신호의 감쇄를 보상하기 위해 엠퍼시스 신호를 상기 구형파에 첨가하는 엠퍼시스 회로에 있어서,

상기 엠퍼시스 신호가 첨가된 구형파 신호는,

상승 에지 이후 소정의 하강 시간 경과 후 및 하강 에지 이후 소정의 상승 시간 경과 후에는 상기 구형파 신호의 본래의 전압 레벨을 유지하는

파형을 갖는 것을 특징으로 하는 엠퍼시스 회로.
제1항에 있어서,

상기 엠퍼시스 신호가 첨가된 구형파 신호는,

상기 상승 에지에서 상기 구형파 신호의 전압 레벨보다 상승 엠퍼시스값만큼 높고, 상기 상승 에지 이후 소정의 하강 시간 경과 후에는 상기 구형파 신호의 전압 레벨로 복귀하며,

상기 하강 에지에서 상기 구형파 신호의 전압 레벨보다 하강 엠퍼시스값만큼 낮고, 상기 하강 에지 이후 소정의 상승 시간 경과 후에는 상기 구형파 신호의 전압 레벨로 복귀하는

파형을 갖는 것을 특징으로 하는 엠퍼시스 회로.
제1항에 있어서,

상기 엠퍼시스 회로는,

상기 엠퍼시스 신호의 크기를 조절하는 수단 및

상기 엠퍼시스 신호의 하강시간 및 상승시간을 조절하는 수단

을 포함하는 것을 특징으로 하는 엠퍼시스 회로.
제3항에 있어서,

상기 엠퍼시스 신호의 크기 및 하강시간 및 상승시간을 조절하는 범위를 축소 또는 증가시킬 수 있는 수단

을 포함하는 것을 특징으로 하는 엠퍼시스 회로.