KR20050068537A - 박막 트랜지스터 표시판의 제조 방법 - Google Patents

Abstract

본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 제조 방법에서는, 우선 절연 기판의 상부에 비정질 규소 박막을 형성한 다음, 화소부에서는 한 번의 레이저빔 조사를 통하여 비정질 규소막을 균일한 결정립을 형성하는 결정화 공정을 실시하고 구동부에서는 여러번의 레이저빔 조사를 통하여 결정립을 성장시키는 결정화 공정을 실시한다.

Description

박막 트랜지스터 표시판의 제조 방법{METHOD FOR MANUFACTURING A THIN FILM TRANSISTOR ARRAY PANEL USING THE METHOD}

이 발명은 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.

일반적으로 박막 트랜지스터 표시판은 매트릭스 배열을 가지는 화소를 가지는 액정 표시 장치 또는 유기 EL 표시 장치 등의 한 기판으로 사용된다. 이때, 각각의 화소에는 스위칭 소자로 박막 트랜지스터를 구비되어 R, G, B 화소를 선택적으로 구동하며, 이를 통하여 다양한 색의 화면을 구현하는 것이 가능하다.

액정 표시 장치는 두 표시판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 화상 신호를 제어하기 위해 스위칭 소자로 박막 트랜지스터를 사용한다.

유기 발광(organic electro-luminescence)은 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 정공 주입 전극(애노드)과 전자주입 전극(캐소드)과 이들 사이에 형성되어 있는 유기 발광층을 포함하고, 유기 발광층에 전하를 주입하면, 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 자기발광형 표시 장치이고, 각각의 화소에는 구동 박막 트랜지스터와 스위칭 트랜지스터가 구비되어 있다. 이때, 발광을 위한 전류를 공급하는 구동 박막 트랜지스터의 전류량은 스위칭 트랜지스터를 통해 인가되는 데이터 전압에 의해 제어되며, 스위칭 트랜지스터의 게이트와 소스는 각각 서로 교차하여 배치되어 있는 게이트 신호선(또는 스캔 라인)과 데이터 신호선에 연결되어 있다.

이러한 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다.

이러한 비정질 규소 박막 트랜지스터는 대략 0.5 ?? 1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널 또는 유기 EL(electro luminescence) 등의 표시 장치에서 직접 구동 회로를 형성하기는 부적합한 단점이 있다.

따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20 ?? 150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소 박막 트랜지스터를 스위칭 소자로 또는 구동 소자로 이용하는 액정 표시 장치 또는 유기 EL(electro luminescence)가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 표시 장치용 패널에 내장하는 칩 인 글라스(Chip In Glass)를 구현할 수 있다.

이러한 장점을 이용하여 다결정 규소를 이용하는 박막 트랜지스터 표시판은 매트릭스 배열의 화소가 배치되어 있는 화소부 밖의 가장자리 둘레에 화소를 구동하기 위한 구동 신호를 출력하는 구동 소자와 구동 소자에 입력되는 화상 신호 및 주사 신호를 전달하기 위한 주변 소자를 모두 기판 상부에 집적시키는 SOG(system on glass) 방식을 채택하고 있다.

이때, 화소부의 구동 소자는 균일한 표시 특성을 위하여 균일한 크기의 결정립을 가지는 다결정 규소를 포함하는 것이 바람직하며, 구동부의 구동 소자 또는 제어 소자들은 우수한 동작 특성이 요구되며, 높은 이동도를 확보해야 하며, 이를 위해서는 다소 커다란 결정립을 가지는 다결정 규소를 포함하는 것이 바람직하다.

본 발명의 목적은 화소부의 표시 특성을 균일하게 확보하는 동시에 구동부의 동작 특성을 확보할 수 있는 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.

위와 같은 과제를 해결하기 위하여 본 발명에서는 화소부에서는 한번의 레이저빔 조사로 비정질 규소를 결정화하며, 구동부에서는 여러 번의 레이저빔을 조사하여 결정화한다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

우선, 도면을 참고로 하여 본 발명의 실시예에 따른 제조 방법을 통하여 완성된 박막 트랜지스터 표시판의 구조에 대하여 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 제조 방법을 통하여 완성된 박막 트랜지스터 표시판의 구조를 개략적으로 도시한 배치도이다.

도 1에서 보는 바와 같이, 박막 트랜지스터 표시판은 다수의 화소가 매트릭스 모양으로 배열되어 있으며 화상이 표시되는 화소부(A)와 화소부(A)에 전달되는 화상 신호 및 주사 신호를 생성하거나 제어 신호등을 출력하는 구동부(B)를 포함한다.

화소부(A)에는 화소를 제어하기 위한 스위칭 박막 트랜지스터 및 화상 신호를 전달하기 위한 구동 박막 트랜지스터가 형성되어 있으며, 스위칭 박막 트랜지스터와 연결되어 주산 신호 또는 스캐닝 신호를 전달하는 게이트선, 게이트선과 교차하며 화상 신호를 전달하는 데이터선, 박막 트랜지스터를 통하여 게이트선 및 데이터선과 연결되어 있는 화소 전극 등이 배치되어 있다. 구동부(B)에는 화소부(A)의 게이트선 및 데이터선과 전기적으로 연결되어 있으며, 화상 신호, 주사 신호등을 출력하며, N형 P형 박막 트랜지스터, 상보형 박막 트랜지스터 등을 포함하는 구동 소자가 배치되어 있다.

다음은 도면을 참조하여 화소부와 구동부에 대하여 좀더 구체적으로 설명하기로 한다.

도 2는 본 발명의 실시예에 따른 결정화 방법을 이용하여 제조한 유기 발광 표시 장치용 박막 트랜지스터 표시판의 화소부 구조 도시한 배치도이고, 도 3 및 도 4는 도 2에서 III-III' 선 및 IV-IV' 선을 따라 잘라 도시한 단면도이고, 도 5는 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서 구동부의 구동 소자 구조를 도시한 단면도이다.

도 2 내지 도 4에서 보는 바와 같이 유기 발광 표시 장치용 박막 트랜지스터 표시판에는, 절연 기판(110) 위의 화소부(A, 도 1 참조)에는 산화 규소 또는 질화 규소 등으로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 제1 및 제2 다결정 규소층(150a, 150b)이 형성되어 있고, 제2 다결정 규소층(150b)에는 축전기용 다결정 규소층(157)이 연결되어 있다. 제1 다결정 규소층(150a)은 제1 트랜지스터부(153a, 154a, 155a)로 이루어져 있으며, 제2 다결정 규소층(150b)은 제2 트랜지스터부(153b, 154b, 155b)를 포함한다. 제1 트랜지스터부(153a, 154a, 155a)의 소스 영역(제1 소스 영역, 153a)과 드레인 영역(제1 드레인 영역, 155a)은 n형 불순물로 도핑되어 있고, 제2 트랜지스터부(153b, 154b, 155b)의 소스 영역(제2 소스 영역, 153b)과 드레인 영역(제2 드레인 영역, 155b)은 p형 불순물로 도핑되어 있다. 이 때, 구동 조건에 따라서는 제1 소스 영역(153a) 및 드레인 영역(155a)이 p형 불순물로 도핑되고 제2 소스 영역(153b) 및 드레인 영역(155b)이 n형 불순물로 되핑될 수도 있다. 여기서, 제1 트랜지스터부(153a, 154a, 155a)는 스위칭 박막 트랜지스터의 반도체이며, 제2 트랜지스터부(153b, 154b, 155b)는 구동 박막 트랜지스터의 반도체이다.

한편, 구동부(B)의 절연 기판(110) 상부에는 제3 다결정 규소층(150d)이 형성되어 있는데, 이러한 제3 다결정 규소층(150d)은 구동 소자의 일부인 구동용 박막 트랜지스터의 반도체(150d)이며, n형 또는 p형 불순물이 도핑되어 있는 제3 소스 및 드레인 영역(153d, 155d)과 채널 영역(154d)을 포함한다. 이때, 제3 다결정 규소층(150d)의 결정정립은 제1 및 제2 다결정 규소층(150a, 150d)의 결정립보다 큰 것이 바람직하다.

다결정 규소층(150a, 150b, 157, 150d) 위에는 산화 규소 또는 질화 규소로 이루어진 게이트 절연막(140)이 형성되어 있다.

게이트 절연막(140) 위의 화소부(A)에는 알루미늄 또는 알루미늄 합금 등과 같이 저저항의 도전 물질로 이루어진 도전막을 포함하는 게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)이 형성되어 있다. 제1 게이트 전극(124a)은 게이트선(121)에 연결되어 가지 모양으로 형성되어 있고 제1 트랜지스터의 채널부(제1 채널부, 154a)와 중첩하고 있으며, 제2 게이트 전극(124b)은 게이트선(121)과는 분리되어 있고 제2 트랜지스터의 채널부(제2 채널부, 154b)와 중첩하고 있다. 유지 전극(133)은 제2 게이트 전극(124b)과 연결되어 있고, 다결정 규소층의 유지 전극부(157)와 중첩되어 있다.

한편, 게이트 절연막(140) 상부의 구동부(B)에는 제3 게이트 전극(124d)이 형성되어, 제3 다결정 규소층(150d)의 채널 영역(154d)과 중첩하고 있다.

게이트선(121)과 제1 내지 제3 게이트 전극(124a, 124b, 124d) 및 유지 전극(133)의 위에는 제1 층간 절연막(801)이 형성되어 있다.

제1 층간 절연막(801) 위의 화소부(A)에는 데이터 신호를 전달하는 데이터선(171), 전원 전압을 공급하는 선형의 전원 전압용 전극(172), 제1 및 제2 소스 전극(173a, 173b) 및 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다. 제1 소스 전극(173a)은 데이터선(171)의 일부이며 분지의 형태를 취하고 있으며 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(181)를 통하여 제1 소스 영역(153a)과 연결되어 있고, 제2 소스 전극(173b)은 전원 전압용 전극(172)의 일부로 분지의 형태를 취하고 있으며 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(184)를 통하여 제2 소스 영역(153b)과 연결되어 있다. 제1 드레인 전극(175a)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(182, 183)를 통하여 제1 드레인 영역(155a) 및 제2 게이트 전극(124b)과 접촉하여 이들을 서로 전기적으로 연결하고 있다. 제2 드레인 전극(175b)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(186)를 통하여 제2 드레인 영역(155b)과 연결되어 있으며, 데이터선(171)과 동일한 물질로 이루어져 있다.

한편, 제1 층간 절연막(801) 상부의 구동부(B)에는 제3 소스 및 드레인 전극(173d, 175d)이 형성되어 있는데, 제3 소스 및 드레인 전극(173d, 175d)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(187,188)를 통하여 제3 소스 및 드레인 영역(153d, 155d)과 연결되어 있으며, 화소부(A)의 데이터선(171)과 동일한 물질로 이루어져 있다. 제3 소스 전극 및 드레인 전극(173d, 175d)은 게이트선(121) 또는 데이터선(171)과 동일한 층으로 이루어진 신호선(도시하지 않음)과 전기적으로 연결되어 있다.

데이터선(171), 전원 전압용 전극(172) 및 제1 및 제2 드레인 전극(175a, 175b) 위에는 질화 규소 또는 산화 규소 또는 유기 절연 물질 등으로 이루어진 제2 층간 절연막(802)이 형성되어 있으며, 제2 층간 절연막(802)은 화소부(A)에서 제2 드레인 전극(175b)을 드러내는 접촉구(185)를 가진다.

제2 층간 절연막(802) 상부의 화소부(A)에는 접촉구(185)를 통하여 제2 드레인 전극(175b)과 연결되어 있는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 알루미늄 또는 은 합금 등의 반사성이 우수한 물질로 형성하는 것이 바람직하다. 그러나, 필요에 따라서는 화소 전극(190)을 ITO (Indium Tin Oxide) 또는 IZO(Indium zinc Oxide) 등의 투명한 절연 물질로 형성할 수도 있다. 투명한 도전 물질로 이루어진 화소 전극(190)은 표시판의 아래 방향으로 화상을 표시하는 바텀 방출 (bottom emission) 방식의 유기 발광에 적용한다. 불투명한 도전 물질로 이루어진 화소 전극(190)은 표시판의 상부 방향으로 화상을 표시하는 탑 방출(top emission) 방식의 유기 발광에 적용한다.

제2 층간 절연막(802) 상부의 화소부(A)에는 유기 절연 물질로 이루어져 있으며, 유기 발광 셀을 분리시키기 위한 격벽(803)이 형성되어 있다. 격벽(803)은 화소 전극(190) 주변을 둘러싸서 유기 발광층(70)이 채워질 영역을 한정하고 있다. 격벽(803)은 검정색 안료를 포함하는 감광제를 노광, 현상하여 형성함으로써 차광막의 역할을 하도록 하고, 동시에 형성 공정도 단순화할 수 있다. 격벽(803)에 둘러싸인 화소 전극(190) 위의 영역에는 유기 발광층(70)이 형성되어 있다. 유기 발광층(70)은 적색, 녹색, 청색 중 어느 하나의 빛을 내는 유기 물질로 이루어지며, 적색, 녹색 및 청색 유기 발광층(70)이 순서대로 반복적으로 배치되어 있다.

유기 발광층(70)과 격벽(803) 위에는 버퍼층(804)이 형성되어 있다. 버퍼층(804)은 필요에 따라서는 생략될 수 있다.

버퍼층(804) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 만약 화소 전극(190)이 ITO 또는 IZO 등의 투명한 도전 물질로 이루어지는 경우에는 공통 전극(270)은 알루미늄 등의 반사성이 좋은 금속으로 이루어질 수 있다.

한편, 도시하지는 않았으나 공통 전극(270)의 전도성을 보완하기 위하여 저항이 낮은 금속으로 보조 전극을 형성할 수도 있다. 보조 전극은 공통 전극(270)과 버퍼층(804) 사이 또는 공통 전극(270) 위에 형성할 수 있으며, 유기 발광층(70)과는 중첩하지 않도록 격벽(803)을 따라 매트릭스 모양으로 형성하는 것이 바람직하다.

이러한 유기 발광 표시판의 구동에 대하여 간단히 설명한다.

게이트선(121)에 온(on) 펄스가 인가되면 제1 트랜지스터가 온되어 데이터선(171)을 통하여 인가되는 화상 신호 전압 또는 데이터 전압이 제2 게이트 전극(124b)으로 전달된다. 제2 게이트 전극(124b)에 화상 신호 전압이 인가되면 제2 트랜지스터가 온되어 데이터 전압에 의한 전류가 화소 전극(190)과 유기 발광층(70)으로 흐르게 되며, 유기 발광층(70)은 특정 파장대의 빛을 방출한다. 이때, 제2 박막 트랜지스터를 통하여 흐르는 전류의 양에 따라 유기 발광층(70)이 방출하는 빛의 양이 달라져 휘도가 변하게 된다. 이 때, 제2 트랜지스터가 전류를 흘릴 수 있는 양은 제1 트랜지스터를 통하여 전달되는 화상 신호 전압과 전원 전압용 전극(172)을 통하여 전달되는 전원 전압과 차이의 크기에 의하여 결정된다.

이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서 화소부(A)의 각각의 화소에 배치되어 있는 박막 트랜지스터의 제1 및 제2 다결정 규소층(150a, 150b)은 각각의 화소에 대하여 표시 특성을 균일하게 확보하기 위해 균일한 결정립을 가져야 하며, 구동부(B)에 배치되어 있는 박막 트랜지스터의 다결정 규소층(150d)은 높은 전류 이동도와 우수한 동작 특성을 확보하기 위해 큰 결정립을 가져야 한다. 이를 위하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 서로 다른 방법으로 화소부(A)와 구동부(B)에서 비정질 규소를 결정화하며, 이러한 결정화 방법을 포함하는 박막 트랜지스터 표시판의 제조 방법에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.

도 6은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 결정화 방법을 구체적으로 도시한 공정도이고, 도 7, 도 9, 도 11, 도 13, 도 15, 도 17, 도 19는 도 2 내지 도 5의 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 화소부의 배치도이고, 도 8a 및 도 8b는 도 7에서 VIIIa-VIIIa' 선 및 VIIIb-VIIIb' 선을 따라 잘라 도시한 단면도이고, 도 8c는 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 구동 소자의 단면도이고, 도 10a 및 도 10b는 도 9에서 Xa-Xa' 선 및 Xb-Xb' 선을 따라 잘라 도시한 단면도이고, 도 10c는 도 8c의 다음 단계를 도시한 구동 소자의 단면도이고, 도 12a 및 도 12b는 도 11에서 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도이고, 도 12c는 도 10c의 다음 단계를 도시한 구동 소자의 단면도이고, 도 14a 및 도 14b는 도 13에서 XIVa-XIVa' 선 및 XIVb-XIVb' 선을 따라 잘라 도시한 단면도이고, 도 16a 및 도 16b는 도 15에서 XVIa-XVIa' 선 및 XVIb-XVIb' 선을 따라 잘라 도시한 단면도이고, 도 16c는 도 14c의 다음 단계를 도시한 구동 소자의 단면도이고, 도 18a 및 도 18b는 도 17에서 XXa-XXa' 선 및 XXb-XXb' 선을 따라 잘라 도시한 단면도이고, 도 18c는 도 16c의 다음 단계를 도시한 구동 소자의 단면도이고, 도 20a 및 도 20b는 도 19에서 XXa-XXa' 선 및 XXb-XXb' 선을 따라 잘라 도시한 단면도이다.

먼저, 기판(110)의 상부에 산화 규소 등을 증착하여 차단층(111)을 형성하고, 차단층(111) 위에 비정질 규소층(150)을 증착한다. 비정질 규소층의 증착은 LPCVD(low temperature chemical vapor deposition), PECVE(plasma enhanced chemical vapor deposition) 또는 스퍼터링(sputtering)으로 진행할 수 있다. 이어서, 비정질 규소층에 레이저빔을 조사하여 단결정 또는 다결정 규소로 결정화한다. 이때, 앞에서 설명한 바와 같이 화소부(A)와 구동부(B)에서 서로 다른 방법으로 비정질 규소를 결정화하는데, 화소부(A)에서는 결정립을 균일하게 형성하기 위해 레이저빔을 한번에 조사하여 비정질 규소를 완전히 녹인 다음 냉각하여 다결정 규소층을 형성한다. 이와 달리 구동부(B)에서는 도 6에서 보는 바와 같이 투과 영역을 정의하는 슬릿(S)이 배치되어 있는 마스크를 이용한 순차적 측면 고상 결정(sequential lateral solidification) 공정으로 결정화를 실시한다. 이때, 마스크(MP)의 슬릿(S)은 제1 슬릿부(S1)와 제2 슬릿부(S2)를 포함하고 있는데, 제1 슬릿부(S1)의 슬릿(S)과 제2 슬릿부(S2)의 슬릿(S)은 서로 엇갈려 배열되어 있다. 순차적 고상 결정 공정에서 우선 비정질 규소층(150)의 임의의 영역에 대하여 마스크(MP)의 제1 슬릿부(S1)를 통하여 레이저빔을 통과시켜 국부적으로 비정질 규소를 완전히 녹여 비정질 규소층에 국부적으로 액상 영역을 형성한 다음 고상 영역의 경계면에 수직하게 그레인을 성장시켜 비정질 규소의 일부를 다결정 규소로 결정화한다. 이어, 마스크(MP)를 슬릿부(S1, S2)의 간격만큼 수평 이동하여 나머지 비정질 규소의 일부에 제2 슬릿부(S2)를 정렬한 다음 제2 슬릿부(S2)를 통하여 레이저빔을 조사하여 나머지 비정질 규소를 결정화한다. 그러면, 제1 슬릿부(S1)를 통하여 결정화할 때 성장한 결정립은 제2 슬릿부(S2)를 통하여 결정화할 때 다시 성장하여 슬릿(S)의 폭만큼 성장한다. 마스크(MP)의 슬릿(S)의 배열에 결정립의 크기는 조절할 수 있다.

따라서, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 화소부에는 균일한 결정립을 가지는 다결정 규소를 형성하며, 구동부에는 결정립이 큰 다결정 규소를 형성함으로서, 화소부에서는 박막 트랜지스터의 특성을 균일하게 확보하여 표시 특성을 확보하고, 구동부에서는 박막 트랜지스터의 전류 구동 능력을 확보할 수 있다.

다음, 마스크를 이용한 사진 식각 공정으로 규소층을 사진 식각하여 화소부(A)에 제1 및 제2 트랜지스터부(150a, 150b)와 유지 전극부(157)를 형성하고, 구동부(B)에 제3 박막 트랜지스터부(150d)를 형성한다.

다음, 도 9 내지 도 10c에 나타낸 바와 같이, 다결정 규소층(150a, 150b, 157) 위에 게이트 절연막(140)을 증착한다. 이어서, 게이트용 금속층(120)을 증착하고 감광막을 도포하고 노광 및 현상하여 화소부(A)와 구동부(B)에 제1 감광막 패턴(PR1)을 형성한다. 제1 감광막 패턴(PR1)을 마스크로 하여 게이트 금속층(120)을 식각함으로써 화소부(A)에 제2 게이트 전극(124b)과 유지 전극(133)을 형성하고, 노출되어 있는 제2 트랜지스터부(150b) 다결정 규소층에 p형 불순물 이온을 주입하여 채널 영역(154b)을 정의하고 제2 소스 영역(153b)과 제2 드레인 영역(155b)을 형성한다. 이 때, 제1 및 제3 트랜지스터부(150a, 150d) 다결정 규소층은 제1 감광막 패턴(PR1) 및 게이트 금속층(120)에 덮여 보호된다.

다음, 도 11 내지 도 12c에 나타낸 바와 같이, 제1 감광막 패턴(PR1)을 제거하고, 감광막을 새로 도포하고 노광 및 현상하여 화소부(A)와 구동부(B)에 제2 감광막 패턴(PR2)을 형성한다. 제2 감광막 패턴(PR2)을 마스크로 하여 게이트 금속층(120)을 식각함으로써 화소부(A)에 제1 게이트 전극(124a) 및 게이트선(121)을 형성하고, 구동부(B)에 제3 게이트 전극(124d)을 형성하고, 노출되어 있는 제1 및 제3 트랜지스터부(150a, 150d) 다결정 규소층에 n형 불순물 이온을 주입하여 채널 영역(154a, 154d)을 정의하고 제1 및 제3 소스 영역(153a, 153d)과 제1 및 제3 드레인 영역(155a, 155d)을 형성한다. 이 때, 제2 트랜지스터부(150a) 및 유지 전극부(157)는 제2 감광막 패턴(PR2)에 덮여 보호된다.

다음, 도 13 내지 도 14c에 나타낸 바와 같이, 게이트선(121, 124b), 제2 게이트 전극(124b) 및 유지 전극(133) 위에 제1 층간 절연막(801)을 적층하고 게이트 절연막(140)과 함께 사진 식각하여 제1 소스 영역(173a), 제1 드레인 영역(175a), 제2 소스 영역(173b), 제2 드레인 영역(175b), 제3 소스 영역(173d), 제3 드레인 영역(175d)을 각각 노출시키는 접촉구(181, 182, 184, 186, 187, 188)와 제2 게이트 전극(124b)의 일단부를 노출시키는 접촉구(183)를 형성한다.

다음, 도 15 내지 도 16c에 나타낸 바와 같이, 데이터 금속층을 적층하고 사진 식각하여 데이터선(171), 전원 전압용 전극(172) 및 제1 및 제2 드레인 전극(175a, 175b)을 형성하고, 구동부(B)에 제3 소스 및 드레인 전극(173d, 175d)을 형성한다. 이 때, 이후에 형성하는 화소 전극(190)을 함께 형성할 수도 있으며, 화소 전극(190)을 ITO 또는 IZO 등의 투명한 도전 물질로 형성하는 경우에는 별개의 사진 식각 공정을 통하여 형성한다.

다음, 도 17 내지 도 18c에서 보는 바와 같이, 제2 층간 절연막(802)을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 제2 드레인 전극(175b)을 드러내는 접촉구(185)를 형성한다.

이어, 도 19 내지 도 20b에서 보는 바와 같이, 투명한 도전 물질 또는 저저항을 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(190)을 형성한다.

다음, 도 2 내지 도 5에 나타낸 바와 같이, 화소 전극(190)이 형성되어 있는 제2 층간 절연막(802) 위에 검정색 안료를 포함하는 유기막을 도포하고 노광 및 현상하여 격벽(803)을 형성하고, 각 화소 영역에 유기 발광층(70)을 형성한다. 이 때, 유기 발광층(70)은 다층 구조로 이루어지는 것이 보통이다. 유기 발광층(70)은 마스킹(masking) 후 증착, 잉크젯 프린팅 등의 방법을 통하여 형성한다.

다음, 유기 발광층(70) 위에 전도성 유기 물질을 도포하여 버퍼층(804)을 형성하고, 버퍼층(804) 위에 ITO 또는 IZO를 증착하여 공통 전극(270)을 형성한다.

이 때, 도시하지는 않았으나 공통 전극(270) 형성 전 또는 후에 알루미늄 등의 저저항 물질로 보조 전극을 형성할 수 있다. 또, 화소 전극(190)을 투명 도전 물질로 형성하는 경우에는 공통 전극(270)을 반사성이 우수한 금속을 형성한다.

이러한 본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에서는 화소 전극(190)을 불투명한 도전막으로 형성하고, 공통 전극(270)을 투명한 도전 물질로 형성하여, 화상을 표시판의 상부 방향으로 표시하는 탑 발광 방식에 대하여 설명하였다.

한편, 본 발명의 실시예에 따른 결정화 방법은 화소 전극(190)을 투명 도전 물질로 형성하고 공통 전극(270)을 불투명한 도전 물질로 형성하는 경우에는 화상을 표시한의 하부로 표시하는 바텀 방출 방식의 박막 트랜지스터 표시판 및 그 제조 방법에도 동일하게 적용할 수 있다.

이처럼, 본 발명에서는 화소부에서는 결정립을 균일한 다결정 규소를 형성하고, 구동부에서는 큰 결정립으로 다결정 규소를 형성하여 균일한 표시 특성을 확보하는 동시에 구동 특성을 안정적으로 확보할 수 있는 유기 발광 표시 장치용 박막 트랜지스터 표시판을 제공할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도 1은 본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조를 개략적으로 도시한 배치도이고,

도 2는 본 발명의 실시예에 따른 결정화 방법을 이용하여 제조한 유기 발광 표시 장치용 박막 트랜지스터 표시판의 화소부 구조 도시한 배치도이고,

도 3 및 도 4는 도 2에서 III-III' 선 및 IV-IV' 선을 따라 잘라 도시한 단면도이고,

도 5는 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서 구동부의 구동 소자 구조를 도시한 단면도이고,

도 6은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 결정화 방법을 구체적으로 도시한 공정도이고,

도 7, 도 9, 도 11, 도 13, 도 15, 도 17, 도 19는 도 2 내지 도 5의 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 화소부의 배치도이고,

도 8a 및 도 8b는 도 7에서 VIIIa-VIIIa' 선 및 VIIIb-VIIIb' 선을 따라 잘라 도시한 단면도이고,

도 8c는 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 구동 소자의 단면도이고,

도 10a 및 도 10b는 도 9에서 Xa-Xa' 선 및 Xb-Xb' 선을 따라 잘라 도시한 단면도이고,

도 10c는 도 8c의 다음 단계를 도시한 구동 소자의 단면도이고,

도 12a 및 도 12b는 도 11에서 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도이고,

도 12c는 도 10c의 다음 단계를 도시한 구동 소자의 단면도이고,

도 14a 및 도 14b는 도 13에서 XIVa-XIVa' 선 및 XIVb-XIVb' 선을 따라 잘라 도시한 단면도이고,

도 16a 및 도 16b는 도 15에서 XVIa-XVIa' 선 및 XVIb-XVIb' 선을 따라 잘라 도시한 단면도이고,

도 16c는 도 14c의 다음 단계를 도시한 구동 소자의 단면도이고,

도 18a 및 도 18b는 도 17에서 XVIIIa-XVIIIa' 선 및 XVIIIb-XVIIIb' 선을 따라 잘라 도시한 단면도이고,

도 18c는 도 16c의 다음 단계를 도시한 구동 소자의 단면도이고,

도 20a 및 도 20b는 도 19에서 XXa-XXa' 선 및 XXb-XXb' 선을 따라 잘라 도시한 단면도이다.

Claims (5)

1. 구동부와 화소부를 가지는 절연 기판 위에 비정질 규소막을 형성하는 단계,

   상기 구동부에서는 여러 번의 결정화 공정으로 상기 비정질 규소막을 다결정 규소막으로 결정화하는 단계,

   상기 화소부에서는 한 번의 결정화 공정으로 상기 비정질 규소막을 다결정 규소막으로 결정화하는 단계,

   상기 규소 박막을 패터닝하여 상기 화소부에 제1 및 제2 반도체를 형성하고, 상기 구동부에 제3 반도체를 형성하는 단계,

   상기 제1 내지 제3 반도체를 덮는 게이트 절연막을 형성하는 단계,

   상기 제1 내지 제3 반도체의 상기 게이트 절연막의 상부에 제1 내지 제3 게이트 전극을 형성하는 단계,

   상기 제1 내지 제3 반도체에 불순물을 주입하여 상기 제1 내지 제3 게이트 전극을 중심으로 양쪽에 각각 제1 내지 제3 소스 영역 및 드레인 영역을 형성하는 단계,

   상기 제1 내지 제3 게이트 전극을 덮는 제1 층간 절연막을 형성하는 단계,

   상기 제1 내지 제3 소스 영역 및 드레인 영역과 각각 전기적으로 연결되는 제1 내지 제3 소스 전극 및 드레인 전극을 각각 형성하는 단계

   상기 제1 내지 제3 소스 및 드레인 전극을 덮는 제2 층간 절연막을 형성하는 단계,

   상기 제2 드레인 전극과 연결되어 있는 화소 전극을 형성하는 단계

   를 포함하는 박막 트랜지스터 표시판의 제조 방법.
2. 제1항에서,

   상기 구동부에서의 결정화 단계는 마스크를 이용한 순차적 측면 고상 결정화 공정으로 실시하는 박막 트랜지스터 표시판의 제조 방법.
3. 제2항에서,

   상기 마스크는 투과 영역을 정의하는 슬릿을 가지는 박막 트랜지스터 표시판의 제조 방법.
4. 제3항에서,

   상기 슬릿은 적어도 두 영역으로 나뉘어 배열되어 있으며, 서로 이웃하는 영역의 슬릿들은 엇갈려 배치되어 있는 박막 트랜지스터 표시판의 제조 방법.
5. 제1항에서,

   상기 제2 층간 절연막 위에 격벽을 형성하는 단계,

   상기 격벽으로 정의된 화소 전극 상부에 유기 발광층을 형성하는 단계,

   상기 유기 발광층의 상부에 공통 전극을 형성하는 단계

   를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.