KR20050052765A - 박막 트랜지스터 표시판 - Google Patents
박막 트랜지스터 표시판 Download PDFInfo
- Publication number
- KR20050052765A KR20050052765A KR1020030086310A KR20030086310A KR20050052765A KR 20050052765 A KR20050052765 A KR 20050052765A KR 1020030086310 A KR1020030086310 A KR 1020030086310A KR 20030086310 A KR20030086310 A KR 20030086310A KR 20050052765 A KR20050052765 A KR 20050052765A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- electrode
- drain
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 239000010410 layer Substances 0.000 claims abstract description 93
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000004973 liquid crystal related substance Substances 0.000 claims description 11
- 239000003795 chemical substances by application Substances 0.000 abstract description 3
- 238000003860 storage Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005401 electroluminescence Methods 0.000 description 6
- 238000005192 partition Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H01L29/78696—
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H01L29/78618—
-
- H01L29/78675—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 절연 기판의 상부에 채널 영역, 불순물이 고농도로 도핑되어 있으며 채널 영역 양쪽에 배치되어 있는 소스 영역 및 드레인 영역을 가지는 다결정 규소층이 형성되어 있다. 다결정 규소층을 덮는 게이트 절연막 상부에는 채널 영역에 중첩하며 게이트 전극을 가지는 게이트선이 형성되어 있고, 게이트선을 덮으며, 게이트 절연막과 함께 소스 영역 및 드레인 영역을 드러내는 접촉 구멍을 가지는 제1 층간 절연막이 형성되어 있다. 그 상부에는 접촉 구멍을 통하여 소스 영역 및 드레인 영역과 각각 전기적으로 연결되는 소스 전극 및 드레인 전극과 소스 전극과 연결되어 있으며, 게이트선과 교차하는 데이터선이 형성되어 있고, 데이터선 및 드레인 전극을 덮는 제2 층간 절연막 상부에는 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다. 이때, 채널 영역과 소스 영역 및 드레인 영역의 다결정 규소층 두께는 서로 다르다.
Description
이 발명은 박막 트랜지스터 표시판에 관한 것으로, 더욱 상세하게는 다결정 규소의 박막 트랜지스터를 가지는 박막 트랜지스터 표시판에 관한 것이다.
일반적으로 박막 트랜지스터 표시판은 매트릭스 배열을 가지는 화소를 가지는 액정 표시 장치 또는 유기 EL 표시 장치 등의 한 기판으로 사용된다. 이때, 각각의 화소에는 스위칭 소자로 박막 트랜지스터를 구비되어 R, G, B 화소를 선택적으로 구동하며, 이를 통하여 다양한 색의 화면을 구현하는 것이 가능하다.
액정 표시 장치는 두 표시판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 화상 신호를 제어하기 위해 스위칭 소자로 박막 트랜지스터를 사용한다.
유기 발광(organic electro-luminescence)은 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 정공 주입 전극(애노드)과 전자주입 전극(캐소드)과 이들 사이에 형성되어 있는 유기 발광층을 포함하고, 유기 발광층에 전하를 주입하면, 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 자기발광형 표시 장치이고, 각각의 화소에는 구동 박막 트랜지스터와 스위칭 트랜지스터가 구비되어 있다. 이때, 발광을 위한 전류를 공급하는 구동 박막 트랜지스터의 전류량은 스위칭 트랜지스터를 통해 인가되는 데이터 전압에 의해 제어되며, 스위칭 트랜지스터의 게이트와 소스는 각각 서로 교차하여 배치되어 있는 게이트 신호선(또는 스캔 라인)과 데이터 신호선에 연결되어 있다.
이러한 표시 장치에 사용되는 가장 일반적인 스위칭 소자는 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5 ?? 1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널 또는 유기 EL(electro luminescence) 등의 표시 장치에서 직접 구동 회로를 형성하기는 부적합한 단점이 있다.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20 ?? 150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소 박막 트랜지스터를 스위칭 소자로 또는 구동 소자로 이용하는 액정 표시 장치 또는 유기 EL(electro luminescence)가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 표시 장치용 패널에 내장하는 칩 인 글라스(Chip In Glass)를 구현할 수 있다.
현재 낮은 융점을 가지는 유리 기판 상부에 다결정 규소의 박막을 결정화하여 형성하는 방법 중 하나는 엑시머 레이저 어닐닝(eximer laser annealing)하는 기술로, 직접 비정질 규소가 흡수하는 파장대의 엑시머 레이저를 조사하여 비정질 규소를 1400℃ 정도의 온도로 용융시켜 다결정으로 결정화한다. 이때, 결정립의 크기는 3,000-5,000Å 정도로 비교적 균일한 입자 크기로 형성되며, 경정화되는 시간은 30-200 ns에 불과하여 유기 기판에는 손상을 주지 않는다.
또한, 비정질 규소를 다결정 규소로 결정화하는 방법 중 다른 하나는 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정(sequential lateral solidification) 공정으로, 이는 다결정 규소의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다. 이때, 마스크의 투과 영역(슬릿)에 레이저빔을 통과시켜 비정질 규소를 완전히 녹여 슬릿 모양의 액상 영역을 형성하면, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. 이러한 순차적 측면 고상 결정은 그레인의 크기를 슬릿의 폭만큼 성장시킬 수 있는 장점을 가지고 있다.
하지만, 이러한 결정화 방법은 통하여 얻어진 다결정 규소의 박막 트랜지스터는 전기적인 특성에 대한 균일도가 취약하거나 단점을 가지고 있으며, 특히 순차적 측면 고상 결정에서는 결정립의 성장 방향을 따라 돌기가 박막 트랜지스터의 특성을 저하시키는 원인으로 작용한다.
본 발명의 목적은 균일한 전기적인 특성을 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
위와 같은 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 채널 영역과 소스 및 드레인 영역의 두께가 서로 다른 다결정 규소로 이루어진 반도체층을 가지는 박막 트랜지스터를 포함한다.
더욱 상세하게 본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 절연 기판의 상부에 채널 영역, 불순물이 고농도로 도핑되어 있으며 채널 영역 양쪽에 배치되어 있는 소스 영역 및 드레인 영역을 가지는 다결정 규소층이 형성되어 있다. 다결정 규소층을 덮는 게이트 절연막 상부에는 채널 영역에 중첩하며 게이트 전극을 가지는 게이트선이 형성되어 있고, 게이트선을 덮으며, 게이트 절연막과 함께 소스 영역 및 드레인 영역을 드러내는 접촉 구멍을 가지는 제1 층간 절연막이 형성되어 있다. 그 상부에는 접촉 구멍을 통하여 소스 영역 및 드레인 영역과 각각 전기적으로 연결되는 소스 전극 및 드레인 전극과 소스 전극과 연결되어 있으며, 게이트선과 교차하는 데이터선이 형성되어 있고, 데이터선 및 드레인 전극을 덮는 제2 층간 절연막 상부에는 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다. 이때, 채널 영역과 소스 영역 및 드레인 영역의 다결정 규소층 두께는 서로 다르다.
다결정 규소층은 채널 영역보다 소스 영역 및 드레인 영역의 두께가 두꺼운 것이 바람직하며, 이를 위하여 다결정 규소층의 채널 영역 하부에 형성되어 있는 단차층을 더 포함할 수 있다. 이때에는 단차층과 접하는 다결정 규소층의 표면은 요철 구조로 이루어져 있다.
다른 실시예에서는 게이트 절연막과 접하는 다결정 규소층의 표면이 요철 구조로 이루어질 수 있다.
이러한 박막 트랜지스터 표시판은 액정 표시 장치 또는 유기 발과 표시 장치의 한 기판으로 사용할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 구조에 대하여 도면을 참고로 하여 상세하게 설명한다.
우선, 도 1 내지 도 3을 참조하여 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에는 산화 규소 또는 질화 규소 등으로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 제1 및 제2 다결정 규소층(150a, 150b)이 형성되어 있고, 제2 다결정 규소층(150b)에는 축전기용 다결정 규소층(157)이 연결되어 있다. 제1 다결정 규소층(150a)은 제1 트랜지스터부 (153a, 154a, 155a)로 이루어져 있으며, 제2 다결정 규소층(150b)은 제2 트랜지스터부(153b, 154b, 155b)를 포함한다. 제1 트랜지스터부(153a, 154a, 155a)의 소스 영역(제1 소스 영역, 153a)과 드레인 영역(제1 드레인 영역, 155a)은 n형 불순물로 도핑되어 있고, 제2 트랜지스터부(153b, 154b, 155b)의 소스 영역(제2 소스 영역, 153b)과 드레인 영역(제2 드레인 영역, 155b)은 p형 불순물로 도핑되어 있다. 구동 조건에 따라서는 제1 소스 영역(153a) 및 드레인 영역(155a)이 p형 불순물로 도핑되고 제2 소스 영역(153b) 및 드레인 영역(155b)이 n형 불순물로 되핑될 수도 있다. 여기서, 제1 트랜지스터부(153a, 154a, 155a)는 스위칭 박막 트랜지스터의 반도체이며, 제2 트랜지스터부(153b, 154b, 155b)는 구동 박막 트랜지스터의 반도체이다. 이때, 제1 트랜지스터부(153a, 154a, 155a) 및 제2 트랜지스터부(153b, 154b, 155b)는 요철 구조로 단차를 가지는데, 소스 영역 및 드레인 영역(153a, 153b, 155a, 155b)은 채널 영역(154a, 154b)보다 두꺼운 두께를 가진다. 이때, 채널 영역(154a, 154b)의 두께는 200-1,000Å 범위인 것이 바람직하며, 소스 영역 및 드레인 영역(153a, 153b, 155a, 155b)의 두께는 2,000Å을 넘지 않는 것이 바람직하다.
다결정 규소층(150a, 150b, 157) 위에는 산화 규소 또는 질화 규소로 이루어진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 알루미늄 또는 알루미늄 합금 등과 같이 저저항의 도전 물질로 이루어진 도전막을 포함하는 게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)이 형성되어 있다. 제1 게이트 전극(124a)은 게이트선(121)에 연결되어 가지 모양으로 형성되어 있고 제1 트랜지스터의 채널부(제1 채널부, 154a)와 중첩하고 있으며, 제2 게이트 전극(124b)은 게이트선(121)과는 분리되어 있고 제2 트랜지스터의 채널부(제2 채널부, 154b)와 중첩하고 있다. 유지 전극(133)은 제2 게이트 전극(124b)과 연결되어 있고, 다결정 규소층의 유지 전극부(157)와 중첩되어 있다.
게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)의 위에는 제1 층간 절연막(801)이 형성되어 있고, 제1 층간 절연막(801) 위에는 데이터 신호를 전달하는 데이터선(171), 전원 전압을 공급하는 선형의 전원 전압용 전극(172), 제1 및 제2 소스 전극(173a, 173b) 및 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다. 제1 소스 전극(173a)은 데이터선(171)의 일부이며 분지의 형태를 취하고 있으며 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(181)를 통하여 제1 소스 영역(153a)과 연결되어 있고, 제2 소스 전극(173b)은 전원 전압용 전극(172)의 일부로 분지의 형태를 취하고 있으며 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(184)를 통하여 제2 소스 영역(153b)과 연결되어 있다. 제1 드레인 전극(175a)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(182, 183)를 통하여 제1 드레인 영역(155a) 및 제2 게이트 전극(124b)과 접촉하여 이들을 서로 전기적으로 연결하고 있다. 제2 드레인 전극(175b)은 제1 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(186)를 통하여 제2 드레인 영역(155b)과 연결되어 있으며, 데이터선(171)과 동일한 물질로 이루어져 있다.
데이터선(171), 전원 전압용 전극(172) 및 제1 및 제2 드레인 전극(175a, 175b) 위에는 질화 규소 또는 산화 규소 또는 유기 절연 물질 등으로 이루어진 제2 층간 절연막(802)이 형성되어 있으며, 제2 층간 절연막(802)은 제2 드레인 전극(175b)을 드러내는 접촉구(185)를 가진다.
제2 층간 절연막(802) 상부에는 접촉구(185)를 통하여 제2 드레인 전극(175b)과 연결되어 있는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 알루미늄 또는 은 합금 등의 반사성이 우수한 물질로 형성하는 것이 바람직하다. 그러나, 필요에 따라서는 화소 전극(190)을 ITO (Indium Tin Oxide) 또는 IZO(Indium zinc Oxide) 등의 투명한 절연 물질로 형성할 수도 있다. 투명한 도전 물질로 이루어진 화소 전극(190)은 표시판의 아래 방향으로 화상을 표시하는 바텀 방출 (bottom emission) 방식의 유기 발광에 적용한다. 불투명한 도전 물질로 이루어진 화소 전극(190)은 표시판의 상부 방향으로 화상을 표시하는 탑 방출(top emission) 방식의 유기 발광에 적용한다.
제2 층간 절연막(802) 상부에는 유기 절연 물질로 이루어져 있으며, 유기 발광 셀을 분리시키기 위한 격벽(803)이 형성되어 있다. 격벽(803)은 화소 전극 (190) 주변을 둘러싸서 유기 발광층(70)이 채워질 영역을 한정하고 있다. 격벽(803)은 검정색 안료를 포함하는 감광제를 노광, 현상하여 형성함으로써 차광막의 역할을 하도록 하고, 동시에 형성 공정도 단순화할 수 있다. 격벽(803)에 둘러싸인 화소 전극(190) 위의 영역에는 유기 발광층(70)이 형성되어 있다. 유기 발광층(70)은 적색, 녹색, 청색 중 어느 하나의 빛을 내는 유기 물질로 이루어지며, 적색, 녹색 및 청색 유기 발광층(70)이 순서대로 반복적으로 배치되어 있다.
유기 발광층(70)과 격벽(803) 위에는 버퍼층(804)이 형성되어 있다. 버퍼층(804)은 필요에 따라서는 생략될 수 있다.
버퍼층(804) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 만약 화소 전극(190)이 ITO 또는 IZO 등의 투명한 도전 물질로 이루어지는 경우에는 공통 전극(270)은 알루미늄 등의 반사성이 좋은 금속으로 이루어질 수 있다.
한편, 도시하지는 않았으나 공통 전극(270)의 전도성을 보완하기 위하여 저항이 낮은 금속으로 보조 전극을 형성할 수도 있다. 보조 전극은 공통 전극(270)과 버퍼층(804) 사이 또는 공통 전극(270) 위에 형성할 수 있으며, 유기 발광층(70)과는 중첩하지 않도록 격벽(803)을 따라 매트릭스 모양으로 형성하는 것이 바람직하다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에서는 소스 영역(153a, 153b) 및 드레인 영역(155a, 155b)의 다결정 규소층이 두껍게 형성되어 있어 소스 전극(173a, 173b) 및 드레인 전극(175a, 175b) 접촉하는 접촉 저항과 면(sheet) 저항을 최소화할 수 있으며, 채널 영역(154a, 154b)의 다결정 규소층의 두께가 얇아 특히 구동 박막 트랜지스터의 구동 능력을 향상시킬 수 있다.
또한, 제조 공정에서 소스 영역(153a, 153b) 및 드레인 영역(155a, 155b)의 다결정 규소층이 두껍게 형성되어 있어 소스 전극(173a, 173b) 및 드레인 전극(175a, 175b)과 연결하기 위한 접촉 구멍(181, 182, 183, 184, 186)을 형성할 때 식각 공정을 제어하기 용이하다. 채널 영역(154a, 154b)의 다결정 규소층의 두께가 얇게 형성하기 위해 채널 영역의 다결정 규소를 식각하여 채널 영역에서 형성된 돌기를 제거할 수 있어 박막 트랜지스터의 특성을 향상시킬 수 있다.
따라서, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 향상된 구동 능력을 가지는 동시에 낮은 접촉 저항을 가지는 박막 트랜지스터를 구비하여 유기 발광 표시 장치의 표시 특성을 향상시킬 수 있다.
이러한 유기 발광 표시판의 구동에 대하여 간단히 설명한다.
게이트선(121)에 온(on) 펄스가 인가되면 제1 트랜지스터가 온되어 데이터선(171)을 통하여 인가되는 화상 신호 전압 또는 데이터 전압이 제2 게이트 전극(124b)으로 전달된다. 제2 게이트 전극(124b)에 화상 신호 전압이 인가되면 제2 트랜지스터가 온되어 데이터 전압에 의한 전류가 화소 전극(190)과 유기 발광층(70)으로 흐르게 되며, 유기 발광층(70)은 특정 파장대의 빛을 방출한다. 이때, 제2 박막 트랜지스터를 통하여 흐르는 전류의 양에 따라 유기 발광층(70)이 방출하는 빛의 양이 달라져 휘도가 변하게 된다. 이 때, 제2 트랜지스터가 전류를 흘릴 수 있는 양은 제1 트랜지스터를 통하여 전달되는 화상 신호 전압과 전원 전압용 전극(172)을 통하여 전달되는 전원 전압과 차이의 크기에 의하여 결정된다.
한편, 본 발명의 실시예에 따른 단차를 가지는 반도체를 포함하는 박막 트랜지스터는 화소 전극(190)을 투명 도전 물질로 형성하고 공통 전극(270)을 불투명한 도전 물질로 형성하여 화상을 표시판의 하부로 표시하는 바텀 방출 방식의 박막 트랜지스터 표시판에도 동일하게 적용할 수 있으며, 액정 표시 장치용 박막 트랜지스터 표시판에도 동일하게 적용할 수 있으며, 하나의 실시예를 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 제2 실시예에 따른 다결정 규소층을 포함하는 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 5는 도 4의 박막 트랜지스터 표시판을 V-V' 선을 따라 잘라 도시한 단면도이다.
도 4 및 도 5에 도시한 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에는 n형 불순물이 고농도로 도핑되어 있는 소스 영역(153)과 드레인 영역(155) 및 이들 사이에 위치하며 불순물이 도핑되지 않은 채널 영역(154)이 포함된 박막 트랜지스터의 다결정 규소층(150)이 형성되어 있다. 이때, 버퍼층(111)의 상부 채널 영역(154)에 대응하는 부분에는 단차층(112)이 형성되어 있어, 제1 실시예와 동일하게 다결정 규소층(150) 중에서 채널 영역(154)은 소스 영역(153) 및 드레인 영역(155)보다 얇은 두께를 가지며, 이를 통하여 제2 실시예에 따른 박막 트랜지스터 표시판은 제1 실시예와 동일한 작용 및 효과를 얻을 수 있다.
그리고 게이트 절연(140) 위에는 일 방향으로 긴 게이트선(121)이 각각 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 그리고 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 n형 불순물이 저농도로 도핑되어 있는 저농도 도핑 영역(152)이 각각 형성되어 있다.
또한, 게이트 절연막(140) 상부에는 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)이 되며, 유지 전극 영역(157)의 양쪽에도 저농도 도핑 영역(152)이 각각 형성되어 있으며, 유지 전극 영역(157)의 한쪽에는 고농도 도핑 영역(158)이 위치한다. 게이트선(121)의 한쪽 끝 부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성할 수 있으며, 게이트 구동 회로의 출력단에 직접 연결될 수 있다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 및 반도체층(150) 위에는 제1 층간 절연막(801)이 형성되어 있다. 제1 층간 절연막(801)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(141, 142)를 포함하고 있다.
제1 층간 절연막(801) 위의 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(141)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분은 박막 트랜지스터의 소스 전극(173d)으로 사용된다. 데이터선(171)의 한쪽 끝 부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있으며, 데이터 구동 회로의 출력단에 직접 연결될 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(142)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
드레인 전극(175) 및 데이터선(171)을 포함하는 제1 층간 절연막(801) 위에 제2 층간 절연막(802)이 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극(175)을 노출하는 제3 접촉구(143)를 가진다.
제2 층간 절연막(802) 위에는 제3 접촉구(143)를 통해 드레인 전극(175d)과 연결되어 있는 화소 전극(190)이 각각의 화소 영역에 형성되어 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이처럼, 본 발명에서는 소스 영역 및 드레인 영역의 다결정 규소층은 두껍게 형성되어 있어 박막 트랜지스터의 접촉 저항 및 면 저항을 최소화할 수 있다. 또한 채널 영역의 다결정 규소층은 얇게 이루어져 있고 채널 영역의 표면에 돌기를 제거할 수 있어 박막 트랜지스터의 구동 능력을 향상시킬 수 있다. 따라서 박막 트랜지스터의 특성을 향상시킬 수 있으며, 이를 통하여 표시 장치의 표시 특성을 안정적으로 확보할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 5는 도 4의 박막 트랜지스터 표시판을 V-V' 선을 따라 잘라 도시한 단면도이다.
Claims (9)
- 절연 기판의 상부에 형성되어 있으며, 채널 영역, 불순물이 고농도로 도핑되어 있으며 상기 채널 영역 양쪽에 배치되어 있는 소스 영역 및 드레인 영역을 가지는 다결정 규소층,상기 다결정 규소층을 덮는 게이트 절연막,상기 게이트 절연막의 상부에 형성되어 있으며 게이트 전극을 가지는 게이트선,상기 게이트선을 덮으며, 상기 게이트 절연막과 함께 상기 소스 영역 및 상기 드레인 영역을 드러내는 접촉 구멍을 가지는 제1 층간 절연막,상기 접촉 구멍을 통하여 상기 소스 영역 및 드레인 영역과 각각 전기적으로 연결되는 소스 전극 및 드레인 전극,상기 소스 전극과 연결되어 있으며, 상기 게이트선과 교차하는 데이터선,상기 데이터선 및 드레인 전극을 덮는 제2 층간 절연막,상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,상기 채널 영역과 상기 소스 영역 및 상기 드레인 영역의 상기 다결정 규소층의 두께는 서로 다른 박막 트랜지스터 표시판.
- 제1항에서,상기 다결정 규소층은 상기 채널 영역보다 상기 소스 영역 및 상기 드레인 영역의 두께가 두꺼운 박막 트랜지스터 표시판.
- 제1항에서,상기 소스 영역 및 드레인 영역의 두께는 2,000Å 이하인 박막 트랜지스터 표시판.
- 제1항에서,상기 채널 영역의 두께는 200-1,000Å 범위인 박막 트랜지스터 표시판.
- 제1항에서,상기 다결정 규소층의 상기 채널 영역 하부에 형성되어 있는 단차층을 더 포함하는 박막 트랜지스터 표시판.
- 제5항에서,상기 단차층과 접하는 상기 다결정 규소층의 표면은 요철 구조로 이루어진 박막 트랜지스터 표시판.
- 제1항에서,상기 게이트 절연막과 접하는 상기 다결정 규소층의 표면은 요철 구조로 이루어진 박막 트랜지스터 표시판.
- 제1항에서,상기 박막 트랜지스터 표시판은 액정 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판.
- 제1항에서,상기 박막 트랜지스터 표시판은 유기 발광 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030086310A KR101032940B1 (ko) | 2003-12-01 | 2003-12-01 | 박막 트랜지스터 표시판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030086310A KR101032940B1 (ko) | 2003-12-01 | 2003-12-01 | 박막 트랜지스터 표시판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050052765A true KR20050052765A (ko) | 2005-06-07 |
| KR101032940B1 KR101032940B1 (ko) | 2011-05-06 |
Family
ID=37248604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030086310A KR101032940B1 (ko) | 2003-12-01 | 2003-12-01 | 박막 트랜지스터 표시판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101032940B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403489A (zh) * | 2020-04-15 | 2020-07-10 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管、显示基板及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2622661B2 (ja) * | 1982-04-13 | 1997-06-18 | セイコーエプソン株式会社 | 液晶表示パネル |
| KR100382455B1 (ko) * | 1995-06-29 | 2003-07-18 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의제조방법 |
| KR19990085769A (ko) * | 1998-05-21 | 1999-12-15 | 윤종용 | 반도체장치의 박막트랜지스터 및 이의 제조방법 |
| KR100796794B1 (ko) * | 2001-10-17 | 2008-01-22 | 삼성전자주식회사 | 다결정 규소 박막 트랜지스터 기판 및 그 제조 방법 |
-
2003
- 2003-12-01 KR KR1020030086310A patent/KR101032940B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403489A (zh) * | 2020-04-15 | 2020-07-10 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管、显示基板及其制作方法 |
| CN111403489B (zh) * | 2020-04-15 | 2023-06-27 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管、显示基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101032940B1 (ko) | 2011-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501448B1 (en) | Electroluminescence display device with improved driving transistor structure | |
| US7785942B2 (en) | Active matrix organic EL display device and manufacturing method thereof | |
| US6476419B1 (en) | Electroluminescence display device | |
| US20030076046A1 (en) | Emissive display device and electroluminescence display device with uniform luminance | |
| KR101230299B1 (ko) | 박막 트랜지스터 표시판 | |
| KR100688971B1 (ko) | 디스플레이장치 | |
| KR20030058911A (ko) | 능동행렬 유기전기발광소자 및 그의 제조 방법 | |
| KR20070095620A (ko) | 표시 장치 및 그 제조 방법 | |
| KR100984359B1 (ko) | 박막 트랜지스터 표시판 | |
| KR100997971B1 (ko) | 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법 | |
| US7385223B2 (en) | Flat panel display with thin film transistor | |
| JP2002033481A (ja) | 薄膜半導体装置 | |
| KR20020071660A (ko) | 유기 전계 발광 표시장치의 제조방법 | |
| JP2000172199A (ja) | エレクトロルミネッセンス表示装置 | |
| US20030213955A1 (en) | Light emitting apparatus and manufacturing method thereof | |
| KR100915233B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| KR101032940B1 (ko) | 박막 트랜지스터 표시판 | |
| KR101943589B1 (ko) | 표시 장치 | |
| KR101100875B1 (ko) | 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법 | |
| KR100920343B1 (ko) | 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101032944B1 (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법 | |
| KR101018749B1 (ko) | 결정화용 마스크, 박막 트랜지스터 표시판의 제조 방법 | |
| KR101348759B1 (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법 | |
| JP2004070289A (ja) | 表示装置 | |
| KR20050063015A (ko) | 박막 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 9 |