[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20050017033A - Thin film transistor array panel - Google Patents

Thin film transistor array panel

Info

Publication number
KR20050017033A
KR20050017033A KR1020030055417A KR20030055417A KR20050017033A KR 20050017033 A KR20050017033 A KR 20050017033A KR 1020030055417 A KR1020030055417 A KR 1020030055417A KR 20030055417 A KR20030055417 A KR 20030055417A KR 20050017033 A KR20050017033 A KR 20050017033A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
data line
gate
line
Prior art date
Application number
KR1020030055417A
Other languages
Korean (ko)
Inventor
전상익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030055417A priority Critical patent/KR20050017033A/en
Publication of KR20050017033A publication Critical patent/KR20050017033A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

PURPOSE: A TFT(Thin Film Transistor) substrate is provided to reduce light leakage generated around a data line and increase the aperture ratio of pixels by forming a semiconductor layer such that the width of the semiconductor layer is wider than the width of the data line. CONSTITUTION: A TFT substrate includes an insulating substrate, a gate line(121), storage electrodes(133a,133b), a gate insulating layer, a semiconductor layer, a source electrode, a drain electrode(175), a data line(171), a passivation layer, and a pixel electrode(190). The gate line is formed on the insulating substrate and has a gate electrode(124). The storage electrodes are extended from a storage electrode line(131) arranged in parallel with the gate line. The gate insulating layer is formed on the gate line. The semiconductor layer is formed on the gate insulating layer. The source electrode is superposed on a part of the semiconductor layer. The data line is connected to the source electrode and has a portion intersecting the gate line and a bent portion. The drain electrode is superposed on a part of the semiconductor layer. The passivation layer covers the semiconductor layer. The pixel electrode is formed on the passivation layer and electrically connected to the drain electrode. The width of the semiconductor layer is wider than the width of the data line.

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}Thin Film Transistor Display Panels {THIN FILM TRANSISTOR ARRAY PANEL}

본 발명은 박막 트랜지스터 표시판에 관한 것으로 특히, 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다. The present invention relates to a thin film transistor array panel, and more particularly, to a thin film transistor array panel for a liquid crystal display device.

액정 표시 장치는 일반적으로 공통 전극과 색 필터(color filter) 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper display panel on which a common electrode, a color filter, and the like are formed, and a lower display panel on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 표시판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다. However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. In order to overcome these disadvantages, various methods for widening the viewing angle have been developed. Among them, liquid crystal molecules are oriented vertically with respect to the upper and lower display panels, and a method of forming a constant incision pattern or forming protrusions on the pixel electrode and the common electrode that is opposite thereto. This is becoming potent.

그런데 돌기나 절개 패턴을 형성하는 방법에서는 돌기나 절개 패턴 부분으로 인하여 개구율이 떨어진다. 이를 보완하기 위하여 화소 전극을 최대한 넓게 형성하는 초고개구율 구조를 고안하였으나, 이러한 초고개구율 구조는 인접한 화소 전극 사이의 거리가 매우 가까워서 화소 전극 사이에 형성되는 측방향 전기장(lateral field)이 강하게 형성된다. 따라서 화소 전극 가장자리에 위치하는 액정들이 이 측방향 전기장에 영향을 받아 배향이 흐트러지고, 이로 인하여 텍스쳐나 빛샘이 발생하게 된다. However, in the method of forming the protrusions or the incision pattern, the opening ratio is lowered due to the protrusions or the incision pattern portion. In order to compensate for this, an ultra-high-aperture structure that forms the pixel electrode as wide as possible has been devised. However, since the distance between adjacent pixel electrodes is very close, a lateral field formed between the pixel electrodes is strongly formed. Accordingly, the liquid crystals positioned at the edges of the pixel electrodes are affected by the lateral electric field, and thus the alignment is disturbed, resulting in texture or light leakage.

이러한 빛샘 및 텍스쳐 등을 가려주기 위해서 블랙 매트릭스를 데이터선 뿐 아니라 화소 전극의 경계선까지 중첩하도록 형성한다. 따라서 블랙 매트릭스의 폭이 증가하게 되어 화소의 개구율이 감소한다. In order to mask such light leakage and textures, the black matrix is formed to overlap not only the data line but also the boundary line of the pixel electrode. Therefore, the width of the black matrix is increased to decrease the aperture ratio of the pixel.

본 발명이 이루고자 하는 기술적 과제는 데이터선 주위에 발생하는 빛샘을 감소시키고 화소의 개구율을 증가시킬 수 있는 박막 트랜지스터 표시판을 제공한다. The present invention provides a thin film transistor array panel capable of reducing light leakage generated around a data line and increasing an aperture ratio of a pixel.

상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되며 게이트 전극을 가지는 게이트선, 게이트선과 나란한 유지 전극선과 유지 전극선의 가지 형태로 뻗어 있는 유지 전극, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층과 적어도 일부분이 중첩하는 소스 전극, 소스 전극과 연결되며 게이트선과 교차하는 부분 및 굽은 부분을 가지는 데이터선, 게이트 전극을 중심으로 소스 전극과 대향하며 반도체층과 적어도 일부분이 중첩하는 드레인 전극, 반도체층을 덮는 보호막, 보호막 위에 형성되며 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하고, 반도체층의 폭은 데이터선 폭보다 넓게 형성되어 있다. The thin film transistor array panel according to the present invention for achieving the above object is formed on an insulating substrate, a gate line having a gate electrode, parallel to the gate line, the sustain electrode line and the sustain electrode line extending in the form of the sustain electrode line, the gate line A gate insulating film formed on the gate insulating film, a semiconductor layer formed on the gate insulating film, a source electrode overlapping at least a portion of the semiconductor layer, a data line connected to the source electrode and intersecting the gate line and having a bent portion, and a source around the gate electrode A drain electrode facing the electrode and at least partially overlapping the semiconductor layer, a protective film covering the semiconductor layer, and a pixel electrode formed on the protective film and electrically connected to the drain electrode, wherein the width of the semiconductor layer is wider than the data line width. It is.

여기서 반도체층의 가장자리는 유지 전극과 중첩하는 것이 바람직하다.Here, the edge of the semiconductor layer preferably overlaps with the sustain electrode.

그리고 유지 전극은 화소 영역 내에 형성되고, 데이터선의 굽은 부분과 나란하게 형성되어 있는 것이 바람직하다. It is preferable that the sustain electrode is formed in the pixel region and formed parallel to the curved portion of the data line.

이때, 데이터선의 굽은 부분은 게이트선에 대해서 45도를 이루는 부분과 게이트선에 대해서 -45도를 이루는 부분으로 이루어지는 것이 바람직하다. In this case, it is preferable that the curved portion of the data line is formed of 45 degrees with respect to the gate line and -45 degrees with respect to the gate line.

또한, 보호막은 무기 물질로 형성되어 있는 것이 바람직하고, 화소 전극은 데이터선을 따라 굽은 부분을 가지는 것이 바람직하다. In addition, the protective film is preferably formed of an inorganic material, and the pixel electrode preferably has a portion bent along the data line.

또한, 화소 전극의 가장 자리는 유지 전극과 중첩하는 것이 바람직하다. In addition, the edge of the pixel electrode preferably overlaps with the sustain electrode.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

[제1 실시예][First Embodiment]

도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 본 발명의 제1 실시예에 따른 공통 전극 표시판의 배치도이고, 도 3은 도 1 및 도 2를 포함하는 액정 표시 장치의 배치도이고, 도 4는 도 3의 IV-IV’-IV"선을 따라 자른 단면도이다. 1 is a layout view of a thin film transistor array panel according to a first embodiment of the present invention, FIG. 2 is a layout view of a common electrode display panel according to a first embodiment of the present invention, and FIG. 3 is a liquid crystal including FIGS. 1 and 2. 4 is a layout view of the display device, and FIG. 4 is a cross-sectional view taken along the line IV-IV′-IV ″ of FIG. 3.

본 발명의 제1 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 공통 전극 표시판(200) 및 이들 두 표시판(100, 200) 사이에 주입되어 있고 그에 포함되어 있는 액정 분자의 장축이 이들 표시판(100, 200)에 대하여 수직으로 배향되어 있는 액정층(3)으로 이루어진다. The liquid crystal display according to the first exemplary embodiment of the present invention is a liquid crystal molecule injected into and included between the thin film transistor array panel 100, the common electrode panel 200 facing the thin film transistor panel 100, and the two display panels 100 and 200. The major axis of is made of the liquid crystal layer 3 oriented perpendicular to the display panels 100 and 200.

그러면 도 1, 도 3 및 도 4를 참조하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에 대해서 설명한다. Next, the thin film transistor array panel according to the first exemplary embodiment of the present invention will be described with reference to FIGS. 1, 3, and 4.

본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에는 투명한 절연 기판(110) 위에 일 방향으로 긴 게이트선(121)이 형성되어 있다. 그리고 게이트선(121)의 일부분 또는 분지형으로 연결된 부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 게이트선(121)의 한쪽 끝부분(129)은 게이트 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달 받기 위해 사용되며 게이트선(121) 폭보다 넓은 폭을 가질 수 있다. In the thin film transistor array panel according to the first exemplary embodiment of the present invention, a gate line 121 extending in one direction is formed on the transparent insulating substrate 110. A portion of the gate line 121 or a branched portion is used as the gate electrode 124 of the thin film transistor. One end 129 of the gate line 121 is used to receive a signal transmitted from a gate driving circuit (not shown) and may have a width wider than the width of the gate line 121.

그리고 화소의 유지 용량을 증가시키기 위해서 게이트선(121)과 나란하게 뻗어 있는 유지 전극선(131)과 유지 전극(133a, 133b)이 형성되어 있다. 유지 전극선(131)은 게이트선(121)과 나란하고 유지 전극(133a, 133b)은 유지 전극선(131)에 대하여 45도를 이루는 방향으로 뻗어나가다가 90도 꺾여서 소정 길이만큼 뻗어 있다. 이때 화소의 개구율 감소를 최소화하기 위해서 유지 전극선(131)은 드레인 전극(175)과 중첩되도록 형성할 수 있다. In order to increase the storage capacitance of the pixel, the storage electrode line 131 and the storage electrodes 133a and 133b extending in parallel with the gate line 121 are formed. The storage electrode line 131 is parallel to the gate line 121, and the storage electrodes 133a and 133b extend in a direction of 45 degrees with respect to the storage electrode line 131, and are extended by a predetermined length by bending 90 degrees. In this case, the storage electrode line 131 may be formed to overlap the drain electrode 175 in order to minimize the reduction of the aperture ratio of the pixel.

게이트선(121, 124), 유지 전극선(131) 및 유지 전극(133a, 133b)은 크롬, 몰리브덴, 텅스텐, 티타늄, 알루미늄 또는 이들의 합금 등을 단층 또는 복수층으로 형성할 수 있다. The gate lines 121 and 124, the storage electrode lines 131, and the storage electrodes 133a and 133b may be formed of chromium, molybdenum, tungsten, titanium, aluminum, alloys thereof, or the like in a single layer or a plurality of layers.

기판(110) 위에는 이들(121, 124, 131)을 덮으며 질화 규소 또는 산화 규소 등으로 이루어진 게이트 절연막(140)이 형성되어 있다. A gate insulating layer 140 formed of silicon nitride, silicon oxide, or the like is formed on the substrate 110 to cover them 121, 124, and 131.

게이트 절연막(140)의 소정 영역에는 불순물이 도핑되지 않은 비정질 규소로 이루어진 반도체층(151)이 형성되어 있다. 반도체층(151)은 후술하는 데이터선(171) 아래에 데이터선(171)을 따라 뻗어 선형으로 이루어져 있으며, 반도체층(151)의 일부분이 돌출된 형태(154)로 후술하는 드레인 전극(175)의 아래에까지 확대 형성되어 있다. A semiconductor layer 151 made of amorphous silicon without doping impurities is formed in a predetermined region of the gate insulating layer 140. The semiconductor layer 151 extends along the data line 171 below the data line 171, which will be described later, and has a linear shape, and the drain electrode 175, which will be described later, in a form 154 in which a portion of the semiconductor layer 151 protrudes. It is formed to extend underneath.

여기서 반도체층(151)은 데이터선 폭보다 넓게 형성되어 있다. 반도체층(151)의 폭은 유지 전극(133a, 133b)과 중첩하도록 형성(도 5 참조)할 수도 있다. 이때는 도 1에 도시한 실시예에서 보다 좀 더 확실하게 데이터선 주위의 빛샘을 방지할 수 있다. The semiconductor layer 151 is formed wider than the data line width. The width of the semiconductor layer 151 may be formed to overlap the sustain electrodes 133a and 133b (see FIG. 5). At this time, light leakage around the data line can be prevented more reliably than in the embodiment shown in FIG.

이처럼 반도체층(151)을 데이터선 폭보다 넓게 형성하면 데이터선 주위에서 누설되는 빛을 차단할 수 있다. 이때 데이터선에 의해 가려지지 않는 반도체층이 빛에 노출되어 빛으로 인해 발생되는 과잉 캐리어로 인한 기생 용량이 증가하여 물흐름(water fall) 현상이 발생할 수 있으나, 본 발명에서는 유지 전극(133a, 133b)이 빛을 완전히 차단하기 때문에 물흐름 현상이 발생하지 않는다. As such, when the semiconductor layer 151 is formed wider than the data line width, light leaking around the data line may be blocked. At this time, the semiconductor layer, which is not covered by the data line, is exposed to light, so that parasitic capacitance due to excess carriers generated by light may increase, thereby causing a water fall. In the present invention, sustain electrodes 133a and 133b may occur. ) Completely blocks the light, so no water flow occurs.

그리고 반도체층(151)의 상부에는 불순물로 도핑되어 있는 비정질 규소 또는 실리사이드를 포함하는 저항성 접촉층(161, 165)이 형성되어 있다. 저항성 접촉층(161, 165)은 반도체층(151)과 함께 데이터선(171)을 따라 뻗어 있는 선형부(161)와 게이트 전극(124)을 중심으로 선형부(161)의 일부와 마주하는 섬형부(165)로 이루어진다. 섬형부(165)는 선형부(161)로부터 일정거리 떨어져 형성되어 있으며, 이들은 반도체층(151)의 소정 영역을 제외하고 반도체층(151)과 동일한 평면 패턴을 가진다. 반도체층(151)의 소정 영역은 박막 트랜지스터의 채널을 형성하는 채널부이다. In addition, ohmic contacts 161 and 165 including amorphous silicon or silicide doped with impurities are formed on the semiconductor layer 151. The ohmic contacts 161 and 165 are islands facing the portion of the linear portion 161 around the linear portion 161 and the gate electrode 124 extending along the data line 171 together with the semiconductor layer 151. It consists of a mold 165. The island portion 165 is formed at a predetermined distance away from the linear portion 161, and they have the same planar pattern as the semiconductor layer 151 except for a predetermined region of the semiconductor layer 151. The predetermined region of the semiconductor layer 151 is a channel portion that forms a channel of the thin film transistor.

게이트 절연막(140) 및 저항성 접촉층(161) 위에는 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)은 반도체층(151)의 선형부 위에 형성되며 반도체층의 선형부(151) 폭보다 좁은 폭을 가진다. 그리고 데이터선(171)은 분지형으로 형성되며 반도체층(154)과 중첩하는 소스 전극(173)을 가진다. 여기서 데이터선(171)은 화소의 길이를 주기로 하여 반복적으로 굽은 부분과 세로로 뻗은 부분이 나타나도록 형성되어 있다. A data line 171 is formed on the gate insulating layer 140 and the ohmic contact layer 161 to cross the gate line 121 to define a pixel area. The data line 171 is formed on the linear portion of the semiconductor layer 151 and has a width narrower than the width of the linear portion 151 of the semiconductor layer. The data line 171 is branched and has a source electrode 173 overlapping the semiconductor layer 154. In this case, the data line 171 is formed such that a repeatedly curved portion and a vertically extending portion appear with a length of the pixel.

이때, 데이터선(171)의 굽은 부분은 두 개의 직선 부분으로 이루어지며, 이들 두 개의 직선 부분 중 하나는 게이트선(121)에 대하여 45도를 이루고, 다른 한 부분은 게이트선(121)에 대하여 -45도를 이룬다. 데이터선(171)의 세로로 뻗은 부분에는 소스 전극(173)이 연결되어 있고, 이 부분이 게이트선(121) 및 유지 전극선(131)과 교차한다. 따라서 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소 영역은 꺾인 띠 모양으로 형성되어 있다. In this case, the curved portion of the data line 171 is composed of two straight portions, one of the two straight portions forms 45 degrees with respect to the gate line 121, and the other portion with respect to the gate line 121. Achieve -45 degrees. The source electrode 173 is connected to a vertically extending portion of the data line 171, and the portion crosses the gate line 121 and the storage electrode line 131. Therefore, the pixel region formed by the intersection of the gate line 121 and the data line 171 is formed in a band shape.

데이터선의 한 쪽 끝부분(179)은 데이터 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달받기 위해서 데이터선(171) 폭 보다 넓을 수 있다. One end 179 of the data line may be wider than the width of the data line 171 to receive a signal transmitted from a data driving circuit (not shown).

저항성 접촉층(165) 위에는 게이트 전극(124)을 중심으로 소스 전극(173)과 일정거리 떨어져 대향하고 있으며 반도체층(154)과 일부분이 중첩하는 드레인 전극(175)이 형성되어 있다. 이때 데이터선(171)은 저항성 접촉층의 선형부(161)와 접하고 드레인 전극(175)은 섬형부(165)와 접한다. The drain electrode 175 is formed on the ohmic contact layer 165 to face the gate electrode 124 at a predetermined distance from the source electrode 173 and overlaps a portion of the semiconductor layer 154. In this case, the data line 171 is in contact with the linear portion 161 of the ohmic contact layer and the drain electrode 175 is in contact with the island portion 165.

여기서 데이터선(171)은 화소 전극(190)과 연결되는 부분이 유지 전극선(131)과 중첩하고 있다. 유지 전극선(131)에는 일정한 전압이 인가되어 유지 전극선(131) 및 유지 전극(133a, 133b)과 드레인 전극(175) 사이에 유지 축전기를 형성한다. In the data line 171, a portion of the data line 171 connected to the pixel electrode 190 overlaps the storage electrode line 131. A constant voltage is applied to the storage electrode line 131 to form a storage capacitor between the storage electrode line 131, the storage electrodes 133a and 133b, and the drain electrode 175.

그리고 기판(110) 위에는 데이터선(171, 173, 179) 및 드레인 전극(175)으로 가려지지 않는 반도체층(151)을 덮으며, 질화 규소 등의 무기 절연 물질로 이루어진 보호막(180)이 형성되어 있다. The passivation layer 180 made of an inorganic insulating material such as silicon nitride is formed on the substrate 110 to cover the semiconductor layer 151 that is not covered by the data lines 171, 173, and 179 and the drain electrode 175. have.

보호막(180)에는 드레인 전극(175)을 노출하는 접촉구(185), 데이터선(171)의 한쪽 끝부분을 노출하는 접촉구(182)가 형성되어 있다. 접촉구(182, 185)의 측벽은 기판 면에 대하여 30~85도 사이의 완만한 경사를 가지거나 계단형 프로파일(profile)을 가지는 것이 바람직하다. The passivation layer 180 is formed with a contact hole 185 exposing the drain electrode 175 and a contact hole 182 exposing one end of the data line 171. The sidewalls of the contacts 182 and 185 preferably have a gentle slope of between 30 and 85 degrees with respect to the substrate surface or have a stepped profile.

그리고 보호막(180) 위에는 접촉구(183)를 통해 드레인 전극(175)과 연결되어 있으며 화소 영역의 모양을 따라 꺾인 띠 모양으로 화소 전극(190)이 형성되어 있다. 이때, 화소 전극(190)은 데이터선(171)과의 커플링 현상을 방지하기 위해서 가장자리가 데이터선(171)으로부터 일정거리 떨어져 형성되어 있다. 도 1에서는 유지 전극(133a, 133b)으로부터도 일정거리 떨어져 형성되어 있으나, 유지 전극(133a, 133b)과 중첩하여 형성(도시하지 않음)할 수 있다. The pixel electrode 190 is formed on the passivation layer 180 through a contact hole 183 and is connected to the drain electrode 175 and has a band shape that is bent along the shape of the pixel area. In this case, the edge of the pixel electrode 190 is formed to be separated from the data line 171 by a predetermined distance in order to prevent a coupling phenomenon with the data line 171. In FIG. 1, the electrodes are formed at a predetermined distance from the sustain electrodes 133a and 133b, but they may overlap (not shown) the sustain electrodes 133a and 133b.

또한, 보호막(180) 위에는 접촉구(182)를 통해 데이터선(171)의 한쪽 끝부분(179)과 연결되어 있는 접촉 보조 부재(82)가 형성되어 있다. 게이트선(121)의 끝부분도 데이터선의 끝부분(179)과 같이 구동 회로와 연결하기 위한 구조를 가지는 경우에는 보호막(180)의 상부에 게이트용 접촉 보조 부재가 형성된다. In addition, a contact auxiliary member 82 connected to one end 179 of the data line 171 through the contact hole 182 is formed on the passivation layer 180. When the end portion of the gate line 121 also has a structure for connecting with the driving circuit like the end portion 179 of the data line, a gate contact auxiliary member is formed on the passivation layer 180.

그러나 게이트 구동 회로는 기판(110) 위에 박막 트랜지스터와 함께 형성될 수 있으며, 이때는 게이트선(121)과 박막 트랜지스터가 직접 연결되기 때문에 접촉 보조 부재 등이 필요하지 않는다. 접촉 보조 부재는 외부 회로 장치와의 접착성을 보완하고 끝부분을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. However, the gate driving circuit may be formed together with the thin film transistor on the substrate 110. In this case, since the gate line 121 and the thin film transistor are directly connected, a contact auxiliary member is not required. The contact assistant member is not essential to serve to complement the adhesion with the external circuit device and to protect the ends, and their application is optional.

마지막으로 화소 전극(190), 접촉 보조 부재(82), 유지 전극 연결 다리(84) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다. 배향막(11)은 액정 분자들의 수평 방향을 결정하기 위한 러빙 처리가 되어 있다.Finally, an alignment layer 11 is formed on the pixel electrode 190, the contact auxiliary member 82, the sustain electrode connection leg 84, and the passivation layer 180. The alignment layer 11 is subjected to a rubbing process for determining the horizontal direction of the liquid crystal molecules.

이제, 도 2, 도 3 및 도 4를 참조하여 공통 전극 표시판에 대해서 설명한다. Next, the common electrode display panel will be described with reference to FIGS. 2, 3, and 4.

유리 등의 투명한 절연 물질로 이루어진 상부 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청색의 색필터(230R, 230G, 230B)가 형성되어 있고, 색필터(230R, 230G, 230B) 위에는 유기 물질로 이루어진 오버코트막(250)이 형성되어 있다. 오버코트막(250)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있으며 도메인 분할 수단(271)을 가지는 공통 전극(270)이 형성되어 있다. 도메인 분할 수단(271)은 절개부 또는 돌기(도시하지 않음)로 형성할 수 있다. A black matrix 220 and red, green, and blue color filters 230R, 230G, and 230B are formed on the lower surface of the upper substrate 210 made of a transparent insulating material such as glass, and the color filter. An overcoat film 250 made of an organic material is formed on the 230R, 230G, and 230B. On the overcoat layer 250, a common electrode 270 made of a transparent conductive material such as ITO or IZO and having domain dividing means 271 is formed. The domain dividing means 271 can be formed with cutouts or protrusions (not shown).

여기서 블랙 매트릭스(220)는 데이터선(171)의 굽은 부분에 대응하는 선형 부분과 데이터선(171)의 세로로 뻗은 부분 및 박막 트랜지스터 부분에 대응하는 부분을 포함한다. 색필터(230R, 230G, 230B)는 블랙 매트릭스(220)에 의하여 구획되는 화소 열을 따라 세로로 길게 형성되어 있고 화소의 모양을 따라 주기적으로 구부러져 있다. The black matrix 220 may include a linear portion corresponding to the curved portion of the data line 171, a vertically extending portion of the data line 171, and a portion corresponding to the thin film transistor portion. The color filters 230R, 230G, and 230B are vertically elongated along the pixel columns partitioned by the black matrix 220 and are periodically bent along the shape of the pixels.

공통 전극(270)의 도메인 분할 수단(271) 역시 구부러져 있어서 굽은 화소 영역을 좌우로 양분하는 모양으로 형성되어 있다. 그리고 공통 전극(270) 위에는 배향막(21)이 형성되어 있다. 배향막(21)은 하부 표시판이 배향막(21)과 함께 액정을 수직으로 배향한다. The domain dividing means 271 of the common electrode 270 is also bent so as to divide the curved pixel region from side to side. The alignment layer 21 is formed on the common electrode 270. The alignment layer 21 vertically aligns the liquid crystal with the alignment layer 21.

이상과 같은 구조의 박막 트랜지스터 표시판과 색필터 표시판을 결합하고 그 사이에 액정을 주입하여 액정층(3)을 형성하면 본 발명의 제1 실시예에 따른 액정 표시 장치가 이루어진다(도 3 및 도 4 참조). 이때 화소 전극(190)이 색필터(230R, 230G, 230B)와 정확하게 중첩되도록 정렬한다. When the liquid crystal layer 3 is formed by combining the thin film transistor array panel and the color filter panel having the above structure and injecting liquid crystal therebetween, the liquid crystal display according to the first embodiment of the present invention is formed (FIGS. 3 and 4). Reference). At this time, the pixel electrode 190 is aligned to exactly overlap the color filters 230R, 230G, and 230B.

액정층(3)에 포함되어 있는 액정 분자는 화소 전극(190)과 공통 전극(270) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 표시판(100, 200)에 대해서 수직을 이루도록 배향되어 있다. The liquid crystal molecules included in the liquid crystal layer 3 are aligned such that their directors are perpendicular to the display panels 100 and 200 without an electric field applied between the pixel electrode 190 and the common electrode 270.

이렇게 하면, 화소 영역은 도메인 분할 수단(271)에 의하여 복수의 도메인으로 분할된다. 이 때, 화소 영역은 도메인 분할 수단(271)에 의하여 좌우로 양분되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4개의 도메인으로 분할된다.In this way, the pixel region is divided into a plurality of domains by the domain dividing means 271. At this time, the pixel region is divided into left and right sides by the domain dividing means 271, but is divided into four domains in which the alignment directions of the liquid crystals are different from each other up and down around the bent portion of the pixel.

액정 표시 장치는 이러한 기본 패널 양측에 편광판(도시하지 않음), 백라이트(도시하지 않음) 등의 요소들을 배치하여 이루어진다. 이 때 편광판은 기본 패널 양측에 각각 하나씩 배치되며 그 투과축은 게이트선(121)에 대하여 나란하거나 수직을 이루도록 배치한다.The liquid crystal display is formed by disposing elements such as a polarizing plate (not shown) and a backlight (not shown) on both sides of the basic panel. In this case, one polarizer is disposed on each side of the base panel, and the transmission axis thereof is arranged to be parallel to or perpendicular to the gate line 121.

이상과 같은 구조로 액정 표시 장치를 형성하면 액정에 전계가 인가되었을 때 각 도메인 내의 액정이 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 그런데 이 방향은 데이터선(171)에 대하여 수직을 이루는 방향이므로 데이터선(171)을 사이에 두고 인접하는 두 화소 전극(190) 사이에서 형성되는 측방향 전기장에 의하여 액정이 기울어지는 방향과 일치하는 것으로서 측방향 전계가 각 도메인의 액정 배향을 도와주게 된다. When the liquid crystal display device is formed as described above, when an electric field is applied to the liquid crystal, the liquid crystal in each domain is inclined in a direction perpendicular to the long side of the domain. However, since this direction is perpendicular to the data line 171, the direction coincides with the direction in which the liquid crystal is inclined by a lateral electric field formed between two adjacent pixel electrodes 190 with the data line 171 therebetween. As a result, the lateral electric field assists the liquid crystal alignment of each domain.

이상 설명한 바와 같이, 반도체층의 폭을 데이터선 폭보다 넓게 형성하여 데이터선 주위에서 발생하는 빛샘을 완벽하게 차단할 수 있다. 따라서 종래와 달리 화소 전극의 가장자리까지 블랙 매트릭스를 형성하지 않아도 되므로 블랙 매트릭스의 폭을 최소화할 수 있으므로 화소의 개구율이 향상되어 고휘도의 액정 표시 장치를 제공할 수 있다. As described above, the width of the semiconductor layer is wider than the width of the data line to completely block light leakage generated around the data line. Accordingly, unlike the related art, since the black matrix does not need to be formed to the edge of the pixel electrode, the width of the black matrix can be minimized, so that the aperture ratio of the pixel can be improved to provide a high luminance liquid crystal display device.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상과 같이, 반도체층의 폭을 데이터선 폭보다 넓게 형성하면 데이터선 주위의 빛샘을 완벽하게 차단할 수 있다. 또한, 데이터선과 나란한 유지 전극을 형성하면 반도체층과 데이터선 사이의 기생 용량에 의한 물흐름 현상이 발생하지 않아 고품질의 박막 트랜지스터 표시판을 제공할 수 있다. As described above, when the width of the semiconductor layer is formed wider than the width of the data line, light leakage around the data line can be completely blocked. In addition, the formation of the storage electrode parallel to the data line does not cause water flow due to parasitic capacitance between the semiconductor layer and the data line, thereby providing a high quality thin film transistor array panel.

도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 1 is a layout view of a thin film transistor array panel according to a first exemplary embodiment of the present invention.

도 2는 본 발명의 제1 실시예에 따른 공통 전극 표시판의 배치도이고,2 is a layout view of a common electrode display panel according to a first exemplary embodiment of the present invention.

도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 3 is a layout view of a liquid crystal display according to a first exemplary embodiment of the present invention;

도 4는 도 3의 IV-IV’-IV"선을 절단한 단면도이고,4 is a cross-sectional view taken along the line IV-IV′-IV ″ of FIG. 3,

도 5는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 배치도이다. 5 is a layout view of a thin film transistor array panel according to a second exemplary embodiment of the present invention.

*도면의 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

110, 210 : 절연기판 121 : 게이트선110, 210: insulated substrate 121: gate line

140 : 게이트 절연막 151 : 반도체층140: gate insulating film 151: semiconductor layer

161, 165 : 저항성 접촉층161, 165: ohmic contact layer

171, 173 : 데이터선 175 : 드레인 전극171, 173: data line 175: drain electrode

190 : 화소 전극 220 : 블랙 매트릭스190 pixel electrode 220 black matrix

230R, 230G, 230B : 적, 녹, 청색 색필터 230R, 230G, 230B: Red, Green, Blue Color Filter

270 : 공통 전극270 common electrode

Claims (8)

절연 기판,Insulation board, 상기 절연 기판 위에 형성되며 게이트 전극을 가지는 게이트선,A gate line formed on the insulating substrate and having a gate electrode, 상기 게이트선과 나란한 유지 전극선과 상기 유지 전극선의 가지 형태로 뻗어 있는 유지 전극,A storage electrode extending in the form of a branch of the storage electrode line parallel to the gate line and the storage electrode line; 상기 게이트선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate line, 상기 게이트 절연막 위에 형성되어 있는 반도체층,A semiconductor layer formed on the gate insulating film, 상기 반도체층과 적어도 일부분이 중첩하는 소스 전극,A source electrode overlapping at least a portion of the semiconductor layer; 상기 소스 전극과 연결되며 상기 게이트선과 교차하는 부분 및 굽은 부분을 가지는 데이터선,A data line connected to the source electrode and having a portion and a bent portion crossing the gate line, 상기 게이트 전극을 중심으로 상기 소스 전극과 대향하며 상기 반도체층과 적어도 일부분이 중첩하는 드레인 전극,A drain electrode facing the source electrode with respect to the gate electrode and at least partially overlapping the semiconductor layer; 상기 반도체층을 덮는 보호막,A protective film covering the semiconductor layer, 상기 보호막 위에 형성되며 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하고,A pixel electrode formed on the passivation layer and electrically connected to the drain electrode; 상기 반도체층의 폭은 상기 데이터선 폭보다 넓게 형성되어 있는 박막 트랜지스터 표시판.And a width of the semiconductor layer is wider than that of the data line. 제1항에서,In claim 1, 상기 데이터선 및 드레인 전극과 상기 반도체층 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 박막 트랜지스터 표시판.And a resistive contact layer formed between the data line and the drain electrode and the semiconductor layer. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 반도체층의 가장자리는 상기 유지 전극과 중첩하는 박막 트랜지스터 표시판.An edge of the semiconductor layer overlaps the sustain electrode. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 유지 전극은 상기 화소 영역 내에 형성되고, 상기 데이터선의 굽은 부분과 나란하게 형성되어 있는 박막 트랜지스터 표시판.The sustain electrode is formed in the pixel area, and is formed to be parallel to the curved portion of the data line. 제4항에서,In claim 4, 상기 데이터선의 굽은 부분은 상기 게이트선에 대해서 45도를 이루는 부분과 상기 게이트선에 대해서 -45도를 이루는 부분으로 이루어지는 박막 트랜지스터 표시판.The curved portion of the data line includes a portion that forms a 45 degree angle with respect to the gate line and a portion that forms a −45 degree portion with respect to the gate line. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 보호막은 무기 물질로 형성되어 있는 박막 트랜지스터 표시판.The passivation layer is formed of an inorganic material. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 화소 전극은 상기 데이터선을 따라 굽은 부분을 가지는 박막 트랜지스터 표시판.The pixel electrode has a portion bent along the data line. 제7항에서,In claim 7, 상기 화소 전극의 가장 자리는 상기 유지 전극과 중첩하는 박막 트랜지스터 표시판.An edge of the pixel electrode overlaps the sustain electrode.
KR1020030055417A 2003-08-11 2003-08-11 Thin film transistor array panel KR20050017033A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030055417A KR20050017033A (en) 2003-08-11 2003-08-11 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030055417A KR20050017033A (en) 2003-08-11 2003-08-11 Thin film transistor array panel

Publications (1)

Publication Number Publication Date
KR20050017033A true KR20050017033A (en) 2005-02-21

Family

ID=37226824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030055417A KR20050017033A (en) 2003-08-11 2003-08-11 Thin film transistor array panel

Country Status (1)

Country Link
KR (1) KR20050017033A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656487B2 (en) 2005-07-01 2010-02-02 Samsung Electronics Co., Ltd. Liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656487B2 (en) 2005-07-01 2010-02-02 Samsung Electronics Co., Ltd. Liquid crystal display
US7847901B2 (en) 2005-07-01 2010-12-07 Samsung Electronics Co., Ltd. Liquid crystal display

Similar Documents

Publication Publication Date Title
KR101112537B1 (en) Liquid crystal display having multi domain and panel for the same
KR20050001707A (en) Thin film transistor array panel and liquid crystal display including the panel
KR20050014414A (en) Multi-domain liquid crystal display including the same
KR100569718B1 (en) Multi-domain liquid crystal display
KR20050077571A (en) Multi-domain liquid crystal display
KR100920348B1 (en) liquid crystal display
KR100517345B1 (en) Liquid Crystal Display
KR101061842B1 (en) Multi-domain liquid crystal display device and thin film transistor display panel thereof
KR20050063016A (en) Multi-domain thin film transistor array panel and liquid crystal display including the same
KR101061848B1 (en) Thin film transistor panel and multi-domain liquid crystal display including the same
KR20060018401A (en) Multi-domain liquid crystal display
KR100630878B1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same
KR100980018B1 (en) Liquid crystal display having multi domain and panel for the same
KR20050017033A (en) Thin film transistor array panel
KR100668137B1 (en) Fringe field switching mode lcd
KR100816331B1 (en) Vertically aligned mode liquid crystal display
KR101071253B1 (en) Multi-domain liquid crystal display and thin film transistor panel thereof
KR100984348B1 (en) Multi-domain liquid crystal display and a thin film transistor panel of the same
KR101054337B1 (en) Thin Film Transistor Display Panels for Display Devices
KR20050112630A (en) Multi-domain liquid crystal display
KR100992121B1 (en) Thin film transistor array panel and liquid crystal display including the panel
KR100646782B1 (en) A panel for an enhanced vertically alignment mode liquid crystal display and a manufacturing method of the same
KR20050010138A (en) Thin film transistor panel and multi-domain liquid crystal display including the same
KR20110070476A (en) Liquid crystal display
KR20060003186A (en) Panel and liquid crystal display including the panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application