KR20050012738A - Methods and apparatus for monitoring deposition quality during conformable contact mask plating operations - Google Patents
Methods and apparatus for monitoring deposition quality during conformable contact mask plating operationsInfo
- Publication number
- KR20050012738A KR20050012738A KR10-2004-7017799A KR20047017799A KR20050012738A KR 20050012738 A KR20050012738 A KR 20050012738A KR 20047017799 A KR20047017799 A KR 20047017799A KR 20050012738 A KR20050012738 A KR 20050012738A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- mask
- substrate
- deposition
- layers
- Prior art date
Links
- 230000008021 deposition Effects 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title claims abstract description 94
- 238000012544 monitoring process Methods 0.000 title claims abstract description 8
- 238000007747 plating Methods 0.000 title claims description 130
- 230000008569 process Effects 0.000 claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 238000000151 deposition Methods 0.000 claims description 106
- 239000000463 material Substances 0.000 claims description 106
- 239000000758 substrate Substances 0.000 claims description 101
- 230000015572 biosynthetic process Effects 0.000 claims description 37
- 230000000873 masking effect Effects 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 16
- 238000009713 electroplating Methods 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000011179 visual inspection Methods 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims description 2
- 238000012986 modification Methods 0.000 abstract description 4
- 230000004048 modification Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 88
- 239000002184 metal Substances 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000000243 solution Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000009471 action Effects 0.000 description 9
- 238000004070 electrodeposition Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- 230000010287 polarization Effects 0.000 description 6
- 239000003792 electrolyte Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000008364 bulk solution Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 229910017888 Cu—P Inorganic materials 0.000 description 2
- 238000013019 agitation Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- 238000001015 X-ray lithography Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PEVJCYPAFCUXEZ-UHFFFAOYSA-J dicopper;phosphonato phosphate Chemical compound [Cu+2].[Cu+2].[O-]P([O-])(=O)OP([O-])([O-])=O PEVJCYPAFCUXEZ-UHFFFAOYSA-J 0.000 description 1
- ZOMNIUBKTOKEHS-UHFFFAOYSA-L dimercury dichloride Chemical class Cl[Hg][Hg]Cl ZOMNIUBKTOKEHS-UHFFFAOYSA-L 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000006181 electrochemical material Substances 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 238000010100 freeform fabrication Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005342 ion exchange Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B33—ADDITIVE MANUFACTURING TECHNOLOGY
- B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
- B33Y10/00—Processes of additive manufacturing
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/003—3D structures, e.g. superposed patterned layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
모니터링되는 파라미터를 이용하여 행해진 증착의 품질 결정에 도움을 주는, 선택적 증착동안 적어도 하나의 전기적 파라미터(예를 들어, 전압)의 모니터링을 제공하는 전기화학 제조(예를 들어, EFAB) 프로세스 및 장치를 개시한다. 모니터링된 파라미터가 증착에 문제가 발생했음을 가리키면, 다양한 수정 동작을 행하여 구조를 성공적으로 형성 완료할 수 있다.Electrochemical fabrication (e.g., EFAB) processes and apparatus providing monitoring of at least one electrical parameter (e.g., voltage) during selective deposition, which aids in determining the quality of the deposition made using the monitored parameters. To start. If the monitored parameters indicate a problem with deposition, various modifications can be made to successfully complete the structure.
Description
<관련 출원><Related application>
본 발명은 2002년 5월 7일자로 제출한 미국 특허 가출원번호 제60/379,132호의 우선권을 주장하며, 그 내용은 본 명세서에 참고로 포함된다.This invention claims the priority of US Patent Provisional Application No. 60 / 379,132, filed May 7, 2002, the contents of which are incorporated herein by reference.
<정부 지원><Government Support>
본 발명의 일부 양태의 일부 실시예는, 미국 국방부 고등 연구 계획국(DARPA)에 의해 수여된 승인 번호 제DABT63-97-C-051호의 정부 지원에 의해 작성되었다. 이 정부는 소정의 권리를 가질 수 있다.Some embodiments of some aspects of the invention have been prepared by government support of Grant No. DABT63-97-C-051 awarded by the US Department of Defense Advanced Research Projects Agency (DARPA). This government may have certain rights.
복수의 부착층으로부터 3차원 구조(부분, 컴포넌트, 디바이스 등)를 형성하는 기술은 Adam L. Cohen에 의해 발명되었으며 전기화학 제조로서 알려져 있다. 이것은 현재 미국 캘리포니아주에 소재하는 MEMGenCorporation of Burbank의 EFABTM이라는 명칭의 제품으로 구입가능하다. 이 기술은 2000년 2월 22일자로 특허 허여된 미국 특허번호 제6,027,630호에 개시되어 있다. 이 전기화학 증착 기술에 의해, 기판 상에 도금이 행해질 그 기판으로부터 독립적인 지지부 상에 패터닝된 컨포머블 물질을 포함하는 마스크의 이용과 관련되는 고유한 마스킹 기술을 이용하여 물질의 선택적 증착이 가능해진다. 마스크를 이용하여 전기증착을 수행하고자 할 때, 마스크의 컨포머블 부분은 도금 용액이 존재하는 동안 기판과 접촉되어 그 마스크의 컨포머블 부분과 기판과의 컨택트가 선택된 위치에서의 증착을 방해하게 된다. 편의상, 이러한 마스크는 일반적으로 컨포머블(conformable) 컨택트 마스크라 칭하고, 마스킹 기술은 일반적으로 컨포머블 컨택트 마스크 도금 프로세스라 칭한다. 보다 상세하게, MEMGenCorporation of Burbank의 용어에 따르면, 이러한 마스크는 INSTANT MASKSTM으로 알려져 있으며 그 프로세스는 INSTANT MASKINGTM또는 INSTANT MASKTM도금으로 알려져 있다. 컨포머블 컨택트 마스크 도금을 이용하는 선택적 증착을 이용하여 단일 물질층을 형성하거나 다중층 구조를 형성할 수 있다. '630 특허 공보의 교시는 모두 본 명세서에 참고로 포함되어 있다. 상기한 특허의출원, 컨포머블 컨택트 마스크 도금(즉, INSTANT MASKING)에 관한 다양한 문헌, 및 전기화학 제조가 아래와 같이 공개되어 있다.The technique of forming three-dimensional structures (parts, components, devices, etc.) from a plurality of adhesion layers has been invented by Adam L. Cohen and is known as electrochemical manufacture. This is currently based in MEMGen, California Available under the name EFAB ™ from the Corporation of Burbank. This technology is disclosed in US Pat. No. 6,027,630, issued February 22, 2000. This electrochemical deposition technique enables selective deposition of materials using a unique masking technique that involves the use of a mask comprising a conformable material patterned on a support independent from the substrate to be plated on the substrate. Become. When attempting to perform electrodeposition using a mask, the conformable portion of the mask is in contact with the substrate while the plating solution is present such that contact between the conformable portion of the mask and the substrate prevents deposition at a selected location. do. For convenience, such masks are generally referred to as conformable contact masks, and masking techniques are generally referred to as conformable contact mask plating processes. In more detail, MEMGen According to the term of the Corporation of Burbank, this mask is known as INSTANT MASKS ™ and the process is known as INSTANT MASKING ™ or INSTANT MASK ™ plating. Selective deposition using conformable contact mask plating may be used to form a single layer of material or to form a multilayer structure. The teachings of the '630 patent publication are all incorporated herein by reference. The above-mentioned patent application, various documents relating to conformable contact mask plating (ie, INSTANT MASKING), and electrochemical manufacture are disclosed as follows.
1. A. Cohen, G. Zhang, F. Tseng, F. Mansfeld, U. Frodis and P. Will, "EFAB: Batch production of functional, fully-dense metal parts with micro-scale features", Proc. 9th Solid Freeform Fabrication, The University of Texas at Austin, P161, Aug. 1998.1. A. Cohen, G. Zhang, F. Tseng, F. Mansfeld, U. Frodis and P. Will, "EFAB: Batch production of functional, fully-dense metal parts with micro-scale features", Proc. 9th Solid Freeform Fabrication, The University of Texas at Austin, P161, Aug. 1998.
2. A. Cohen, G. Zhang, F. Tseng, F. Mansfeld, U. Frodis and P. Will, "EFAB: Rapid, Low-Cost Desktop Micromachining of High Aspect Ratio True 3-D MEMS", Proc. 12th IEEE Micro Electro Mechanical Systems Workshop, IEEE, p244, Jan 1999.2. A. Cohen, G. Zhang, F. Tseng, F. Mansfeld, U. Frodis and P. Will, "EFAB: Rapid, Low-Cost Desktop Micromachining of High Aspect Ratio True 3-D MEMS", Proc. 12th IEEE Micro Electro Mechanical Systems Workshop, IEEE, p244, Jan 1999.
3. A. Cohen, "3-D Micromachining by Electrochemical Fabrication", Micromachine Devices, March 1999.3. A. Cohen, "3-D Micromachining by Electrochemical Fabrication", Micromachine Devices, March 1999.
4. G. Zhang, A. Cohen, U. Frodis, F. Tseng, F. Mansfel, and P. Will, "EFAB: Rapid Destop Manufacturing of True 3-D Microstructures", Proc. 2nd International Conference on Integrated MicroNanotechnology for Space Applications, The Aerospace Co., Apr. 1999.4. G. Zhang, A. Cohen, U. Frodis, F. Tseng, F. Mansfel, and P. Will, "EFAB: Rapid Destop Manufacturing of True 3-D Microstructures", Proc. 2nd International Conference on Integrated MicroNanotechnology for Space Applications, The Aerospace Co., Apr. 1999.
5. F. Tseng, U. Frodis, G. Zhang, A. Cohen, F. Mansfeld, and P. Will, "EFAB: High Aspect Ratio, Arbitrary 3-D Metal Microstructures using a Low-Cost Automated Batch Process", 3rd international Workshop on High Aspect Ratio Microstructure Technology (HARMST'99), June 1999.5.F. Tseng, U. Frodis, G. Zhang, A. Cohen, F. Mansfeld, and P. Will, "EFAB: High Aspect Ratio, Arbitrary 3-D Metal Microstructures using a Low-Cost Automated Batch Process", 3rd international Workshop on High Aspect Ratio Microstructure Technology (HARMST'99), June 1999.
6. A. Cohen, U. Frodis, F. Tseng, G. Zhang, F. Mansfeld, and P. Will, "EFAB: Low-Cost, Automated Electrochemical Batch Fabrication of Arbitrary 3-D Microstructure", Micromachining and Microfabrication Process Technology, SPIE 1999 Symposium on Micromachining and Microfabrication, September 1999.6. A. Cohen, U. Frodis, F. Tseng, G. Zhang, F. Mansfeld, and P. Will, "EFAB: Low-Cost, Automated Electrochemical Batch Fabrication of Arbitrary 3-D Microstructure", Micromachining and Microfabrication Process Technology, SPIE 1999 Symposium on Micromachining and Microfabrication, September 1999.
7. F. Tseng, G. Zhang, U. Frodis, A. Cohen, F. Mansfeld, and P. Will, "EFAB: High Aspect Ratio, Arbitrary 3-D metal Microstructures using a Low-Cost Automated Batch Process", MEMS Symposium, ASME 1999 International Mechanical Engineering Congress and Exposition, November, 1999.7.F. Tseng, G. Zhang, U. Frodis, A. Cohen, F. Mansfeld, and P. Will, "EFAB: High Aspect Ratio, Arbitrary 3-D metal Microstructures using a Low-Cost Automated Batch Process", MEMS Symposium, ASME 1999 International Mechanical Engineering Congress and Exposition, November, 1999.
8. A.Cohen, "Electrochemical Fabrication (EFABTM)", Chapter 19 of the MEMS Handbook, edited by Mohamed Gad-EI-Hak, CRC Press, 2002.8. A. Cohen, "Electrochemical Fabrication (EFABTM)", Chapter 19 of the MEMS Handbook, edited by Mohamed Gad-EI-Hak, CRC Press, 2002.
9. "Microfabrication - Rapid Prototyping's Killer Application", pages 1 - 5 of the Rapid Prototyping Report, CAD/CAM Publishing, Inc., June 1999.9. "Microfabrication-Rapid Prototyping's Killer Application", pages 1-5 of the Rapid Prototyping Report, CAD / CAM Publishing, Inc., June 1999.
이러한 9개의 문헌들은 그 내용이 모두 본 명세서에 참고로 포함된다.These nine documents are all incorporated herein by reference.
상기한 특허 및 문헌에서와 같이 다수의 상이한 방식으로 전기화학 증착 프로세스를 수행할 수 있다. 일 예로, 이 프로세스는 형성될 구조의 각 층의 형성동안 아래와 같은 3개의 개별적인 동작 수행을 포함한다.Electrochemical deposition processes can be carried out in a number of different ways, as in the patents and documents mentioned above. In one example, this process involves performing three separate operations as follows during the formation of each layer of the structure to be formed.
1. 기판의 하나 이상의 필요로 하는 영역 상에 전기증착에 의해 적어도 하나의 물질을 선택적으로 증착한다.1. Selectively deposit at least one material by electrodeposition onto one or more required areas of the substrate.
2. 이후, 전기증착에 의해 적어도 하나의 추가 물질을 블랭킷(blanket) 증착하여 추가 증착물이 전에 선택적으로 증착된 영역과, 전에 가해진 어떠한 선택적증착도 받지 못한 기판의 영역을 커버한다.2. The blanket deposition of the at least one additional material is then carried out by electrodeposition to cover the areas where the additional deposits were previously deposited and the areas of the substrate that were not subjected to any selective deposition previously applied.
3. 마지막으로, 제1 및 제2 동작동안 증착된 물질을 평탄화하여 적어도 하나의 물질을 함유하는 적어도 하나의 영역과, 적어도 하나의 추가 물질을 함유하는 적어도 하나의 영역을 구비하는, 원하는 두께를 갖는 제1 층의 평활화된 표면을 생성한다.3. Finally, planarize the material deposited during the first and second operations to have a desired thickness, including at least one region containing at least one material and at least one region containing at least one additional material. To create a smoothed surface of the first layer.
제1층의 형성 후, 하나 이상의 추가 층을, 선행하는 층의 평활화된 표면에 부착하며 그 선행하는 층에 바로 인접하여 형성할 수 있다. 이러한 추가 층은, 제1 내지 제3 동작을 1번 이상 반복함으로써 형성될 수 있으며 이때 각 후속 층의 형성에서는 이전에 형성된 층과 초기 기판을 점점 두꺼워지는 새로운 기판으로서 취급한다.After formation of the first layer, one or more additional layers may be attached to the smoothed surface of the preceding layer and formed immediately adjacent to the preceding layer. This additional layer can be formed by repeating the first to third operations one or more times, in which the formation of each subsequent layer treats the previously formed layer and the initial substrate as new and thicker substrates.
일단 모든 층의 형성이 완료되면, 증착된 물질들의 적어도 하나의 물질의 적어도 일부는 일반적으로 에칭 프로세스에 의해 제거되어, 형성될 예정이었던 3차원 구조를 노출하거나 발생한다.Once all of the layers have been formed, at least a portion of at least one of the deposited materials is generally removed by an etching process to expose or generate the three-dimensional structure that was to be formed.
제1 동작과 관련된 선택적 전기증착을 수행하는 바람직한 실시예는 컨포머블 마스크 도금에 의한 것이다. 이러한 종류의 도금에 있어서, 하나 이상의 컨포머블 컨택트(CC) 마스크가 먼저 형성된다. CC 마스크는 패터닝된 컨포머블 절연 물질이 부착되거나 형성되어 있는 지지부를 포함한다. 각 마스크를 위한 컨포머블 물질은 도금될 물질의 특정 단면에 따라 형상을 갖게 된다. 도금될 고유한 단면 패턴의 각각에 대하여 적어도 하나의 CC 마스크가 필요하다.A preferred embodiment of performing selective electrodeposition associated with the first operation is by conformable mask plating. In this type of plating, one or more conformable contact (CC) masks are first formed. The CC mask includes a support to which the patterned conformable insulating material is attached or formed. The conformable material for each mask is shaped according to the specific cross section of the material to be plated. At least one CC mask is required for each of the unique cross-sectional patterns to be plated.
CC 마스크용 지지부는, 전형적으로 도금될 물질이 용해되며 선택적으로 전기도금되는 금속으로 형성되는 플레이트형 구조이다. 이러한 전형적인 방식에 있어서, 그 지지부는 전기도금 프로세스에서 애노드로서 기능한다. 다른 방식에서, 그 지지부는, 말단의 애노드로부터 증착 표면으로 진행되는 전기도금 동작 동안 증착 물질이 전달되는 관통형(perforated) 물질일 수 있으며 또는 다공성일 수 있다. 어느 쪽 방식에서든, CC 마스크는 공통 지지부를 공유할 수 있으며, 즉, 물질의 다중층을 도금하기 위한 컨포머블 절연 물질의 패턴이 단일 지지부의 상이한 영역들에 위치할 수 있다. 단일 지지부가 다중 도금 패턴을 포함하면, 전체 구조는 CC 마스크라 칭하는 한편 개별적 도금 마스크는 서브마스크라 칭할 수 있다. 본 발명에서, 이러한 구별은 특정한 경우와 관련될 때에만 행할 것이다.The support for the CC mask is typically a plate-like structure formed of a metal in which the material to be plated is dissolved and optionally electroplated. In this typical manner, the support functions as an anode in the electroplating process. Alternatively, the support may be a perforated material to which the deposition material is delivered during the electroplating operation that proceeds from the terminal anode to the deposition surface or may be porous. In either way, the CC mask may share a common support, ie, a pattern of conformable insulating material for plating multiple layers of material may be located in different regions of a single support. If a single support comprises multiple plating patterns, the entire structure may be referred to as a CC mask while the individual plating masks may be referred to as a submask. In the present invention, this distinction will only be made when relevant to the particular case.
제1 동작의 선택적 증착을 수행하기 위한 준비시에, CC 마스크의 컨포머블 부분은, 증착이 발생하는 기판 (또는, 전에 형성된 층 상 또는 전에 증착된 층의 일부 상)의 선택된 부분과 위치 정합되고 가압된다. CC 마스크와 기판과의 가압은, CC 마스크의 컨포머블 부분에서의 모든 개구부가 도금 용액을 함유하는 방식으로 발생한다. 적절한 전위 및/또는 전류가 공급될 때, 기판과 접촉하는 CC 마스크의 컨포머블 물질은 전기도금에 대한 배리어로서 기능하는 한편 전기도금 용액으로 채워져 있는 CC 마스크의 개구부는 애노드(예를 들어, CC 마스크 지지부)로부터 (도금 동작동안 캐소드로서 기능하는) 기판의 비접촉 부분으로 물질을 전달하는 경로로서 기능한다.In preparation for performing the selective deposition of the first operation, the conformable portion of the CC mask is aligned with the selected portion of the substrate (or on a previously formed layer or on a portion of the previously deposited layer) on which the deposition takes place. And pressurized. Pressurization of the CC mask with the substrate occurs in such a way that all openings in the conformable portion of the CC mask contain the plating solution. When the proper potential and / or current is supplied, the conformable material of the CC mask in contact with the substrate serves as a barrier to electroplating while the opening of the CC mask filled with the electroplating solution may be an anode (eg, CC It acts as a path for transferring material from the mask support to the non-contact portion of the substrate (functioning as a cathode during the plating operation).
CC 마스크 및 CC 마스크 도금 영역의 일예가 도 1a 내지 1c에 도시되어 있다. 도 1a는 애노드(12) 상에 패터닝된 컨포머블 또는 변형가능(예를 들어, 엘라스토머) 절연체(10)로 구성되는 CC 마스크(8)의 측면을 도시한다. 애노드는, 2개의 기능을 갖는다. 또한, 도 1a는 마스크(8)로부터 분리된 기판(6)을 도시한다. 첫번째 기능은, 패턴이 위상 기하학적으로 (예를 들어, 분리된 절연 물질의 아일랜드(island)와 관련하여) 복잡하기 때문에, 패터닝된 절연체(10)가 무결성(integrity) 및 배향(alignment)을 유지하게 하는 지지 물질로서의 역할이다. 다른 기능은 전기도금 동작을 위한 애노드로서의 역할이다. CC 마스크 도금은, 도 1b에 도시한 바와 같이 간단히 절연체를 기판에 대하여 누르고 그 절연체에서 물질을 애퍼처(26a, 26b)를 통해 전기도금함으로써 물질(22)을 기판(6)상으로 선택적으로 증착한다. 증착 후에, CC 마스크는 기판으로부터 분리되고, 바람직하게는 도 1c에 도시한 바와 같이 기판(6)으로부터 손상없이 분리된다. CC 마스크 도금 프로세스는, 스루 마스크 도금 프로세스에서는 기판으로부터의 마스킹 물질의 분리가 손상을 야기하며 발생한다는 점에서 스루 마스크(through-mask) 도금 프로세스와 구별된다. 스루 마스크 도금에 의하면, CC 마스크 도금은 물질을 전체 층에 걸쳐 선택적으로 그리고 동시에 증착한다. 도금된 영역은 하나 이상의 분리된 도금 영역으로 구성될 수 있으며, 이러한 분리된 도금 영역은, 동시에 형성되는 다중 구조에 속하거나 형성되고 있는 단일 구조에 속할 수 있다. CC 마스크 도금에서는 개별적인 마스크가 제거 프로세스에서 의도적으로 손상되지 않기 때문에, 다중 도금 동작에서 이용가능하다.Examples of CC masks and CC mask plating regions are shown in FIGS. 1A-1C. FIG. 1A shows the side of a CC mask 8 composed of a conformable or deformable (eg, elastomeric) insulator 10 patterned on the anode 12. The anode has two functions. 1A also shows the substrate 6 separated from the mask 8. The first function is to allow the patterned insulator 10 to maintain integrity and alignment because the pattern is complex in topological geometry (eg, with respect to islands of separated insulating material). It is a role as a support material. Another function is as an anode for the electroplating operation. CC mask plating selectively deposits material 22 onto substrate 6 by simply pressing the insulator against the substrate and electroplating the material through apertures 26a and 26b as shown in FIG. 1B. do. After deposition, the CC mask is separated from the substrate, preferably from the substrate 6 without damage, as shown in FIG. 1C. The CC mask plating process is distinguished from the through-mask plating process in that in the through mask plating process, separation of the masking material from the substrate occurs with damage. With through mask plating, CC mask plating deposits the material selectively and simultaneously over the entire layer. The plated region may consist of one or more separate plating regions, which may belong to multiple structures being formed simultaneously or to a single structure being formed. In CC mask plating, individual masks are available in multiple plating operations because they are not intentionally damaged in the removal process.
CC 마스크 및 CC 마스크 도금의 다른 예는 도 1d 내지 1f에 도시되어 있다. 도 1d는 패터닝된 컨포머블 물질(10') 및 지지부(20)를 포함하는 마스크(8')로부터분리된 애노드(12')를 도시한다. 또한, 도 1d는 마스크(8')로부터 분리된 기판(6)을 도시한다. 도 1e는 기판(6)과 접촉되는 마스크(8')를 도시한다. 도 1f는 애노드(12')로부터 기판(6)으로 전류를 전도함으로써 발생하는 증착물(22')을 도시한다. 도 1g는 마스크(8')로부터의 분리 후 기판(6) 상의 증착물(22')을 도시한다. 이 예에서, 적절한 전해질이 기판(6)과 애노드(12') 간에 위치하며, 용액와 애노드중 하나 또는 모두로부터 발생하는 이온 흐름은 물질이 증착되는 기판으로 마스크에서의 개구부를 통하여 전도된다. 이러한 종류의 마스크는 애노드없는(anodeless) INSTANT MASKTM(AIM) 또는 애노드없는 컨포머블 컨택트 (ACC) 마스크라 칭하여도 된다.Other examples of CC masks and CC mask plating are shown in FIGS. 1D-1F. FIG. 1D shows the anode 12 ′ separated from the mask 8 ′ comprising the patterned conformable material 10 ′ and the support 20. 1D also shows the substrate 6 separated from the mask 8 '. 1E shows a mask 8 ′ in contact with the substrate 6. FIG. 1F shows the deposit 22 ′ generated by conducting current from the anode 12 ′ to the substrate 6. 1G shows the deposit 22 ′ on the substrate 6 after separation from the mask 8 ′. In this example, a suitable electrolyte is located between the substrate 6 and the anode 12 ', and the ion flow from one or both of the solution and the anode is conducted through the opening in the mask to the substrate onto which the material is deposited. This kind of mask may be referred to as an anodeless INSTANT MASK ™ (AIM) or an anodeless conformable contact (ACC) mask.
스루 마스킹 도금과는 달리, CC 마스크 도금에 의해, CC 마스크가 도금이 발생할 기판의 제조와 완전히 분리(예를 들어, 형성되는 3차원(3D) 구조로부터 분리))되어 형성될 수 있다. CC 마스크는 다양한 방식으로 형성될 수 있으며, 예를 들어, 포토리소그래피 프로세스를 이용할 수 있다. 모든 마스크는 구조 제조 동안이 아닌 구조 제조 전에 동시에 생성될 수 있다. 이 분리에 의해, 간단하면서, 저렴하고, 자동화된, 독립식(self-contained)이며 내부적으로 클린(clean)하며, 3D 구조를 제조하기 위해 거의 모든 임의의 위치에 설치될 수 있는 데스크탑 팩토리가 가능해져, 임의의 필요로 하는 포토리소그래피와 같이 클린룸 프로세스가 서비스 뷰로(service bureau) 등에 의해 수행될 수 있게 한다.Unlike through masking plating, by CC mask plating, the CC mask can be formed by completely separating (eg, separating from the three-dimensional (3D) structure to be formed) with the manufacture of the substrate on which the plating will occur. The CC mask can be formed in a variety of ways, for example using a photolithography process. All masks may be created at the same time prior to fabrication of the structure and not during fabrication of the structure. This separation enables a desktop factory that is simple, inexpensive, automated, self-contained, internally clean, and can be installed in virtually any location to produce 3D structures. This allows clean room processes to be performed by a service bureau or the like, such as any desired photolithography.
상기한 전기화학 제조 프로세스의 일례가 도 2a 내지 2f에 도시되어 있다.이 도면은, 그 프로세스가 희생 물질인 제1 물질(2) 및 구조 물질인 제2 물질의 증착을 포함하는 것을 나타낸다. 이 예에서, CC 마스크(8)는, 패터닝된 컨포머블 물질(예를 들어, 엘라스토머 절연 물질; 10) 및 증착 물질(2)로 형성된 지지부(12)를 포함한다. CC 마스크의 컨포머블 부분은 컨포머블 물질(10)의 개구부(16) 내에 위치하는 도금액(14)을 갖는 기판(6)에 대하여 가압된다. 전류는, 전원(18)으로부터, (a) 지지부(12)를 통해 도금액(14)을 통과하게 되며 이것은 애노드로서 두배로 되고 (b) 기판(6)을 통해 도금액을 통과하게 되며 이것은 캐소드로서 두배로 된다. 도 2a는, 전류 전달에 의해 도금액내의 물질(2) 및 애노드(12)로부터의 물질이 선택적으로 캐소드(6)에 전달되어 도금될 수 있게 하는 것을 나타낸다. CC 마스크(8)를 이용하여 제1 도금 물질(2)을 기판(6) 상으로 전기도금한 후에, CC 마스크(8)는 도 2b에 도시한 바와 같이 제거된다. 도 2c는, 기판(6)의 나머지 부분 뿐만 아니라 전에 증착된 제1 증착 물질(2)에 대하여 블랭킷 증착된 (즉, 비(non) 선택적으로 증착된) 제2 증착 물질(4)을 나타낸다. 블랭킷 증착은, 적절한 도금액(도시하지 않음)을 이용하여 제2 물질로 구성된 애노드(도시하지 않음)로부터 캐소드/기판(6)으로의 전기도금에 의해 발생한다. 이후, 전체 2개 물질층은 도 2d에 도시한 바와 같이 평탄화되어 정밀한 두께 및 평판도를 얻게 된다. 모든 층에 대하여 이 프로세스를 반복한 후, 제2 물질(즉, 구조 물질)로 형성된 다중층 구조(20)는 도 2e에 도시한 바와 같이 제1 물질(2)에 매입(embedded)된다. 도 2f에 도시한 바와 같이 매입된 구조는 에칭되어 필요로 하는 디바이스, 즉, 구조(20)를 생성하게 된다.One example of such an electrochemical manufacturing process is shown in FIGS. 2A-2F. This figure shows that the process includes the deposition of a first material 2 as a sacrificial material and a second material as a structural material. In this example, the CC mask 8 comprises a support 12 formed of a patterned conformable material (eg an elastomeric insulating material) 10 and a deposition material 2. The conformable portion of the CC mask is pressed against the substrate 6 with the plating liquid 14 located in the opening 16 of the conformable material 10. The current passes from the power source 18 through (a) the plating liquid 14 through the support 12, which doubles as an anode and (b) passes through the substrate 6 through the substrate 6, which doubles as a cathode. It becomes 2A shows that current transfer allows material 2 from the plating liquid and material from anode 12 to be selectively transferred to cathode 6 and plated. After electroplating the first plating material 2 onto the substrate 6 using the CC mask 8, the CC mask 8 is removed as shown in FIG. 2B. FIG. 2C shows the second deposition material 4 blanket deposited (ie non-selectively deposited) relative to the remaining portion of the substrate 6 as well as the previously deposited first deposition material 2. Blanket deposition occurs by electroplating from an anode (not shown) composed of a second material to the cathode / substrate 6 using a suitable plating solution (not shown). Thereafter, the entire two material layers are planarized as shown in FIG. 2D to obtain precise thickness and flatness. After repeating this process for all layers, the multilayer structure 20 formed of the second material (ie, structural material) is embedded in the first material 2 as shown in FIG. 2E. The embedded structure, as shown in FIG. 2F, is etched to produce the required device, ie structure 20.
예시적인 수동 전기화학 제조 시스템(32)의 다양한 컴포넌트가 도 3a 내지 3c에 도시되어 있다. 시스템(32)은 여러 개의 서브시스템(34, 36, 38, 40)으로 구성된다. 기판 유지 서브시스템(34)은 도 3a 내지 3c의 각각의 상부에 도시되어 있으며 다음과 같은 여러 개의 컴포넌트를 포함한다. 즉, (1) 캐리어(48), (2) 층들이 증착되는 금속 서브기판(6), 및 (3) 액츄에이터(44)로부터의 구동력에 따라 캐리어(48)에 대하여 기판(6)을 상하로 이동할 수 있는 선형 슬라이드(42)를 포함한다. 또한, 서브시스템(34)은, 층 두께 및/또는 증착 두께를 설정하거나 결정하는데 이용될 수 있는 기판의 수직 위치에서의 차이를 측정하기 위한 지시기(46)를 포함한다. 서브시스템(34)은 서브시스템(36) 상에 정밀하게 장착될 수 있는 캐리어(48)용 피트(feet; 68)를 더 포함한다.Various components of an exemplary passive electrochemical manufacturing system 32 are shown in FIGS. 3A-3C. System 32 consists of several subsystems 34, 36, 38, and 40. The substrate holding subsystem 34 is shown on top of each of FIGS. 3A-3C and includes several components as follows. That is, (1) carrier 48, (2) metal sub-substrate 6 on which layers are deposited, and (3) substrate 6 up and down relative to carrier 48 according to the driving force from actuator 44. A movable linear slide 42. Subsystem 34 also includes an indicator 46 for measuring the difference in the vertical position of the substrate that can be used to set or determine the layer thickness and / or deposition thickness. Subsystem 34 further includes feet 68 for carrier 48 that can be precisely mounted on subsystem 36.
도 3a의 하부에 도시한 CC 마스크 서브시스템(36)은 다음과 같은 여러 컴포넌트를 포함한다. 즉, (1) 실제로 공통 지지부/애노드(12)를 공유하는 다수의 CC 마스크(즉, 서브 마스크)로 구성된 CC 마스크(8), (2) 정밀 X 스테이지, (3) 정밀 Y 스테이지(56), (4) 서브시스템(34)의 피트(68)가 장착될 수 있는 프레임(72), 및 (5) 전해질(16)을 함유하기 위한 탱크(58)를 포함한다. 또한, 서브시스템(34, 36)은 CC 마스킹 프로세스를 구동하도록 적절한 전원에 접속하기 위한 적절한 전기적 접속부(도시하지 않음)를 포함한다.The CC mask subsystem 36 shown at the bottom of FIG. 3A includes several components as follows. That is, (1) a CC mask (8), (2) a precision X stage, (3) a precision Y stage (56) consisting of a number of CC masks (i.e. submasks) that actually share a common support / anode 12. (4) a frame 72 on which the pit 68 of the subsystem 34 can be mounted, and (5) a tank 58 for containing the electrolyte 16. Subsystems 34 and 36 also include suitable electrical connections (not shown) for connecting to suitable power supplies to drive the CC masking process.
블랭킷 증착 서브시스템(38)은 도 3b의 하부에 도시되어 있으며 다음과 같은 여러 컴포넌트를 포함한다. 즉, (1) 애노드(62), (2) 도금액(66)을 유지하기 위한 전해질 탱크(64), 및 (3) 서브시스템(34)의 피트(68)가 위치할 수 있는 프레임(74)을 포함한다. 또한, 서브시스템(38)은 블랭킷 증착 프로세스를 구동하도록 애노드를 적절한 전원에 접속하는 적절한 전기적 접속부(도시하지 않음)를 포함한다.The blanket deposition subsystem 38 is shown at the bottom of FIG. 3B and includes several components as follows. That is, the frame 74 in which (1) the anode 62, (2) the electrolyte tank 64 for holding the plating solution 66, and (3) the pit 68 of the subsystem 34 can be located. It includes. Subsystem 38 also includes suitable electrical connections (not shown) that connect the anode to a suitable power source to drive the blanket deposition process.
평탄화 서브시스템(40)은, 도 3c의 하부에 도시되며, 증착물을 평탄화하도록 래핑(lapping) 판(52) 및 관련된 모션 및 제어 시스템(도시하지 않음)을 포함한다.Planarization subsystem 40, shown at the bottom of FIG. 3C, includes a lapping plate 52 and associated motion and control system (not shown) to planarize the deposit.
전기도금된 금속으로부터 마이크로구조를 형성하는 다른 방법(즉, 전기화학 제조 기술의 이용)은, "Formation of Microstructures by Multiple Level Deep X-ray Lithography with Sacrificial Metal layers"라는 명칭으로 Henry Guckel의 미국 특허번호 제5,190,637호에 교시되어 있다. 이 특허는, 마스크 노광을 이용하는 금속 구조의 형성을 교시한다. 1차 금속의 제1 층은 노출된 도금 베이스 상으로 전기도금되어 포토레지스트의 보이드를 채우게 되고, 이후 포토레지스트는 이후 제거되고 2차 금속이 제1 층과 도금 베이스 상부에 전기도금된다. 이후, 2차 금속의 노출면은, 제1 금속을 노출하고 1차 및 2차 금속을 가로질러 연장되며 평탄하고 균일한 표면을 생성하게 되는 높이로, 기계 처리된다(machined down). 이후, 제2 층에 대하여 포토레지스트 층을 가하고 제1 층을 생성하는데 이용되는 프로세스를 반복함으로써 제2 층의 형성을 시작할 수 있다. 이후, 이 프로세스는, 전체 구조가 형성되고 제2 금속이 에칭에 의해 제거될 때까지 반복된다. 포토레지스트는 주조(casting)에 의해 도금 베이스 또는 이전 층 상부에 형성되고, X선 또는 UV 방사를 통해 패터닝된 마스크를 이용하는 포토레지스트의 노광에 의해 포토레지스트 내에 보이드가 형성된다.Another method of forming microstructures from electroplated metals (ie, using electrochemical fabrication techniques) is US patent number Henry Guckel, entitled "Formation of Microstructures by Multiple Level Deep X-ray Lithography with Sacrificial Metal layers". 5,190,637. This patent teaches the formation of a metal structure using mask exposure. The first layer of primary metal is electroplated onto the exposed plating base to fill the voids of the photoresist, after which the photoresist is then removed and the secondary metal is electroplated over the first layer and the plating base. The exposed surface of the secondary metal is then machined down to a height that exposes the first metal and extends across the primary and secondary metals to create a flat, uniform surface. Thereafter, the formation of the second layer can begin by applying a photoresist layer to the second layer and repeating the process used to create the first layer. This process is then repeated until the entire structure is formed and the second metal is removed by etching. The photoresist is formed over the plating base or previous layer by casting, and voids are formed in the photoresist by exposure of the photoresist using a mask patterned through X-rays or UV radiation.
컨포머블 컨택트 마스크 도금에 사용하기 위한, 특히 다중층이 연이어 증착되어 복수의 부착층으로부터 구조를 형성할 때 사용하기 위한 향상된 도금 품질 진단이 필요하다. 진단에 의해 실패한 증착 또는 문제있는 증착이 발생하였음을 또는 발생했을 수 있음을 가리킬 때, 시간 소모, 노력, 및 금속을 최소화하는 것이 또한 필요하다.There is a need for improved plating quality diagnostics for use in conformable contact mask plating, particularly for use when multiple layers are subsequently deposited to form structures from a plurality of adhesion layers. It is also necessary to minimize time wasting, effort, and metal when the diagnosis indicates or may have occurred a failed deposition or problematic deposition.
발명의 개요Summary of the Invention
본 발명의 소정의 양태중 한 목적은, 시도한 도금 동작의 향상된 품질을 인식할 수 있는, 컨택트되거나 부착된 마스크 도금 또는 전기화학 제조 프로세스 또는 장치를 제공하는 것이다.One object of certain aspects of the present invention is to provide a contact or attached mask plating or electrochemical manufacturing process or apparatus capable of recognizing the improved quality of an attempted plating operation.
본 발명의 소정의 양태중 다른 목적은, 실패한 증착이 발생한 경우 또는 발생했을 수 있는 가능성이 있는 경우 시간 소모를 줄이는, 컨택트되거나 부착된 마스크 도금 또는 전기화학 제조 프로세스 또는 장치를 제공하는 것이다.Another object of certain aspects of the present invention is to provide a contact or attached mask plating or electrochemical fabrication process or apparatus that reduces time wasted when a failed deposition occurs or is likely to occur.
본 발명의 소정의 양태중 또다른 목적은, 실패한 증착이 발생한 경우 또는 발생했을 수 있는 가능성이 있는 경우 이전 동작들과 관련된 소모를 줄이는, 컨택트되거나 부착된 마스크 도금 또는 전기화학 제조 프로세스 또는 장치를 제공하는 것이다.Another object of certain aspects of the present invention is to provide a contact or attached mask plating or electrochemical manufacturing process or apparatus that reduces the consumption associated with previous operations when a failed deposition has occurred or is likely to have occurred. will be.
본 발명의 소정의 양태중 또다른 목적은, 실패한 증착이 발생한 경우 또는 발생했을 수 있는 가능성이 있는 경우 이전 동작들로부터 발생하는 소모 물질을 줄이는, 컨택트되거나 부착된 마스크 도금 또는 전기화학 제조 프로세스 또는 장치를 제공하는 것이다.Another object of certain aspects of the present invention is to provide a contact or attached mask plating or electrochemical manufacturing process or apparatus that reduces consumable material resulting from previous operations when a failed deposition has occurred or is likely to have occurred. To provide.
본 발명의 다양항 양태의 다른 목적 및 이점은, 본 발명의 교시를 검토함에따라 당업자에게 명백해질 것이다. 본 명세서에서 명백하게 명시되거나 본 명세서의 교시로부터 확인된 본 발명의 다양한 양태는, 상기한 목적들중 임의의 하나 또는 이들의 조합에 중점을 둘 수 있고, 또는 상기한 목적들중 임의의 것에 중점을 두지 않을 수 있지만 본 명세서의 교시로부터 확인된 다른 일부 양태에 중점을 둘 수 있다. 이러한 모든 목적들이 일부 양태에 관한 경우일 수도 있지만 본 발명의 임의의 하나의 양태에 의해 그 모든 목적들에 중점을 두고자 하는 것은 아니다.Other objects and advantages of various aspects of the invention will become apparent to those skilled in the art upon reviewing the teachings of the invention. Various aspects of the invention expressly set forth herein or identified from the teachings herein may focus on any one or combination of the above objects, or on any of the above objects. It may not, but may focus on some other aspects identified from the teachings herein. While all of these objects may be relevant in some aspects, it is not intended to focus on all those objects by any one aspect of the present invention.
본 발명의 제1 양태에 따르면, 복수의 부착층으로부터 3차원 구조를 생성하는 전기화학 제조 프로세스는, (A) 이전에 증착된 물질을 포함할 수 있는 상기 기판 상으로 층의 적어도 일부를 선택적으로 증착하는 단계와, (B) 상기 (A) 선택적 증착 단계를 복수회 반복하는 단계를 포함하며, 연속 층들이 이전에 증착된 층들에 인접 및 부착되어 형성되도록 복수의 층을 형성하는 단계를 포함하고, 상기 선택적 증착 단계를 복수회 반복하는 단계는, (1) 마스크를 기판 상에, 또는 기판 근처에 위치시키는 단계와, (2) 도금액이 존재하는 경우, 상기 선택된 증착 물질이 상기 기판 상으로 증착되어 층의 적어도 일부를 형성하도록, 애노드와 상기 기판 간의 전류를 상기 마스크에서의 적어도 하나의 개구부를 통하여 전도하는 단계와, (3) 상기 기판으로부터 상기 마스크를 제거하는 단계를 포함하고, 소정의 층의 형성 동안, 상기 애노드와 캐소드 간의 전압을 모니터링한다.According to a first aspect of the present invention, an electrochemical fabrication process for creating a three-dimensional structure from a plurality of adhesion layers selectively comprises at least a portion of the layer onto the substrate, which may comprise a material deposited prior to (A). And (B) repeating (A) the selective deposition step a plurality of times, comprising forming a plurality of layers such that successive layers are formed adjacent and attached to previously deposited layers; Repeating the selective deposition step a plurality of times comprises (1) placing a mask on or near the substrate, and (2) when a plating solution is present, depositing the selected deposition material onto the substrate. Conducting current between the anode and the substrate through at least one opening in the mask to form at least a portion of the layer; (3) the mask from the substrate Removing the charge, and monitoring the voltage between the anode and the cathode during formation of the desired layer.
복수의 인접 층으로부터 3차원 구조를 생성하기 위한 전기화학 제조 공정은, (A) 이전에 증착된 물질을 포함할 수 있는 상기 기판 상으로 층의 적어도 일부를 선택적으로 증착하는 단계와, (B) 상기 (A) 선택적 증착 단계를 복수회 반복하는단계를 포함하며, 연속 층들이 이전에 증착된 층들에 인접 및 부착되어 형성되도록 복수의 층을 형성하는 단계를 포함하고, 상기 선택적 증착 단계를 복수회 반복하는 단계는, (1) 마스크를 기판 상에, 또는 기판 근처에 위치시키는 단계와, (2) 도금액이 존재하는 경우, 상기 선택된 증착 물질이 상기 기판 상으로 증착되어 층의 적어도 일부를 형성하도록, 애노드와 상기 기판 간의 전류를 상기 마스크에서의 적어도 하나의 개구부를 통하여 전도하는 단계와, (3) 상기 기판으로부터 상기 마스크를 제거하는 단계를 포함하고, 소정의 층의 형성 동안 또는 소정의 층의 형성 후에, 상기 층은 검사되고, 또는 형성 파라미터가 예상 파라미터 값과 비교되어 상기 층이 정확하게 형성되지 않은 것으로 결정되면 상기 층과 관련하여 증착된 물질의 적어도 일부가 제거되고 대체 물질이 증착된다.An electrochemical fabrication process for creating a three-dimensional structure from a plurality of adjacent layers comprises the steps of: (A) selectively depositing at least a portion of the layer onto the substrate, which may include a previously deposited material, and (B) (A) repeating the selective deposition step a plurality of times, comprising forming a plurality of layers such that successive layers are formed adjacent and attached to previously deposited layers, and wherein the selective deposition step is performed multiple times The steps of repeating include (1) placing a mask on or near the substrate, and (2) if a plating solution is present, the selected deposition material is deposited onto the substrate to form at least a portion of the layer. Conducting a current between an anode and the substrate through at least one opening in the mask, and (3) removing the mask from the substrate. And, during the formation of a given layer or after the formation of a given layer, the layer is inspected, or if the formation parameters are compared with expected parameter values to determine that the layer is not formed correctly, the material deposited in relation to the layer. At least a portion of is removed and a substitute material is deposited.
본 발명의 제3 양태에 따르면, 구조를 생성하기 위한 컨포머블 컨택트 마스킹 공정은, (A) 층의 적어도 일부의 형성동안 증착이 수행될 수 있는 적어도 하나의 개구부를 포함하는 패터닝된 절연 물질을 포함하는 적어도 하나의 기형성된 마스크를 공급하는 단계와, (B) 층의 적어도 일부를 기판 상으로 선택적으로 증착하는 단계를 포함하고, 상기 선택적 증착 단계는, i) 상기 기형성된 마스크의 절연 물질과 상기 기판을 컨택트하는 단계와, ii) 도금액이 존재하는 경우, 상기 선택된 증착 물질이 상기 기판 상으로 증착되어 층의 적어도 일부를 형성하도록, 애노드와 상기 기판 간의 전류를 상기 마스크에서의 적어도 하나의 개구부를 통하여 전도하는 단계와, iii) 상기 기형성되어 있는 선택된 마스크를 상기 기판으로부터 분리하는 단계를 포함하며, 층의 형성 동안 애노드와 캐소드 간의 전압을 모니터링한다.According to a third aspect of the invention, a conformable contact masking process for creating a structure comprises (A) a patterned insulating material comprising at least one opening through which deposition may be performed during formation of at least a portion of the layer. Supplying at least one preformed mask comprising; and (B) selectively depositing at least a portion of the layer onto the substrate, wherein the selective deposition step comprises: i) insulating material of the preformed mask; Contacting the substrate, and ii) at least one opening in the mask to direct current between the substrate and the substrate so that, if present, a selected deposition material is deposited onto the substrate to form at least a portion of the layer. Conducting through, and iii) separating the preselected selected mask from the substrate, wherein Monitor the voltage between anode and cathode during formation.
본 발명의 제4 양태에 따르면, 구조를 생성하기 위한 컨포머블 컨택트 마스킹 공정은, (A) 층의 적어도 일부의 형성동안 증착이 수행될 수 있는 적어도 하나의 개구부를 포함하는 패터닝된 절연 물질을 포함하는 적어도 하나의 기형성된 마스크를 공급하는 단계와, (B) 층의 적어도 일부를 기판 상으로 선택적으로 증착하는 단계를 포함하고, 상기 선택적 증착 단계는, i) 상기 기형성된 마스크의 절연 물질과 상기 기판을 컨택트하는 단계와, ii) 도금액이 존재하는 경우, 상기 선택된 증착 물질이 상기 기판 상으로 증착되어 층의 적어도 일부를 형성하도록, 애노드와 상기 기판 간의 전류를 상기 마스크에서의 적어도 하나의 개구부를 통하여 전도하는 단계와, iii) 상기 기형성되어 있는 선택된 마스크를 상기 기판으로부터 분리하는 단계를 포함하며, 소정의 층의 형성 동안 또는 소정의 층의 형성 후에, 상기 층은 검사되고, 또는 형성 파라미터가 예상 파라미터 값과 비교되어 상기 층이 정확하게 형성되지 않은 것으로 결정되면 상기 층과 관련하여 증착된 물질의 적어도 일부가 제거되고 대체 물질이 증착된다.According to a fourth aspect of the present invention, a conformable contact masking process for producing a structure comprises (A) a patterned insulating material comprising at least one opening through which deposition may be performed during formation of at least a portion of the layer. Supplying at least one preformed mask comprising; and (B) selectively depositing at least a portion of the layer onto the substrate, wherein the selective deposition step comprises: i) insulating material of the preformed mask; Contacting the substrate, and ii) at least one opening in the mask to direct current between the substrate and the substrate so that, if present, a selected deposition material is deposited onto the substrate to form at least a portion of the layer. Conducting through and iii) separating the preselected selected mask from the substrate, During the formation of the layer or after the formation of the predetermined layer, the layer is inspected, or if formation parameters are compared with expected parameter values to determine that the layer is not formed correctly, at least a portion of the deposited material in relation to the layer is It is removed and a substitute material is deposited.
본 발명의 제5 양태에 따르면, 복수의 인접 층으로부터 3차원 구조를 생성하기 위한 전기화학 제조 장치는, (A) 이전에 증착된 물질을 포함할 수 있는 상기 기판 상으로 층의 적어도 일부를 선택적으로 증착하는 수단과, (B) 선택적 증착을 반복적으로 수행하여, 연속 층의 각각이 이전에 증착된 층에 인접 및 부착되도록 상기 연속 층을 형성하는 수단과, (C) 선택적 증착 동안 캐소드와 애노드 간의 전압을 모니터링하는 수단을 포함하고, 상기 선택적 증착 수단은, (1) 마스크를 기판상에, 또는 기판 근처에 위치시키는 수단과, (2) 도금액이 존재하는 경우, 상기 선택된 증착 물질이 상기 기판 상으로 증착되어 층의 적어도 일부를 형성하도록, 애노드와 상기 기판 간의 전류를 상기 마스크에서의 적어도 하나의 개구부를 통하여 전도하는 수단과, (3) 상기 기판으로부터 상기 마스크를 제거하는 수단을 포함한다.According to a fifth aspect of the present invention, an electrochemical manufacturing apparatus for generating a three-dimensional structure from a plurality of adjacent layers comprises: (A) selectively selecting at least a portion of the layer onto the substrate, which may comprise a material deposited previously. Means for forming the continuous layer such that each of the continuous layers is adjacent and attached to a previously deposited layer, and (C) the cathode and anode during selective deposition. Means for monitoring the voltage of the liver; wherein the selective deposition means comprises: (1) means for placing a mask on or near the substrate, and (2) when a plating solution is present, Means for conducting a current between the anode and the substrate through at least one opening in the mask to be deposited onto and form at least a portion of the layer; (3) the substrate Means for removing the mask from the.
본 발명의 제6 양태에 따르면, 복수의 인접 층으로부터 3차원 구조를 생성하기 위한 전기화학 제조 장치는, (A) 이전에 증착된 물질을 포함할 수 있는 상기 기판 상으로 층의 적어도 일부를 선택적으로 증착하는 수단과, (B) 선택적 증착을 반복적으로 수행하여, 연속 층의 각각이 이전에 증착된 층에 인접 및 부착되도록 상기 연속 층을 형성하는 수단과, (C) 형성 파라미터를 검사하거나 형성 파라미터를 예상 파라미터 값과 비교하는 수단과, (D) 소정의 층과 관련하여 증착된 물질의 적어도 일부를 제거하고, 층이 정확하게 형성되지 않은 것으로 판단하면 대체 물질을 증착하는 수단을 포함하고, 상기 선택적 증착 수단은, (1) 마스크를 기판 상에, 또는 기판 근처에 위치시키는 수단과, (2) 도금액이 존재하는 경우, 상기 선택된 증착 물질이 상기 기판 상으로 증착되어 층의 적어도 일부를 형성하도록, 애노드와 상기 기판 간의 전류를 상기 마스크에서의 적어도 하나의 개구부를 통하여 전도하는 수단과, (3) 상기 기판으로부터 상기 마스크를 제거하는 수단을 포함한다.According to a sixth aspect of the present invention, an electrochemical manufacturing apparatus for producing a three-dimensional structure from a plurality of adjacent layers comprises: (A) selectively selecting at least a portion of the layer onto the substrate, which may comprise a material deposited previously. Means for forming the continuous layer such that each of the continuous layers is adjacent and attached to a previously deposited layer by repeatedly performing (B) selective deposition; and (C) inspecting or forming the formation parameters. Means for comparing the parameter to an expected parameter value, and (D) means for removing at least a portion of the deposited material in connection with the predetermined layer and depositing a substitute material if it is determined that the layer is not formed correctly; Selective deposition means include (1) means for placing a mask on or near the substrate, and (2) the selected deposition material onto the substrate, if a plating solution is present. Means for conducting a current between the anode and the substrate through at least one opening in the mask to deposit to form at least a portion of the layer, and (3) means to remove the mask from the substrate.
본 발명의 다른 양태는 본 명세서의 교시를 검토한 당업자에 의해 이해될 것이다. 본 발명의 다른 양태는, 상기한 본 발명의 양태 및/또는 하나 이상의 실시예의 다양한 특징의 조합을 포함할 수 있다. 본 발명의 다른 양태는, 상기한 본발명의 방법 양태중 하나 이상을 구현하는데 사용될 수 있는 장치를 포함할 수 있다. 본 발명의 이러한 다른 양태는, 상기한 바에 특정되지 않은 다른 구성, 구조, 기능적 관계, 및 프로세스를 제공할 수 있을 뿐만 아니라 상기한 양태의 다양한 조합을 제공할 수 있다.Other aspects of the present invention will be understood by those skilled in the art upon reviewing the teachings herein. Other aspects of the invention may include combinations of the various aspects of the above-described aspects of the invention and / or one or more embodiments. Another aspect of the invention may include an apparatus that may be used to implement one or more of the method aspects of the invention described above. These other aspects of the invention may provide other configurations, structures, functional relationships, and processes not specified above, as well as provide various combinations of the above aspects.
본 발명의 실시예는 전기화학 제조 분야 및 이와 관련된 전기화학 재료 증착에 관한 것으로서, 일부 실시예에서는 필요로 하는 단면 구성에 따라, 그리고 일부 실시예에서는 증착 물질의 복수의 부착층으로부터의 다중층 3차원 구조의 구축에 따라, 선택적 패터닝 동작(예를 들어, 선택적 전기화학 증착 동작)을 위한 마스크를 이용한다.Embodiments of the present invention relate to the field of electrochemical manufacturing and related electrochemical material deposition, in some embodiments depending upon the cross-sectional configuration required, and in some embodiments, multilayer 3 from a plurality of adhesion layers of deposition material. Depending on the construction of the dimensional structure, masks for selective patterning operations (eg, selective electrochemical deposition operations) are used.
도 1a 내지 1c는 CC 마스크 도금 프로세스의 다양한 스테이지의 측면을 개략적으로 도시하는 한편, 도 1d 내지 1g는 다른 종류의 CC 마스크를 이용하는 CC 마스크 도금 프로세스의 다양한 스테이지의 측면을 개략적으로 도시하는 도면이다.1A-1C schematically illustrate aspects of various stages of a CC mask plating process, while FIGS. 1D-1G schematically illustrate aspects of various stages of a CC mask plating process using different types of CC masks.
도 2a 내지 2f는, 희생 물질이 선택적으로 증착되는 한편 구조 물질이 블랭킷 증착되는 특정 구조의 형성에 적용될 때 전기화학 제조 프로세스의 다양한 스테이지의 측면을 개략적으로 도시하는 도면이다.2A-2F schematically illustrate aspects of various stages of an electrochemical manufacturing process when applied to the formation of a particular structure in which a sacrificial material is selectively deposited while the structural material is blanket deposited.
도 3a 내지 3c는, 도 2a 내지 2f에 나타낸 전기화학 제조 방법을 수동으로 구현하는데 이용될 수 있는 다양한 서브어셈블리 예의 측면을 개략적으로 도시하는 도면이다.3A-3C schematically illustrate aspects of various subassembly examples that may be used to manually implement the electrochemical manufacturing method shown in FIGS. 2A-2F.
도 4a 내지 4i는, 제2 물질의 블랭킷 증착이 제1 물질의 증착 위치와 제1 물질 자체 간의 개구와 중첩되는 부착 마스크 도금을 이용하는 구조의 제1 층의 형성을 개략적으로 나타내는 도면이다.4A-4I schematically illustrate the formation of a first layer of a structure using attachment mask plating in which blanket deposition of a second material overlaps an opening between the deposition location of the first material and the first material itself.
도 5는 20℃ 및 50℃에서 동작하는 특정 구리 조(bath)용으로 조합된 애노드 및 캐소드 분극 곡선을 나타내는 도면이다.FIG. 5 shows anode and cathode polarization curves combined for specific copper baths operating at 20 ° C. and 50 ° C. FIG.
도 6a 내지 6c는 3개의 상이한 증착 결과가 발생하였을 때 제1 도금 조에 대한 셀 전압 대 도금 시간을 나타내는 도면이다.6A-6C show the cell voltage versus plating time for the first plating bath when three different deposition results occurred.
도 7a 및 7b는 2개의 상이한 증착 결과가 발생하였을 때 제1 도금 조에 대한 셀 전압 대 도금 시간을 나타내는 도면이다.7A and 7B show the cell voltage versus plating time for the first plating bath when two different deposition results occurred.
도 8은 스파이크가 발생한 구리 증착을 나타내는 도면이다.8 is a diagram showing copper deposition in which spikes are generated.
도 1a 내지 1g, 2a 내지 2g, 및 3a 내지 3c는 알려져 있는 전기화학 제조의 한 형태의 다양한 특징을 나타낸다. 다른 전기화학 제조 기술이 상기한 '630 특허, 이미 포함되어 있는 여러 공개 문헌들, 참고로 포함되어 있는 다른 다양한 특허 및 특허 출원에 개시되어 있으며, 이러한 공개 문헌, 특허, 및 특허 출원에 기재되어 있거나, 당업자가 확인할 수 있거나 알려져 있는 다른 다양한 시도의 조합에 의해 많은 다른 기술이 도출될 수 있다. 이러한 모든 기술은 본 발명의 다양한 양태의 다양한 실시예의 기술과 결합되어 향상된 실시예를 도출할 수 있다. 본 명세서에 명백하게 기재한 다양한 실시예의 조합으로부터 또다른 실시예를 도출할 수 있다.1A-1G, 2A-2G, and 3A-3C show various features of one form of known electrochemical preparation. Other electrochemical manufacturing techniques are disclosed in the aforementioned '630 patents, several publications already included, various other patents and patent applications incorporated by reference, and are described in such publications, patents, and patent applications, or Many other techniques can be derived by a combination of various other approaches that can be identified or known to one skilled in the art. All of these techniques can be combined with the techniques of various embodiments of various aspects of the present invention to yield improved embodiments. Other embodiments can be derived from combinations of the various embodiments explicitly described herein.
도 4a 내지 4i는, 금속의 증착이 층의 일부를 형성하게 되는 제1 금속의 개구부에서 뿐만 아니라 제2 금속이 제1 금속 상에 증착되는 다중층 제조 프로세스에서 단일층 형성의 다양한 스테이지를 나타낸다. 도 4a에서, 기판(82)의 측면이 도시되며, 패터닝가능한 포토레지스트(84)가 도 4b에 도시한 바와 같이 그 측면 상으로 주조된다. 도 4c에서, 레지스트의 경화, 노광, 및 현상으로 인해 발생하는 레지스트 패턴이 도시된다. 포토레지스트(84)의 패터닝으로 인해, 포토레지스트의표면(86)으로부터 포토레지스트의 두께를 통해 기판(82)의 표면(88)으로 연장되는 개구부 또는 애퍼처(92a 내지 92c)가 발생한다. 도 4d에서, 개구부(92a 내지 92c)내로 전기도금된 금속(94, 예를 들어 니켈)이 도시된다. 도 4e에서, 포토레지스트는 기판으로부터 제거되어(즉, 화학적으로 스트립되어) 제1 금속(94)으로 커버되지 않은 기판(82)의 영역을 노출시킨다. 도 4f에서, 제2 금속(96, 예를 들어, 은)은 (도전성인) 기판(82)의 전체 노출부 상부에 대하여 그리고 (역시 도전성인) 제1 금속(94) 상부에 대하여 블랭킬 전기도금된 것으로 도시된다. 도 4g는, 제1 금속을 노출시키고 제1 층용 두께를 설정하는 높이에 도달할 때까지 제1 및 제2 금속을 평탄화함으로써 발생한 구조의 완전한 제1 층을 나타낸다. 도 4h에는, 도 4b 내지 4g에 도시한 프로세스 단계들을 여러 번 반복하여 다중층 구조를 형성하는 것이 도시되며 여기서 각 층은 2개의 물질로 구성된다. 대부분의 응용에 있어서, 이러한 물질들중 하나는 도 4i에 도시한 바와 같이 제거되어 필요로 하는 3-D 구조(98, 예를 들어, 컴포넌트 또는 디바이스)를 얻게 된다.4A-4I illustrate the various stages of monolayer formation in a multilayer fabrication process in which the deposition of the metal will form part of the layer, as well as in the openings of the first metal, in which the second metal is deposited on the first metal. In FIG. 4A, a side of the substrate 82 is shown, and a patternable photoresist 84 is cast onto that side as shown in FIG. 4B. In FIG. 4C, a resist pattern resulting from curing, exposure, and development of the resist is shown. Patterning of the photoresist 84 results in openings or apertures 92a-92c extending from the surface 86 of the photoresist to the surface 88 of the substrate 82 through the thickness of the photoresist. In FIG. 4D, metal 94 (eg nickel) is electroplated into openings 92a through 92c. In FIG. 4E, the photoresist is removed from the substrate (ie, chemically stripped) to expose an area of the substrate 82 that is not covered with the first metal 94. In FIG. 4F, the second metal 96 (eg, silver) is blank blanked over the entire exposed portion of the substrate 82 (conductive) and against the top of the first metal 94 (also conductive). It is shown as plated. 4G shows the complete first layer of the structure resulting from planarizing the first and second metals until reaching a height that exposes the first metal and sets the thickness for the first layer. In FIG. 4H, the process steps shown in FIGS. 4B-4G are repeated several times to form a multilayer structure, where each layer consists of two materials. In most applications, one of these materials is removed as shown in FIG. 4I to obtain the required 3-D structure 98 (eg, component or device).
상기한 실시예가 컨포머블 컨택트 마스크 및 마스킹 동작에 중점을 두고 있지만, 다양한 실시예, 대체예, 및 본 명세서에 기재한 기술들은, 근접(proximity) 마스크 및 마스킹 동작(즉, 컨택트되지 않더라도 기판에 마스크를 근접시켜 기판을 적어도 부분적으로 그리고 선택적으로 차폐하는 마스크를 이용하는 동작), 넌컨포머블 마스크 및 마스킹 동작(즉, 컨택트 면이 상당히 컨포머블하지 않은 마스크에 기초한 마스크 및 동작), 및 부착 마스크 및 마스킹 동작(즉, 단지 기판에 컨택트되기만 하는 경우와 달리, 선택적 증착 또는 에칭이 발생할 기판에 부착되는 마스크를 이용하는 마스크 및 동작)에 대한 응용이 가능하다.Although the above embodiment focuses on conformable contact masks and masking operations, various embodiments, alternatives, and techniques described herein, may be used to provide proximity masks and masking operations (ie, not contacted to a substrate). Using a mask that at least partially and selectively shields the substrate by proximate the mask), non-conformable masks and masking operations (ie, masks and operations based on masks whose contact faces are not highly conformable), and attachment masks And masking operations (i.e., masks and operations using masks attached to the substrate where selective deposition or etching will occur, as opposed to just being contacted to the substrate).
기본적인 표준 도금 구성(즉, 넌-CC 마스크 도금 구성)은, 도금 조 내에 침지되는 애노드 및 캐소드를 포함한다. 애노드와 캐소드 간의 거리는 적어도 1mm이다. 전원은 도금 셀을 통해 프리셋(pre-set) 전류를 제공하여 애노드 금속은 일반적으로 도금 조 내에 용해되고 도금 조 내의 금속 이온이 캐소드에서 환원되어 금속 증착물로 된다. 도금 조의 조성을 포함하는 다양한 파라미터에 따라, 도금 조는 일반적으로 20℃ 내지 60℃ 범위 내의 일정한 온도에서 동작된다. 도금 조는 기계적으로 교반(agitated)되거나 공압에 의해 압축되어, 새로운 도금액이 캐소드에 전달되는 것과 전기화학 반응의 결과물이 전극으로부터 벌크 용액으로 제거되는 것을 보장하게 된다.The basic standard plating configuration (ie, non-CC mask plating configuration) includes an anode and a cathode immersed in the plating bath. The distance between the anode and the cathode is at least 1 mm. The power supply provides a pre-set current through the plating cell such that the anode metal is generally dissolved in the plating bath and the metal ions in the plating bath are reduced at the cathode to become a metal deposit. Depending on the various parameters including the composition of the plating bath, the plating bath is generally operated at a constant temperature in the range of 20 ° C to 60 ° C. The plating bath is mechanically agitated or pneumatically compressed to ensure that a fresh plating solution is transferred to the cathode and that the result of the electrochemical reaction is removed from the electrode into the bulk solution.
스루 마스크 도금은, 기판(캐소드)이 비(non)전도성 박막 물질(예를 들어, 패터닝된 포토레지스트)에 의해 패터닝되기 때문에, 선택적 도금 프로세스이다. 그렇지 않다면, 그 도금 구성은 대략적으로 상기한 바와 같은 표준 도금 프로세스의 구성과 동일하다. 이처럼, 본 명세서에서는, 스루 마스크 도금에 의해 표준 도금의 선택적 형태를 고려할 수 있다.Through mask plating is a selective plating process because the substrate (cathode) is patterned by a non-conductive thin film material (eg, patterned photoresist). Otherwise, the plating configuration is approximately the same as that of the standard plating process as described above. As such, in this specification, optional forms of standard plating can be considered by through mask plating.
CC 마스크 도금은, 여러 가지 점에서 일반적인 스루 마스크 도금과 다르다. CC 마스크 도금의 일 형태에서, 도금 조는, 기판, 컨포머블 물질의 측벽, 및 애노드에 의해 한정된 밀폐 체적 내에 트랩(trapped)된다. 이러한 밀폐 체적(26a, 26b)의 예가 도 1b에 도시되어 있다. CC 마스크 도금의 다른 형태는, 다공성 지지부 및 말단 애노드를 사용하는 것을 포함할 수 있다. CC 마스크 도금의 다른 형태에서, CC 마스크의 지지부에 의해 제시되는 배리어는, 적어도 일부 이온 교환을 허용하긴 하지만, 도금액의 일부 컴포넌트 교환을 충분한 방지할 수 있어 증착 영역에서의 도금액이 여전히 벌크 용액으로부터 실질적으로 분리되는 것으로 간주할 수 있다. 이러한 트래핑에 의해, 도금 영역에서의 용액 용량과 벌크 용액 간의 대량 교환은 발생하지 않거나 거의 발생하지 않으며, 이처럼 적절한 부착제를 갖는 새로운 용액이 마이크로스페이스에 공급되지 않거나 거의 공급되지 않을 수 있으며 반응물이 제거되지 않거나 거의 제거되지 않을 수 있다.CC mask plating differs from general through mask plating in many ways. In one form of CC mask plating, the plating bath is trapped in a hermetic volume defined by the substrate, sidewalls of the conformable material, and the anode. Examples of such closed volumes 26a, 26b are shown in FIG. 1B. Another form of CC mask plating may include using a porous support and a terminal anode. In another form of CC mask plating, the barrier presented by the support of the CC mask allows at least some ion exchange, but can sufficiently prevent some component exchange of the plating solution so that the plating solution in the deposition area is still substantially free from the bulk solution. Can be considered to be separated. By this trapping, mass exchange between the solution volume and the bulk solution in the plating zone occurs little or rarely, such that a fresh solution with an appropriate adhesive may or may not be supplied to the microspace and the reactants are removed. May be removed or rarely removed.
CC 마스크 도금의 바람직한 형태는, 도금 용량의 적어도 하나의 치수들중 적어도 하나가 수십 마이크론(예를 들어, 20㎛ 내지 100㎛) 이하인 밀폐 체적을 포함한다. 이처럼, CC 마스크 도금의 이 형태는 마이크로 조(microbath) 도금 프로세스로 간주될 수 있다(즉, 마이크로-CC 마스크 도금).Preferred forms of CC mask plating include a hermetic volume in which at least one of the at least one dimensions of the plating capacity is tens of microns (eg, 20 μm to 100 μm) or less. As such, this form of CC mask plating can be considered a microbath plating process (ie, micro-CC mask plating).
마이크로-CC 마스크 도금에 있어서, 애노드와 캐소드 간의 바람직한 분리는 현재 약 20㎛ 내지 약 100㎛ 사이이며, 더 바람직하게는 약 40㎛ 내지 80㎛ 사이이다. 이처럼, 증착되는 영역의 크기에 상관없이, 이러한 바람직한 실시예들은 마이크로-CC 마스크 도금 프로세스로서 간주될 수 있다. 물론, 보다 얇은 분리 거리(예를 들어, 10㎛ 이하) 및 보다 두꺼운 분리 거리(300㎛ 이상)도 가능하다. 애노드와 캐소드 간의 이러한 가까운 간격때문에, 캐소드에서의 증착 프로세스 및 애노드에서의 용해 프로세스는, 표준 도금과 달리, 큰 상호작용을 갖는다.For micro-CC mask plating, the preferred separation between anode and cathode is currently between about 20 μm and about 100 μm, more preferably between about 40 μm and 80 μm. As such, regardless of the size of the region to be deposited, these preferred embodiments can be considered as a micro-CC mask plating process. Of course, thinner separation distances (eg 10 μm or less) and thicker separation distances (300 μm or more) are also possible. Because of this close spacing between the anode and the cathode, the deposition process at the cathode and the dissolution process at the anode have large interactions, unlike standard plating.
도금 조를 교반하는 것은, 표준 도금 프로세스에서 흔한 것으로서 가능하긴 하지만, 잠재적으로는 애노드와 캐소드 간의 높은 상호작용으로 인해 그리고 교반이 이용될 때 단락(shorting) 가능성의 증가로 인해 전기도금 제조에 반드시 필요하지는 않다. 단락은 필요로 하는 증착 시간의 경과 전에 캐소드와 애노드 간을 연결하는 증착 높이의 일부를 나타내며, 이 경우 전류는, 연속 증착이 금지되도록 의도한 바와 같이 도금 조를 통해 주로 흐르는 경우와 달리 오로지 증착된 도전성 물질을 통해서만 흐르게 된다.Agitation of the plating bath is possible as is common in standard plating processes, but is essential for electroplating production, potentially due to the high interaction between the anode and the cathode and due to the increased likelihood of shorting when agitation is used. Not. The short indicates the portion of the deposition height that connects the cathode and the anode before the elapse of the required deposition time, in which case the current is deposited only as opposed to the case where it is primarily flowing through the plating bath as intended to prevent continuous deposition. It only flows through the conductive material.
고온(즉, 약 43℃ 내지 45℃)에서 파이로포스페이트(pyrophophate) 조를 이용하는 것은, 표준 도금 프로세스에서 추천되고 있지만, CC 마스크 지지부와 컨포머블 물질 간의 계면에서의 높은 공격 가능성 및 관련된 CC 마스크 수명의 단축으로 인해 마이크로-CC 마스크 도금의 현재 형태에서 바람직하지 못하다.The use of pyrophophate baths at high temperatures (ie, about 43 ° C. to 45 ° C.) is recommended in standard plating processes, but the high attack potential at the interface between the CC mask support and the conformable material and the associated CC mask Shortening of life is undesirable in current forms of micro-CC mask plating.
CC 마스크 도금은 고유한 특징을 갖고 있으며, 표준 도금 프로세스와 관련된 종래 기술은 상업용 CC 마스크 도금 프로세스 및 시스템의 개발을 돕기보다는 방해 요소일 수 있다. 다음에 따르는 표는 표준 도금의 2가지 형태(즉, 비선택적 도금과 스루 마스크 도금) 및 마이크로-CC 마스크 도금의 다양한 양태의 상세한 비교를 제공한다.CC mask plating has unique features, and the prior art associated with standard plating processes may be an obstacle rather than helping to develop commercial CC mask plating processes and systems. The following table provides a detailed comparison of the two forms of standard plating (ie, non-selective plating and through mask plating) and various aspects of micro-CC mask plating.
CC 마스크 도금 프로세스동안 모니터링한 셀 전압이 증착이 행해지고 있는 품질의 다양한 양태에 상관될 수 있다는 것을 발견하였다. 이 셀 전압 정보는 단독으로 또는 시각적 검사와 조합하여 이용함으로써 증착되고 있는 또는 증착된 소정의 증착물의 허용가능성을 판단할 수 있다. 증착물이 허용가능한 것으로 판단되면, 프로세스는 그 다음 증착 또는 다른 동작을 계속 진행할 수 있다. 반면, 그 증착물이 허용가능하지 않다고 판단되면, 프로세스는 허용불가 증착물의 일부 또는 전부를 제거하도록 우회 진행될 수 있으며 이후 허용가능한 증착이 행해질 때까지 재증착을 한번 이상 시도할 수 있고 이후에 프로세스는 자신의 일반적인 코스를 따라 계속 진행될 수 있다.It has been found that the cell voltage monitored during the CC mask plating process can be correlated to various aspects of the quality at which deposition is being performed. This cell voltage information can be used alone or in combination with visual inspection to determine the acceptability of any deposit deposited or deposited. If the deposit is determined to be acceptable, the process may then continue with the deposition or other operation. On the other hand, if it is determined that the deposit is unacceptable, the process may be bypassed to remove some or all of the unacceptable deposit, and then may attempt to redeposit one or more times until an acceptable deposition has been performed and then the process itself You can continue along the usual course.
셀 전압은 소정의 전류 밀도에서 애노드와 캐소드 간의 전위이다. 이것은 그 2개 전극에서의 전위, 애노드와 캐소드의 크기 및 간격, 인가 전류, 및 조의 저항성에 의존한다. 셀 전압은 다음과 같이 표현될 수 있다.The cell voltage is the potential between the anode and the cathode at a given current density. This depends on the potential at the two electrodes, the size and spacing of the anode and cathode, the applied current, and the resistance of the bath. The cell voltage can be expressed as follows.
Vcell= Vanode+ Vbath+ Vcathode V cell = V anode + V bath + V cathode
여기서, Vanode및 Vcathode는 전류를 조를 통해 전달할 때 전극들의 분극으로 인한 애노드 및 캐소드에서의 전압 강하이고, Vbath는 전류가 애노드와 캐소드 간의 조를 통해 흐를 때 그 조에서의 전압 강하이다. Vbath는 아래와 같이 계산될 수 있다.Where V anode and V cathode are the voltage drops at the anode and cathode due to the polarization of the electrodes when passing current through the bath , and V bath is the voltage drop in the bath when the current flows through the bath between the anode and the cathode. . V bath can be calculated as follows.
Vbath= IRV bath = IR
여기서, I는 전체 전류이고 R은 조의 유효 접촉 저항이다. 애노드와 캐소드 간의 갭(약 25㎛ 내지 100㎛)은 전형적으로 매우 작기 때문에, 그리고 알려져 있는 여러 도금 조의 특정 전도성은 10-1단위이기 때문에, 20mA/cm2전류에 대한 전압 강하는 수십 밀리볼트 내지 수 밀리볼트의 단위를 갖는다. 이처럼, 정상적인 조에 걸친 전압 강하는 애노드(Vanode) 및 캐소드(Vcathode)와 관련된 전압 강하와 비교할 때 무시될 수 있다. Vanode및 Vcathode에 대한 분극 곡선값을 이용하여, 셀 전압의 적절한 값을 추정할 수 있다. 도금 조에서 측정된 애노드 및 캐소드 분극 곡선은 상이한 전류 밀도에서의 애노드 및 캐소드의 전위를 가리킨다. 도 5는, 20℃ 및 50℃에서 교반없이 구리 도금 조(즉, Technic of Cranston RI에 의한 Cu-P 조)에서 측정된 노드 및 캐소드 분극 곡선의 조합된 예를 나타낸다. 도 5에 도시한 애노드 및 캐소드 전위 모두는 포화 감홍(calomel) 전극 및 전류 밀도에 대하여 측정되어있다. 이 도에서, 20mA/cm2에서의 셀 전압은, 20℃ 내지 50℃ 범위의 조 온도에 대하여 1.9 내지 1.3V 사이로 각각 결정될 수 있다.Where I is the total current and R is the effective contact resistance of the bath. Because the gap between the anode and the cathode (about 25 μm to 100 μm) is typically very small, and because the specific conductivity of the various plating baths known is 10 −1 units, the voltage drop for a 20 mA / cm 2 current can range from tens of millivolts to It has units of several millivolts. As such, the voltage drop across the normal bath can be ignored when compared to the voltage drop associated with the anode and V cathode . Using the polarization curves for the V anode and V cathode , we can estimate the appropriate value of the cell voltage. The anode and cathode polarization curves measured in the plating bath indicate the potential of the anode and cathode at different current densities. FIG. 5 shows a combined example of node and cathode polarization curves measured in a copper plating bath (ie Cu-P bath by Technic of Cranston RI) at 20 ° C. and 50 ° C. without stirring. Both anode and cathode potentials shown in FIG. 5 were measured for saturated calomel electrodes and current densities. In this figure, the cell voltage at 20 mA / cm 2 can be determined between 1.9 and 1.3 V, respectively, for a bath temperature in the range of 20 ° C. to 50 ° C.
도금 동안의 셀 전압 측정값은 상이한 여러 도금 조건/결과에 관한 정보를 제공할 수 있다고 결정되었다. 바람직한 실시예에서, 애노드와 캐소드 간에 공급되는 전류는 컨포머블 컨택트 마스크의 알려져 있는 오픈 영역(즉, 도금 영역에 기초하여 공급되는 전체 전류로 인해 필요로 하는 값과 동일한 캐소드에서의 평균 전류 밀도가 발생한다. 도금 동작이 적절히 기능하면, 예측가능한 전압을 얻을 수 있다.It has been determined that cell voltage measurements during plating can provide information regarding several different plating conditions / results. In a preferred embodiment, the current supplied between the anode and the cathode is such that the average current density at the cathode is equal to the value required due to the known open area of the conformal contact mask (i.e. the total current supplied based on the plating area). If the plating operation functions properly, a predictable voltage can be obtained.
상이한 도금 조, 동작 조건, 전원 제어 파라미터, 및 도금 도건에 의해 도금 동안 상이한 특징 전압 곡선이 발생할 수 있다는 것이 예상된다. 당업자가 경험에 의한 테스트를 수행하여 상이한 동작 조건에 대하여 허용가능 도금 또는 허용불가 도금을 전압값 또는 곡선(즉, 시간에 대한 프로파일)에 상관지을 수 있음이 또한 예상된다. 이러한 상관값 또는 곡선을 이용하여 후속 도금 동작의 허용가능성 결정에 이용할 수 있는 허용가능 기준을 규정할 수 있다.It is anticipated that different characteristic voltage curves may occur during plating by different plating baths, operating conditions, power supply control parameters, and plating guns. It is also contemplated that a person skilled in the art can perform an empirical test to correlate acceptable or unacceptable plating to voltage values or curves (ie, profiles over time) for different operating conditions. This correlation or curve can be used to define acceptable criteria that can be used to determine the acceptability of subsequent plating operations.
도 6a 및 7a는, 실온에서 동작되는 2개의 상이한 구리 파이로포스페이트 도금 조에 대하여 4분 도금 시간 동안의 전형적인 셀 전압 곡선을 나타낸다. 도 6a는 Cu-P 도금 조에 기초하는 한편 도 7a는 Atotech에 의해 제안된 바와 같이 최적의 공식화를 갖는 UNICHROME 도금 조에 기초한다. 이러한 곡선은 실제 도금동안 스트립 차트 레코더 상에 기록되었다. 사용된 조건 하에서, 일반적인 도금 프로세스는 시간에 대하여, 평활하며 안정적인 셀 전압 곡선을 나타낸다. 또한, 셀 전압은 실질적으로 일정하게 유지되었다(즉, 좁은 범위 내에서 유지되었다).6A and 7A show typical cell voltage curves for 4 minutes plating time for two different copper pyrophosphate plating baths operated at room temperature. FIG. 6A is based on a Cu-P plating bath while FIG. 7A is based on a UNICHROME plating bath with optimal formulation as suggested by Atotech. This curve was recorded on a strip chart recorder during the actual plating. Under the conditions used, the general plating process exhibits a smooth and stable cell voltage curve over time. In addition, the cell voltage remained substantially constant (ie, kept within a narrow range).
도금 프로세스 실패의 일례가 도 6c에 도시되어 있으며 여기서 큰 셀 전압 변화 및 셀 전압의 불안정은, 부적절한 도금 동작이 발생하고 있으며 그리고 적용되는 코팅이 (1) 필요로 하는 두께, (2) 필요로 하는 균일성, (3) 필요로 하는 기판과의 결합, 및/또는 (4) 필요로 하는 다른 일부의 구조적 성질중에서 하나 이상의 부족함을 나타낸다.An example of a plating process failure is shown in FIG. 6C where large cell voltage variations and cell voltage instability are caused by improper plating operations occurring and the coating applied (1) requiring thickness, (2) One or more deficiencies in uniformity, (3) bonding to the substrate as needed, and / or (4) structural properties of some other as needed.
단락은 증착 두께의 편차로부터 발생할 수 있다. 30분의 증착 시간으로 컨포머블 컨택트 마스크 도금에 의해 생성되는 구리층의 SEM 이미지가 도 8에 도시된다. 구리 증착물(104)의 에지 둘레에 많은 스파이크(102)를 볼 수 있다. 큰 스파이크(102)는 나머지 증착물보다 높다. 하나 이상의 스파이크의 높이가 애노드와 접촉할 정도로 연장되면, 단락이 발생하며 도금 프로세스는 진행될 수 없으며 그 이유는 전류가 전해질이 아닌 하부 저항 금속 조를 통해 전도되기 때문이다. 단락이 발생하면, 셀 전압은 즉시 0으로 강하된다. 도 6b는, 예상 도금 시간보다 작게 단락이 발생한 셀 전압 대 시간의 도면을 나타낸다.Short circuits may arise from variations in deposition thickness. An SEM image of the copper layer produced by conformal contact mask plating with a 30 minute deposition time is shown in FIG. 8. Many spikes 102 can be seen around the edge of the copper deposit 104. Large spikes 102 are higher than the rest of the deposit. If the height of one or more spikes extends to contact the anode, a short circuit occurs and the plating process cannot proceed because current is conducted through the lower resistive metal bath rather than the electrolyte. If a short circuit occurs, the cell voltage immediately drops to zero. FIG. 6B shows a plot of cell voltage versus time for which a short occurred less than expected plating time.
순간적인 증착물(flash deposit)은, 의도한 마스킹 영역을 벗어나 연장되는 불필요한 추가 증착물이다. 다시 말하면, 실제 캐소드 영역은 예상보다 크며 전체 전류가 일정하기 때문에, 캐소드에서의 실제 전류 밀도는 예상보다 작다. 도 5의 분극 곡선으로부터, 전류 밀도가 감소하면 캐소드 전위가 더 양(positive)으로 된다는 것임을 알 수 있으며, 이에 따라 전체 셀 전압이 감소된다. 따라서, 모니터링한 셀 전압이 예상보다 작으면, 순간적인 증착물이 발생할 수 있다. 도 7a는 일반적인 셀 전압을 나타내는 한편, 도 7b의 셀 전압은 정상값보다 낮다.Flash deposits are unnecessary additional deposits that extend beyond the intended masking area. In other words, because the actual cathode area is larger than expected and the overall current is constant, the actual current density at the cathode is smaller than expected. From the polarization curve of FIG. 5, it can be seen that as the current density decreases, the cathode potential becomes more positive, thus reducing the overall cell voltage. Thus, if the monitored cell voltage is lower than expected, instantaneous deposits may occur. 7A shows a typical cell voltage, while the cell voltage of FIG. 7B is lower than a normal value.
컨포머블 컨택트 마스킹에 의한 각 증착을 위하여, 증착 동안 또는 증착 완료 후에 문제가 인식될 때 증착 프로세스를 모니터링할 수 있다. 그 결과 발생하는 전압 곡선을 예상 곡선과 비교하거나 소정의 허용가능성 또는 허용불가 기준과 비교하는 분석에 기초하여, 형성 프로세스를 예정대로 계속 진행할지 여부, 형성 프로세스를 취소해야 할지 여부, 또는 일부 형태의 수정 혹은 정정 액션을 취해야 할지 여부에 대한 결정을 내릴 수 있다. 문제 검출은 하나 이상의 모니터링한 전기 신호(예를 들어, 전압)의 오퍼레이터 리뷰 및 분석에 의해, 자동화된 시스템 인식, 또는 이들의 조합에 의해 발생할 수 있다. 시스템의 자동화 레벨 및 그 문제점의 예상되는 심각성에 따라, 자동화된 시스템 제어 하에 또는 수동으로 오퍼레이터가 수정 액션을 수행할 수 있으며 이 수정 액션은 아래와 같은 다수의 상이한 동작을 포함할 수 있다.For each deposition by conformable contact masking, the deposition process can be monitored when a problem is recognized during or after completion of the deposition. Based on an analysis that compares the resulting voltage curve to an expected curve or to some acceptable or unacceptable criteria, whether the formation process should continue on schedule, whether the formation process should be canceled, or some form of Decisions can be made on whether to take corrective or corrective actions. Problem detection can occur by automated system recognition, or a combination thereof, by operator review and analysis of one or more monitored electrical signals (eg, voltages). Depending on the level of automation of the system and the expected severity of the problem, the operator may perform corrective actions under automated system control or manually, which may include a number of different actions as follows.
(1) 행여 존재한다면, 취할 추가 수정 액션의 가장 적절한 형태에 대한 결정을 내리는데 도움을 주도록, 시각적 또는 다른 2차 검사를 수행하여 문제가 발생하였음을 확인하거나 그 문제의 심각성을 결정할 수 있다.(1) If present, visual or other secondary inspections may be performed to confirm that a problem has occurred or to determine the severity of the problem, to assist in making a decision as to the most appropriate form of additional corrective action to take.
(2) 문제 인식 시에도 여전히 바람직하지 못한(offending) 증착이 진행중이라면, i. 그 증착을 취소하거나 ii. 당분간만 지속될 수 있다.(2) If offending is still in progress even upon problem recognition, i. Cancel the deposition or ii. It can only last for a while.
(3) (예를 들어, 증착된 구조의 완전한 측면 지지를 보장하도록) 하나 이상의 추가 증착이 발생할 수 있다.(3) One or more additional depositions may occur (eg, to ensure complete lateral support of the deposited structure).
(4) 트리밍 프로세스(예를 들어, 기계적 래핑 또는 CMP에 의한 평탄화 프로세스)를 구현하여 바람직하지 못한 증착물의 전부 또는 일부를 제거할 수 있다.(4) Trimming processes (eg, mechanical lapping or planarization by CMP) may be implemented to remove all or part of the undesirable deposits.
(5) 바람직하지 못한 패턴의 부분적 또는 완전한 재증착을 수행할 수 있다.(5) Partial or complete redeposition of undesirable patterns can be performed.
i. 하나 이상의 후속 시도에서 동일한 마스크를 이용할 수 있고, 또는 ii. 하나 이상의 후속 디소에서 다른 마스크를 이용할 수 있다.i. The same mask may be used in more than one subsequent attempt, or ii. Other masks may be used in one or more subsequent devices.
(6) 소정의 시도 횟수 내에 최적의 재증착을 얻지 못하면, 자동화된 시스템을 프로그래밍하여 형성 프로세스, 진행중인 오퍼레이터 개입을 인터럽트할 수 있으며, 또는 형성 프로세스를 계속할 수 있는 한편 시도한 수정 단계들 및 발생한 사항들의 적절한 로그(log)를 남겨두게 된다.(6) If optimal redeposition is not achieved within a given number of attempts, the automated system can be programmed to interrupt the formation process, ongoing operator intervention, or to continue the formation process while attempting to correct the steps and occurrences that have been attempted. Leave the appropriate log.
본 발명의 다양한 실시예는 단일 허용불가 기준(예를 들어, 단락 인식)을 이용하여 또는 다중 허용불가 기준을 이용하여 구현될 수 있다. 사용되는 각 허용불가 기준에 따라 동일한 수정 프로세스를 수행할 수 있고 또는 상이한 허용불가 기준에 의해 상이한 수정 액션을 구현할 수 있다. 일부 실시예에서, 수정 액션은 상기한 바와 같은 동작 (1) 내지 (6)의 각각을 포함할 수 있다. 다른 실시예에서, 동작 (1) 내지 (6)의 서브세트만을 이용할 수 있으며, 필요시에, 예를 들어, (2) 다음에 (4), (4) 다음에 (5), 그리고 (5) 다음에 (6)을 수행할 수 있다. 소정 횟수의 시도를 행하지 못한 경우 동작 (6)이 발생할 때마다, 수정 액션은 상이할 수 있다. 일부 실시예에서, 소정의 층과 관련된 문제가 이전 층에서의 문제의 결과라 여겨지면, 또는 현재 층에서 행해진 수정 단계들이 하나 이상의 이전 층에 부정적인 영향을 끼쳤다면, 현재 층과 관련된 하나 이상의 증착이 트리밍될 뿐만 아니라,물질도 하나 이상의 이전 층으로부터 트리밍될 수 있다. 현재 층 및 제거된 물질의 임의의 이전 층에 대한 물질의 재증착을 수행할 수도 있다. 일부 실시예에서, 트리밍 동작은 다른 트리밍 프로세스에 더하여 또는 상기 다른 트리밍 프로세스와는 달리 애노드 에칭을 포함할 수 있다. 다른 다양한 문제 인식 가능성 및 수정 동작 가능성, 및 이들의 조합은 본 명세서의 교시에 의해 당업자에게 자명할 것이다.Various embodiments of the invention may be implemented using a single disallowable criterion (eg, paragraph recognition) or using multiple disallowable criteria. The same modification process may be performed according to each disallowed criterion used, or different modification actions may be implemented by different disallowable criteria. In some embodiments, the corrective action may include each of the operations (1) to (6) as described above. In other embodiments, only a subset of operations (1) through (6) may be used and, if necessary, for example, (2) then (4), (4) then (5), and (5). Then (6) can be performed. Each time action 6 occurs if a certain number of attempts have not been made, the corrective action may be different. In some embodiments, if a problem associated with a given layer is considered to be a result of a problem in a previous layer, or if the modification steps made in the current layer negatively affected one or more previous layers, one or more depositions associated with the current layer may be In addition to being trimmed, the material may also be trimmed from one or more previous layers. Redeposition of the material to the current layer and any previous layer of material removed may be performed. In some embodiments, the trimming operation may include an anode etch in addition to or in addition to other trimming processes. Various other problem recognition possibilities and corrective action possibilities, and combinations thereof, will be apparent to those skilled in the art by the teachings herein.
본 발명의 다른 다양한 실시예가 존재한다. 이러한 실시예중 일부는 본 명세서에 참고로 포함되어 있는 다양한 교시와 함께 본 명세서의 교시의 조합에 기초할 수 있다. 일부 실시예는 임의의 블랭킷 증착 프로세스를 이용하지 않을 수 있으며 그리고/또는 평탄화 공정을 이용하지 않을 수 있다. 일부 실시예는 단일 층 상에 또는 상이한 층들 상에 복수의 상이한 물질의 선택적 증착을 포함할 수 있다. 일부 실시예는 전기증착 프로세스가 아닌 블랭킷 증착 프로세스를 이용할 수 있다. 일부 실시예는, 컨포머블 컨택트 마스킹 프로세스가 아니며 전기도금 프로세스도 아닌 선택적 증착 프로세스를 일부 층들 상에 이용할 수 있다. 일부 실시예는, 선택적 패터닝 동작을 위해 넌컨포머블 마스크, 근접 마스크, 및/또는 부착 마스크를 이용할 수 있다. 일부 실시예는 구조 물질로서 니켈을 이용할 수 있는 한편 다른 실시예는 선택된 희생 물질(예를 들어, 구리 및/또는 다른 일부 희생 물질)로부터 분리될 수 있는 금, 은, 또는 임의의 다른 전기도금가능 물질과 같은 상이한 물질들을 이용할 수 있다. 일부 실시예는, 희생 물질을 갖는 또는 갖지 않는 구조 물질로서 구리를 이용할 수 있다. 일부 실시예는, 희생 물질을 제거할 수 있는 한편다른 실시예는 제거할 수 없다. 일부 실시예에서, 애노드는 컨포머블 컨택트 마스크 지지부와 상이할 수 있으며 이 지지부는 다공성 구조 또는 다른 관통형 구조일 수 있다. 일부 실시예는 상이한 층들 상에 그리고/또는 단일 층의 상이한 부분들 상에 물질의 상이한 선택적 패턴을 증착하도록 상이한 패턴을 갖는 다중 컨포머블 컨택트 마스크를 이용할 수 있다. 일부 실시예에서, 증착 깊이는, CC 마스크의 컨포머블 부분과 기판 간의 밀봉이 컨포머블 물질의 페이스(face)로부터 컨포머블 물질의 내부 에지로 시프트할 수 있는 방식으로 증착이 발생할 때, 컨포머블 컨택트 마스크를 기판으로부터 떨어지게 함으로써 향상될 수 있다. 일부 실시예에서, 전기적 파라미터의 모니터링을 수행하지 않을 수 있고 또는 모니터링한 파라미터에 의해 물질의 제거 및 재증착이라는 결론에 이르지 못할 수 있지만, 대신에 이러한 증착에 대한 결정을 수동으로 또는 자동화된 시각적 검사에 의해 행할 수 있다.There are various other embodiments of the present invention. Some of these embodiments may be based on combinations of the teachings herein with the various teachings incorporated herein by reference. Some embodiments may not use any blanket deposition process and / or may not use a planarization process. Some embodiments may include selective deposition of a plurality of different materials on a single layer or on different layers. Some embodiments may use a blanket deposition process rather than an electrodeposition process. Some embodiments may utilize an optional deposition process on some layers that is neither a conformable contact masking process nor an electroplating process. Some embodiments may use nonconformable masks, proximity masks, and / or attachment masks for selective patterning operations. Some embodiments may use nickel as a structural material while other embodiments may be gold, silver, or any other electroplatable that may be separated from selected sacrificial materials (eg, copper and / or some other sacrificial material). Different materials such as materials can be used. Some embodiments may use copper as a structural material with or without sacrificial material. Some embodiments may remove the sacrificial material while others may not. In some embodiments, the anode can be different from the conformable contact mask support, which can be a porous structure or other penetrating structure. Some embodiments may use multiple conformable contact masks with different patterns to deposit different selective patterns of material on different layers and / or on different portions of a single layer. In some embodiments, the deposition depth is determined when deposition occurs in such a way that sealing between the conformable portion of the CC mask and the substrate can shift from the face of the conformable material to the inner edge of the conformable material, It can be improved by leaving the conformable contact mask away from the substrate. In some embodiments, monitoring of electrical parameters may not be performed, or may not lead to the conclusion of removal and redeposition of material by the monitored parameters, but instead a manual or automated visual inspection of the decision for such deposition. This can be done by.
본 명세서의 교시에 따르면, 본 발명의 설계 및 사용에 있어서 많은 추가 실시예, 및 대체예는 당업자에게 자명할 것이다. 이처럼, 본 발명은 예시적인 특정 실시예, 대체예, 및 상기한 사용으로 한정되는 않으며, 청구범위에 의해서만 한정된다.In accordance with the teachings herein, many further embodiments, and alternatives, in the design and use of the invention will be apparent to those skilled in the art. As such, the invention is not limited to the specific exemplary embodiments, alternatives, and uses described above, but only by the claims.
Claims (26)
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37913202P | 2002-05-07 | 2002-05-07 | |
US60/379,132 | 2002-05-07 | ||
PCT/US2003/014859 WO2003095715A1 (en) | 2002-05-07 | 2003-05-07 | Methods and apparatus for monitoring deposition quality during conformable contact mask plasting operations |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050012738A true KR20050012738A (en) | 2005-02-02 |
KR100994887B1 KR100994887B1 (en) | 2010-11-16 |
Family
ID=29420492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047017799A KR100994887B1 (en) | 2002-05-07 | 2003-05-07 | Method and Apparatus for Monotoring Deposition Quality During Electrochemical Fabrication of Three-Dimensional Structures |
Country Status (7)
Country | Link |
---|---|
US (2) | US20040000489A1 (en) |
EP (1) | EP1506329A1 (en) |
JP (2) | JP4434013B2 (en) |
KR (1) | KR100994887B1 (en) |
CN (2) | CN101724875A (en) |
AU (1) | AU2003229025A1 (en) |
WO (1) | WO2003095715A1 (en) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7195989B2 (en) * | 2003-05-07 | 2007-03-27 | Microfabrica Inc. | Electrochemical fabrication methods using transfer plating of masks |
US7239219B2 (en) | 2001-12-03 | 2007-07-03 | Microfabrica Inc. | Miniature RF and microwave components and methods for fabricating such components |
US9614266B2 (en) | 2001-12-03 | 2017-04-04 | Microfabrica Inc. | Miniature RF and microwave components and methods for fabricating such components |
AU2002360464A1 (en) | 2001-12-03 | 2003-06-17 | Memgen Corporation | Miniature rf and microwave components and methods for fabricating such components |
US7109118B2 (en) | 2003-05-07 | 2006-09-19 | Microfabrica Inc. | Electrochemical fabrication methods including use of surface treatments to reduce overplating and/or planarization during formation of multi-layer three-dimensional structures |
US7252861B2 (en) | 2002-05-07 | 2007-08-07 | Microfabrica Inc. | Methods of and apparatus for electrochemically fabricating structures via interlaced layers or via selective etching and filling of voids |
US9919472B1 (en) | 2002-05-07 | 2018-03-20 | Microfabrica Inc. | Stacking and bonding methods for forming multi-layer, three-dimensional, millimeter scale and microscale structures |
WO2003095707A2 (en) * | 2002-05-07 | 2003-11-20 | Memgen Corporation | Method of and apparatus for forming three-dimensional structures |
US8070931B1 (en) | 2002-05-07 | 2011-12-06 | Microfabrica Inc. | Electrochemical fabrication method including elastic joining of structures |
US20050202660A1 (en) * | 2002-05-07 | 2005-09-15 | Microfabrica Inc. | Electrochemical fabrication process including process monitoring, making corrective action decisions, and taking appropriate actions |
US20050142739A1 (en) * | 2002-05-07 | 2005-06-30 | Microfabrica Inc. | Probe arrays and method for making |
CN101724875A (en) * | 2002-05-07 | 2010-06-09 | 南加州大学 | Methods and apparatus for monitoring deposition quality during conformable contact mask plating operations |
AU2003234398A1 (en) | 2002-05-07 | 2003-11-11 | Memgen Corporation | Electrochemically fabricated structures having dielectric or active bases |
US20050184748A1 (en) * | 2003-02-04 | 2005-08-25 | Microfabrica Inc. | Pin-type probes for contacting electronic circuits and methods for making such probes |
US20040065554A1 (en) * | 2002-05-07 | 2004-04-08 | University Of Southern California | Method of and apparatus for forming three-dimensional structures integral with semiconductor based circuitry |
US20050104609A1 (en) * | 2003-02-04 | 2005-05-19 | Microfabrica Inc. | Microprobe tips and methods for making |
US20060108678A1 (en) * | 2002-05-07 | 2006-05-25 | Microfabrica Inc. | Probe arrays and method for making |
US20050067292A1 (en) * | 2002-05-07 | 2005-03-31 | Microfabrica Inc. | Electrochemically fabricated structures having dielectric or active bases and methods of and apparatus for producing such structures |
US20110092988A1 (en) * | 2002-10-29 | 2011-04-21 | Microfabrica Inc. | Microdevices for Tissue Approximation and Retention, Methods for Using, and Methods for Making |
US8454652B1 (en) | 2002-10-29 | 2013-06-04 | Adam L. Cohen | Releasable tissue anchoring device, methods for using, and methods for making |
US20100094320A1 (en) * | 2002-10-29 | 2010-04-15 | Microfabrica Inc. | Atherectomy and Thrombectomy Devices, Methods for Making, and Procedures for Using |
US10416192B2 (en) | 2003-02-04 | 2019-09-17 | Microfabrica Inc. | Cantilever microprobes for contacting electronic components |
US20080211524A1 (en) * | 2003-02-04 | 2008-09-04 | Microfabrica Inc. | Electrochemically Fabricated Microprobes |
US20080106280A1 (en) * | 2003-02-04 | 2008-05-08 | Microfabrica Inc. | Vertical Microprobes for Contacting Electronic Components and Method for Making Such Probes |
US10297421B1 (en) | 2003-05-07 | 2019-05-21 | Microfabrica Inc. | Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures |
US20050109622A1 (en) * | 2003-11-26 | 2005-05-26 | Peter Peumans | Method for controlling electrodeposition of an entity and devices incorporating the immobilized entity |
US20080105355A1 (en) * | 2003-12-31 | 2008-05-08 | Microfabrica Inc. | Probe Arrays and Method for Making |
GB0416600D0 (en) | 2004-07-24 | 2004-08-25 | Univ Newcastle | A process for manufacturing micro- and nano-devices |
US8216931B2 (en) * | 2005-03-31 | 2012-07-10 | Gang Zhang | Methods for forming multi-layer three-dimensional structures |
US7696102B2 (en) * | 2005-03-31 | 2010-04-13 | Gang Zhang | Methods for fabrication of three-dimensional structures |
KR101424824B1 (en) * | 2005-11-18 | 2014-08-01 | 레플리서러스 그룹 에스에이에스 | Method of forming a multilayer structure |
US7247560B1 (en) * | 2006-03-01 | 2007-07-24 | Gary Neal Poovey | Selective deposition of double damascene metal |
CN100395374C (en) * | 2006-04-10 | 2008-06-18 | 南京航空航天大学 | Three-dimensional microstructure electroforming method and apparatus |
CN101632150B (en) * | 2007-02-20 | 2011-11-23 | 高通Mems科技公司 | Equipment and methods for etching of mems |
US7719752B2 (en) | 2007-05-11 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same |
CN101755232A (en) * | 2007-07-25 | 2010-06-23 | 高通Mems科技公司 | Mems display devices and methods of fabricating the same |
US8023191B2 (en) * | 2008-05-07 | 2011-09-20 | Qualcomm Mems Technologies, Inc. | Printable static interferometric images |
US7719754B2 (en) * | 2008-09-30 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | Multi-thickness layers for MEMS and mask-saving sequence for same |
US8262916B1 (en) | 2009-06-30 | 2012-09-11 | Microfabrica Inc. | Enhanced methods for at least partial in situ release of sacrificial material from cavities or channels and/or sealing of etching holes during fabrication of multi-layer microscale or millimeter-scale complex three-dimensional structures |
US20140262794A1 (en) * | 2013-03-15 | 2014-09-18 | Applied Materials, Inc. | Electrochemical deposition processes for semiconductor wafers |
TWI503847B (en) * | 2013-10-16 | 2015-10-11 | Taiwan Green Point Entpr Co | Plastic body with conductive line layer and its making method |
CN104152979B (en) * | 2014-09-04 | 2017-02-01 | 蒙家革 | Electrolytic etching head, numerical-control electrolytic etching system and etching method |
DE102015201927A1 (en) | 2015-02-04 | 2016-08-04 | Siemens Aktiengesellschaft | Method for cold gas spraying with mask |
JP2017053008A (en) * | 2015-09-10 | 2017-03-16 | 株式会社東芝 | Electroplating device, electroplating method, and method for producing semiconductor device |
US10961967B1 (en) | 2017-12-12 | 2021-03-30 | Microfabrica Inc. | Fuel injector systems, fuel injectors, fuel injector nozzles, and methods for making fuel injector nozzles |
US11262383B1 (en) | 2018-09-26 | 2022-03-01 | Microfabrica Inc. | Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making |
US11539053B2 (en) | 2018-11-12 | 2022-12-27 | Utility Global, Inc. | Method of making copper electrode |
US11603324B2 (en) | 2018-11-06 | 2023-03-14 | Utility Global, Inc. | Channeled electrodes and method of making |
EP3877152A4 (en) | 2018-11-06 | 2022-10-12 | Utility Global, Inc. | System and method for integrated deposition and heating |
US11611097B2 (en) | 2018-11-06 | 2023-03-21 | Utility Global, Inc. | Method of making an electrochemical reactor via sintering inorganic dry particles |
US11761100B2 (en) | 2018-11-06 | 2023-09-19 | Utility Global, Inc. | Electrochemical device and method of making |
WO2020102634A1 (en) * | 2018-11-17 | 2020-05-22 | Utility Global, Inc. | Method of making electrochemical reactors |
EP3881377A4 (en) * | 2018-11-17 | 2022-09-28 | Utility Global, Inc. | Method of making electrochemical reactors |
KR102636830B1 (en) | 2018-12-31 | 2024-02-14 | 엘지디스플레이 주식회사 | Electroplating apparatus and electroplating method using the same |
CN110054147A (en) * | 2019-03-26 | 2019-07-26 | 中国科学院微电子研究所 | A kind of three-dimensionally shaped method of micro-sized metal part |
CN109822356B (en) * | 2019-04-10 | 2024-01-30 | 福州大学 | Gluing-drilling-electromagnetic riveting composite device and application method thereof |
US11802891B1 (en) | 2019-12-31 | 2023-10-31 | Microfabrica Inc. | Compliant pin probes with multiple spring segments and compression spring deflection stabilization structures, methods for making, and methods for using |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5321048A (en) * | 1976-08-10 | 1978-02-27 | Nippon Electric Co | Constant current density plating device |
JPS62190722A (en) * | 1986-02-17 | 1987-08-20 | Nippon Denso Co Ltd | Voltage monitor for electroplating of semiconductor wafer |
JPS63138246A (en) * | 1986-11-29 | 1988-06-10 | Oki Electric Ind Co Ltd | Method for testing stirring state of plating liquid |
US4920639A (en) * | 1989-08-04 | 1990-05-01 | Microelectronics And Computer Technology Corporation | Method of making a multilevel electrical airbridge interconnect |
US5011580A (en) * | 1989-10-24 | 1991-04-30 | Microelectronics And Computer Technology Corporation | Method of reworking an electrical multilayer interconnect |
US5190637A (en) * | 1992-04-24 | 1993-03-02 | Wisconsin Alumni Research Foundation | Formation of microstructures by multiple level deep X-ray lithography with sacrificial metal layers |
US5605615A (en) * | 1994-12-05 | 1997-02-25 | Motorola, Inc. | Method and apparatus for plating metals |
JP3269827B2 (en) * | 1997-04-04 | 2002-04-02 | ユニバーシティ・オブ・サザン・カリフォルニア | Articles, methods and apparatus for electrochemical manufacturing |
US6562204B1 (en) * | 2000-02-29 | 2003-05-13 | Novellus Systems, Inc. | Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers |
US6428673B1 (en) * | 2000-07-08 | 2002-08-06 | Semitool, Inc. | Apparatus and method for electrochemical processing of a microelectronic workpiece, capable of modifying processing based on metrology |
US6458263B1 (en) * | 2000-09-29 | 2002-10-01 | Sandia National Laboratories | Cantilevered multilevel LIGA devices and methods |
JP3664669B2 (en) * | 2001-06-27 | 2005-06-29 | 株式会社荏原製作所 | Electrolytic plating equipment |
CN101724875A (en) * | 2002-05-07 | 2010-06-09 | 南加州大学 | Methods and apparatus for monitoring deposition quality during conformable contact mask plating operations |
-
2003
- 2003-05-07 CN CN200910246087A patent/CN101724875A/en active Pending
- 2003-05-07 WO PCT/US2003/014859 patent/WO2003095715A1/en active Application Filing
- 2003-05-07 US US10/434,494 patent/US20040000489A1/en not_active Abandoned
- 2003-05-07 EP EP03726805A patent/EP1506329A1/en not_active Withdrawn
- 2003-05-07 KR KR1020047017799A patent/KR100994887B1/en active IP Right Grant
- 2003-05-07 AU AU2003229025A patent/AU2003229025A1/en not_active Abandoned
- 2003-05-07 CN CN03813332A patent/CN100582318C/en not_active Expired - Fee Related
- 2003-05-07 JP JP2004503699A patent/JP4434013B2/en not_active Expired - Fee Related
-
2007
- 2007-04-13 US US11/735,393 patent/US20070181431A1/en not_active Abandoned
-
2009
- 2009-11-12 JP JP2009259258A patent/JP5198413B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100582318C (en) | 2010-01-20 |
JP2005524775A (en) | 2005-08-18 |
WO2003095715A1 (en) | 2003-11-20 |
EP1506329A1 (en) | 2005-02-16 |
CN1659317A (en) | 2005-08-24 |
AU2003229025A1 (en) | 2003-11-11 |
JP2010059550A (en) | 2010-03-18 |
US20040000489A1 (en) | 2004-01-01 |
KR100994887B1 (en) | 2010-11-16 |
JP5198413B2 (en) | 2013-05-15 |
JP4434013B2 (en) | 2010-03-17 |
US20070181431A1 (en) | 2007-08-09 |
CN101724875A (en) | 2010-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100994887B1 (en) | Method and Apparatus for Monotoring Deposition Quality During Electrochemical Fabrication of Three-Dimensional Structures | |
US7163614B2 (en) | Methods of and apparatus for making high aspect ratio microelectromechanical structures | |
US20070163888A1 (en) | Conformable Contact Masking Methods and Apparatus Utilizing In Situ Cathodic Activation of a Substrate | |
US20050202180A1 (en) | Electrochemical fabrication methods for producing multilayer structures including the use of diamond machining in the planarization of deposits of material | |
US20090194425A1 (en) | Electrochemical Fabrication Methods Including Use of Surface Treatments to Reduce Overplating and/or Planarization During Formation of Multi-layer Three-Dimensional Structures | |
US20080230392A1 (en) | Non-Conformable Masks and Methods and Apparatus for Forming Three-Dimensional Structures | |
US20120186978A1 (en) | Electrochemical Fabrication Methods Incorporating Dielectric Materials and/or Using Dielectric Substrates | |
US20050202660A1 (en) | Electrochemical fabrication process including process monitoring, making corrective action decisions, and taking appropriate actions | |
US7531077B2 (en) | Electrochemical fabrication process for forming multilayer multimaterial microprobe structures | |
US9244101B2 (en) | Electrochemical fabrication process for forming multilayer multimaterial microprobe structures | |
US7384530B2 (en) | Methods for electrochemically fabricating multi-layer structures including regions incorporating maskless, patterned, multiple layer thickness depositions of selected materials | |
US9597834B2 (en) | Electrochemical fabrication method including elastic joining of structures | |
US7527721B2 (en) | Electrochemical fabrication method for producing multi-layer three-dimensional structures on a porous dielectric | |
US20090165295A1 (en) | Electrochemical Fabrication Methods Incorporating Dielectric Materials and/or Using Dielectric Substrates | |
US11211228B1 (en) | Neutral radical etching of dielectric sacrificial material from reentrant multi-layer metal structures | |
US20160194774A1 (en) | Electrochemical Fabrication Process for Forming Multilayer Multimaterial Microprobe Structures Incorporating Dielectrics | |
US20050189959A1 (en) | Electrochemical fabrication process for forming multilayer multimaterial microprobe structures | |
US20040007469A1 (en) | Selective electrochemical deposition methods using pyrophosphate copper plating baths containing ammonium salts, citrate salts and/or selenium oxide | |
US20100006443A1 (en) | Electrochemical Fabrication Method for Producing Compliant Beam-Like Structures | |
US20090057157A1 (en) | EFAB Methods Including Controlled Mask to Substrate Mating |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141008 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20151013 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20161013 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181005 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20191011 Year of fee payment: 10 |