[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20040108242A - 횡전계 방식의 액정표시장치 및 그 제조방법 - Google Patents

횡전계 방식의 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20040108242A
KR20040108242A KR1020030039155A KR20030039155A KR20040108242A KR 20040108242 A KR20040108242 A KR 20040108242A KR 1020030039155 A KR1020030039155 A KR 1020030039155A KR 20030039155 A KR20030039155 A KR 20030039155A KR 20040108242 A KR20040108242 A KR 20040108242A
Authority
KR
South Korea
Prior art keywords
organic insulating
electrode
pixel
data line
common
Prior art date
Application number
KR1020030039155A
Other languages
English (en)
Other versions
KR100731045B1 (ko
Inventor
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030039155A priority Critical patent/KR100731045B1/ko
Priority to US10/860,282 priority patent/US7385661B2/en
Priority to CN200410048311A priority patent/CN100592176C/zh
Priority to FR0406565A priority patent/FR2856505B1/fr
Publication of KR20040108242A publication Critical patent/KR20040108242A/ko
Application granted granted Critical
Publication of KR100731045B1 publication Critical patent/KR100731045B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133371—Cells with varying thickness of the liquid crystal layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

상,하부기판의 합착 마진에 따른 개구율 감소 및 휘도 감소 문제를 해결하기에 알맞은 횡전계 방식의 액정표시장치 및 그 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 본 발명의 횡전계 방식의 액정표시장치는 하부기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과; 상기 게이트라인과 이격되어 평행한 방향으로 형성된 공통배선과; 상기 게이트 라인과 데이터 라인의 교차부위에 형성된 박막 트랜지스터와; 상기 화소영역에서의 두께가 그 이외의 영역보다 얇은 두께를 갖도록 단차를 갖고 형성된 유기절연막과; 상기 데이터라인 상부 및 화소영역에 일방향으로 형성된 공통전극과; 상기 유기절연막의 단차부를 포함한 상기 공통전극 사이에 형성된 화소전극을 포함함을 특징으로 한다.

Description

횡전계 방식의 액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING AND METHOD FOR FABRICATING THE SAME}
본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로, 특히 휘도를 향상시키고, 상·하부기판의 합착 마진에 의한 개구율 손실을 최소화하기에 알맞은 횡전계 방식(In-Plane Switching : 이하, IPS라고 한다)의 액정표시장치 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.
그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.
이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.
이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.
한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.
도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다.
도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되며, 상기 게이트 라인(4)과 데이터 라인(5)이 교차하는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 있다.
그리고 상기 상부기판(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.
여기서, 상기 박막 트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과 상기 게이트 전극 상측의 게이트 절연막위에 형성된 액티브층과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극에 대향되도록 드레인 전극을 구비하여 구성된다.
상기 화소전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다.
그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다.
따라서, 상기의 단점을 극복하기 위해 새로운 기술 즉, 횡전계 방식(IPS)의 액정표시장치가 제안되고 있다.
이하에서는 일반적인 횡전계 방식(IPS)의 액정표시장치에 대하여 개략적으로 설명하기로 한다.
도 2는 일반적인 횡전계 방식(IPS)의 액정표시장치를 나타낸 개략적인 단면도이다.
도 2에 도시한 바와 같이, 하부기판(11)상에 화소전극(12)과 공통전극(13)이 동일 평면상에 형성되어 있고, 상기 하부기판(11)과 일정 공간을 갖고 합착된 상부기판(15) 사이에 형성된 액정층(14)은 상기 하부기판(11)상의 상기 화소전극(12)과 공통전극(13) 사이의 횡전계에 의해 작동한다.
도 3a 및 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면이다.
즉, 도 3a는 화소전극(12) 또는 공통전극(13)에 횡전계가 인가되지 않은 오프(off)상태로써, 액정층(14)의 상 변이가 일어나지 않음을 알 수 있다. 예를 들어 화소전극(12)과 공통전극(13)의 수평 방향에서 기본적으로 45°틀어져있다.
도 3b는 상기 화소전극(12)과 공통전극(13)에 횡전계가 인가된 온(on) 상태로써, 액정층(14)의 상 변이가 일어나고, 도 3a의 오프 상태와 비교해서 45°정도로 뒤틀림 각을 가지고, 화소전극(12)과 공통전극(13)의 수평방향과 액정의 비틀림 방향이 일치함을 알 수 있다.
상술한 바와 같이 IPS의 액정표시장치는 동일 평면상에 화소전극(12)과 공통전극(13)이 모두 존재한다.
상기 횡전계 방식의 장점으로는 광시야각이 가능하다는 것이다.
즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다.
그리고, 일반적으로 사용되는 액정표시장치에 비해 제작 공정이 간단하고,시야각에 따른 색의 이동이 적은 장점이 있다.
그러나, 공통전극(13)과 화소전극(12)이 동일 기판상에 존재하기 때문에 빛에 의한 투과율 및 개구율이 저하되는 단점이 있다.
또한, 구동전압에 의한 응답시간을 개선해야 하고, 셀 갭(cell gap)의 정렬오차 마진(misalign margin)이 작기 때문에 상기 셀 갭을 균일하게 해야 하는 단점이 있다.
즉, 횡전계 방식의 액정표시장치는 상기와 같은 장점과 단점이 있으므로 사용자의 사용 용도에 따라 선택해서 사용할 수 있다.
도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS의 액정표시장치의 동작을 나타낸 사시도이다.
도 4a에 도시한 바와 같이, 화소전극(12) 또는 공통전극(13)에 횡전계 전압이 인가되지 않았을 경우에는 액정분자 배열방향(16)은 초기 배향막(도시되지 않음)의 배열 방향과 동일한 방향으로 배열된다.
그리고 도 4b에 도시한 바와 같이, 화소전극(12)과 공통전극(13)에 횡전계 전압이 인가되었을 때 액정분자의 배열방향(16)은 전기장이 인가되는 방향(17)으로 배열함을 알 수 있다.
이하, 첨부된 도면을 참고하여 종래의 횡전계 방식(IPS)의 액정표시장치에 대하여 설명하기로 한다.
도 5는 종래 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 단위 화소의 평면도이고, 도 6은 도 5의 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'선상을 자른 구조 단면도이다.
종래의 횡전계 방식의 액정표시장치는 도 5와 도 6에 도시한 바와 같이 투명한 하부기판(60)상에 화소영역을 정의하도록 수직 교차된 게이트라인(61)과 데이터라인(64)이 있고, 상기 게이트 라인(61)과 데이터 라인(64)이 교차되는 영역에는 박막 트랜지스터(T)가 형성되어 있다.
이때 박막 트랜지스터(T)는 상기 게이트 라인(61)의 일영역을 점유하고 있는 게이트 전극(61a)과, 게이트 전극(61a)을 포함한 하부기판(60) 전면에 형성된 게이트 절연막(62)과, 상기 게이트 전극(61a) 상측의 게이트 절연막(62)위에 형성되는 액티브층(63)과, 상기 데이터 라인(64)으로부터 돌출되어 형성되는 소오스 전극(64a)과 상기 소오스 전극(64a)과 일정한 간격 격리되어 형성된 드레인전극(64b)으로 구성된다.
또한 상기 게이트라인(61)과 동일층상에 공통배선(61b)이 형성되는데, 이때 공통배선(61b)은 게이트라인(61)과 평행하게 화소영역을 가로지르도록 형성되어 있다.
그리고 상기 데이터라인(64)을 포함한 하부기판(60) 전면에 보호막(65)이 형성되어 있고, 상기 드레인전극(64b)에 콘택홀(66)이 형성되어 있다. 이때 보호막(65)은 실리콘질화막으로 형성되어 있다.
그리고 화소영역의 보호막(65) 상에는 공통전극(67)과 화소전극(68)이 일정간격을 갖고 평행하게 교대로 배열되어 있다.
이때 공통전극(67)은 데이터라인(64)과 평행하게 한 화소영역에 복수개가 배열되어 있고, 상기 화소전극(68)은 콘택홀(66)을 통해 박막트랜지스터의 드레인전극(64b)과 연결되어 있다.
상기 공통전극(67)과 화소전극(68)은 투명 도전막으로 형성되어 있다.
그리고 도면에는 도시되어 있지 않지만, 상기와 같이 구성된 하부기판에 대응되는 상부기판에는 색상을 구현하기 위해 화소영역에 대응되는 부분에 칼라필터층이 형성되어 있고, 상기 칼라필터층 사이의 구분과 광차단 역할을 하기 위해 블랙 매트릭스층이 형성되어 있다.
이때, 블랙 매트릭스층은 게이트라인(61), 데이터라인(64), 데이터라인(64)과 인접한 공통전극(67)의 사이를 포함한 주변영역 및 박막트랜지스터에 대응되는 부분에 형성되어 있다.
그리고 상기 공통전극(67)과 화소전극(68) 사이에 위치한 액정은 상기 공통전극(67)과 화소전극(68) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이룬다.
미설명 부호 69는 스토리지 전극으로, 스토리지 온 콤온(Storage On Common) 구조를 이루고 있다.
상기에서 공통전극(67)과 화소전극(68)이 투명 도전막으로 형성되어 있으면 액정표시장치의 전체 휘도를 향상시킬 수는 있다.
그러나, 상기에서와 같이 데이터라인(64) 및 주변영역의 상부에도 블랙 매트릭스층을 형성하면, 상,하부기판을 합착할 때 합착 마진을 고려해서 설계하여야 하므로 공정이 복잡할 뿐만아니라, 상,하부기판의 크기가 점점 커지고 있는 추세에서는 데이터라인(64) 주변으로 상,하부기판의 합착 마진에 따른 휘도 감소가 우려된다.
다시말해서, 데이터라인(64) 뿐만아니라 데이터라인(64)과 이에 인접한 공통전극(67) 사이에 대응되는 부분에도 블랙 매트릭스층을 형성하여 주어야 하므로 합착 마진에 따른 개구율 손실 및 휘도 감소가 우려된다.
또한, 실리콘질화막으로 형성된 보호막이 비교적 얇은 대략, 0.3㎛로 형성되어 있기 때문에 데이터라인과 공통전극의 크로스 토크 및 기생 커패시턴스에 의한 화질 저하 문제도 발생된다.
이에 데이터라인과 공통전극의 크로스 토크 현상에 의한 화질 저하 문제를 보상하기 위해서, 하부기판의 전면에 실리콘질화막으로 보호막을 형성하는 데신에, 저유전율의 유기절연막을 대략 3㎛의 두께를 갖도록 평탄하게 형성하여 사용하고 있다.
그러나 이와 같이 대략 3㎛의 유기절연막을 사용하면 데이터라인과 공통전극간의 크로스 토크 현상을 줄여서 화질 저하 문제를 개선할 수는 있으나, 유기절연막의 두꺼운 두께에 의해서 화소영역에서는 광투과 효율이 저하되는 문제가 부차적으로 발생하고 있다.
즉, 실리콘질화막은 대략 0.3㎛을 도포하여 사용하고 있는데 반해서, 유기절연막은 대략 3㎛를 도포하여 사용하므로, 유기절연막의 두께에 의해 화소영역에서의 광투과 효율은 대략 8% 저하되어 대략 92%가 된다.
결과적으로 유기절연막을 사용하더라도 전체적인 휘도 향상 효과는 볼 수가 없다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 상,하부기판의 합착 마진에 따른 개구율 감소 및 휘도 감소 문제를 해결하기에 알맞은 횡전계 방식의 액정표시장치 및 그 제조방법을 제공하는데 있다.
도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도
도 2는 일반적인 횡전계 방식(IPS)의 액정표시장치를 나타낸 개략적인 단면도
도 3a 및 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면
도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS 모드 액정표시장치의 동작을 나타낸 사시도
도 5는 종래 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 단위 화소의 평면도
도 6은 도 5의 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'선상을 자른 구조 단면도
도 7은 본 발명의 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 단위 화소의 평면도
도 8은 도 7의 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ'선상을 자른 구조 단면도 및 광투과 영역의 광투과율을 나타낸 막대 그래프
도 9a 내지 도 9d는 본 발명의 실시예에 따른 횡전계 방식의 액정표시장치의제조방법을 나타낸 공정 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
90 : 하부기판 91 : 게이트라인
91a : 게이트전극 91b : 공통배선
92 : 게이트 절연막 93 : 액티브층
94 : 데이터라인 94a, 94b : 소오스,드레인전극
95 : 제 1 유기절연막 96 : 콘택홀
97 : 제 2 유기절연막 98 : 공통전극
99 : 화소전극 100 : 스토리지 전극
상기와 같은 목적을 달성하기 위한 본 발명의 횡전계 방식의 액정표시장치는 하부기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과; 상기 게이트라인과 이격되어 평행한 방향으로 형성된 공통배선과; 상기 게이트 라인과 데이터 라인의 교차부위에 형성된 박막 트랜지스터와; 상기 화소영역에서의 두께가 그 이외의 영역보다 얇은 두께를 갖도록 단차를 갖고 형성된 유기절연막과; 상기 데이터라인 상부 및 화소영역에 일방향으로 형성된 공통전극과; 상기 유기절연막의 단차부를 포함한 상기 공통전극 사이에 형성된 화소전극을 포함함을 특징으로 한다.
상기 유기절연막은 상기 데이터라인 및 상기 박막 트랜지스터를 감싸도록 형성된 제 1 유기절연막과, 상기 제 1 유기절연막을 포함한 상기 하부기판 전면에 형성된 제 2 유기절연막으로 구성됨을 특징으로 한다.
상기 제 1, 제 2 유기절연막은 유전율이 대략 3~4인 것을 특징으로 한다.
상기 유기절연막에는 상기 드레인전극의 일영역이 드러나도록 콘택홀이 더 형성됨을 특징으로 한다.
상기 화소전극은 상기 콘택홀을 통해 상기 드레인전극과 연결됨을 특징으로한다.
상기 공통전극은 상기 데이터라인보다 그 폭이 넓은 것을 특징으로 한다.
상기 화소영역내의 공통전극은 상기 데이터라인과 평행한 방향으로 배열됨을 특징으로 한다.
상기 공통전극과 연결되어 상기 공통배선의 상측부분에 형성된 스토리지 전극을 더 포함함을 특징으로 한다.
상기 공통배선은 상기 게이트라인과 동일층상에 형성됨을 특징으로 한다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인의 일영역에 정의된 게이트전극과, 상기 게이트라인을 포함한 상기 하부기판 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상측의 상기 게이트 절연막상에 형성된 액티브층과, 상기 데이터 라인으로부터 돌출되어 상기 액티브층의 일측상부에 오버랩된 소오스 전극과, 상기 소오스 전극과 일정한 간격을 갖으며 상기 액티브층의 타측상부에 오버랩된 드레인 전극으로 구성됨을 특징으로 한다.
상기 화소영역내의 공통전극은 복수개 구성하는 것을 특징으로 한다.
상기 공통전극과 상기 화소전극은 상기 제 2 유기절연막상에 형성됨을 특징으로 한다.
상기 공통전극과 상기 화소전극은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전 금속으로 형성됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명의 횡전계 방식의 액정표시장치의 제조방법은 기판상에 일방향으로 복수개의 게이트라인을 형성하는 단계; 상기 게이트라인과 이격되어 평행한 방향으로 공통배선을 형성하는 단계; 상기 게이트라인과 상기 공통배선을 포함한 상기 기판상에 게이트절연막을 형성하는 단계; 상기 게이트라인과 교차 배치되어 화소영역을 정의하도록 복수개의 데이터라인을 형성함과 동시에 박막트랜지스터의 소오스/드레인전극을 형성하는 단계; 상기 화소영역에서의 두께가 그 이외의 영역보다 얇은 두께를 갖도록 단차를 갖는 유기절연막을 형성하는 단계; 상기 데이터라인 상부 및 상기 화소영역내에 일방향으로 배열되도록 공통전극을 형성하는 단계; 상기 유기절연막의 단차부를 포함한 상기 공통전극 사이에 화소전극을 형성함을 특징으로 한다.
상기 게이트라인과 상기 공통배선은 동시에 형성함을 특징으로 한다.
상기 유기절연막은 상기 기판 전면에 제 1 유기절연막을 형성하는 단계, 상기 데이터라인과 박막 트랜지스터의 상부에 남도록 상기 제 1 유기절연막을 식각하는 단계, 상기 제 1 유기절연막을 포함한 상기 기판의 전면에 제 2 유기절연막을 형성하는 단계를 포함함을 특징으로 한다.
상기 제 1 유기절연막은 습식각 공정으로 식각하는 것을 특징으로 한다.
상기 드레인전극의 일영역이 드러나도록 상기 유기절연막에 콘택홀을 형성하는 것을 더 포함함을 특징으로 한다.
상기 공통전극과 상기 화소전극은 상기 유기절연막의 전면에 투명 도전막을 증착하는 단계, 포토 및 식각 공정을 통해 상기 투명 도전막을 선택적으로 제거하는 단계를 특징으로 한다.
상기 데이터라인 상부의 상기 공통전극은 상기 데이터라인보다 넓은 폭을 갖도록 형성하고, 상기 화소영역내의 상기 공통전극은 상기 데이터라인과 평행한 방향으로 형성하는 것을 특징으로 한다.
상기 공통전극과 상기 화소전극을 형성할 때, 상기 데이터라인 상부와 상기 화소영역의 일영역내에 형성된 상기 공통전극을 연결하도록 상기 공통배선 상측부분에 스토리지 전극을 더 형성하는 것을 특징으로 한다.
상기 투명 도전막은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)을 사용함을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 횡전계 방식의 액정표시장치 및 그 제조방법에 대하여 설명하면 다음과 같다.
먼저, 본 발명에 따른 횡전계 방식의 액정표시장치에 대하여 설명하기로 한다.
도 7은 본 발명의 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 단위 화소의 평면도이고, 도 8은 도 7의 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ'선상을 자른 구조 단면도이다.
본 발명에 따른 횡전계 방식(IPS)의 액정표시장치에서, 투명한 하부기판(TFT 기판)은 게이트라인, 데이터라인, 박막트랜지스터, 공통배선, 공통전극 및 화소전극으로 구성되고, 상부기판(칼라필터 기판)은 R,G,B의 칼라필터층과, 블랙 매트릭스(Black Matrix)층으로 구성되는데, 좀 더 자세한 구성은 다음과 같다.
도 7과 도 8에 도시한 바와 같이 투명한 하부기판(90)상에 복수개의 게이트 라인(91)이 일방향으로 배열되어 있고, 게이트라인(91)을 포함한 하부기판(90) 전면에는 게이트절연막(92)이 형성되어 있고, 게이트라인(91)과 교차 배열되어 화소영역을 정의하도록 데이터 라인(94)이 형성되어 있다.
상기에서 게이트라인(91)과 동일층상에 동일물질로 게이트라인(91)과 평행한 방향으로 공통배선(91b)이 형성되어 있다.
그리고 상기 게이트 라인(91)과 데이터 라인(94)이 교차되는 부분에 복수개의 박막 트랜지스터(TFT)가 형성되어 있다.
여기서 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(91)의 일영역에 정의된 게이트전극(91a)과, 게이트라인(91)을 포함한 하부기판(90) 전면에 형성된 게이트 절연막(92)과, 상기 게이트 전극(91a) 상측의 게이트 절연막(92)위에 형성되는 액티브층(93)과, 상기 데이터 라인(94)으로부터 돌출되어 상기 액티브층(93)의 일측상부에 오버랩된 소오스 전극(94a)과, 상기 소오스 전극(94a)과 일정한 간격을 갖으며 액티브층(93)의 타측상부에 오버랩된 드레인 전극(94b)으로 구성된다.
이때 박막 트랜지스터(TFT)의 게이트전극은 도면에는 도시되지 않았지만, 일방향을 갖는 게이트 라인의 일측에서 돌출 형성되도록 형성될 수도 있다.
그리고 박막 트랜지스터와 데이터라인(94)을 감싸도록 유전율이 대략 3~4인 저유전율의 제 1 유기절연막(95)이 형성되어 있다.
그리고 제 1 유기절연막(95)을 포함한 하부기판(90) 전면에 유전율이 대략 3~4인 저유전율의 제 2 유기절연막(97)이 형성되어 있다.
이때 제 1, 제 2 유기절연막(95,97)은 제 1 유기절연막(95)이 화소영역내에는 형성되어 있지 않기 때문에 화소영역내에서의 유기절연막의 전체 두께가 그 이외의 영역보다 얇게 형성되어 있다.
이와 같이 화소영역내에서의 유기절연막의 전체 두께를 그 이외의 영역보다 얇게 구성한 이유는, 유기절연막의 두께에 의해 광투과 효율이 떨어지는 문제를 보상하기 위한 것이다.
다시말해서, 크로스 토크(Cross talk) 및 데이터신호 지연 문제가 우려되는 데이터라인(94)에 인접한 상부영역('A', 'D')에는 제 1, 제 2 유기절연막(95, 97)을 모두 형성하여 그 두께를 확보하고, 화소영역의 일부 광투과 영역('B', 'C')에는 제 2 유기절연막(97)만을 형성하여 제 1, 제 2 유기절연막(95, 97)을 모두 형성시킨 영역보다는 광투과 효율을 개선시키므로써, 전반적으로 화소영역에서의 광투과 효율을 향상시킨 구조이다.
그리고 상기 드레인전극(94b)의 일영역상에 화소전극과 연결될 콘택홀(96)이 형성되어 있다.
그리고 데이터라인(94) 상부와 화소영역의 일영역내의 제 2 유기절연막(97)상에 공통전극(98)이 형성되어 있다.
그리고 공통배선(91b) 상부에는 스토리지 온 콤온(Storage On Common) 구조의 스토리지 전극(100)이 형성되어 있다.
이때 데이터라인(94) 상부의 공통전극(98)은 데이터라인(94)보다 넓은 폭으로 형성하고, 화소영역내의 공통전극(98)은 데이터라인(94)과 평행한 방향으로 형성한다. 이때 도면에는 화소영역내의 공통전극(98)을 1개만 구성하였으나, 2개 이상 구성할 수도 있다.
상기에서 스토리지 전극(100)은 데이터라인(94) 상부와 화소영역의 일영역내에 형성된 공통전극(98)들을 연결해 주는 역할도 한다.
그리고 화소전극(99)은 공통전극(98)들 사이에 일정 간격을 갖고 형성되어 있으며, 공통전극(98)과 동일층인 제 2 유기절연막(97)상에 형성되어 있다. 특히, 데이터라인(94)에 인접한 화소전극(99)은 제 2 유기절연막(97)의 단차부를 따라 형성되어 있다.
이때 제 2 유기절연막(97)의 단차부에 화소전극(99)을 형성하는 이유는, 차후 러빙 공정시 제 2 유기절연막(97)의 단차부를 따라 배향 불량이 발생하고 이로 인하여 이곳에서 액정 동작 불량이 발생하여 화질에 영향을 주는데, 이와 같은 문제가 발생하는 단차부에 화소전극을 형성하면 이곳으로 빛이 투과하지 않기 때문에 이러한 문제가 발생하더라도 영향을 미치지 못하게 하기 위해서이다.
즉, 단차부에 화소전극(99)을 배치시키므로써 이영역이 광투과 영역으로 사용되지 않기 때문에 배향 불량에 의한 화질 저하 문제가 발생하는 것을 미연에 방지할 수 있는 것이다.
상기 공통전극(98)과 화소전극(99)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전 금속으로 형성되어 있다.
이때 화소전극(99)중 TFT에 인접한 부분은 드레인전극(94b)과 콘택홀(96)을 통해 연결되어 있다.
또한 도면에는 도시되어 있지 않지만, 상기와 같이 구성된 하부기판에 대응되는 상부기판에는 색상을 구현하기 위해 화소영역에 대응되는 부분에 칼라필터층이 형성되어 있고, 박막 트랜지스터와 게이트라인에 대응되는 부분에 광차단 역할을 하기 위해 블랙 매트릭스층이 형성되어 있다. 이때 데이터라인에 대응되는 부분에는 블랙 매트릭스층을 형성할 필요가 없는데, 이와 같이 블랙 매트릭스층을 형성할 필요가 없는 영역을 블랙 매트릭스 프리(free)영역이라고 한다.
상기에서와 같이 데이터라인(94) 상부에 공통전극(98)이 데이터라인(94)의 폭보다 넓은 폭을 갖고 형성되어 있으므로, 종래에서와 같이 데이터라인과 공통전극 사이에서의 빛샘 현상을 막기 위해서 그 사이에 대응되는 상부에 블랙 매트릭스층을 배열하지 않아도 되므로, 개구율이 감소하는 문제를 방지할 수 있다. 다시말해서, 상,하부기판 합착 마진에서 데이터라인쪽으로는 고려할 필요가 없기 때문에 개구율을 개선할 수 있는 잇점이 있다.
다음에, 상기 구성을 갖는 본 발명의 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법에 대하여 설명하기로 한다.
도 9a 내지 도 9d는 본 발명의 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
도 9a에 도시한 바와 같이, 투명한 하부 기판(90)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 도전성 금속을 패터닝하여, 일 끝단이 소정면적으로 넓게 구성되는 게이트 패드(미도시)와 상기 게이트 패드에서 일 방향으로 연장된 게이트 라인(91)을 형성한다. 이때 상기 게이트 라인(91)의 일영역은 게이트 전극(91a) 역할을 한다.
상기 도전성 금속을 패터닝하여 게이트 라인(91)을 형성함과 동시에, 상기 게이트 라인(91)과 이격되도록 동일층상에 공통배선(91b)을 형성한다.
이때 공통배선(91b)은 게이트라인(91)과 평행한 방향으로 이전단의 게이트라인에 인접하게 배열되어 있다.
여기서 상기 도전성 금속으로는 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 중 적어도 어느 하나의 금속을 사용할 수 있다.
이후에 상기 게이트 전극(91a)이 형성된 하부기판(90)의 전면에 게이트 절연막(92)을 형성한다.
여기서 상기 게이트 절연막(92)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있다.
이후에 상기 게이트 절연막(92)상에 반도체층(아몰퍼스실리콘 + 불순물 아몰퍼스실리콘)을 증착한다.
이어, 상기 반도체층을 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전극(91a) 상부에 아일랜드(island) 형태를 갖는 액티브층(93)을 형성한다.
이후에 상기 액티브층(93)이 형성된 하부기판(90)의 전면에 도전성 금속을 증착하고 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 라인(91)과 교차 배열되는 데이터 라인(94)과, 상기 데이터 라인(94)에서 일방향으로 돌출 연장된 소오스 전극(94b)과, 소오스전극(94a)과 소정간격 이격된 드레인전극(94b)을 형성한다.
상기에서 소오스전극(94a)과 드레인전극(94b)은 각각 액티브층(93)의 일/타측에 오버랩되어 있다.
이후에 하부기판(90) 전면에 유전율이 대략 3~4인 저유전율의 제 1 유기절연막(95)을 형성한다.
다음에 도 9b에 도시한 바와 같이, 습식각 공정으로 제 1 유기절연막(95)을 식각하여 제 1 유기절연막(95)이 데이터라인(94)과 박막 트랜지스터의 상부를 감싸도록 한다.
이때 드레인전극(94b) 상부의 제 1 유기절연막(95)도 식각해서 드레인전극(94b)의 일영역이 드러나도록 콘택홀(96)을 형성한다.
다음에 도 9c에 도시한 바와 같이 제 1 유기절연막(95)을 포함한 하부기판(90)의 전면에 제 2 유기절연막(97)을 증착한다.
제 1 유기절연막(95)이 데이터라인(94) 상부를 따라 형성된 상태에서 제 2 유기절연막(97)을 전면에 증착하기 때문에, 제 2 유기절연막(97)은 화소영역에서 단차를 갖고 형성된다.
이와 같이 제 1, 제 2 유기절연막(95, 97)을 형성하면, 화소영역의 일부 광투과 영역에는 제 2 유기절연막(97)만 형성되므로 화소영역에서의 유기절연막의 전체 두께가 다른 영역보다 얇게 형성되기 때문에 전체적인 광투과 효율을 향상시킬수 있다.
즉, 크로스 토크(Cross talk) 및 데이터 신호 지연 문제가 발생되는 것을 방지하기 위해서 데이터라인(94) 상부영역('A', 'D')과 박막 트랜지스터의 상부영역에는 제 1, 제 2 유기절연막(95, 97)을 모두 형성하여 필요 두께를 확보하고, 화소영역내의 일부 광투과 영역('B', 'C')(도 8, 도 9d 참조)은 제 2 유기절연막(97)만 형성하여 화소영역에서의 전반적인 광투과 효율을 향상시킨 것이다.
이후에 상기 드레인전극(94b)의 소정부분이 노출되도록 포토 및 식각 공정을 통해 상기 제 2 유기절연막(97)을 선택적으로 제거하여 콘택홀(96)을 형성한다.
이어, 도 9d에 도시한 바와 같이 콘택홀(96)을 포함한 하부기판(90)의 제 2 유기절연막(97)의 전면에 투명 도전막을 증착하고, 포토 및 식각 공정을 통해 상기 투명 도전막을 선택적으로 제거하여 공통전극(98), 화소전극(99) 및 스토리지 전극(100)을 형성한다.
상기 투명 도전막은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)을 사용한다.
이때 공통전극(98)은 데이터라인(94) 상부와 화소영역의 일영역내에 형성하는데, 데이터라인(94) 상부의 공통전극(98)은 데이터라인(94)보다 넓은 폭으로 형성하고, 화소영역내의 공통전극(98)은 데이터라인(94)과 평행한 방향으로 형성한다. 이때 도면에는 화소영역내의 공통전극(98)을 1개만 구성하였으나, 2개 이상 구성할 수도 있고 이에 따라서 화소전극(99)도 복수개 형성될 수 있다.
그리고, 화소전극(99)은 콘택홀(96)을 통해 상기 드레인전극(94b)과 연결시키고, 공통전극(98)들 사이에 상기 데이터라인(94)과 평행한 형태로 형성하며, 특히, 데이터라인에 인접하여 배열된 화소전극(99)은 제 2 유기절연막(97)의 단차부를 따라 형성한다. 또한 화소전극(99)의 끝단은 공통배선(91b)에 일부 오버랩되도록 형성한다.
그리고, 스토리지 전극(100)은 스토리지 온 콤온 구조를 이루도록 공통배선(91b) 상부에 형성하는데, 이와 같은 스토리지 전극(100)은 데이터라인(94) 상부와 화소영역의 일영역내에 형성된 공통전극(98)들을 연결해 주는 역할도 한다.
도면에는 도시되지 않았지만, 상기 화소전극(99) 및 공통전극(98)을 포함한 하부기판(90)의 전면에 폴리이미드(polyimide)나 광배향성 물질로 이루어진 배향막을 형성한다.
여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다.
이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다.
이후에 블랙 매트릭스층과 칼라필터층과 오버코트층이 형성된 컬러 필터 어레이 기판인 상부기판을 준비한다.
이어, 상기 컬러 필터 기판인 상부기판과 박막 트랜지스터 배열 기판인 하부기판(90)을 합착한다.
여기서, 도면에는 도시되지 않았지만 상기 상부기판의 전면에는 하부기판(90)과 동일한 물질의 배향막이 형성되어 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명의 횡전계 방식의 액정표시장치 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 화소영역내의 유기절연막의 두께를 그 이외의 영역보다 얇게 형성하므로써, 화소영역에서의 광투과 효율을 향상시켜서 전체적인 휘도를 향상시킬 수 있다.
둘째, 데이터라인 상부에 이보다 넓은 폭으로 공통전극을 배열시키므로써, 상,하부기판의 합착 마진에 의한 개구율 손실을 개선시킬 수 있다.

Claims (21)

  1. 하부기판상에 교차 배치되어 화소영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과;
    상기 게이트라인과 이격되어 평행한 방향으로 형성된 공통배선과;
    상기 게이트 라인과 데이터 라인의 교차부위에 형성되며, 게이트전극, 반도체층, 소오스전극 및 드레인전극으로 이루어진 박막 트랜지스터와;
    상기 화소영역에서의 두께가 그 이외의 영역보다 얇은 두께를 갖도록 단차를 갖고 형성된 유기절연막과;
    상기 데이터라인 상부 및 화소영역에 일방향으로 형성된 공통전극과;
    상기 유기절연막의 단차부를 포함한 상기 공통전극 사이에 형성된 화소전극을 포함함을 특징으로 하는 횡전계 방식의 액정표시장치.
  2. 제 1 항에 있어서,
    상기 유기절연막은 상기 데이터라인 및 상기 박막 트랜지스터를 감싸도록 형성된 제 1 유기절연막과,
    상기 제 1 유기절연막을 포함한 상기 하부기판 전면에 형성된 제 2 유기절연막으로 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  3. 제 2 항에 있어서,
    상기 제 1, 제 2 유기절연막은 유전율이 대략 3~4인 것을 특징으로 하는 횡전계 방식의 액정표시장치.
  4. 제 1 항에 있어서,
    상기 유기절연막에는 상기 드레인전극의 일영역이 드러나도록 콘택홀이 더 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  5. 제 4 항에 있어서,
    상기 화소전극은 상기 콘택홀을 통해 상기 드레인전극과 연결됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  6. 제 1 항에 있어서,
    상기 공통전극은 상기 데이터라인보다 그 폭이 넓은 것을 특징으로 하는 횡전계 방식의 액정표시장치.
  7. 제 1 항에 있어서,
    상기 화소영역내의 공통전극은 상기 데이터라인과 평행한 방향으로 배열됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  8. 제 1 항에 있어서,
    상기 공통전극과 연결되어 상기 공통배선의 상측부분에 형성된 스토리지 전극을 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치.
  9. 제 1 항에 있어서,
    상기 공통배선은 상기 게이트라인과 동일층상에 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  10. 제 1 항에 있어서,
    상기 화소영역내의 공통전극은 복수개 구성하는 것을 특징으로 하는 횡전계 방식의 액정표시장치.
  11. 제 2 항에 있어서,
    상기 공통전극과 상기 화소전극은 상기 제 2 유기절연막상에 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  12. 제 1 항에 있어서,
    상기 공통전극과 상기 화소전극은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전 금속으로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  13. 기판상에 일방향으로 복수개의 게이트라인을 형성하는 단계;
    상기 게이트라인과 이격되어 평행한 방향으로 공통배선을 형성하는 단계;
    상기 게이트라인과 상기 공통배선을 포함한 상기 기판상에 게이트절연막을 형성하는 단계;
    상기 게이트라인과 교차 배치되어 화소영역을 정의하도록 복수개의 데이터라인을 형성함과 동시에 박막트랜지스터의 소오스/드레인전극을 형성하는 단계;
    상기 화소영역에서의 두께가 그 이외의 영역보다 얇은 두께를 갖도록 단차를 갖는 유기절연막을 형성하는 단계;
    상기 데이터라인 상부 및 상기 화소영역내에 일방향으로 배열되도록 공통전극을 형성하는 단계;
    상기 유기절연막의 단차부를 포함한 상기 공통전극 사이에 화소전극을 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 게이트라인과 상기 공통배선은 동시에 형성함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
  15. 제 13 항에 있어서,
    상기 유기절연막은 상기 기판 전면에 제 1 유기절연막을 형성하는 단계,
    상기 데이터라인과 박막 트랜지스터의 상부에 남도록 상기 제 1 유기절연막을 식각하는 단계,
    상기 제 1 유기절연막을 포함한 상기 기판의 전면에 제 2 유기절연막을 형성하는 단계를 포함함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
  16. 제 15 항에 있어서,
    상기 제 1 유기절연막은 습식각 공정으로 식각하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
  17. 제 13 항에 있어서,
    상기 드레인전극의 일영역이 드러나도록 상기 유기절연막에 콘택홀을 형성하는 것을 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
  18. 제 13 항에 있어서,
    상기 공통전극과 상기 화소전극은 상기 유기절연막의 전면에 투명 도전막을 증착하는 단계,
    포토 및 식각 공정을 통해 상기 투명 도전막을 선택적으로 제거하는 단계를 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
  19. 제 13 항에 있어서,
    상기 데이터라인 상부의 상기 공통전극은 상기 데이터라인보다 넓은 폭을 갖도록 형성하고, 상기 화소영역내의 상기 공통전극은 상기 데이터라인과 평행한 방향으로 형성하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
  20. 제 18 항에 있어서,
    상기 공통전극과 상기 화소전극을 형성할 때,
    상기 데이터라인 상부와 상기 화소영역의 일영역내에 형성된 상기 공통전극을 연결하도록 상기 공통배선 상측부분에 스토리지 전극을 더 형성하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
  21. 제 18 항에 있어서,
    상기 투명 도전막은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)을 사용함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
KR1020030039155A 2003-06-17 2003-06-17 횡전계 방식의 액정표시장치 및 그 제조방법 KR100731045B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030039155A KR100731045B1 (ko) 2003-06-17 2003-06-17 횡전계 방식의 액정표시장치 및 그 제조방법
US10/860,282 US7385661B2 (en) 2003-06-17 2004-06-04 In-plane switching mode liquid crystal display device and method of manufacturing the same
CN200410048311A CN100592176C (zh) 2003-06-17 2004-06-17 面内切换模式液晶显示器件及其制造方法
FR0406565A FR2856505B1 (fr) 2003-06-17 2004-06-17 Dispositif d'affichage a cristaux liquides

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030039155A KR100731045B1 (ko) 2003-06-17 2003-06-17 횡전계 방식의 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040108242A true KR20040108242A (ko) 2004-12-23
KR100731045B1 KR100731045B1 (ko) 2007-06-22

Family

ID=33487926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030039155A KR100731045B1 (ko) 2003-06-17 2003-06-17 횡전계 방식의 액정표시장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US7385661B2 (ko)
KR (1) KR100731045B1 (ko)
CN (1) CN100592176C (ko)
FR (1) FR2856505B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100112471A (ko) * 2009-04-09 2010-10-19 삼성전자주식회사 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판
US8461593B2 (en) 2010-10-26 2013-06-11 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
JP5034162B2 (ja) * 2005-03-23 2012-09-26 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR101186050B1 (ko) * 2005-06-30 2012-09-25 엘지디스플레이 주식회사 광배향 물질의 코팅 용액 조성물
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
KR20070093261A (ko) * 2006-03-13 2007-09-18 삼성전자주식회사 컬러필터기판 및 이를 갖는 표시장치
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
JP4911793B2 (ja) * 2009-11-09 2012-04-04 東芝モバイルディスプレイ株式会社 液晶表示装置
KR101084244B1 (ko) * 2010-01-07 2011-11-16 삼성모바일디스플레이주식회사 표시 장치
CN102375277B (zh) * 2010-08-10 2014-05-28 乐金显示有限公司 液晶显示装置及其制造方法
US8659734B2 (en) * 2011-01-03 2014-02-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
CN102778793B (zh) * 2011-12-22 2015-06-24 北京京东方光电科技有限公司 一种液晶显示装置、阵列基板及其制造方法
CN103295959B (zh) * 2012-09-14 2015-11-25 上海中航光电子有限公司 阵列基板及其制造方法、液晶显示面板
CN103309095B (zh) 2013-05-30 2015-08-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104201177A (zh) * 2014-07-28 2014-12-10 合肥鑫晟光电科技有限公司 阵列基板及制作方法、显示装置
TWI528090B (zh) * 2015-02-11 2016-04-01 友達光電股份有限公司 畫素結構以及顯示面板
CN105093742B (zh) * 2015-08-06 2019-01-22 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及液晶显示器
TWI626497B (zh) 2017-02-15 2018-06-11 友達光電股份有限公司 主動元件陣列基板及應用其之顯示裝置
CN108803115A (zh) 2018-07-06 2018-11-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3604106B2 (ja) * 1995-09-27 2004-12-22 シャープ株式会社 液晶表示装置
JPH1172785A (ja) 1997-06-27 1999-03-16 Toshiba Corp 液晶表示装置
KR100477130B1 (ko) * 1997-09-25 2005-08-29 삼성전자주식회사 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
KR20000004422A (ko) * 1998-06-30 2000-01-25 김영환 고개구율 액정표시소자의 화소전극 형성방법
JP3125872B2 (ja) * 1998-09-14 2001-01-22 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100590753B1 (ko) * 1999-02-27 2006-06-15 삼성전자주식회사 액정표시장치용박막트랜지스터기판및그제조방법
TWI251697B (en) * 1999-05-26 2006-03-21 Matsushita Electric Ind Co Ltd Liquid crystal display element and producing method thereof
KR100498630B1 (ko) * 1999-09-01 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치
US6784965B2 (en) * 2000-11-14 2004-08-31 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device and manufacturing method thereof
JP4718712B2 (ja) * 2001-04-17 2011-07-06 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP4943589B2 (ja) * 2001-04-26 2012-05-30 ゲットナー・ファンデーション・エルエルシー 液晶表示装置の製造方法
KR100453361B1 (ko) * 2001-05-30 2004-10-15 비오이 하이디스 테크놀로지 주식회사 인플레인 스위칭 액정표시장치
KR100820646B1 (ko) * 2001-09-05 2008-04-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP2003098513A (ja) 2001-09-21 2003-04-03 Hitachi Ltd 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100112471A (ko) * 2009-04-09 2010-10-19 삼성전자주식회사 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판
US8461593B2 (en) 2010-10-26 2013-06-11 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
US7385661B2 (en) 2008-06-10
CN100592176C (zh) 2010-02-24
KR100731045B1 (ko) 2007-06-22
FR2856505A1 (fr) 2004-12-24
CN1573485A (zh) 2005-02-02
US20040257510A1 (en) 2004-12-23
FR2856505B1 (fr) 2008-09-05

Similar Documents

Publication Publication Date Title
KR100741890B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100731045B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US6970223B2 (en) In-plane switching mode LCD device and method for fabricating the same
KR100710166B1 (ko) 액정표시장치 및 그의 제조방법
KR100919199B1 (ko) 횡전계방식 액정표시소자
KR100760940B1 (ko) 액정표시장치 및 그의 제조방법
KR101085150B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100943469B1 (ko) 액정표시장치 및 그의 제조방법
KR100577299B1 (ko) 액정표시장치
KR100949495B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100983578B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR100760946B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR101232166B1 (ko) 액정표시장치 및 그의 제조방법
KR20050069105A (ko) 액정표시장치 및 그의 제조방법
KR100919195B1 (ko) 고개구율 액정표시소자
KR100983579B1 (ko) 액정표시장치 및 그의 제조방법
KR20090056641A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR100840680B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR101023718B1 (ko) 액정표시장치 및 그의 제조방법
KR20050068209A (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR20050017438A (ko) 액정표시장치 및 그의 제조방법
KR20040090328A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR20050116420A (ko) 액정표시장치 및 이의 제조방법
KR20050082549A (ko) 횡전계방식 액정표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 13