KR20040083897A - Flip Chip Packaging Method and LED Packaging Structure using thereof - Google Patents
Flip Chip Packaging Method and LED Packaging Structure using thereof Download PDFInfo
- Publication number
- KR20040083897A KR20040083897A KR1020030018591A KR20030018591A KR20040083897A KR 20040083897 A KR20040083897 A KR 20040083897A KR 1020030018591 A KR1020030018591 A KR 1020030018591A KR 20030018591 A KR20030018591 A KR 20030018591A KR 20040083897 A KR20040083897 A KR 20040083897A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- bonding
- flip chip
- pad
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000919 ceramic Substances 0.000 claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 239000011347 resin Substances 0.000 claims abstract description 15
- 238000007789 sealing Methods 0.000 claims abstract description 13
- 238000005520 cutting process Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 239000004593 Epoxy Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 claims description 3
- 229910001174 tin-lead alloy Inorganic materials 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 17
- 238000000465 moulding Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000012780 transparent material Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Device Packages (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
Abstract
Description
본 발명은 반도체 패키징 기술에 관한 것으로, 더욱 상세하게는 플립칩 기술을 이용한 패키징 방법 및 그 구조에 관한 것이다.The present invention relates to a semiconductor packaging technology, and more particularly, to a packaging method and structure thereof using flip chip technology.
일반적으로, 반도체 패키지는 전기적으로 외부와 연결할 수 있는 핀과 칩(다이)을 장착시킬 수 있는 구조물인 리드 프레임, 리드 프레임과 본딩패드를 연결하는 선, 칩을 장착하는 패들, 및 봉합물질들로 이루어진다. 그리고 반도체 패키지는 사용되는 밀봉재료에 따라 수지 밀봉 패키지, TCP(Tape Carrier Package) 패키지, 글래스 밀봉 패키지, 금속 밀봉 패키지 등으로 구분되고, 실장방법에 따라 삽입형과 표면실장형(SMT: Surface Mount Technology)으로 구분된다. 삽입형 패키지로는 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로는 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등이 있다.In general, a semiconductor package includes a lead frame, a structure for mounting a pin and a chip (die) to be electrically connected to the outside, a line connecting the lead frame and the bonding pad, a paddle for mounting the chip, and an encapsulant. Is done. The semiconductor package is classified into a resin sealing package, a tape carrier package (TCP), a glass sealing package, a metal sealing package, etc. according to the sealing material used, and an insert type and a surface mount type (SMT) according to the mounting method. Separated by. Insertable packages include DIP (Dual In-line Package) and PGA (Pin Grid Array), and surface mount types include QFP (Quad Flat Package), PLCC (Plastic Leaded Chip Carrier) and CLCC (Ceramic Leaded Chip Carrier). And Ball Grid Array (BGA).
한편, 칩(Die)을 기판(Substrate)에 장착하거나 물리적인 연결방식을본딩(bonding)이라 하는데, 본딩은 다이 본딩(Die Bonding), 와이어 본딩(Wire Bonding), TAB, 플립칩 본딩(Flip Chip Bonding) 등이 있다. 여기서, 플립칩 본딩은 칩의 접속 패드에 돌기(Dump)를 만들어 PCB 기판에 직접에 접속하는 방식으로 일명 C-4라고도 하며, 선접속 과정이 없고 가장 경박 단소할 뿐만 아니라 집적도나 성능면에서 탁월하여 극소형화되는 전자제품에 널리 각광받고 있는 기술이다.On the other hand, the chip (Die) is mounted on the substrate (Substrate) or the physical connection method (bonding), the bonding (Die Bonding, Wire Bonding, TAB, Flip Chip Bonding (Flip Chip bonding) Bonding). Here, flip chip bonding is called C-4 by making a bump on the chip's connection pad and directly connecting it to the PCB board, and there is no wire connection process, it is the lightest and simplest, and is excellent in integration and performance. It is a technology that is widely spotlighted in the miniaturized electronic products.
도 1은 일반적인 플립칩 본딩을 설명하기 위해 도시한 도면이다.1 is a diagram illustrating a general flip chip bonding.
도 1을 참조하면, 플립칩 본딩은 웨이퍼(10)로부터 절단된 칩(11)의 본딩 패드(12)에 스터드 펌프(stud bump: 13)를 형성한 후 칩(11)을 뒤집어(Flip) 기판(20)상의 리드패드(21)에 직접 접속하는 구조이다. 이때 칩(11)을 세라믹 패키지(도 2의 22)에 플립칩 본딩하는 패키지 타입 플립칩 본딩과, 메인보드(25)상에 직접 플립칩 본딩하는 온보드 타입 플립칩 본딩으로 구분된다.Referring to FIG. 1, in flip chip bonding, a stud pump 13 is formed on a bonding pad 12 of a chip 11 cut from a wafer 10, and then the chip 11 is flipped over to form a substrate. The structure directly connects to the lead pad 21 on (20). In this case, the chip 11 is divided into a package type flip chip bonding for flip chip bonding to a ceramic package (22 of FIG. 2) and an onboard type flip chip bonding for flip chip bonding directly onto the main board 25.
도 2a는 패키지 타입 플립칩 본딩의 예이고, 도 2b는 온보드 타입 플립칩 본딩의 예이다.2A is an example of package type flip chip bonding, and FIG. 2B is an example of onboard type flip chip bonding.
도 2a를 참조하면, 패키지 타입에서 칩(11)은 세라믹 패키지(22)에 플립칩 본딩되어 있고, 이 패키지가 메인보드(25)에 실장되어 있다. 세라믹 패키지(22)는 패키지 뚜껑(23)에 의해 밀봉되어 있으며, 온보드 타입은 칩(11)이 메인보드(25)상에 직접 플립칩 본딩된 후 수지(26) 등에 의해 범프(13) 연결부분이 몰딩되어 있다.Referring to FIG. 2A, in the package type, the chip 11 is flip chip bonded to the ceramic package 22, and the package is mounted on the main board 25. The ceramic package 22 is sealed by the package lid 23, and the onboard type is connected to the bump 13 by the resin 26 after the chip 11 is flip-chip bonded directly onto the main board 25. This is molded.
그런데 이와 같은 종래의 플립칩 본딩은 열압착방식을 사용하므로 공정속도가 느리고, 와이어 본딩은 소형 경박화에 한계성이 있는 문제점이 있다.However, since the conventional flip chip bonding uses a thermocompression bonding method, the process speed is low, and wire bonding has a problem in that there is a limit in miniaturization and thinning.
본 발명은 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, 공정속도가 빠르고 작업효율이 향상된 플립칩 패키징 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems, and an object thereof is to provide a flip chip packaging method having a high process speed and improved work efficiency.
본 발명의 다른 목적은 상기 플립칩 패키징 방법이 적용된 발광다이오드의 패키징 구조를 제공하는 것이다.Another object of the present invention is to provide a packaging structure of a light emitting diode to which the flip chip packaging method is applied.
도 1은 일반적인 플립칩 본딩을 설명하기 위해 도시한 도면,1 is a view illustrating a general flip chip bonding;
도 2a는 패키지 타입 플립칩 본딩의 예,2A is an example of a package type flip chip bonding,
도 2b는 온보드 타입 플립칩 본딩의 예,2B is an example of onboard type flip chip bonding,
도 3은 본 발명에 따른 플립칩 패키징 방법의 절차를 도시한 순서도,3 is a flowchart illustrating a procedure of a flip chip packaging method according to the present invention;
도 4a,b는 도 3에 도시된 스터드 범프 형성의 예,4a, b are examples of the stud bump formation shown in FIG. 3,
도 5는 도 3에 도시된 테이프 접착의 예,5 is an example of the adhesive tape shown in FIG.
도 6a,b은 도 3에 도시된 웨이퍼 절단 공정의 예,6a, b are examples of the wafer cutting process shown in FIG.
도 7은 도 3에 도시된 플립칩 접합공정의 예,7 is an example of the flip chip bonding process shown in FIG.
도 8은 도 3에 도시된 실링 공정의 예,8 is an example of the sealing process shown in FIG.
도 9는 도 3에 도시된 수지충진 공정의 예,9 is an example of the resin filling process shown in FIG.
도 10은 본 발명에 따라 적층된 LED칩 구조의 예,10 is an example of a stacked LED chip structure according to the present invention,
도 11a,b은 본 발명에 따라 적층된 LED칩 구조의 다른 예.Figure 11a, b is another example of the LED chip structure stacked in accordance with the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10: 웨이퍼 11: 칩(다이)10: wafer 11: chip (die)
12: 본딩 패드 13: 스터드 범프12: Bonding Pad 13: Stud Bump
20: 기판 21: 리드패드20: substrate 21: lead pad
22: 세라믹 패키지 23: 패키지 뚜껑22: ceramic package 23: package lid
25: 메인보드 52: 접착 테이프25: motherboard 52: adhesive tape
상기와 같은 목적을 달성하기 위하여 본 발명의 방법은, 웨이퍼에 스터드 범프를 형성하는 범프 형성단계; 웨이퍼의 일면에 테이프를 접착하는 테이프 접착단계; 상기 테이프가 접착된 웨이퍼를 칩 단위로 절단하는 다이싱단계; 기판의 패드와 칩의 패드에 형성된 상기 스터드 범프를 열압착 및 초음파를 인가하여 접착하는 플립칩 본딩 단계; 패키지 타입의 본딩일 경우에, 상기 플립칩 본딩 단계에서 칩이 본딩된 세라믹 패키지에 뚜껑을 씌우고 실링하는 단계; 및 온보드 타입의 본딩일 경우에, 상기 플립칩 본딩 단계에서 칩이 본딩된 메인보드에서 칩과 메인보드간의 연결공간을 수지로 충진하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the method of the present invention, the bump forming step of forming a stud bump on the wafer; A tape adhesion step of adhering the tape to one surface of the wafer; A dicing step of cutting the tape-attached wafer into chips; A flip chip bonding step of bonding the stud bumps formed on the pad of the substrate and the pad of the chip by thermocompression bonding and ultrasonic waves; In the case of a package type bonding, capping and sealing a ceramic package to which a chip is bonded in the flip chip bonding step; And in the case of the onboard type bonding, filling the connection space between the chip and the main board with a resin in the main board to which the chip is bonded in the flip chip bonding step.
또한 상기 플립칩 본딩단계는 히팅수단에 의해 기판에 열을 가하고, 툴에 의해 칩에 압력과 초음파를 인가하는 것을 특징으로 하고, 상기 실링단계는 패키지 뚜껑과 세라믹 패키지를 접합재료를 사용하여 실링하고, 상기 접합재료는 은-주석 혹은 주석-납 합금인 것을 특징으로 한다.In the flip chip bonding step, the heating means applies heat to the substrate, and the tool applies pressure and ultrasonic waves to the chip. The sealing step seals the package lid and the ceramic package using a bonding material. The bonding material is characterized in that the silver-tin or tin-lead alloy.
본 발명의 다른 목적을 달성하기 위하여 본 발명의 발광다이오드 패키징 구조는 제1 칩이 플립칩 본딩에 의해 기판의 패드에 접속되어 있고, 상기 제1 칩의 노출평면에는 에폭시에 의해 제2 칩이 접착되어 있으며, 상기 제2 칩의 본딩 패드에는 스터드 범프가 형성되어 있고, 상기 스터드 범프는 와이어 본딩에 의해 기판의 패드와 접속된 적층 구조를 갖는다.In order to achieve another object of the present invention, in the LED packaging structure of the present invention, a first chip is connected to a pad of a substrate by flip chip bonding, and a second chip is bonded to an exposed plane of the first chip by epoxy. A stud bump is formed on the bonding pad of the second chip, and the stud bump has a laminated structure connected to the pad of the substrate by wire bonding.
또한 본 발명의 발광다이오드 패키징 구조의 다른 예에 따르면 제1 칩이 플립칩 본딩에 의해 제1 기판의 패드에 접속되어 있고, 다른 제2 칩도 플립칩 본딩에 의해 투명한 제2 기판의 패드에 접속되어 있으며, 상기 제1 칩과 상기 제2 칩이 에폭시에 의해 접착되어 적층된 구조를 갖는다. 여기서, 상기 발광다이오드 패키징 구조는 투명 수지로 몰딩되는 것을 특징으로 한다.According to another example of the LED packaging structure of the present invention, a first chip is connected to a pad of a first substrate by flip chip bonding, and another second chip is also connected to a pad of a transparent second substrate by flip chip bonding. The first chip and the second chip are bonded by an epoxy to have a stacked structure. Here, the light emitting diode packaging structure is characterized in that the molding with a transparent resin.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 플립칩 패키징 방법의 절차를 도시한 순서도이다.3 is a flowchart illustrating a procedure of a flip chip packaging method according to the present invention.
본 발명에 따른 플립칩 패키징 방법은 도 3에 도시된 바와 같이, 웨이퍼를 입력받아 골드 스터드 범프를 형성하는 단계(S1,S2), 테이프를 접착하는 단계(S3), 웨이퍼를 절단하는 단계(S4), 패키지 타입일 경우 서브스트레이트를 세정한 후 플립칩을 서브스트레이트에 접합하는 단계(S11,S12,S5), 온보드 타입일 경우 메인보드를 세정한 후 메인보드에 플립칩을 접합하는 단계(S21,S22,S5), 패키지 타입일 경우 패키지 뚜껑(Lid)을 정치시키는 단계(S13), 실링하는 단계(S14), 온보드 타입일 경우 수지를 충진하는 단계(S23), 및 패키징 완료 후 최종 검사하는 단계(S6)로 이루어진다.In the flip chip packaging method according to the present invention, as shown in FIG. 3, the step of receiving gold wafers to form gold stud bumps (S1, S2), bonding the tape (S3), cutting the wafer (S4 ), In the case of the package type, cleaning the substrate and then bonding the flip chip to the substrate (S11, S12, S5), and in the case of the onboard type, cleaning the main board and then bonding the flip chip to the motherboard (S21). , S22, S5), if the package type (S13) to leave the package lid (Lid), sealing step (S14), the step of filling the resin in the case of the onboard type (S23), and final inspection after packaging is completed Step S6 is made.
도 3을 참조하면, 스터드 범프(Stud Bump)를 형성하는 단계(S2)는 웨이퍼(10)의 알루미늄 패드(12)에 접속을 위한 골드 스터드 범프(Gold Stud Bump)를 형성하는 공정으로서, 범프(Bump)의 형태는 도 4a 및 도 4b에 도시된 바와 같이 2가지 타입이 있다. 도 4a는 웨이퍼(11)의 알루미늄 패드(12) 위에 길게 돌기가 형성된 스터드 범프(13)를 도시한 것이고, 도 4b는 돌기가 낮은 형태의 스터드 범프(13)를 알루미늄 패드(12) 위에 형성한 것이다.Referring to FIG. 3, the step S2 of forming a stud bump is a process of forming a gold stud bump for connection to the aluminum pad 12 of the wafer 10. There are two types of bumps) as shown in Figs. 4A and 4B. FIG. 4A illustrates stud bumps 13 having long protrusions formed on the aluminum pads 12 of the wafer 11, and FIG. 4B illustrates stud bumps 13 having low protrusions formed on the aluminum pads 12. will be.
테이프를 접착하는 공정(S3)은 범프가 올려진 웨이퍼를 다이싱할 경우에 다이(칩)가 개별적으로 이탈하지 않도록 테이프로 고정해주는 공정이다. 테이프 접착시의 수직 구조는 도 5에 도시된 바와 같이, 양단에 위치한 프레임 링(54)으로 테이프(52)를 지지하면서 웨이퍼(10)를 테이프 접착면에 올려 놓아 접착시킨다.The step of adhering the tape (S3) is a process of fixing the tape so that the dies (chips) do not separate individually when dicing the bumped wafer. As shown in FIG. 5, the vertical structure at the time of tape adhesion is supported by placing the wafer 10 on the tape adhesive surface while supporting the tape 52 with the frame rings 54 positioned at both ends thereof.
웨이퍼 절단 공정(S4)은 웨이퍼 상태의 칩들을 절단기(도 6의 60)에 의해 개별적으로 분리하는 공정으로서, 절단시의 측단면도는 도 6에 도시된 바와 같이 절단기(60)의 블레이드(61)가 웨이퍼(10)를 완전히 자르고 테이프(52)는 일부만 잘라 절단된 후에도 테이프(52)에 의해 칩(11)들이 개별적으로 흩어지지 않게 되어 있다. 이와 같이 절단된 상태의 웨이퍼(10)는 도 6의 (나)에 도시된 바와 같은데, 도 6에서 참조번호 63은 웨이퍼의 두께(Wafer Thickness)를 나타내고, 참조번호 64는 절단 깊이(Cut Depth)를 나타내며, 참조번호 65는 인덱스(Index), 참조번호 66은 절단 두께(Cut Width)를 나타낸다.The wafer cutting step S4 is a step of separately separating chips in a wafer state by a cutting machine (60 of FIG. 6), and a side cross-sectional view at the time of cutting is shown by a blade 61 of the cutting machine 60 as shown in FIG. 6. Even after the wafer 10 is completely cut and the tape 52 is partially cut and cut, the chips 11 are not individually scattered by the tape 52. The wafer 10 in the cut state is as shown in FIG. 6B, in which reference numeral 63 denotes a wafer thickness, and reference numeral 64 denotes a cut depth. Reference numeral 65 denotes an index and reference numeral 66 denotes a cut width.
플립칩 접합공정(S5)은 골드 스터드 범프된 칩(11)을 세라믹 기판이나 PCB 등에 초음파를 이용하여 접착하는 공정이다. 본 발명에 따른 플립칩 접착공정(S5)에서는 도 7에 도시된 바와 같이, 기판(20)에는 히팅수단(73)을 통해 열을 가하고 칩(11)에는 툴(72)에 의해 초음파(75)을 인가함과 아울러 기판측으로 압력(74)을 가해 범프(13)로 사용된 도전체가 열(heat), 초음파(Ultra sonic), 및 압력(Pressure)에 의해 발생된 에너지로 칩(11)과 기판(20)을 부가적인 접착물질 없이도 전기적으로 연결해준다. 이와 같이 본 발명에서는 기존의 열압착 플립칩 공법과 달리 열압착과 동시에 초음파를 가해줌으로써 종래보다 공정시간을 단축할 수 있는 잇점이 있다. 도 7을 참조하면, 히팅수단(73)에 의해 가열된 기판(20)의 리드패드(21)는 칩(11)의 본딩 패드(12) 위에 형성된 범프(13)에 의해 서로 접착되어 있고, 접착시 칩(11)에는 툴(72)에 의해 초음파(75)와 압력(74)이 가해지는 것을 알 수 있다.The flip chip bonding process S5 is a process of bonding the gold stud bumped chip 11 to a ceramic substrate or a PCB using ultrasonic waves. In the flip chip bonding process S5 according to the present invention, as shown in FIG. 7, heat is applied to the substrate 20 through the heating means 73, and the ultrasonic wave 75 is applied to the chip 11 by the tool 72. In addition, the conductors used as the bumps 13 by applying pressure 74 to the substrate side were applied to the chip 11 and the substrate by the energy generated by heat, ultrasonic, and pressure. Electrical connection of (20) is possible without additional adhesive material. Thus, in the present invention, unlike the conventional thermocompression flip chip method, by applying ultrasonic waves at the same time as the thermocompression method, there is an advantage that the process time can be shorter than the conventional method. Referring to FIG. 7, the lead pads 21 of the substrate 20 heated by the heating means 73 are adhered to each other by the bumps 13 formed on the bonding pads 12 of the chip 11. It can be seen that the ultrasonic wave 75 and the pressure 74 are applied to the sea chip 11 by the tool 72.
한편, 플립칩(11)을 접합시키는 대상은 패키지 타입일 경우와 온보드 타입일 경우에 따라 달라지는데, 패키지 타입의 경우에는 도 8에 도시된 바와 같이 세라믹 패키지(81)에 접합시키고, 온보드 타입일 경우에는 도 9에 도시된 바와 같이 메인보드(25)상에 직접 접합시킨다.Meanwhile, the object to which the flip chip 11 is bonded varies depending on the case of the package type and the case of the onboard type. In the case of the package type, the object is bonded to the ceramic package 81 as shown in FIG. 9 is directly bonded to the main board 25 as shown in FIG.
그리고 이후의 공정도 타입에 따라 서로 달라지는데, 패키지 타입의 경우에는 플립칩 접합 공정 후에 패키지 뚜껑(83)을 세라믹 패키지(81) 위에 올려 놓는 패키지 뚜껑 정치(Lid Pick Up& Lid Place) 공정(S13)과 실링(sealing) 공정(S14)으로 이어지고, 온보드 타입의 경우는 수지 충진(Underfill) 공정(S23)으로 이어진다.And the subsequent process also varies depending on the type, in the case of the package type (Lid Pick Up & Lid Place) step (S13) and the package lid to place the package lid 83 on the ceramic package 81 after the flip chip bonding process Following the sealing process (S14), in the case of the on-board type is followed by the resin fill (Underfill) process (S23).
다시 도 3을 참조하면, 패키지 타입의 경우 패키지 뚜껑(Lid) 정치공정(S13)은 픽업 툴(Pick Up tool)에 의해 리드 트레이(Lid Tray)에 있는 리드(Lid)(83)를 픽업하여 세라믹 패키지(81) 위에 올려놓고, 실링(Sealing) 공정(S14)에서는 외부 환경으로부터 칩(11)을 보호하기 위하여 플립칩 본딩된 새라믹 패키지(81)와 Lid(83)간을 접착물질(84)을 이용하여 접합한다. 이때 접합재료로는 은-주석(며-누)합금이나 주석-납(Sn-Pb) 합금을 사용한다. 이와 같이 실링 공정(S14)에서의 패키지의 수직구조는 도 8에 도시된 바와 같이, 세라믹 패키지(81) 안에 칩(11)이 플립본딩되어 있고, 패키지 뚜껑(83)과 세라믹 패키지(81)는 접합재료(84)에 의해 접합되어 있다. 미설명부호 82는 리드패드를 나타내고, 13은 범프를 나타낸다.Referring to FIG. 3 again, in the case of the package type, the package lid fixing step S13 may pick up the lid 83 of the lid tray by a pick up tool and then ceramic. Placed on the package 81, in the sealing process (S14) to protect the chip 11 from the external environment between the flip chip bonded ceramic package 81 and Lid (83) adhesive material 84 Join using At this time, a silver-tin alloy is used as the bonding material or a tin-lead (Sn-Pb) alloy. Thus, as shown in FIG. 8, the vertical structure of the package in the sealing process S14 is that the chip 11 is flip-bonded in the ceramic package 81, and the package lid 83 and the ceramic package 81 are It is joined by the bonding material 84. Reference numeral 82 denotes a lead pad, and 13 denotes a bump.
온보드 타입의 경우에 플립칩 접합(S5) 후 수지 충진 공정(S23)에서는 디스펜서(91)를 이용하여 솔더 범프된 칩(11)과 기판(25) 간을 폴리머(92)로 충진한다. 수지 충진 공정(S23)에서의 패키지의 수직구조는 도 9에 도시된 바와 같이, 기판(25)에 플립칩 본딩을 통해 접착된 칩(11)과 기판(25) 사이의 공간을 디스펜서(91)를 이용하여 수지(92)로 충진한다. 따라서 칩(11)과 기판(25)을 연결하는 범프(13) 및 연결부위는 수지(92)에 의해 보호된다. 이때 수지(92)로 칩(11) 전체를 둘러싸는 몰딩을 할 수도 있다.In the case of the onboard type, in the resin filling process S23 after the flip chip bonding S5, the polymer 92 is filled between the solder bumped chip 11 and the substrate 25 using the dispenser 91. As shown in FIG. 9, the vertical structure of the package in the resin filling process S23 allows the dispenser 91 to fill a space between the chip 11 and the substrate 25 bonded to the substrate 25 through flip chip bonding. Is filled with the resin (92). Therefore, the bump 13 and the connecting portion connecting the chip 11 and the substrate 25 are protected by the resin 92. At this time, the molding surrounding the entire chip 11 may be performed with the resin 92.
도 10은 이와 같은 본 발명의 공정을 이용하여 적층된 LED칩 구조의 제1 예이다.10 is a first example of the stacked LED chip structure using the process of the present invention.
도 10을 참조하면, 제 1 LED 칩(11-1)은 플립칩 본딩을 통해 기판(20)에 접착되어 있고, 제 2 LED 칩(11-2)은 스터드 범프(13)가 형성된 상태로 반대면이 제 1 LED칩(11-1)과 에폭시 수지(17)를 통해 접착되어 있으며, 제 2 LED 칩(11-2)의 범프(13)는 기판(20)과 와이어 본딩된 구조를 이루고 있다. 이와 같이 LED를 플립칩으로 적층하여 만들 경우에는 밝기가 밝아지고, 수명이 늘어나며, 투명한 물질로 안을 채울 필요가 없는 잇점이 있다. 다만 도 10과 같이 제2 칩(11-2)이 와이어 본딩 방식으로 사용된 경우에는 와이어(18)가 휘는 것을 방지하기 위하여 투명한 물질(19)로 몰딩하는 것이 바람직하다.Referring to FIG. 10, the first LED chip 11-1 is bonded to the substrate 20 through flip chip bonding, and the second LED chip 11-2 is opposite to the state where the stud bump 13 is formed. The surface is bonded to the first LED chip 11-1 and the epoxy resin 17, and the bump 13 of the second LED chip 11-2 has a wire bonded structure with the substrate 20. . In the case of stacking LEDs with a flip chip, the brightness is brighter, the service life is extended, and there is no need to fill the inside with a transparent material. However, when the second chip 11-2 is used as a wire bonding method as shown in FIG. 10, it is preferable to mold the transparent material 19 to prevent the wire 18 from bending.
도 11은 본 발명에 따라 적층된 LED칩 구조의 다른 예로서, (가)는 몰딩하지 않은 경우를 도시한 도면이고, (나)는 몰딩한 경우를 도시한 도면이다.11 is another example of the LED chip structure stacked according to the present invention, (A) is a diagram showing a case of not molding, (B) is a diagram showing a case of molding.
도 11을 참조하면, 제1 기판(20-1) 위에 제1 LED칩(11-1)을 플립칩 본딩하고, 제2 기판(20-2) 위에 제2 LED칩(11-2)을 플립칩 본딩한 후 제1 LED칩(11-1)과 제2 LED칩(11-2)을 에폭시(27)로 접착한 구조이다. 제2 LED칩(11-2)에 사용되는 기판(20-2)은 투명한 보드로 빛이 투과할 수 있어야 한다. 이와 같이 제1 LED칩(11-1)과 제2 LED칩(11-2)을 모두 플립칩 본딩한 경우에는 (가)와 같이 별로로 몰딩을 할필요도 없으나 (나)와 같이 투명한 물질(19)로 기판 사이 공간을 매울 수도 있다.Referring to FIG. 11, flip chip bonding the first LED chip 11-1 onto the first substrate 20-1 and flipping the second LED chip 11-2 onto the second substrate 20-2. After chip bonding, the first LED chip 11-1 and the second LED chip 11-2 are bonded to each other with an epoxy 27. The substrate 20-2 used in the second LED chip 11-2 should be transparent to the light board. As described above, in the case where both the first LED chip 11-1 and the second LED chip 11-2 are flip chip bonded, there is no need for molding separately as shown in (a), but as shown in (b), a transparent material ( 19) may fill the space between the substrates.
이상에서 설명한 바와 같이, 본 발명에 따르면 플립칩 본딩을 함에 있어서 열압착에 초음파를 부가하여 공정을 신속하게 처리할 수 있고, 특히 LED를 본 발명에 따라 플립칩으로 제작할 경우에 밝기가 밝아지고, 수명이 늘어나며, 투명한 물질로 안을 채울 필요가 없는 잇점이 있다.As described above, according to the present invention, in the case of flip chip bonding, ultrasonic waves may be added to thermocompression bonding to rapidly process the process, and in particular, when the LED is manufactured as a flip chip according to the present invention, the brightness becomes bright, It has the advantage of extending its lifespan and eliminating the need to fill it with a transparent material.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20030018591A KR100529710B1 (en) | 2003-03-25 | 2003-03-25 | Flip Chip Packaging Method and LED Packaging Structure using thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20030018591A KR100529710B1 (en) | 2003-03-25 | 2003-03-25 | Flip Chip Packaging Method and LED Packaging Structure using thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040083897A true KR20040083897A (en) | 2004-10-06 |
| KR100529710B1 KR100529710B1 (en) | 2005-11-23 |
Family
ID=37367540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20030018591A KR100529710B1 (en) | 2003-03-25 | 2003-03-25 | Flip Chip Packaging Method and LED Packaging Structure using thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100529710B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101380712B1 (en) * | 2006-09-22 | 2014-04-04 | 스태츠 칩팩 아이엔씨. | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted studbumps |
| CN116153884A (en) * | 2023-04-18 | 2023-05-23 | 上海韬润半导体有限公司 | Flip chip packaging structure and packaging method |
-
2003
- 2003-03-25 KR KR20030018591A patent/KR100529710B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101380712B1 (en) * | 2006-09-22 | 2014-04-04 | 스태츠 칩팩 아이엔씨. | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted studbumps |
| CN116153884A (en) * | 2023-04-18 | 2023-05-23 | 上海韬润半导体有限公司 | Flip chip packaging structure and packaging method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100529710B1 (en) | 2005-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191487B1 (en) | Semiconductor and flip chip packages and method having a back-side connection | |
| US7508066B2 (en) | Heat dissipating semiconductor package and fabrication method thereof | |
| US8343784B2 (en) | Light emitting diode device, manufacturing method of the light emitting diode device and mounting structure of the light emitting diode device | |
| JP2003218398A (en) | Surface mount type light emitting diode and its manufacturing method | |
| US20090250717A1 (en) | Light emitting device | |
| US20050051810A1 (en) | Semiconductor package and method of manufacturing the same | |
| KR101354894B1 (en) | Semiconductor package and method for manufacturing the same and semiconductor package module having the same | |
| US7247933B2 (en) | Thin multiple semiconductor die package | |
| KR20040059742A (en) | Packaging method of multi chip module for semiconductor | |
| KR100529710B1 (en) | Flip Chip Packaging Method and LED Packaging Structure using thereof | |
| KR20080086178A (en) | Method of manufacturing stack package | |
| CN104112811A (en) | LED (light emitting diode) packaging method | |
| KR20090123684A (en) | Method for fabricating flip chip package | |
| KR100769204B1 (en) | Semiconductor Package and Manufacture Method The Same | |
| CN113707633A (en) | Photoelectric sensor and preparation method thereof | |
| KR100499328B1 (en) | Flip Chip Packaging Method using Dam | |
| CN106298749B (en) | Light emitting diode, electronic device and manufacturing method thereof | |
| US20030214019A1 (en) | Packaging system for semiconductor devices | |
| JPH02181956A (en) | Semiconductor device | |
| JP2006093679A (en) | Semiconductor package | |
| KR20040083899A (en) | Flip Chip Packaging Method for Enhancing the Performance of Connection | |
| US20110180837A1 (en) | Electronic Light Emitting Device and Method for Fabricating the Same | |
| KR100308393B1 (en) | Semiconductor Package and Manufacturing Method | |
| CN114792667A (en) | Electronic component packaging structure and manufacturing method thereof | |
| KR101040311B1 (en) | Semiconductor package and method of formation of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |