KR20040068014A - Controller and driving method for power circuits, electrical circuit for supplying energy and display device having the electrical circuit - Google Patents
Controller and driving method for power circuits, electrical circuit for supplying energy and display device having the electrical circuit Download PDFInfo
- Publication number
- KR20040068014A KR20040068014A KR1020040004332A KR20040004332A KR20040068014A KR 20040068014 A KR20040068014 A KR 20040068014A KR 1020040004332 A KR1020040004332 A KR 1020040004332A KR 20040004332 A KR20040004332 A KR 20040004332A KR 20040068014 A KR20040068014 A KR 20040068014A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- cold cathode
- cathode tube
- circuit
- signal
- Prior art date
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
- F21V7/00—Reflectors for light sources
- F21V7/04—Optical design
- F21V7/08—Optical design with elliptical curvature
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Inverter Devices (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
Description
본 발명은 일반적으로 냉음극관(CCFL: Cold-Cathode-Fluorescent-Lamp) 부하와 같은 다수의 부하에 에너지를 공급하기 위한 전기 회로에 관한 것으로서, 특히 다수의 부하에 위상 천이를 제공하기 위한 전기 회로에 관한 것이다. 일반적으로 상기 전기 회로는 액정 표시 모니터, 액정 표시 컴퓨터 또는 액정 표시 텔레비전 같은 표시장치에 적용된다.BACKGROUND OF THE INVENTION Field of the Invention The present invention generally relates to electrical circuits for energizing multiple loads, such as Cold-Cathode-Fluorescent-Lamp (CCFL) loads, and more particularly to electrical circuits for providing phase shifts to multiple loads. It is about. Generally, the electric circuit is applied to a display device such as a liquid crystal display monitor, a liquid crystal display computer or a liquid crystal display television.
냉음극관 부하는 액정표시장치(LCD: liquid crystal display)에 후면조광(backlighting)을 공급하기 위해 널리 사용되며, 특히 액정 표시 모니터와 액정 표시 텔레비전을 후면조광하기 위하여 사용된다. 그러나, 이러한 기존의 응용은 각각의 냉음극관을 구동하기 위하여 별도의 직류/교류 전원 인버터(DC/AC power inverter)를 필요로 한다. 이러한 기존의 응용이 도 1에 도시되어 있다. 도 1을 참조하면, 각각의 냉음극관(20, 22, ..., 24)은 개별적인 직류/교류 인버터(10, 12, ..., 14)로부터 각각 전원을 공급받으며, 모든 직류/교류 인버터는 동기되어 있다. 각각의 직류/교류 인버터는 A/C 교환 망(switched A/C network)과 전원 구동회로를 포함한다. 상기 전원 구동 회로는 냉음극관을 위한 공진 탱크 회로를 구비할 수 있다. 각 인버터의 A/C 교환 망은 동기적으로 온/오프 구동된다. 따라서, 파워 라인(power line)에 많은 리플이 발생한다. A/C 교환 망 내의 스위치들이 턴온 될 때 전원(VBatt)으로부터 많은 전류가 공급되고, 상기 스위치가 턴오프 될때 상기 공급된 전류가 방출된다. 모든 인버터들의 동시 턴온 및 턴오프로 인하여, 파워 라인에 노이즈가 발생되어 시스템의 신호 대 잡음 무결성(signal/noise integrity)을저하시킨다.Cold cathode tube loads are widely used to provide backlighting for liquid crystal displays (LCDs), and in particular for backlighting liquid crystal display monitors and liquid crystal display televisions. However, these existing applications require a separate DC / AC power inverter to drive each cold cathode tube. This existing application is shown in FIG. 1. Referring to FIG. 1, each cold cathode tube 20, 22,..., 24 is supplied with power from an individual DC / AC inverter 10, 12,..., 14. Is synchronous. Each DC / AC inverter includes an A / C switched A / C network and a power supply circuit. The power supply driving circuit may include a resonant tank circuit for a cold cathode tube. The A / C switching network of each inverter is driven on / off synchronously. Thus, a lot of ripple occurs in the power line. Much current is supplied from the power supply V Batt when the switches in the A / C switching network are turned on, and the supplied current is released when the switch is turned off. Simultaneous turn-on and turn-off of all inverters introduce noise in the power lines, which degrades the signal / noise integrity of the system.
리플을 감소시키는 하나의 방법으로서 파워 라인에서 필터링을 증가시키는 방법이 있으나, 이와 같은 방법은 회로의 크기가 증가되기 때문에 시스템의 비용을 증가시키는 단점이 있다.One method of reducing ripple is to increase the filtering at the power line, but this method has the disadvantage of increasing the cost of the system because the size of the circuit is increased.
도 2는 다수의 냉음극관 부하들을 구동시키기 위한 종래 기술에 따른 다른 회로를 나타낸다. 상기 회로는 다수의 직류/교류 인버터들(10, 12, 14, ..., 16)과 다수의 냉음극관 부하들(20, 22, 24, ..., 26)을 구동시키기 위한 제어장치(40)를 포함한다. 상기 제어장치(40)의 클럭 발생기(42)는 위상 천이된 클럭 신호들의 열(string)을 각각의 직류/교류 인버터(10, 12, 14, ..., 16)로 발생시켜 위상 지연을 시킨다. 모든 직류/교류 인버터들(10, 12, 14, ..., 16)의 네트위크 내의 스위치들은 이웃하는 인버터들 사이에서 동일한 위상 천이로 턴온 및 턴오프되기 때문에, 파워 라인상의 리플이 도 1에 도시된 리플의 1/N까지 효과적으로 감소한다. 여기에서 N은 연결된 직류/교류 인버터들의 개수이다.2 shows another circuit according to the prior art for driving a plurality of cold cathode loads. The circuit comprises a control device for driving a plurality of DC / AC inverters 10, 12, 14,..., 16 and a plurality of cold cathode loads 20, 22, 24,. 40). The clock generator 42 of the control device 40 generates a string of phase shifted clock signals to the respective DC / AC inverters 10, 12, 14, ..., 16 to delay the phase. . Since the switches in the network of all DC / AC inverters 10, 12, 14, ..., 16 are turned on and off with the same phase shift between neighboring inverters, the ripple on the power line is shown in FIG. It effectively reduces up to 1 / N of the ripple. Where N is the number of connected DC / AC inverters.
그러나, 문제점은 제어장치(40)가 처음 요구되는 부하의 개수에 고정된다는 것이다. 즉, 냉음극관 부하의 개수는 제어장치(40)로부터 각각의 인버터들(10, 12, 14, ..., 16)로 위상 천이를 전달하는 라인들의 개수와 동일하다. 따라서, 냉음극관 부하의 개수가 변하면, 상기 제어장치(40)의 구성도 변해야 한다. 결국, 제어장치(40)는 각각의 직류/교류 인버터의 동작 주파수의 N배의 주파수를 가지는 고주파 클럭 신호를 발생시켜야 하는 단점이 있다.However, a problem is that the control device 40 is fixed to the number of loads initially required. That is, the number of cold cathode tube loads is equal to the number of lines transferring the phase shift from the control device 40 to the respective inverters 10, 12, 14,. Therefore, when the number of cold cathode tube loads changes, the configuration of the control device 40 must also change. As a result, the control device 40 has a disadvantage of generating a high frequency clock signal having a frequency N times the operating frequency of each DC / AC inverter.
본 발명의 목적은 종래기술보다 더 단순한 위상 천이 회로 기술이 적용된 단순한 제어장치를 제공함에 있다. 사용되는 인버터의 개수에 따라서 위상들의 개수를 프로그램하여, 고전력, 저 비용 및 더 작은 다수의 인버터 시스템을 얻을 수 있다.It is an object of the present invention to provide a simple control device employing a simpler phase shift circuit technology than the prior art. The number of phases can be programmed according to the number of inverters used to obtain high power, low cost and many smaller inverter systems.
본 발명의 다른 목적은, 냉음극관 부하들과 같은 다수의 부하들을 구동시키기 위하여 직류/교류 인버터들과 같은 다수의 전원 회로를 구비한 개선된 전기 회로를 제공함으로써, 순시 고 전류 리플(instantaneous high current ripple) 및 전원 회로에서 동시 턴온 및 턴오프로 인하여 야기되는 잡음을 감소시키는 데 있다.Another object of the present invention is to provide an instantaneous high current ripple by providing an improved electrical circuit with a plurality of power supply circuits such as direct current / AC inverters for driving a plurality of loads such as cold cathode tube loads. ripple) and to reduce noise caused by simultaneous turn on and turn off in the power supply circuit.
본 발명의 또 다른 목적은, 냉음극관 부하들과 같은 적어도 2개의 부하를 포함하는 표시 장치를 제공함에 있다. 상기 표시 장치는 액정표시 모니터, 액정표시 컴퓨터 또는 액정표시 텔레비전일 수 있다.Another object of the present invention is to provide a display device including at least two loads such as cold cathode tube loads. The display device may be a liquid crystal display monitor, a liquid crystal display computer or a liquid crystal display television.
본 발명의 또 다른 목적은, 냉음극관 부하들과 같은 다수의 부하들을 구동시키기 위하여 직류/교류 인버터들 같은 다수의 전원 회로를 구비한 전기 회로를 구동시키기 위한 방법을 제공함으로써, 순시 고 전류 리플과 전원 회로에서 동시 턴온 및 턴오프로 인하여 야기되는 잡음을 감소시키는 데 있다.It is yet another object of the present invention to provide a method for driving an electrical circuit having a plurality of power supply circuits, such as direct current / AC inverters, for driving a plurality of loads such as cold cathode tube loads. It is to reduce noise caused by simultaneous turn on and turn off in the power supply circuit.
본 발명의 제어장치는 연결된 직류/교류 인버터들의 동작을 초기화하기 위하여 클럭 신호를 발생시키는 펄스 발생기: 그리고 연결된 다수의 직류/교류 인버터들을 지시하는 기준 신호를 발생시키는 위상 선택기를 포함한다.The control device of the present invention includes a pulse generator for generating a clock signal for initializing the operation of the connected DC / AC inverters, and a phase selector for generating a reference signal indicative of a plurality of connected DC / AC inverters.
또한, 본 발명에 따른 상기 전기 회로는 냉음극관 부하들을 구동시키는직류/교류 인버터들 사이의 스위칭 온 및 오프의 위상 천이를 제공한다. 여기서, 위상 천이의 개수는 연결된 직류/교류 인버터의 개수에 따라서 프로그램된다. 본 발명에 따르면, 제1 직류/교류 인버터는 위상 발생기로부터 제1 펄스 신호 및, 위상 선택기로부터 위상의 개수를 나타내는 기준 신호를 입력받고, 제2 펄스 신호를 제2 직류/교류 인버터로 발생시킨다. 제2 직류/교류 인버터는 제1 직류/교류 인버터에 입력된 제1 펄스 신호에 대하여 위상 천이를 갖는 제2 펄스 신호를 입력받는다. 유사하게, 제2 직류/교류 인버터는 제2 직류/교류 인버터에 입력된 제2 펄스 신호에 대하여 동일한 위상 천이량을 갖는 제3 펄스 신호를 제3 직류/교류 인버터로 발생시킴으로써, 모든 직류/교류 인버터들은 이웃하는 인버터들 사이에서 동일한 위상 천이로 턴온 및 턴오프된다. 따라서, 본 발명에 따르면, 파워 라인 상의 리플이 효과적으로 감소되고, 상기 회로는 프로그램될 수 있고 단순화되며, 비용은 감소한다.In addition, the electrical circuit according to the invention provides a phase shift of switching on and off between DC / AC inverters for driving cold cathode tube loads. Here, the number of phase shifts is programmed according to the number of connected DC / AC inverters. According to the present invention, the first DC / AC inverter receives a first pulse signal from the phase generator and a reference signal indicating the number of phases from the phase selector, and generates a second pulse signal to the second DC / AC inverter. The second DC / AC inverter receives a second pulse signal having a phase shift with respect to the first pulse signal input to the first DC / AC inverter. Similarly, the second DC / AC inverter generates a third pulse signal having the same phase shift amount to the third DC / AC inverter with respect to the second pulse signal input to the second DC / AC inverter, thereby all DC / AC inverters. The inverters are turned on and off with the same phase shift between neighboring inverters. Thus, according to the present invention, the ripple on the power line is effectively reduced, the circuit can be programmed and simplified, and the cost is reduced.
도 1은 다수의 냉음극관 부하들을 구동시키기 위한 종래의 회로를 개략적으로 보여주는 도면으로써, 모든 직류/교류 인버터들이 상기 냉음극관 부하들의 구동시 동기되는 것을 보여주는 도면.1 is a schematic illustration of a conventional circuit for driving multiple cold cathode loads, showing that all direct current / AC inverters are synchronized when driving the cold cathode loads.
도 2는 다수의 냉음극관 부하들을 구동시키기 위한 종래의 회로를 개략적으로 보여주는 도면으로써, 상기 회로는 제어장치와 다수의 직류/교류 인버터들로 구성되어 있으며, 상기 제어장치는 위상 지연 클럭 신호의 열을 상기 다수의 직류/교류 인버터로 발생시키는 것을 보여주는 도면.FIG. 2 is a schematic view of a conventional circuit for driving a plurality of cold cathode loads, the circuit comprising a control device and a plurality of DC / AC inverters, the control device comprising a sequence of phase delay clock signals. To generate a plurality of DC / AC inverters.
도 3은 다수의 냉음극관 부하들을 구동시키기 위한 본 발명에 따른 전기 회로의 블럭도.3 is a block diagram of an electrical circuit according to the present invention for driving multiple cold cathode loads.
도 4는 직류/교류 인버터들을 위한 입력 클럭 신호 및 출력 클럭 신호를 보여주는 도면.4 shows an input clock signal and an output clock signal for DC / AC inverters.
도 5는 선택기 회로의 일실시예를 보여주는 도면으로써, 상기 선택기 회로에연결된 입력들은 디지털 신호이며 직류/교류 인버터들에 연결된 출력은 아날로그 신호인 것을 보여주는 도면.5 shows an embodiment of a selector circuit, in which the inputs connected to the selector circuit are digital signals and the outputs connected to the DC / AC inverters are analog signals.
도 6은 상기 선택기 회로에 연결된 입력 신호들 및 입력 신호들에 대응하는 출력 신호들을 개략적으로 보여주는 예시도.6 is an exemplary diagram schematically showing input signals connected to the selector circuit and output signals corresponding to the input signals.
도 7은 선택기 회로의 일실시예를 보여주는 도면으로써, 상기 선택기 회로에 연결된 입력은 아날로그 신호이며 직류/교류 인버터들에 연결된 출력은 아날로그 신호인 것을 보여주는 도면.FIG. 7 shows an embodiment of a selector circuit wherein the input connected to the selector circuit is an analog signal and the output connected to the DC / AC inverters is an analog signal.
도 8은 도 7에 도시된 선택기 회로를 개략적으로 보여주는 예시도.8 is an exemplary view schematically showing the selector circuit shown in FIG.
도 9는 입력 클럭 신호에 기반하여 발생된 램프 신호를 포함하는 직류/교류 인버터의 지연 회로를 개략적으로 보여주는 예시도.9 is an exemplary diagram schematically illustrating a delay circuit of a DC / AC inverter including a ramp signal generated based on an input clock signal.
도 10(a)는 본 발명에 따른 지연 셀을 보여주는 개략도.10 (a) is a schematic diagram showing a delay cell according to the present invention.
도 10(b)는 선택기 회로의 입력 클럭 신호 및 출력 신호에 따라 동작하는 도 10(a)의 지연 셀을 포함하는 직류/교류 인버터의 지연 회로의 일실시예를 보여주는 도면.10 (b) shows one embodiment of a delay circuit of a direct current / alternating current inverter including the delay cell of FIG. 10 (a) operating in accordance with an input clock signal and an output signal of the selector circuit.
도 11(a) 내지 11(e)는 본 발명에 따른 전기 회로를 구현하는 직류/교류 인버터들의 일실시예를 보여주는 도면.11 (a) to 11 (e) show one embodiment of direct current / AC inverters for implementing an electrical circuit according to the present invention.
도 3은 광원 부하들 또는 냉음극관 부하들과 같은 다수의 부하들을 구동시키는 데 사용되는 본 발명에 따른 전기 회로를 나타내는 도면이다. 상기 전기 회로는 제어장치(40)와, 직류/교류 인버터와 같은 적어도 2개의 전원 회로들(10, 12)을 포함한다. 상기 제어장치(40)는 위상 선택기 같은 선택기(44)와 오실레이터와 같은 펄스 발생기(46)를 포함하여 구성된다.3 shows an electrical circuit according to the invention used to drive a plurality of loads such as light source loads or cold cathode loads. The electrical circuit comprises a control device 40 and at least two power supply circuits 10, 12, such as a DC / AC inverter. The control device 40 comprises a selector 44, such as a phase selector, and a pulse generator 46, such as an oscillator.
상기 선택기(44)는 가변 입력 신호에 따라 기준 신호를 발생시키며, 기준 신호는 상기 적어도 2개의 전원 회로들(10, 12)과 연결되어 제어되는 전원 회로의 개수 또는 천이될 위상들의 개수를 나타낸다. 즉, 네 개의 전원 회로가 연결될 경우, 상기 선택기(44)는 상기 가변 입력 신호(들)에 의해 연결되어 있는 네 개의 전원 회로를 나타내는 기준 신호를 출력할 것이다. 따라서, 상기 제어될 전원 회로들은 제어장치(40)와 전원 회로들(10, 12)의 회로 배열을 변화시키지 않고 입력 신호(들)에 따라 프로그램될 수 있다. 상기 선택기(44)는 디지털-아날로그 변환기(analog-to-digital converter) 또는 아날로그-입력-아날로그-출력 회로(analog-input-analog-output circuit)일 수 있다.The selector 44 generates a reference signal according to the variable input signal, and the reference signal indicates the number of phases to be transitioned or the number of power supply circuits connected to and controlled with the at least two power supply circuits 10 and 12. That is, when four power supply circuits are connected, the selector 44 will output a reference signal representing the four power supply circuits connected by the variable input signal (s). Thus, the power supply circuits to be controlled can be programmed according to the input signal (s) without changing the circuit arrangement of the control device 40 and the power supply circuits 10, 12. The selector 44 may be a digital-to-digital converter or an analog-input-analog-output circuit.
상기 펄스 발생기(46)는 제1 펄스 신호를 발생시키고, 제1 펄스 신호는 적어도 두 개의 전원 회로들(10, 12) 중에서 제1 전원 회로(10)에 연결되어 상기 제1 전원 회로(10)의 동작을 초기화시킨다. 그런 다음, 상기 제 1 전원 회로(10)는 제2 펄스 신호를 출력하여 상기 적어도 2개의 전원 회로들(10, 12) 중에서 제2 전원 회로(12)의 동작을 초기화한다. 상기 적어도 2개의 전원 회로들(10, 12)은 각각 변압기 및, 광원 또는 냉음극관과 같은 부하에 연결되어, 상기 부하들로 에너지를 공급한다.The pulse generator 46 generates a first pulse signal, and the first pulse signal is connected to the first power circuit 10 among at least two power circuits 10 and 12 so that the first power circuit 10 Initializes the operation of. Then, the first power supply circuit 10 outputs a second pulse signal to initialize the operation of the second power supply circuit 12 among the at least two power supply circuits 10 and 12. The at least two power supply circuits 10 and 12 are connected to a load such as a transformer and a light source or a cold cathode tube, respectively, to supply energy to the loads.
이하, 설명의 간략화를 위하여, 2개의 전원 회로를 포함하는 본 발명에 따른 전기 회로의 동작에 대해 설명하기로 한다.Hereinafter, for the sake of simplicity, the operation of the electric circuit according to the present invention including two power supply circuits will be described.
선택기(44)는 제어되는 전원 회로의 개수(이 경우, 2개)를 나타내기 위하여 선택기(44)에 연결된 입력 신호(들)에 따라 기준 신호를 상기 두 개의 전원 회로(10, 12)로 발생시킨다. 그런 다음, 펄스 발생기(46)는 제1 전원 회로(10)의동작을 초기화 시키기 위하여 제1 펄스 신호를 제1 전원 회로(10)로 발생시킨다. 제1 전원 회로(10)는 광원 또는 냉음극관과 같은 제1 부하에 연결된 제1 변압기에 연결되고, 상기 제1 부하의 동작을 제어한다. 제1 전원 회로(10)는 제2 전원 회로(12)의 동작을 초기화 시키기 위하여 제2 펄스 신호를 제2 전원 회로(12)로 출력하며, 제2 펄스 신호는 제1 전원 회로(10)로 전송된 상기 제1 펄스 신호에 대하여 지연된다. 제2 전원 회로(12)는 광원 또는 냉음극관과 같은 제2 부하에 연결된 제2 변압기에 연결되고, 상기 제2 부하의 동작을 제어한다. 유사하게, 제2 전원 회로(12)는 제2 동작 사이클을 위하여 제3 펄스 신호를 제1 전원 회로(10)로 출력한다. 제3 펄스 신호는 제2 전원 회로(12)로 전송된 상기 제2 펄스 신호에 대하여 지연된다. 그런 다음, 제1 전원 회로(10)는 제4 펄스 신호를 출력하며, 제4 펄스 신호는 제1 전원 회로(10)로 전송된 상기 제3 펄스 신호에 대하여 지연된다. 일반적으로, 이 신호는 제1 전원 회로(10)에 대한 입력 펄스 신호로서 마지막 전원 회로로부터 출력된 펄스신호이다. 본 발명에 따르면, 상기 2개의 전원 회로(10, 12)는 동일한 위상 천이로 턴온 및 턴오프된다. 따라서, 파워 라인 상의 리플이 효과적으로 감소되고, 상기 회로는 프로그램될 수 있고 단순화되며, 비용은 감소한다. 전원 회로의 개수가 많을수록 본 발명의 장점은 더욱더 명확해진다.The selector 44 generates a reference signal to the two power supply circuits 10, 12 in accordance with the input signal (s) connected to the selector 44 to indicate the number of controlled power supply circuits (in this case, two). Let's do it. The pulse generator 46 then generates a first pulse signal to the first power supply circuit 10 to initialize the operation of the first power supply circuit 10. The first power supply circuit 10 is connected to a first transformer connected to a first load such as a light source or a cold cathode tube, and controls the operation of the first load. The first power supply circuit 10 outputs a second pulse signal to the second power supply circuit 12 to initialize the operation of the second power supply circuit 12, and the second pulse signal is sent to the first power supply circuit 10. The delay is with respect to the transmitted first pulse signal. The second power supply circuit 12 is connected to a second transformer connected to a second load such as a light source or a cold cathode tube and controls the operation of the second load. Similarly, the second power supply circuit 12 outputs a third pulse signal to the first power supply circuit 10 for a second operation cycle. The third pulse signal is delayed with respect to the second pulse signal transmitted to the second power supply circuit 12. Then, the first power supply circuit 10 outputs a fourth pulse signal, and the fourth pulse signal is delayed with respect to the third pulse signal transmitted to the first power supply circuit 10. In general, this signal is a pulse signal output from the last power supply circuit as an input pulse signal to the first power supply circuit 10. According to the invention, the two power supply circuits 10, 12 are turned on and off with the same phase shift. Thus, the ripple on the power line is effectively reduced, the circuit can be programmed and simplified, and the cost is reduced. The greater the number of power supply circuits, the more clear the advantages of the present invention.
본 발명에 따른 전기 회로는 액정표시 모니터, 액정표시 컴퓨터 또는 액정표시 텔레비전같은 표시장치에 적용될 수 있다. 상기 표시 장치는 제어장치 뿐만 아니라 적어도 2개의 전원 회로, 적어도 2개의 변압기, 적어도 2개의 광원 및 표시 패널을 포함하여 구성될 수 있다.The electric circuit according to the present invention can be applied to a display device such as a liquid crystal display monitor, a liquid crystal display computer or a liquid crystal display television. The display device may include not only a control device but also at least two power supply circuits, at least two transformers, at least two light sources, and a display panel.
도 4는 전원 회로를 위한 입력 클럭 및 출력 클럭의 신호를 나타내는 도면이다. 입력 클럭 신호 및 출력 클럭 신호 사이에 시간 지연(△T)이 존재한다. 시간 지연은 일종의 위상 천이 지연이며 이후에 설명할 지연 회로에 의해 발생된다.4 is a diagram illustrating signals of an input clock and an output clock for a power supply circuit. There is a time delay ΔT between the input clock signal and the output clock signal. The time delay is a kind of phase shift delay and is caused by the delay circuit described later.
도 5는 선택기 회로(70)의 일실시예를 나타내는 도면이다. 디지털-아날로그 변환기와 같은 상기 선택기 회로(70)에 연결된 입력 신호들(60, 62, 64, ..., 66)은 디지털 신호이고, 전원 회로(10, 12, ..., 14)에 연결된 출력신호는 아날로그 신호(Vaa)이다. 상기 선택기 회로(70)에 연결된 입력 신호들 및 상기 입력 신호들에 대응하는 출력 신호들은 도 6에 도시되어 있다. 즉, 상기 선택기(70)의 입력단이 네개일 경우, 제어될 전원 회로는 16개로 프로그램될 수 있다.5 illustrates one embodiment of the selector circuit 70. Input signals 60, 62, 64, ..., 66 connected to the selector circuit 70, such as a digital-to-analog converter, are digital signals and connected to the power supply circuits 10, 12, ..., 14. The output signal is an analog signal Vaa. Input signals connected to the selector circuit 70 and output signals corresponding to the input signals are shown in FIG. 6. That is, when there are four input terminals of the selector 70, 16 power circuits to be controlled may be programmed.
도 7은 스케일드 아날로그 선택기(scaled analog selector)와 같은 선택기 회로(72)의 다른 실시예를 나타내는 도면이다. 상기 선택기 회로(72)에 연결된 입력신호는 아날로그 신호(Vain)이고, 전원 회로(10, 12, ..., 14)에 연결된 출력신호는 아날로그 신호(Vaa)이다. 도 8은 도 7에 도시된 선택기 회로(72)의 일실시예를 개략적으로 나타낸 도면이다. 도면 부호 "Vain"는 선택기 회로(72)의 아날로그 입력 신호를 나타내며, 도면 부호 "Vaa"는 선택기 회로(72)의 아날로그 출력 신호를 나타낸다. Vaa의 값은 Vain, Vref 및 3 개의 저항기(80, 82, 84)의 값에 근거하여 중첩법(superposition method)을 이용하여 얻을 수 있다.FIG. 7 illustrates another embodiment of a selector circuit 72, such as a scaled analog selector. The input signal connected to the selector circuit 72 is an analog signal (Vain), and the output signal connected to the power supply circuits (10, 12, ..., 14) is an analog signal (Vaa). FIG. 8 is a schematic illustration of one embodiment of the selector circuit 72 shown in FIG. Reference numeral “Vain” denotes an analog input signal of the selector circuit 72 and reference numeral “Vaa” denotes an analog output signal of the selector circuit 72. The value of Vaa can be obtained using the superposition method based on the values of Vain, Vref and three resistors 80, 82, 84.
도 9는 입력 클럭 신호와 기준 신호에 근거하여 발생된 램프 신호(ramp signal)를 포함하는 전원 회로의 지연 회로의 일실시예를 개략적으로 나타낸 도면이다. 시간 지연(△T)는 각 위상 사이에서 지연 회로에 의해 발생한다. 또한, 도 9는 각각의 냉음극관에 순차적으로 연결된 일련의 신호들을 나타내는 도면이다. 여기서, 시작 점의 지연은 제1 펄스 신호와 기준 신호에 근거하여 램프 발생기에 의해 발생된다.FIG. 9 is a diagram schematically illustrating an embodiment of a delay circuit of a power supply circuit including a ramp signal generated based on an input clock signal and a reference signal. The time delay DELTA T is caused by a delay circuit between each phase. 9 is a diagram showing a series of signals sequentially connected to each cold cathode tube. Here, the delay of the starting point is generated by the ramp generator based on the first pulse signal and the reference signal.
도 10(a)는 본 발명에 따른 지연 셀(delay cell)을 개략적으로 나타내는 도면으로써, 클럭 인 신호(CLOCK IN)와 클럭 아웃 신호(CLOCK OUT) 사이에서 지연 셀(92)에 의하여 발생되는 지연(△T)이 도시되어 있다. 도 10(b)는 도 10(a)에 도시된 지연 셀(92)을 포함하는 전원 회로의 지연 회로의 일실시예를 나타내는 도면이다. 지연(△T)는 주로 기준 신호(Vaa)에 의하여 결정된다. 먼저, 클럭 인 신호(CLOKC IN)가 지연 셀(92)에 처음 연결될 때, 트랜지스터(93)은 턴온되고 전압(Vc)은 0 볼트로 전압강하된다. 한편, 캐패시터(94)의 전압이 기준 전압(Vref)보다 높아질 때까지 클럭 인 신호(CLOCK IN)가 전압강하하여 트랜지스터(93)을 턴 오프시키면(지연 시간의 시작), 캐패시터(94)는 전류(Ic)에 의해 충전된다. 캐패시터(94)의 전압이 Vref 보다 높을때, 비교기(95)는 상태를 변경하여 캐패시터(96)을 통하여 다음 단계로 펄스 신호를 발생시킨다(지연 시간의 끝). 전류(Ic)는 Vaa와 Vcc간의 차에 의하여 결정된다. 일예로, Vaa의 값이 높을 수록 전류(Ic)는 작아지며, 충전 시간이 증가한다. 즉, 지연 시간이 증가하게 된다. 또 다른 예로, Vaa의 값이 높을 수록 전류(Ic)는 커져서 충전 시간이 감소한다. 즉, 지연 시간이 감소하게 된다.FIG. 10 (a) schematically illustrates a delay cell according to the present invention, in which a delay generated by the delay cell 92 between a clock in signal CLOCK IN and a clock out signal CLOCK OUT is shown. (ΔT) is shown. FIG. 10B is a diagram showing an embodiment of a delay circuit of a power supply circuit including the delay cell 92 shown in FIG. The delay ΔT is mainly determined by the reference signal Vaa. First, when the clock in signal CLOKC IN is first connected to the delay cell 92, the transistor 93 is turned on and the voltage Vc drops to zero volts. On the other hand, when the clock in signal CLOCK IN drops down until the voltage of the capacitor 94 becomes higher than the reference voltage Vref and the transistor 93 is turned off (start of the delay time), the capacitor 94 is a current. It is charged by (Ic). When the voltage of capacitor 94 is higher than Vref, comparator 95 changes state to generate a pulse signal through capacitor 96 to the next stage (end of delay time). The current Ic is determined by the difference between Vaa and Vcc. For example, as the value of Vaa increases, the current Ic decreases and the charging time increases. That is, the delay time is increased. As another example, the higher the value of Vaa, the larger the current Ic, thereby reducing the charging time. In other words, the delay time is reduced.
도 11(a) 내지 11(e)는 본 발명에 따른 전기 회로를 구현하는 직류/교류 인버터들의 일실시예를 나타내는 도면이다. 도 11(a)는 풀-브리지(full-bridge)직류/교류 인버터를 나타내는 도면이고, 도 11(b)는 하프-브리지(half-bridge) 직류/교류 인버터를 나타내는 도면이며, 도 11(c)는 플라이-백 포워드(fly-back forward) 직류/교류 인버터를 나타내는 도면이며, 도 11(d)는 푸시-풀(push-pull) 직류/교류 인버터를 나타내는 도면이며, 도 11(e)는 D급 직류/교류 인버터를 나타내는 도면이다.11 (a) to 11 (e) are diagrams showing one embodiment of DC / AC inverters implementing an electric circuit according to the present invention. FIG. 11A shows a full-bridge DC / AC inverter. FIG. 11B shows a half-bridge DC / AC inverter. FIG. 11C shows a full-bridge DC / AC inverter. ) Is a view showing a fly-back forward DC / AC inverter, Figure 11 (d) is a view showing a push-pull DC / AC inverter, Figure 11 (E) A diagram showing a class D direct current / AC inverter.
이상에서 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상이 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.In the above description, the present invention is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.
본원 발명의 제어장치는 다수의 인버터들을 포함하는 전기 회로에 공급되는 에너지를 제어하기 위하여 사용되며, 특히 전기 회로에 위상 천이를 제공하기 위하여 사용된다. 또한, 본원 발명의 전기 회로는 일반적으로 액정표시 모니터, 액정표시 컴퓨터 또는 액정표시 텔레비전과 같은 표시 장치에 적용된다.The control device of the present invention is used to control the energy supplied to an electrical circuit comprising a plurality of inverters, in particular to provide a phase shift in the electrical circuit. In addition, the electric circuit of the present invention is generally applied to a display device such as a liquid crystal display monitor, a liquid crystal display computer or a liquid crystal display television.
Claims (65)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/348,748 | 2003-01-22 | ||
US10/348,748 US6778415B2 (en) | 2003-01-22 | 2003-01-22 | Controller electrical power circuit supplying energy to a display device |
US10/756,007 US7200017B2 (en) | 2003-01-22 | 2004-01-13 | Controller and driving method for supplying energy to display device circuitry |
US10/756,007 | 2004-01-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20040068014A true KR20040068014A (en) | 2004-07-30 |
Family
ID=32911903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040004332A KR20040068014A (en) | 2003-01-22 | 2004-01-20 | Controller and driving method for power circuits, electrical circuit for supplying energy and display device having the electrical circuit |
Country Status (3)
Country | Link |
---|---|
JP (2) | JP4025300B2 (en) |
KR (1) | KR20040068014A (en) |
CN (1) | CN1521924B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100732098B1 (en) * | 2004-09-13 | 2007-06-27 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | Light source device |
US11164529B2 (en) | 2019-09-23 | 2021-11-02 | Lg Display Co., Ltd. | Power supply and display device including the same |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7417785B2 (en) * | 2005-01-18 | 2008-08-26 | Research Frontiers Incorporated | Methods and circuits for distributing power to SPD loads |
JP4711258B2 (en) * | 2005-04-22 | 2011-06-29 | 立山マシン株式会社 | Multiphase AC power supply |
TW201011712A (en) * | 2008-09-15 | 2010-03-16 | Chunghwa Picture Tubes Ltd | Scanning driving apparatus for backlight source and the liquid crystal display thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793628A (en) * | 1997-04-30 | 1998-08-11 | Hewlett-Packard Company | Multi-phase pulse-width-modulation power converter |
JP4142845B2 (en) * | 2000-09-28 | 2008-09-03 | 富士通株式会社 | Backlight device for liquid crystal display device |
CN2698007Y (en) * | 2003-01-22 | 2005-05-04 | 美国凹凸微系有限公司 | Controller for power source circuit and electronic circuit used in power supply and display device with said electronic circuit |
-
2004
- 2004-01-20 CN CN2004100025062A patent/CN1521924B/en not_active Expired - Fee Related
- 2004-01-20 KR KR1020040004332A patent/KR20040068014A/en not_active Application Discontinuation
- 2004-01-22 JP JP2004014898A patent/JP4025300B2/en not_active Expired - Fee Related
-
2006
- 2006-09-14 JP JP2006249717A patent/JP2007059408A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100732098B1 (en) * | 2004-09-13 | 2007-06-27 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | Light source device |
US11164529B2 (en) | 2019-09-23 | 2021-11-02 | Lg Display Co., Ltd. | Power supply and display device including the same |
Also Published As
Publication number | Publication date |
---|---|
JP2004229496A (en) | 2004-08-12 |
CN1521924A (en) | 2004-08-18 |
JP2007059408A (en) | 2007-03-08 |
CN1521924B (en) | 2010-05-26 |
JP4025300B2 (en) | 2007-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6999328B2 (en) | Controller circuit supplying energy to a display device | |
USRE42182E1 (en) | Back-light control circuit of multi-lamps liquid crystal display | |
US7471528B2 (en) | Parallel operating system of DC-AC converters and controller IC therefor | |
US8143797B2 (en) | DC/AC inverter | |
KR100513318B1 (en) | Back-light inverter for lcd panel of asynchronous pwm driving type | |
KR20060121224A (en) | Dc-ac converter, its controller ic, and electronic apparatus using the dc-ac converter | |
WO2005036726A1 (en) | Power converter | |
KR20030097721A (en) | Luminescence control apparatus, backlight apparatus, liquid crystal display, liquid crystal monitor, and liquid crystal television | |
JP2009189242A (en) | Method and apparatus for digital power processing through operation by zero voltage switching | |
JP2007059408A (en) | Controller and driving method for power supply circuit, electrical circuit for supplying energy, and display device having the electrical circuit | |
KR20040073533A (en) | Circuit arrangement for operation of one or more lamps | |
US7015658B2 (en) | Driving circuit configured in a three-phase inverter and driving method thereof | |
US7173379B2 (en) | Incremental distributed driver | |
JP2001052891A (en) | Separate excitation type inverter | |
KR100799404B1 (en) | Cold cathode tube lighting device, tube current detecting circuit used in cold cathode tube lighting device, and tube current controlling method | |
KR100835101B1 (en) | Full-bridge inverter and converter for lcd backlight | |
CN2698007Y (en) | Controller for power source circuit and electronic circuit used in power supply and display device with said electronic circuit | |
EP2242172A1 (en) | Inverter having only a one bit feedback signal for controlling three switching states | |
TWI431369B (en) | Lamps control system | |
JPH10302991A (en) | Driving circuit and driving method for fluorescent lamp | |
KR20060112171A (en) | Electroluminescent lamp driving circuit and method | |
CN1980033A (en) | DC./ac. convertion driving circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |