KR20040058689A - Fabricating method of cmos image sensor - Google Patents
Fabricating method of cmos image sensor Download PDFInfo
- Publication number
- KR20040058689A KR20040058689A KR1020020085065A KR20020085065A KR20040058689A KR 20040058689 A KR20040058689 A KR 20040058689A KR 1020020085065 A KR1020020085065 A KR 1020020085065A KR 20020085065 A KR20020085065 A KR 20020085065A KR 20040058689 A KR20040058689 A KR 20040058689A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- image sensor
- epitaxial layer
- trench
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims description 59
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000000295 complement effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000010893 electron trap Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 소자분리막의 측벽과 저면에 이온주입영역을 형성하여 저조도에서의 특성을 향상시킨 시모스 이미지센서의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a CMOS image sensor, and more particularly, to a method of manufacturing a CMOS image sensor having an ion implantation region formed on sidewalls and a bottom surface of an isolation layer to improve characteristics at low illumination.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) includes individual metal-oxide-silicon (MOS) capacitors. A device in which charge carriers are stored and transported in a capacitor while being in close proximity to each other. Complementary MOS image sensors use CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. A device employing a switching scheme that creates MOS transistors as many as pixels and sequentially detects outputs using the MOS transistors.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.CCD (charge coupled device) has many disadvantages such as complicated driving method, high power consumption, high number of mask process steps, complicated process, and difficult to implement signal processing circuit in CCD chip. In order to overcome such drawbacks, the development of a CMOS image sensor using a sub-micron CMOS manufacturing technology has been studied in recent years. The CMOS image sensor forms an image by forming a photodiode and a MOS transistor in a unit pixel and sequentially detects signals in a switching method, and implements an image by using a CMOS manufacturing technology, which consumes less power and uses 30 to 40 masks as many as 20 masks. Compared to CCD process that requires two masks, the process is very simple, and it is possible to make various signal processing circuits and one chip, which is attracting attention as the next generation image sensor.
도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.FIG. 1A is a circuit diagram showing a unit pixel composed of one photodiode PD and four MOS transistors in a conventional CMOS image sensor, and includes a photodiode 100 for generating photocharges by receiving light. The transfer transistor 101 for transporting the photocharges collected from the photodiode 100 to the floating diffusion region 102 and resets the floating diffusion region 102 by setting the potential of the floating diffusion region to a desired value and discharging electric charges. A reset transistor (103), a drive transistor (104) serving as a source follower buffer amplifier, and a select transistor (105) for addressing (switching). It is composed. Outside the unit pixel, a load transistor 106 is formed to read an output signal.
도1b는 도1a에 도시된 이미지센서의 단위화소에서 포토다이오드와 트랜스퍼 트랜지스터(101)를 중심으로 그 단면구조를 도시한 도면으로, 단위화소를 구성하는 4개의 트랜지스터 중에서 트랜스퍼 트랜지스터의 게이트 전극(16)만 도시하였으며 나머지 트랜지스터들은 도시하지 않았다.FIG. 1B illustrates a cross-sectional structure of a photodiode and a transfer transistor 101 in the unit pixel of the image sensor illustrated in FIG. 1A. The gate electrode 16 of the transfer transistor among the four transistors constituting the unit pixel is shown in FIG. ) And the remaining transistors are not shown.
이러한 점을 참조하면 설명하면 먼저, 고농도의 p형 반도체 기판(11) 상에 에피택셜 성장된 저농도의 p형 에피층(12)이 도시되어 있으며, p형 에피층(12)의내부에는 활성영역과 필드영역을 정의하는 필드산화막(13)이 트렌치 구조를 이용하여 형성되어 있다. 또한 p형 에피층 상에는 트랜스퍼 트랜지스터의 게이트 전극(16)이 형성되어 있으며, 트랜스퍼 트랜지스터의 게이트 전극(16)의 양 측벽에는 스페이서(17)가 형성되어 있다.Referring to this point, first, a low concentration p-type epitaxial layer 12 epitaxially grown on a high concentration p-type semiconductor substrate 11 is illustrated, and an active region is formed inside the p-type epitaxial layer 12. And a field oxide film 13 defining a field region is formed using a trench structure. The gate electrode 16 of the transfer transistor is formed on the p-type epitaxial layer, and the spacers 17 are formed on both sidewalls of the gate electrode 16 of the transfer transistor.
p/n/p형 포토다이오드를 구성하는 p형 이온주입영역(14)은 일측은 스페이서(17)에 정렬되고 타측은 소자분리막(13)에 정렬되어 p형 에피층(12)의 표면으로부터 일정깊이에 형성되어 있으며, p형 이온주입영역(14)의 하부에는 n형 이온주입영역(15)이 기판 깊숙히 형성되어 있는데, n형 이온주입영역(15)의 일측은 게이트전극(16)에 정렬되어 있으며 타측은 소자분리막(13)에 정렬되어 있다.The p-type ion implantation region 14 constituting the p / n / p-type photodiode has one side aligned with the spacer 17 and the other side aligned with the device isolation layer 13 so as to be constant from the surface of the p-type epilayer 12. The n-type ion implantation region 15 is formed deep in the lower portion of the p-type ion implantation region 14, and one side of the n-type ion implantation region 15 is aligned with the gate electrode 16. The other side is aligned with the device isolation film 13.
이와 같이, 반도체 기판 표면근처에 형성된 p형 이온주입영역(14)과 그 하부에 위치한 n형 이온주입영역(15) 그리고 p형 에피층(12)이 pn 접합을 이루면서 p/n/p포토다이오드 역할을 하게 된다.As described above, the p-type ion implantation region 14 formed near the surface of the semiconductor substrate, the n-type ion implantation region 15 and the p-type epitaxial layer 12 located below the p / n / p photodiode are formed. It will play a role.
도1b에 도시된 바와같이 STI(Shallow Trench Isolation) 방식으로 소자분리막을 형성할 경우에, 트렌치의 측벽 및 저면(도1b의 A 부분)은 소자분리막과 인접한 경계부분으로서, 트렌치 구조를 형성하기 위한 식각공정에서 발생한 손상에 의하여 실리콘 격자구조의 오정렬(dislocation)이 많이 존재하는 영역이다.As shown in FIG. 1B, when the device isolation layer is formed by the shallow trench isolation (STI) method, the sidewalls and the bottom surface (part A of FIG. 1B) of the trench are boundary portions adjacent to the device isolation layer to form a trench structure. It is a region where a lot of mislocation of silicon lattice structure exists due to damage generated in the etching process.
이와같은 실리콘 격자구조의 오정렬 부분(A)은 전자들을 포획하는 전자함정(electron trap ) 역할을 하기 때문에, 시모스 이미지센서의 저조도 특성을 악화시키는 원천요인(main source)으로 작용하고 있다.Since the misalignment portion A of the silicon lattice structure serves as an electron trap for trapping electrons, the misalignment portion A serves as a main source of deterioration of low light characteristics of the CMOS image sensor.
즉, 저조도 환경에서는 포토다이오드로 입사하는 빛의 양이 적기때문에 그만큼 포토다이오드에서 광전변환되는 전하의 양도 적어야 하지만, 전술한 바와같은 전자함정에 포획된 전자들이 트랜스퍼 트랜지스터(16)를 경유하여 이미지 재현에 사용됨으로써 저조도 환경에서 이미지센서의 특성이 저하되는 것이다.That is, in a low light environment, since the amount of light incident on the photodiode is small, the amount of charge photoelectrically converted in the photodiode should be small. However, electrons trapped in the electron trap as described above are reproduced through the transfer transistor 16. It is used to reduce the characteristics of the image sensor in a low light environment.
또한 도1b를 참조하면 트렌치 구조보다 포토다이오드용 n형 이온주입영역(15)이 더 깊게 형성되어 있는데, 이와같은 점 때문에 인접소자간의 격리가 불확실하여 신호왜곡이 발생하는 문제가 있었다.In addition, referring to FIG. 1B, the n-type ion implantation region 15 for the photodiode is formed deeper than the trench structure. As a result, the isolation between adjacent devices is uncertain, which causes signal distortion.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 트렌치 구조의 측벽 및 저면에 이온주입영역을 형성하여 저조도에서의 특성을 향상시키며 또한, 트렌치 구조의 저면에 형성된 이온주입영역을 기판과 접속하도록 깊게 형성함으로써 소자분리를 더욱 공고히 하여 인접소자간의 간섭현상등을 억제한 시모스 이미지센서의 제조방법을 제공함을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. The present invention provides ion implantation regions on the sidewalls and the bottom of the trench structure to improve the characteristics at low roughness, and to connect the ion implantation region formed on the bottom surface of the trench structure with the substrate. It is an object of the present invention to provide a method of manufacturing a CMOS image sensor that deepens the device isolation to suppress interference between adjacent devices.
도1a는 4개의 트랜지스터와 포토다이오드로 구성된 시모스 이미지센서의 단위화소를 도시한 회로도,1A is a circuit diagram showing a unit pixel of a CMOS image sensor composed of four transistors and a photodiode;
도1b은 종래기술에 따른 시모스 이미지센서에서 포토다이오드와 트랜스퍼 트랜지스터를 중심으로 단위화소의 구성을 도시한 단면도,Figure 1b is a cross-sectional view showing the configuration of a unit pixel around the photodiode and the transfer transistor in the CMOS image sensor according to the prior art,
도2a 내지 도2e는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도.Figures 2a to 2e is a cross-sectional view showing a manufacturing process of the CMOS image sensor according to an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
21 : 기판 22 : 에피층21 substrate 22 epi layer
23 : 버퍼산화막 24 : 질화막23: buffer oxide film 24: nitride film
25 : 제 1 마스크 26 : 제 1 이온주입영역25: first mask 26: first ion implantation region
27 : 제 2 이온주입영역 28 : 소자분리막27: second ion implantation region 28: device isolation membrane
29 : 게이트 전극 30 : 포토다이오드용 n형 이온주입영역29 gate electrode 30 n-type ion implantation region for photodiode
31 : 스페이서 32 : 포토다이오드용 p형 이온주입영역31 spacer 32 p-type ion implantation region for photodiode
33 : 플로팅확산영역33: floating diffusion area
상기한 목적을 달성하기 위한 본 발명은, 시모스 이미지센서의 제조방법에 있어서, 상대적으로 고농도인 기판 상에 저농도의 에피층을 형성하는 단계; 상기 에피층 상에 버퍼산화막 및 질화막을 차례로 형성하고 상기 질화막 상에 상기 질화막의 일정부분을 노출시키는 제 1 마스크를 형성하는 단계; 상기 제 1 마스크를 이용하여 상기 질화막과 버퍼산화막을 차례로 제거하여 상기 에피층의 일정부분을 노출시키고, 상기 에피층을 일정깊이 식각하여 트렌치를 형성하는 단계; 상기 제 1 마스크와 질화막을 이용한 이온주입공정을 수행하여, 상기 트렌치의 저면에서 기판쪽으로 확장되어 상기 기판과 접속되는 제 1 이온주입영역을 형성하는 단계; 상기 제 1 마스크를 제거하고 경사이온주입을 실시하여 상기 트렌치의 측벽에 제 2 이온주입영역을 형성하는 단계; 및 상기 에피층상에 게이트 전극과 포토다이오드용 도핑영역을 형성하는 단계를 포함하여 이루어진다.The present invention for achieving the above object, in the manufacturing method of the CMOS image sensor, the step of forming a low concentration epi layer on a relatively high concentration of the substrate; Forming a buffer oxide film and a nitride film sequentially on the epitaxial layer and forming a first mask on the nitride film to expose a portion of the nitride film; Removing the nitride layer and the buffer oxide layer in sequence using the first mask to expose a portion of the epi layer, and etching the epi layer to a predetermined depth to form a trench; Performing an ion implantation process using the first mask and the nitride film to form a first ion implantation region extending from the bottom of the trench toward the substrate and connected to the substrate; Removing the first mask and performing gradient ion implantation to form a second ion implantation region on the sidewall of the trench; And forming a doped region for the gate electrode and the photodiode on the epitaxial layer.
본 발명은 트렌치 구조의 측면과 저면에 이온주입영역을 형성하여 암전류 소스로부터 포토다이오드 영역을 격리시켜 암전류 특성을 향상시키며, 또한 트렌치 구조의 저면에 형성된 이온주입영역이 고농도의 기판과 접속하도록 깊게 형성하여 인접소자간의 격리를 더욱 공고히 한 발명이다.The present invention improves the dark current characteristics by forming ion implantation regions on the side and bottom of the trench structure to isolate the photodiode region from the dark current source, and deeply form the ion implantation region formed on the bottom of the trench structure to connect with a high concentration of the substrate. Thus, the invention further strengthens the isolation between adjacent devices.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
도2a 내지 도2e는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조방법을 4개의 트랜지스터와 1개의 포토다이오드로 구성된 단위화소 중에서, 트랜스퍼 트랜지스터와 포토다이오드를 중심으로 그 제조공정을 도시한 공정단도면로서 이를 참조하여 본 발명의 일실시예를 설명한다.2A to 2E illustrate a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention, wherein a manufacturing process is performed centering on a transfer transistor and a photodiode among unit pixels including four transistors and one photodiode. An embodiment of the present invention will be described with reference to this as a single view.
먼저, 도2a에 도시된 바와같이 고농도의 p형 반도체 기판(21) 상에 저농도의 p형 에피층(22)을 성장시킨다. 이와같이 고농도의 p형 기판(21) 상에 저농도의 p형 에피층(22)을 사용하는 이유는 첫째, 저농도의 p 에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있기 때문이며 둘째, p형 에피층(22)의 하부에 고농도의 p+기판(21)을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.First, as shown in FIG. 2A, a low concentration p-type epi layer 22 is grown on a high concentration p-type semiconductor substrate 21. The reason for using the low concentration p-type epi layer 22 on the high concentration p-type substrate 21 is as follows. First, since there is a low concentration p-type epitaxial layer, the depletion region of the photodiode can be increased greatly and deeply. This is because the ability of the photodiode to collect photocharges can be increased. Second, when the p-type epitaxial layer 22 has a high concentration of p + substrate 21, neighboring unit pixels This is because the charge is quickly recombined before the charge spreads, thereby reducing the random diffusion of the photocharge, thereby reducing the change in the transfer function of the photocharge.
다음으로 도2a에 도시된 바와같이 p형 에피층(22) 상에 버퍼산화막(23)과 질화막(24)을 적층하여 형성한다. 버퍼산화막(23)과 질화막(24)은 후속 식각공정에서 에피층의 손상을 방지하고 또한 스트레스를 완화시켜주기 위해 형성된다.Next, as shown in FIG. 2A, a buffer oxide film 23 and a nitride film 24 are stacked on the p-type epitaxial layer 22. The buffer oxide film 23 and the nitride film 24 are formed to prevent damage to the epi layer and to relieve stress in the subsequent etching process.
이어서, 도2b에 도시된 바와같이 질화막(24) 상에 포토레지스트(25)를 도포하고 이를 패턴닝하여 질화막(24)의 일정표면을 노출시키는 제 1 마스크(25)를 형성한다. 다음으로 제 1 마스크(25)를 식각배리어로 하여 질화막(24)과 버퍼산화막 (23)을 차례로 식각하여 트렌치 구조가 형성될 에피층(22)의 표면을 노출시킨다.Next, as shown in FIG. 2B, the photoresist 25 is coated on the nitride film 24 and patterned to form a first mask 25 exposing a predetermined surface of the nitride film 24. Next, the nitride film 24 and the buffer oxide film 23 are sequentially etched using the first mask 25 as an etching barrier to expose the surface of the epitaxial layer 22 on which the trench structure is to be formed.
이어서, 제 1 마스크(25)과 질화막(24)을 이용하여 에피층(22)을 일정깊이 식각하여 트렌치 구조를 형성한다. 도2b에 도시된 트렌치 구조는 에피층의 표면으로부터 대략 0.5㎛ 정도의 깊이를 갖는다.Subsequently, the epitaxial layer 22 is etched to a predetermined depth using the first mask 25 and the nitride film 24 to form a trench structure. The trench structure shown in Fig. 2B has a depth of about 0.5 mu m from the surface of the epi layer.
다음으로 도2c에 도시된 바와같이 제 1 마스크(25)와 질화막(24)을 이온주입마스크로 사용하여, 보론(boron)을 이용한 제 1 이온주입영역(26)을 트렌치 구조의 하부에 형성한다.Next, as shown in FIG. 2C, a first ion implantation region 26 using boron is formed under the trench structure using the first mask 25 and the nitride film 24 as an ion implantation mask. .
이때, 이온주입에너지는 150 ∼ 500KeV 의 고에너지를 이용하며, 이는 제 1 이온주입영역(26)을 기판(21)과 접속되도록 깊게 형성하기 위해서이다. 본 발명의 일실시예에서는 제 1 이온주입영역(26)은 0.5 ∼ 2.0㎛ 정도의 접합깊이를 갖게 에피층(22) 깊숙히 형성되어, 기판(21)과 접속된다.At this time, the ion implantation energy uses a high energy of 150 to 500 KeV, in order to deeply form the first ion implantation region 26 to be connected to the substrate 21. In an embodiment of the present invention, the first ion implantation region 26 is formed deep in the epi layer 22 to have a junction depth of about 0.5 to 2.0 μm, and is connected to the substrate 21.
이와같이 제 1 이온주입영역(26)을 형성하기 위한 이온주입공정은 무경사(no tilt)로 진행되며, 회전공정도 적용하지 않는다.As described above, the ion implantation process for forming the first ion implantation region 26 is performed at no tilt, and the rotation process is not applied.
다음으로 도2d에 도시된 바와같이 제 1 마스크를 제거한 이후에 저에너지를 이용한 이온주입공정을 진행하여 트렌치 구조의 측벽에 제 2 이온주입영역(27)을 형성한다.Next, as shown in FIG. 2D, after removing the first mask, an ion implantation process using low energy is performed to form a second ion implantation region 27 on the sidewall of the trench structure.
제 2 이온주입영역(27)을 형성하기 위한 이온주입공정도, 역시 보론을 이용하여 수행되며, 트렌치 구조의 측벽에 형성되기 위하여 4 ∼ 7°의 경사각과 소정의 회전공정(rotation scheme)이 적용되어 수행된다.An ion implantation process for forming the second ion implantation region 27 is also performed using boron, and an inclination angle of 4 to 7 ° and a predetermined rotation scheme are applied to be formed on the sidewall of the trench structure. Is performed.
제 2 이온주입영역(27)을 형성하기 위한 이온주입공정은 저에너지를 이용하여 수행되므로, 제 1 마스크(25) 없이 질화막(24)과 버퍼산화막(23)만을 이용하여 수행된다.Since the ion implantation process for forming the second ion implantation region 27 is performed using low energy, only the nitride film 24 and the buffer oxide film 23 are performed without the first mask 25.
본 발명의 일실시예에서는 트렌치 구조의 측벽과 저면에 이온주입영역을 형성하여 전자함정이 많은 영역으로 포토다이오드와 격리시켜 줌으로써 저조도에서의 이미지센서 특성을 향상시켜 주었다. 또한, 본 발명의 일실시예에서는 트렌치 구조의 저면에 형성되는 이온주입영역의 깊이를 증가시켜 기판과 접속되도록 형성시켜 줌으로서 인접소자간의 격리를 더욱 공고히 하여 인접소자간의 간섭현상을 억제하였다In an embodiment of the present invention, an ion implantation region is formed on the sidewalls and the bottom of the trench structure to isolate the photodiode into a region having many electron traps, thereby improving image sensor characteristics at low light. In addition, in one embodiment of the present invention, the depth of the ion implantation region formed on the bottom surface of the trench structure is increased so as to be connected to the substrate, thereby further enhancing isolation between adjacent devices, thereby suppressing interference between adjacent devices.
도2d에 도시된 바와같이 트렌치 구조의 저면 및 측벽에 제 1 및 제 2 이온주입영역(26, 27)을 형성한 이후에, 트랜지스터와 포토다이오드용 도핑영역등을 형성한다.After the first and second ion implantation regions 26 and 27 are formed on the bottom and sidewalls of the trench structure as shown in FIG. 2D, a doped region for transistors and photodiodes is formed.
이를 도2e를 참조하여 설명하면, 트렌치 구조의 저면 및 측벽에 제 1 및 제 2 이온주입영역(26, 27)을 형성한 이후에, 절연막(28)을 이용하여 상기 트렌치 구조를 매립한 후, 평탄화공정을 수행하여 소자분리막 형성공정을 완료한다.Referring to FIG. 2E, after the first and second ion implantation regions 26 and 27 are formed on the bottom and sidewalls of the trench structure, the trench structure is filled using the insulating film 28. The planarization process is performed to complete the device isolation film forming process.
다음으로 단위화소를 구성하는 트랜지스터들의 게이트 전극을 패터닝하는데, 도2e에는 트랜스퍼 트랜지스터의 게이트 전극(29)만 도시하였다. 이와같이 트랜지스터의 게이트전극을 형성한 이후에, 적절한 마스크(미도시)를 이용하여 포토다이오드용 n형 이온주입영역(30)을 게이트전극(29)과 트렌치 구조의 측벽에 형성된 제 2 이온주입영역(27) 사이에 형성한다. 포토다이오드용 n형 이온주입영역(30)은 트렌치 구조보다 깊게 형성되지만, 본 발명의 일실시예에서는 트렌치 구조의 저면에 형성된 제 1 이온주입영역(26)이 상기 n형 이온주입영역(30)보다 깊게 형성되어 기판(21)과 접속되고 있으므로 인접소자간의 간섭현상을 저하시킬 수 있다.Next, the gate electrodes of the transistors constituting the unit pixel are patterned. In FIG. 2E, only the gate electrode 29 of the transfer transistor is illustrated. After the gate electrode of the transistor is formed as described above, the n-type ion implantation region 30 for the photodiode is formed on the sidewalls of the gate electrode 29 and the trench structure using an appropriate mask (not shown). 27) between. The n-type ion implantation region 30 for the photodiode is formed deeper than the trench structure, but in one embodiment of the present invention, the first ion implantation region 26 formed on the bottom of the trench structure is the n-type ion implantation region 30. Since it is formed deeper and connected to the substrate 21, interference between adjacent elements can be reduced.
이와같이 n형 이온주입영역(30)을 형성한 이후에, 게이트 전극(29)의 측벽에 스페이서(31)를 형성하고, 적절한 마스크를 이용하여 포토다이오드용 p형 이온주입영역(32)을 형성한다.After the n-type ion implantation region 30 is formed in this manner, the spacer 31 is formed on the sidewall of the gate electrode 29, and the p-type ion implantation region 32 for photodiode is formed using an appropriate mask. .
포토다이오드용 p형 이온주입영역(32)은 에피층의 표면으로부터 일정깊이 확장되어 형성되며, 일측은 스페이서(31) 정렬되고 타측은 제 2 이온주입영역(27)에정렬되어 n형 이온주입영역(30)과 에피층(22)의 표면 사이에 형성된다. 다음으로 게이트전극의 타측에 소오스/드레인 영역(33)을 형성한다.The p-type ion implantation region 32 for the photodiode is formed to extend a predetermined depth from the surface of the epi layer, one side is aligned with the spacer 31 and the other side is aligned with the second ion implantation region 27 to form the n-type ion implantation region. It is formed between 30 and the surface of the epi layer 22. Next, a source / drain region 33 is formed on the other side of the gate electrode.
본 발명의 일실시예에서는 포토다이오드용 p형 이온주입영역(32)을 형성한 이후에 트랜지스터의 소오스/드레인영역(33)을 형성하였지만, 공정순서를 바꾸어서 트랜지스터의 소오스/드레인영역(33)을 먼저 형성한 이후에, 포토다이오드용 p형 이온주입영역(32)을 형성할 수도 있다.In the exemplary embodiment of the present invention, the source / drain regions 33 of the transistor are formed after the p-type ion implantation region 32 for the photodiode is formed, but the source / drain regions 33 of the transistors are changed in a process order. After forming first, the p-type ion implantation region 32 for photodiodes may be formed.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.
본 발명을 시모스 이미지센서에 적용하면 계면함정이 많은 트렌치 구조의 측벽 및 저면을 이온주입영역을 감싸주어 포토다이오드영역과 격리시킴으로써 저조도에서의 이미지센서의 특성을 향상시킬 수 있으며, 또한 인접소자간의 간섭현상을 억제할 수 있어 신뢰성 있는 이미지센서를 제조할 수 있다.Application of the present invention to the CMOS image sensor improves the characteristics of the image sensor in low light by enclosing the ion implantation region surrounding the sidewalls and the bottom of the trench structure with many interface traps and separating it from the photodiode region. The phenomenon can be suppressed and a reliable image sensor can be manufactured.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085065A KR20040058689A (en) | 2002-12-27 | 2002-12-27 | Fabricating method of cmos image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085065A KR20040058689A (en) | 2002-12-27 | 2002-12-27 | Fabricating method of cmos image sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040058689A true KR20040058689A (en) | 2004-07-05 |
Family
ID=37350764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020085065A KR20040058689A (en) | 2002-12-27 | 2002-12-27 | Fabricating method of cmos image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040058689A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694471B1 (en) * | 2005-08-24 | 2007-03-12 | 매그나칩 반도체 유한회사 | Method for fabrication of image sensor for improving optical property |
| KR100720503B1 (en) * | 2005-06-07 | 2007-05-22 | 동부일렉트로닉스 주식회사 | CMOS image sensor and method for manufacturing the same |
| US9443892B2 (en) | 2013-02-25 | 2016-09-13 | Samsung Electronics Co., Ltd. | Image sensor and method of forming the same |
| US9524995B2 (en) | 2013-03-04 | 2016-12-20 | Samsung Electronics Co., Ltd. | Image sensors including conductive pixel separation structures |
| CN107742629A (en) * | 2017-10-16 | 2018-02-27 | 德淮半导体有限公司 | A kind of semiconductor devices and forming method thereof |
-
2002
- 2002-12-27 KR KR1020020085065A patent/KR20040058689A/en not_active Application Discontinuation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720503B1 (en) * | 2005-06-07 | 2007-05-22 | 동부일렉트로닉스 주식회사 | CMOS image sensor and method for manufacturing the same |
| KR100694471B1 (en) * | 2005-08-24 | 2007-03-12 | 매그나칩 반도체 유한회사 | Method for fabrication of image sensor for improving optical property |
| US9443892B2 (en) | 2013-02-25 | 2016-09-13 | Samsung Electronics Co., Ltd. | Image sensor and method of forming the same |
| US9524995B2 (en) | 2013-03-04 | 2016-12-20 | Samsung Electronics Co., Ltd. | Image sensors including conductive pixel separation structures |
| US9754994B2 (en) | 2013-03-04 | 2017-09-05 | Samsung Electronics Co., Ltd. | Image sensors including conductive pixel separation structures and methods of fabricating the same |
| US9780142B1 (en) | 2013-03-04 | 2017-10-03 | Samsung Electronics Co., Ltd. | Image sensors including conductive pixel separation structures |
| USRE48878E1 (en) | 2013-03-04 | 2022-01-04 | Samsung Electronics Co., Ltd. | Image sensors including conductive pixel separation structures |
| USRE49793E1 (en) | 2013-03-04 | 2024-01-09 | Samsung Electronics Co., Ltd. | Image sensors including conductive pixel separation structures |
| CN107742629A (en) * | 2017-10-16 | 2018-02-27 | 德淮半导体有限公司 | A kind of semiconductor devices and forming method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7855407B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100461975B1 (en) | Method for forming trench isolation layer in image sensor | |
| KR100535926B1 (en) | Method for Manufacturing CMOS Image Sensor | |
| KR100384836B1 (en) | Image sensor and method for fabricating the same | |
| JP5100988B2 (en) | Image sensor and manufacturing method thereof | |
| KR100595875B1 (en) | Cmos image sensor with reduced etch damage | |
| KR100558530B1 (en) | CMOS Image Sensor And Method For Manufacturing The Same | |
| US7037748B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR101009091B1 (en) | CMOS image sensor with reduced crosstalk and method for fabricating thereof | |
| JP2009188380A (en) | Image sensor and method for manufacturing the same | |
| KR20040058689A (en) | Fabricating method of cmos image sensor | |
| KR100748318B1 (en) | Image sensor and method for fabricating the same | |
| KR20050039167A (en) | Cmos image sensor and method for fabricating the same | |
| KR100521807B1 (en) | CMOS Image Sensor And Method For Manufacturing The Same | |
| KR100893054B1 (en) | Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof | |
| KR20040058692A (en) | CMOS image sensor with shield layer protecting surface of photo diode and method for fabricating thereof | |
| KR20040065332A (en) | CMOS image sensor with ion implantation region as isolation layer and method for fabricating thereof | |
| KR20040058697A (en) | CMOS image sensor with curing photo diode's surface defects and method for fabricating thereof | |
| KR100326267B1 (en) | Image sensor and method for fabricating the same | |
| KR20010004106A (en) | Image sensor and method for fabricating the same | |
| KR100790287B1 (en) | Fabricating method of Image sensor | |
| KR20010004105A (en) | Image sensor and method for fabricating the same | |
| KR20040059759A (en) | CMOS image sensor with new shape isolation layer and method for fabricating the same | |
| KR20020058919A (en) | Image sensor capable of improving capacitance of photodiode and charge transport and method for forming the same | |
| KR100672712B1 (en) | Method of manufacturing photo diode in semiconductor CMOS image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |