KR20040051933A - Semiconductor memory device including ferroelectric and method for manufacturing the same - Google Patents
Semiconductor memory device including ferroelectric and method for manufacturing the same Download PDFInfo
- Publication number
- KR20040051933A KR20040051933A KR1020020079631A KR20020079631A KR20040051933A KR 20040051933 A KR20040051933 A KR 20040051933A KR 1020020079631 A KR1020020079631 A KR 1020020079631A KR 20020079631 A KR20020079631 A KR 20020079631A KR 20040051933 A KR20040051933 A KR 20040051933A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- lower electrode
- oxygen barrier
- contact plug
- memory device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 54
- 239000001301 oxygen Substances 0.000 claims abstract description 54
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 54
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 16
- 229910002370 SrTiO3 Inorganic materials 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims description 39
- 239000011229 interlayer Substances 0.000 claims description 12
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 238000003860 storage Methods 0.000 abstract description 27
- 239000010408 film Substances 0.000 description 117
- 239000003990 capacitor Substances 0.000 description 11
- 229910052707 ruthenium Inorganic materials 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 강유전막을 갖는 반도체 메모리 장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는 스토리지 노드 플러그의 표면 산화를 방지할 수 있는 강유전막을 갖는 반도체 메모리 장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device having a ferroelectric film and a manufacturing method thereof, and more particularly to a semiconductor memory device having a ferroelectric film capable of preventing surface oxidation of a storage node plug and a method of manufacturing the same.
최근, 반도체 소자의 집적도가 증가함에 따라, 칩내에서 소자가 차지하는 면적이 감소되고 있다. DRAM(dynamic random access memory) 소자의 정보를 저장하는 캐패시터의 경우에도 역시, 더욱 좁아진 면적에서 이전과 동일한 또는 그 이상의 용량을 가질 것이 요구되고 있다. 여기서, 캐패시터의 용량을 개선시키기 위한 방법으로는 하부 전극의 면적을 증대시키는 법, 유전막을 박막화하는 법, 및 유전막의 유전율을 증대시키는 법이 있다.In recent years, as the degree of integration of semiconductor devices increases, the area occupied by devices within chips is decreasing. In the case of a capacitor that stores information of a dynamic random access memory (DRAM) device, it is also required to have the same or more capacity as before in a narrower area. Here, a method for improving the capacitance of the capacitor includes a method of increasing the area of the lower electrode, a method of thinning the dielectric film, and a method of increasing the dielectric constant of the dielectric film.
하부 전극의 면적을 증대시키는 방법으로는, 하부 전극을 실린더(cylinder)형 및 핀(fin)형 등과 같이 3차원 형태로 형성시키는 방법이 있다. 그러나, 3차원 형태로 하부 전극을 형성하는 방법은 캐패시터의 용량을 증대시키는 방법에 있어서 가장 효과적이기는 하나, 복잡한 제조 공정이 요구되고, 공정중 하부 전극의 파손이 잦다. 또한, 유전막을 박막화시키는 방법에 있어서, 반도체 메모리 소자의 집적도가 증대됨에 따라, 100Å 이하의 두께를 갖는 유전막이 요구된다. 이때, 유전막의 두께가 100Å이하로 얇아지면, 소위 파울러-노드하임(Fowler-Nodheim) 전류에 의하여 박막의 신뢰성이 저하된다.As a method of increasing the area of the lower electrode, there is a method of forming the lower electrode in a three-dimensional form such as a cylinder type and a fin type. However, the method of forming the lower electrode in the three-dimensional form is the most effective in the method of increasing the capacity of the capacitor, but requires a complicated manufacturing process, and the lower electrode is frequently damaged during the process. In addition, in the method of thinning the dielectric film, as the degree of integration of the semiconductor memory element is increased, a dielectric film having a thickness of 100 Å or less is required. At this time, when the thickness of the dielectric film becomes thinner than 100 kPa, the reliability of the thin film is degraded by a so-called Fowler-Nodheim current.
이에 현재에는 캐패시터의 고 용량을 확보하기 위하여, 높은 유전 상수를 갖는 유전막을 캐패시터에 도입하는 기술이 연구 개발되고 있다. 높은 유전 상수를갖는 유전막으로는 TaO, AlO, HfO, ZrO 및 TiO와 같은 고유전막, PZT(Pb(Zr1-xTix)O3), SBT(StxBiyTiOx), BST(BaSrTiO3), STO(SrTiO3) 및 BTO(BaTiO3)와 같은 강유전막이 이용될 수 있다. 그중 STO 유전막은 높은 유전 상수를 갖고, 상온에서도 강유전 특성을 가질 뿐만 아니라, 박막 제조가 용이하다는 장점이 있어, 1 기가 비트급 차세대 반도체 메모리 장치의 캐패시터 물질로 많이 이용되고 있다.To this end, in order to secure a high capacity of the capacitor, a technique for introducing a dielectric film having a high dielectric constant into the capacitor has been researched and developed. High dielectric constant dielectric films include high dielectric films such as TaO, AlO, HfO, ZrO and TiO, PZT (Pb (Zr 1-x Ti x ) O 3 ), SBT (StxBiyTiOx), BST (BaSrTiO3), STO (SrTiO3) And ferroelectric films such as BTO (BaTiO 3) may be used. Among them, the STO dielectric film has a high dielectric constant, has a ferroelectric characteristic at room temperature, and has an advantage of easy thin film manufacturing, and is widely used as a capacitor material of next-generation semiconductor memory devices.
도 1은 STO 유전막을 유전막으로 하는 반도체 메모리 장치를 나타낸 단면도이다.1 is a cross-sectional view of a semiconductor memory device using an STO dielectric film as a dielectric film.
도 1에 도시된 바와 같이, 반도체 기판(10) 상에 층간 절연막(15)을 형성한다. 층간 절연막(15) 내부에 스토리지 노드 콘택 플러그(20)를 공지의 방식으로 형성한다. 스토리지 노드 콘택 플러그(20)는 예를 들어 티타늄 질화막(TiN)으로 형성한다. 층간 절연막(15) 상부에, 스토리지 노드 콘택 플러그(20)와 콘택되도록 스택(stack) 형태로 하부 전극(30)을 형성한다. 하부 전극(30)은 예를 들어, 패터닝이 용이하며 산화물 역시 전극으로 사용 가능한 루테늄(Ru) 금속막으로 형성된다.As shown in FIG. 1, an interlayer insulating film 15 is formed on the semiconductor substrate 10. A storage node contact plug 20 is formed in the interlayer insulating film 15 in a known manner. The storage node contact plug 20 is formed of, for example, titanium nitride (TiN). The lower electrode 30 is formed on the interlayer insulating layer 15 in a stack form to be in contact with the storage node contact plug 20. The lower electrode 30 is formed of, for example, a ruthenium (Ru) metal film which is easily patterned and an oxide can also be used as an electrode.
하부 전극(30) 표면 및 층간 절연막(15) 상부에 유전막으로 STO 유전막(40)을 증착한다. 그후, STO 유전막(40) 표면에 상부 전극(50)을 형성하여, 캐패시터(60)를 형성한다.The STO dielectric film 40 is deposited on the surface of the lower electrode 30 and on the interlayer insulating film 15 as a dielectric film. Thereafter, the upper electrode 50 is formed on the surface of the STO dielectric film 40 to form the capacitor 60.
그러나, STO 유전막을 유전막으로 사용하는 반도체 메모리 장치는 다음과 같은 문제점이 있다. 먼저, STO 유전막 증착시 산소(O)가 발생되기 쉽고, 이들 산소들은 루테늄 하부 전극(30)으로 확산되어져 티타늄 질화막으로 된 스토리지 노드 콘택 플러그(20) 표면을 산화시킨다. 이와같이 스토리지 노드 콘택 플러그(20) 표면이 산화되면, 스토리지 노드 콘택 플러그(20)와 하부 전극(30)간의 콘택 저항이 증대되어, 저항성 페일 비트(fail bit)가 유발된다. 여기서, 도면 부호 70은 스토리지 노드 콘택 플러그(20) 표면에 발생된 산화막을 나타낸다.However, a semiconductor memory device using an STO dielectric film as a dielectric film has the following problems. First, oxygen (O) is easily generated during STO dielectric film deposition, and these oxygen diffuses to the ruthenium lower electrode 30 to oxidize the surface of the storage node contact plug 20 made of titanium nitride. As such, when the surface of the storage node contact plug 20 is oxidized, the contact resistance between the storage node contact plug 20 and the lower electrode 30 is increased, thereby causing a resistive fail bit. Here, reference numeral 70 denotes an oxide film generated on the surface of the storage node contact plug 20.
더불어, 스토리지 노드 콘택 플러그(20)와 하부 전극(30) 사이에 산화막(70)이 개재되어 있으므로, 기생 캐패시터가 형성되어, 캐패시터의 전체 용량을 감소시킨다.In addition, since the oxide film 70 is interposed between the storage node contact plug 20 and the lower electrode 30, a parasitic capacitor is formed, thereby reducing the total capacity of the capacitor.
한편, 상기 산화막(70)은 산소의 확산으로 형성되는 것이므로 산화막(70)이 돌출부 형태로 형성되어, 스토리지 노드 콘택 플러그(20) 표면이 도 2에 도시된 바와 같이 소정의 모폴로지(morphology)를 갖게된다. 이러한 모폴로지로 인하여, 스토리지 노드 콘택 플러그(20)와 하부 전극(30)간의 콘택 특성이 더욱 열화된다.On the other hand, since the oxide film 70 is formed by diffusion of oxygen, the oxide film 70 is formed in the form of a protrusion so that the surface of the storage node contact plug 20 has a predetermined morphology as shown in FIG. 2. do. Due to this morphology, the contact characteristics between the storage node contact plug 20 and the lower electrode 30 are further deteriorated.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 스토리지 노드 콘택 플러그와 하부 전극 사이의 콘택 특성을 개선할 수 있는 강유전막을 갖는 반도체 메모리 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a semiconductor memory device having a ferroelectric film capable of improving contact characteristics between a storage node contact plug and a lower electrode.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, STO 유전막을 유전막으로 하는 반도체 메모리 장치에 있어서, STO 증착시 발생되는 산소가 스토리지 노드 콘택플러그 표면으로의 확산을 차단할 수 있는 반도체 메모리 장치를 제공하는 것이다.Another object of the present invention is to provide a semiconductor memory device capable of blocking diffusion of oxygen generated during STO deposition onto a storage node contact plug surface in a semiconductor memory device using an STO dielectric film as a dielectric film. .
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는, 상기한 반도체 메모리 장치의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the semiconductor memory device.
도 1은 STO막을 유전막으로 하는 반도체 메모리 장치를 나타낸 단면도이다.1 is a cross-sectional view of a semiconductor memory device using an STO film as a dielectric film.
도 2는 종래의 STO 유전막 표면 상태를 확대하여 보여주는 SEM 사진이다.Figure 2 is an SEM image showing an enlarged state of the surface of the conventional STO dielectric film.
도 3은 본 발명에 따른 STO막을 유전막으로 이용하는 반도체 메모리 장치의 단면도이다.3 is a cross-sectional view of a semiconductor memory device using the STO film according to the present invention as a dielectric film.
도 4는 본 발명과 종래의 STO 유전막 표면 상태를 보여주는 SEM 사진이다.4 is a SEM photograph showing the present invention and the conventional STO dielectric film surface state.
도 5는 X-레이 회절 분석에 따른 STO 유전막의 조성을 나타낸 그래프이다.5 is a graph showing the composition of the STO dielectric film according to the X-ray diffraction analysis.
도 6은 STO 유전막/산소 베리어막/하부 전극의 TEM 사진이다.6 is a TEM photograph of an STO dielectric film / oxygen barrier film / bottom electrode.
도 7a 및 도 7b는 본 발명에 따른 반도체 메모리 장치의 제조방법을 설명하기 위한 각 공정별 단면도이다.7A and 7B are cross-sectional views of respective processes for describing a method of manufacturing a semiconductor memory device according to the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
100 : 반도체 기판 120 : 스토리지 노드 콘택 플러그100 semiconductor substrate 120 storage node contact plug
130 : 하부 전극 140 : 산소 베리어막130: lower electrode 140: oxygen barrier film
150 : STO 유전막 160 : 상부 전극150: STO dielectric layer 160: upper electrode
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 반도체 메모리 장치는, 반도체 기판 소정 부분에 콘택 플러그가 형성되어 있고, 상기 콘택 플러그상부에는 하부 전극이 콘택되도록 형성되어 있다. 하부 전극 상부에는 유전막이 형성되어 있으며, 유전막 상부에는 상부 전극이 형성되어 있다. 이때, 상기 하부 전극과 유전막 사이에 산소 베리어막이 더 형성되어 있다.In order to achieve the above technical problem of the present invention, in the semiconductor memory device of the present invention, a contact plug is formed on a predetermined portion of the semiconductor substrate, and a lower electrode is formed on the contact plug. A dielectric layer is formed on the lower electrode, and an upper electrode is formed on the dielectric layer. In this case, an oxygen barrier layer is further formed between the lower electrode and the dielectric layer.
또한, 본 발명의 다른 견지에 따른 반도체 메모리 장치의 제조방법은, 먼저, 반도체 기판 상에 콘택 플러그를 포함하는 층간 절연막을 형성하고, 상기 층간 절연막 상에 상기 콘택 플러그와 콘택되도록 하부 전극을 형성한다. 이어서, 상기 하부 전극 상부 표면에 산소 베리어막을 증착하고, 상기 산소 베리어막 상부에 유전막을 증착한다음, 상기 유전막 상부에 상부 전극을 형성한다.In addition, according to another aspect of the present invention, a method of manufacturing a semiconductor memory device includes first forming an interlayer insulating film including a contact plug on a semiconductor substrate and forming a lower electrode on the interlayer insulating film so as to be in contact with the contact plug. . Subsequently, an oxygen barrier film is deposited on an upper surface of the lower electrode, a dielectric film is deposited on the oxygen barrier film, and an upper electrode is formed on the dielectric film.
이때, 유전막은 STO(SrTiO3)막으로 형성하고, 상기 산소 베리어막은 탄탈륨 산화막으로 형성한다. 또한, 상기 탄탈륨 산화막으로 된 산소 베리어막은 15Å이하의 두께를 갖도록 형성함이 바람직하다.In this case, the dielectric film is formed of an STO (SrTiO 3) film, and the oxygen barrier film is formed of a tantalum oxide film. In addition, the oxygen barrier film made of the tantalum oxide film is preferably formed to have a thickness of 15 kPa or less.
또한, 산소 베리어막을 형성하는 단계 이후, 상기 산소 베리어막을 결정화시킬 수 있다. 아울러, 상기 하부 전극 및 상부 전극은 루테늄 금속막으로 형성하고, 상기 콘택 플러그는 티타늄 질화막으로 형성할 수 있다.In addition, after forming the oxygen barrier film, the oxygen barrier film may be crystallized. In addition, the lower electrode and the upper electrode may be formed of a ruthenium metal film, and the contact plug may be formed of a titanium nitride film.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제 3의 층이 개재되어질 수 있다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements. In addition, where a layer is described as being "on" another layer or semiconductor substrate, a layer may exist in direct contact with the other layer or semiconductor substrate, or a third layer therebetween. Can be done.
(실시예 1)(Example 1)
도 3은 본 발명에 따른 STO 유전막을 유전막으로 이용하는 반도체 메모리 장치의 단면도이다. 도 4는 본 발명과 종래의 STO 유전막 표면 상태를 보여주는 SEM 사진이고, 도 5는 X-레이 회절 분석에 따른 STO 유전막의 조성을 나타낸 그래프이다. 도 6은 STO 유전막/산소 베리어막/하부 전극의 TEM 사진이다.3 is a cross-sectional view of a semiconductor memory device using the STO dielectric film according to the present invention as a dielectric film. 4 is a SEM photograph showing the present invention and the surface state of the conventional STO dielectric film, Figure 5 is a graph showing the composition of the STO dielectric film by X-ray diffraction analysis. 6 is a TEM photograph of an STO dielectric film / oxygen barrier film / bottom electrode.
본 실시예의 반도체 메모리 장치는 도 3에 도시된 바와 같이, 스토리지 콘택 플러그(120), 스토리지 노드 콘택 플러그(120)와 콘택되는 하부 전극(130), 하부 전극 상부에 형성되는 STO 유전막(150) 및 상부 전극(160)을 포함한다.As shown in FIG. 3, the semiconductor memory device of the present exemplary embodiment may include a storage contact plug 120, a lower electrode 130 contacting the storage node contact plug 120, an STO dielectric layer 150 formed on the lower electrode, and The upper electrode 160.
이때, 하부 전극(130)과 STO 유전막(150) 사이에는 STO 유전막(150) 형성시 발생되는 산소를 차단하기 위한 산소 베리어막(140)이 개재된다. 산소 베리어막(140)은 STO 유전막(150)과 계면 특성이 우수하면서, 유전율이 높은 절연막, 예를 들어, 탄탈륨 산화막(TaO)이 이용된다. 아울러, 스토리지 노드 콘택 플러그(120)는 예를 들어, 티타늄 질화막이 이용될 수 있고, 하부 및 상부 전극(160)으로는 전기적 특성이 우수한 루테늄(Ru)막이 이용될 수 있다.In this case, an oxygen barrier layer 140 is disposed between the lower electrode 130 and the STO dielectric layer 150 to block oxygen generated when the STO dielectric layer 150 is formed. The oxygen barrier film 140 has an excellent interfacial property with the STO dielectric film 150 and uses an insulating film having a high dielectric constant, for example, a tantalum oxide film (TaO). In addition, the storage node contact plug 120 may use, for example, a titanium nitride layer, and a ruthenium (Ru) layer having excellent electrical characteristics may be used as the lower and upper electrodes 160.
여기서, STO 유전막(150)은 하부에 형성되는 막의 결정화 상태에 따라 유전율 특성이 변화된다. 즉, STO 유전막(150) 역시 결정질일 때 유전율이 더 높으며, 하부 막질이 결정성을 가지면, STO 유전막(150) 증착시 하부 막질의 결정성을 부여받게 된다. 이에따라, 산소 베리어막으로 사용되는 탄탈륨 산화막은 결정화된 상태로 제공됨이 바람직하다.Here, the dielectric constant of the STO dielectric film 150 is changed according to the crystallization state of the film formed below. That is, when the STO dielectric film 150 is also crystalline, the dielectric constant is higher, and when the lower film quality is crystalline, the STO dielectric film 150 is given the crystallinity of the lower film quality. Accordingly, the tantalum oxide film used as the oxygen barrier film is preferably provided in a crystallized state.
이와같이, 탄탈륨 산화막으로 된 산소 베리어막(140)이 STO 유전막(150)과 하부 전극(130) 사이에 개재되면, STO 유전막(150) 형성시 발생되는 산소가 하부 전극(130) 및 티타늄 질화막으로 된 스토리지 노드 콘택 플러그(120)로의 확산이 차단된다. 이에따라, 티타늄 질화막으로 된 스토리지 노드 콘택 플러그(120) 표면에 산화막이 발생되지 않는다.As such, when the oxygen barrier film 140 made of a tantalum oxide film is interposed between the STO dielectric film 150 and the lower electrode 130, oxygen generated when the STO dielectric film 150 is formed is formed of the lower electrode 130 and the titanium nitride film. Diffusion to the storage node contact plug 120 is blocked. Accordingly, no oxide film is generated on the surface of the storage node contact plug 120 made of titanium nitride.
도 4는 STO 유전막 표면을 나타낸 SEM(scanning electron microscope) 사진으로, (a)는 산소 베리어막을 형성하지 않았을 때이고, (b)는 산소 베리어막을 형성하였을때의 사진이다. 도 4의 (a)에 의하면 STO 유전막 저면에 산소 베리어막의 부재로 인하여 표면에 모폴로지가 심하게 발생되었다. 한편, 도 4의 (b)에 의하면, STO 유전막 저면에 산소 베리어막이 형성되어 있어, 산소가 확산되지 않으므로, 표면 모폴로지가 양호하다.4 is a scanning electron microscope (SEM) photograph showing the surface of an STO dielectric film, (a) is when no oxygen barrier film is formed, and (b) is when a oxygen barrier film is formed. According to (a) of FIG. 4, the morphology was severely generated on the surface of the STO dielectric film due to the absence of the oxygen barrier film. On the other hand, according to FIG. 4B, since the oxygen barrier film is formed on the bottom surface of the STO dielectric film and oxygen does not diffuse, the surface morphology is good.
도 5는 X-레이 회절 분석에 따른 STO 유전막의 조성을 나타낸 그래프이다.도 5에 의하면, 산소 베리어막(140: TaO)의 두께가 7Å 및 15Å일 경우, 결정화된 STO 유전막(150)의 회절 피크는 산소 베리어막을 가지지 않는 STO 단일막일 경우일 때와 거의 동일하게 나타난다. 하지만, 산소 베리어막(140:TaO)의 두께가 25Å인 경우에는 결정화된 STO 유전막(150)의 회절 피크가 관찰되지 않는다. 그러므로, 탄탈륨 산화막으로 산소 베리어막을 형성하는 경우, 15Å 이하로 형성함이 바람직하다.5 is a graph showing the composition of the STO dielectric film according to the X-ray diffraction analysis. Referring to FIG. 5, when the thickness of the oxygen barrier layer 140 (TaO) is 7 μs and 15 μs, the diffraction peak of the crystallized STO dielectric layer 150 is determined. Is almost the same as in the case of the STO single film having no oxygen barrier film. However, when the thickness of the oxygen barrier film 140 (TaO) is 25 μs, no diffraction peak of the crystallized STO dielectric film 150 is observed. Therefore, when forming an oxygen barrier film with a tantalum oxide film, it is desirable to form 15 kV or less.
도 6은 STO 유전막/산소 베리어막/하부 전극의 TEM(Transmission Electron Microscope)사진이다. 도 6에 의하면, STO 유전막과 산소 베리어막 및 하부 전극이 들뜸이 없이 적층되어 있음을 알 수 있다.6 is a TEM (Transmission Electron Microscope) photograph of the STO dielectric film / oxygen barrier film / lower electrode. 6, it can be seen that the STO dielectric film, the oxygen barrier film, and the lower electrode are stacked without lifting.
(실시예 2)(Example 2)
도 7a 및 도 7b는 본 발명에 따른 반도체 메모리 장치의 제조방법을 설명하기 위한 각 공정별 단면도이다.7A and 7B are cross-sectional views of respective processes for describing a method of manufacturing a semiconductor memory device according to the present invention.
먼저, 도 7a에 도시된 바와 같이, 반도체 기판(100) 예를 들어, 실리콘 기판이 제공된다. 반도체 기판(100) 상부에는 예를 들어, MOS 트랜지스터(도시되지 않음), 비트 라인(bit line) 및 절연막이 더 형성되어 있을 수 있다. 반도체 기판(100) 상부에 층간 절연막(110)을 형성한다. 층간 절연막(110)은 예를 들어 실리콘 산화막 계열의 절연막 혹은 평탄화 성분을 포함하는 절연막일 수 있다. 이어서, 반도체 기판(100)의 소정 부분, 예를 들어, MOS 트랜지스터의 소오스, 또는 상기 소오스와 전기적으로 연결된 도전체가 노출되도록 층간 절연막을 식각하여 콘택홀을 형성한다. 다음, 콘택홀 내부가 채워지도록 공지의 방식으로 스토리지 노드콘택 플러그(120)를 형성한다. 본 실시예의 스토리지 노드 콘택 플러그(120)는 티타늄 질화막(TiN)으로 형성된다.First, as shown in FIG. 7A, a semiconductor substrate 100, for example a silicon substrate, is provided. For example, a MOS transistor (not shown), a bit line, and an insulating layer may be further formed on the semiconductor substrate 100. An interlayer insulating layer 110 is formed on the semiconductor substrate 100. The interlayer insulating layer 110 may be, for example, an insulating layer based on a silicon oxide layer or an insulating layer including a planarization component. Subsequently, a contact hole is formed by etching the interlayer insulating layer to expose a predetermined portion of the semiconductor substrate 100, for example, a source of a MOS transistor or a conductor electrically connected to the source. Next, the storage node contact plug 120 is formed in a known manner so that the contact hole inside is filled. The storage node contact plug 120 of the present embodiment is formed of a titanium nitride film TiN.
다음, 층간 절연막(110) 상부에 하부 전극용 루테늄층(Ru)을 증착한다음, 소정 부분 패터닝하여, 루테늄 하부 전극(130)을 형성한다.Next, a ruthenium layer Ru for the lower electrode is deposited on the interlayer insulating layer 110 and then patterned to form a ruthenium lower electrode 130.
루테늄 하부 전극(130) 상에 유전막을 형성하기 이전, 산소의 확산을 저지하기 위하여 산소 베리어막(140)을 형성한다. 산소 베리어막(140)은 비교적 유전율이 높으면서, 하부 전극 및 이후 형성될 유전막과의 접착 특성이 우수한 물질, 예를 들어, 탄탈륨 산화막(TaO)으로 형성된다. 그후, 탄탈륨 산화막으로 된 산소 베리어막(140)을 결정화시킬 수 있다.Before forming the dielectric film on the ruthenium lower electrode 130, the oxygen barrier film 140 is formed to prevent diffusion of oxygen. The oxygen barrier film 140 is formed of a material having a relatively high dielectric constant and excellent adhesion property with the lower electrode and a dielectric film to be formed later, for example, a tantalum oxide film (TaO). Thereafter, the oxygen barrier film 140 made of the tantalum oxide film can be crystallized.
그후, 도 7b에 도시된 바와 같이, 산소 베리어막(140) 상부에 STO 유전막(150)을 증착한다. STO 유전막(150)을 증착하는 과정에서 다량의 산소가 발생될 수 있으나, 이 산소는 탄탈륨 산화막으로 된 산소 베리어막(140)에 의하여 하부 전극(130) 및 스토리지 노드 콘택 플러그(120) 표면으로의 확산이 방지된다. 또한, 탄탈륨 산화막으로 된 산소 베리어막(140)이 결정화된 경우, STO 유전막(150)은 증착과 동시에 결정성을 갖게 된다.Thereafter, as illustrated in FIG. 7B, an STO dielectric film 150 is deposited on the oxygen barrier film 140. A large amount of oxygen may be generated in the process of depositing the STO dielectric layer 150, but the oxygen is deposited on the surface of the lower electrode 130 and the storage node contact plug 120 by the oxygen barrier layer 140 formed of a tantalum oxide layer. Diffusion is prevented. In addition, when the oxygen barrier film 140 made of a tantalum oxide film is crystallized, the STO dielectric film 150 has crystallinity at the same time as deposition.
그 다음, STO 유전막(150) 상부에 루테늄으로 된 상부 전극(160)을 형성하여, 캐패시터(170)를 형성한다.Next, an upper electrode 160 made of ruthenium is formed on the STO dielectric layer 150 to form a capacitor 170.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 하부 전극과 STO 유전막 사이에 산소 베리어막으로서 탄탈륨 산화막이 개재된다. 이에따라, STO 유전막 증착시 다량 발생되는 산소가 하부 전극을 통하여 스토리지 노드 콘택 플러그쪽으로 확산되지 않는다.As described in detail above, according to the present invention, a tantalum oxide film is interposed as an oxygen barrier film between the lower electrode and the STO dielectric film. As a result, the oxygen generated in the deposition of the STO dielectric film is not diffused through the lower electrode toward the storage node contact plug.
이에따라, 스토리지 노드 콘택 플러그 표면에 국부적인 산화막이 발생되지 않으므로, 스토리지 노드 콘택 플러그와 하부 전극간의 콘택 저항을 감소시킬 뿐만 아니라, 기생 캐패시터의 발생이 방지된다.Accordingly, since no local oxide film is generated on the surface of the storage node contact plug, not only the contact resistance between the storage node contact plug and the lower electrode is reduced, but the generation of parasitic capacitors is prevented.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. .
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020079631A KR20040051933A (en) | 2002-12-13 | 2002-12-13 | Semiconductor memory device including ferroelectric and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020079631A KR20040051933A (en) | 2002-12-13 | 2002-12-13 | Semiconductor memory device including ferroelectric and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040051933A true KR20040051933A (en) | 2004-06-19 |
Family
ID=37345722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020079631A KR20040051933A (en) | 2002-12-13 | 2002-12-13 | Semiconductor memory device including ferroelectric and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040051933A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101104053B1 (en) * | 2010-05-20 | 2012-01-06 | 한전케이피에스 주식회사 | Fuel Exchanger Seal Face Measurement Tool |
-
2002
- 2002-12-13 KR KR1020020079631A patent/KR20040051933A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101104053B1 (en) * | 2010-05-20 | 2012-01-06 | 한전케이피에스 주식회사 | Fuel Exchanger Seal Face Measurement Tool |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1383162B1 (en) | Deposition method of dielectric layer | |
| US7253076B1 (en) | Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers | |
| KR100493040B1 (en) | Capacitor of a semiconductor device and manufacturing method whereof | |
| US6281543B1 (en) | Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same | |
| US20060258113A1 (en) | Capacitor structure | |
| US20080108203A1 (en) | Multi-Layer Electrode and Method of Forming the Same | |
| JPH08330513A (en) | Capacitor of semiconductor device and its preparation | |
| US6613629B2 (en) | Methods for manufacturing storage nodes of stacked capacitors | |
| US6586796B2 (en) | Capacitor with high dielectric constant materials | |
| US5742472A (en) | Stacked capacitors for integrated circuit devices and related methods | |
| US7763953B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20030020122A1 (en) | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby | |
| US6764863B2 (en) | Memory-storage node and the method of fabricating the same | |
| KR100422594B1 (en) | Capacitor in semiconductor device and method for fabricating the same | |
| KR20040051933A (en) | Semiconductor memory device including ferroelectric and method for manufacturing the same | |
| KR0161451B1 (en) | Semiconductor memory device and its fabrication | |
| KR100418587B1 (en) | Method of forming semiconductor memory device having electroplating electrode | |
| KR100849803B1 (en) | MIM cylindrical capacitor and fabirication method thereof | |
| KR19990055176A (en) | Manufacturing method of high dielectric capacitor of semiconductor device | |
| KR20010046108A (en) | Capacitor of semiconductor memory device | |
| KR20000038359A (en) | Fabrication method of dram cell capacitor | |
| KR20040039006A (en) | Semiconductor memory device and method for manufacturing the same | |
| JP2001189436A (en) | Capacitor, semiconductor device equipped with the same, and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |