[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20040006479A - 금속 배선 식각 방법 - Google Patents

금속 배선 식각 방법 Download PDF

Info

Publication number
KR20040006479A
KR20040006479A KR1020020040771A KR20020040771A KR20040006479A KR 20040006479 A KR20040006479 A KR 20040006479A KR 1020020040771 A KR1020020040771 A KR 1020020040771A KR 20020040771 A KR20020040771 A KR 20020040771A KR 20040006479 A KR20040006479 A KR 20040006479A
Authority
KR
South Korea
Prior art keywords
etching
photoresist pattern
film
etching process
dry etching
Prior art date
Application number
KR1020020040771A
Other languages
English (en)
Inventor
김재헌
박진호
배영헌
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020040771A priority Critical patent/KR20040006479A/ko
Publication of KR20040006479A publication Critical patent/KR20040006479A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 제조 공정에서 미세 크기의 금속 배선의 식각 공정에 적용되는 금속 배선 식각 방법에 관해 개시한 것으로서, 반도체기판 상에 베리어 금속막, 알루미늄막 및 반사방지막을 차례로 형성하는 단계와, 반사방지막 상에 금속 배선영역을 덮는 감광막 패턴을 형성하는 단계와, 감광막 패턴을 마스크로 하고 상기 막들을 건식식각하여 측면 프로파일이 포지티브한 금속 배선을 형성하되, 건식 식각 공정은 70℃이상의 온도, 400∼600W의 파워 및 250mTorr 이상의 압력을 유지한 건식 식각용 챔버 내에서 Cl2, BCl3 및 N2 의 건식 식각 가스 공급에 의해 진행하며, 메인 식각 및 과도 식각을 차례로 실시하는 단계와, 감광막 패턴을 제거하는 단계를 포함한다.

Description

금속 배선 식각 방법{method for etching metal line}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 반도체 제조 공정에서 미세 크기의 금속 배선의 식각 공정에 적용되는 금속 배선 식각 방법에 관한 것이다.
일반적으로 알려진 바와 같이, 배선 재료로서 사용되고 있는 알루미늄은 비저항이 2.7μΩCm로 낮은 값을 가지고 있어 우수한 전기전도도를 나타내며, 디바이스 제작 시 적용되고 있다.
도 1 및 도 2는 종래 기술에 따른 문제점을 설명하기 위한 도면으로서, 도 1은 DICD가 0.035㎛ 이하의 페리(peri)지역에서 감광막 마진 부족에 의한 탑 노치를 보인 SEM사진이고, 도 2는 알루미늄이 오버 에치되어 네거티브 프로파일을 가진 것을 보인 SEM사진이다.
금속 배선 재료로서 적용되고 있는 알루미늄은, 도 1에 도시된 바와 같이, 식각 공정에서 감광막 마진 부족에 따른 탑 노치(top norch)가 발생되고, 또한, 오버 에치(over etch) 시, 도 2에 도시된 바와 같이, 알루미늄 측면 식각에 의해 네가티브 프로파일(negative profile)이 발생되어 웨이퍼 가장자리 취약 부분에 따라 금속 배선 붕괴가 발생되는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 알루미늄의 측면 식각을 방지함으로서, 금속 배선 붕괴를 막을 수 있는 금속 배선 식각 방법을 제공함에 그 목적이 있다.
도 1 및 도 2는 종래 기술에 따른 문제점을 설명하기 위한 SEM 사진.
도 3a 및 도 3b는 본 발명에 따른 금속 배선 식각 방법을 설명하기 위한 공정단면도.
도 4는 메인 식각 공정 적용 시 금속배선의 SEM사진.
도 5는 오버 식각 공정 적용 시 금속 배선의 SEM사진.
도 6은 메인 식각 공정 및 오버 식각 공정을 조합하여 최종의 포지티브한 프로파일을 가진 금속 배선의 SEM사진(감광막 패턴 제거 이전).
도 7 및 도 8은 본 발명에 따른 금속배선의 SEM사진(감광막 패턴 제거 후) 및 탑 CD를 보인 SEM사진.
상기 목적을 달성하기 위한 본 발명에 따른 금속 배선 식각 방법은, 반도체기판 상에 베리어 금속막, 알루미늄막 및 반사방지막을 차례로 형성하는 단계와, 반사방지막 상에 금속 배선영역을 덮는 감광막 패턴을 형성하는 단계와, 감광막 패턴을 마스크로 하고 상기 막들을 건식식각하여 측면 프로파일이 포지티브한 금속배선을 형성하되, 건식 식각 공정은 70℃이상의 온도, 400∼600W의 파워 및 250mTorr 이상의 압력을 유지한 건식 식각용 챔버 내에서 Cl2, BCl3 및 N2 의 건식 식각 가스 공급에 의해 진행하며, 메인 식각 및 과도 식각을 차례로 실시하는 단계와, 감광막 패턴을 제거하는 단계를 포함한 것을 특징으로 한다.
상기 메인 식각 공정은, Cl2:N2=1:1, Cl2:N2=1;1.6 이상의 가스 조성을 가지며, 상기 알루미늄막 대 상기 감광막 패턴의 식각비는 1.9 이상:1을 유지하는 것이 바람직하다.
또한, 상기 오버 식각 공정은, Cl2:N2=1 이하:1.5, Cl2:N2=1:2 이상의 가스 조성을 가지며, 상기 알루미늄막 대 상기 감광막 패턴의 식각비는 1.5 이상:1을 유지하는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a 및 도 3b는 본 발명에 따른 금속 배선 식각 방법을 설명하기 위한 공정단면도이다.
또한, 도 4는 메인 식각 공정 적용 시 금속배선의 SEM사진이고, 도 5는 오버 식각 공정 적용 시 금속 배선의 SEM사진이다. 한편, 도 6은 메인 식각 공정 및 오버 식각 공정을 조합하여 최종의 포지티브한 프로파일을 가진 금속 배선의 SEM사진(감광막 패턴 제거 이전)이다.
본 발명에 따른 금속 배선 형성 방법은, 도 3a에 도시된 바와 같이, 먼저, 트랜지스터(transistor)(미도시) 등이 제조된 반도체기판(1) 상에 IMO(Inter MetalOxide)(3), 베리어 금속막(5), 알루미늄막(7), 반사방지막(9) 등을 차례로 형성한다. 이때, 상기 베리어 금속막(5) 및 반사방지막(9)으로는 Ti/TiN막을 이용한다. 또한, 상기 IMO/베리어 금속막/알루미늄막/반사방지막(3)(5)(7)(9)는 총 8000Å 이상의 두께로 형성한다.
이어, 반사방지막(7) 상에 감광막을 도포하고 노광 및 현상하여 금속배선영역을 노출시키는 감광막 패턴(20)을 형성한다. 이때, 상기 감광막은 13500Å 이하로 도포한다.
그런 다음, 상기 감광막 패턴(20)을 마스크로 하고 상기 막들을 건식 식각함으로서, 도3b에 도시된 바와 같이, 금속 배선(11)을 형성한다. 이때, 상기 건식 식각가스로는 Cl2, BCl3 및 N2(30)를 사용하며, 상기 건식 식각용 챔버는 70℃이상의 온도를 유지하고, 400∼600W의 파워와, 250mTorr 이상의 압력을 유지한다.
또한, 상기 건식 식각 공정은 메인 식각과 오버 식각을 실시하며, 상기 메인 식각 공정을 통해 버티컬한 프로파일을(도 4참고), 상기 오버 식각 공정을 통해 네거티브 프로파일(도 5참고)을 가지며, 상기 메인 식각 및 오버 식각 적용 결과 최종적으로 포지티브 프로파일을 얻는다(도 6참고). 한편, 메인 식각 공정의 알루미늄 타겟 대비하여 60% 이상에 해당하는 오버에치 시간을 적용하여 CD 바이어스를 25nm 이하로 유지한다.
상기 메인 식각 공정에서, 가스 조성은 Cl2:N2=1:1, Cl2:N2=1;1.6 이상으로 하며, 알루미늄에 대한 감광막 패턴의 식각비는 1.9 이상:1이 되도록(Al:감광막 패턴=1.9 이상:1)함으로서, 도 4에 도시된 바와 같이, 버티컬한 측면 프로파일을 얻는다.
또한, 오버 식각 공정에서, 가스 조성은 Cl2:N2=1 이하:1.5, Cl2:N2=1:2 이상, 파워를 메인 식각 공정보다 높게 사용하며, 알루미늄 대 감광막 패턴의 식각비는 1.5 이상:1(Al:감광막 패턴=1.5이상:1)을 유지함으로서, 도 5에 도시된 바와 같이, 네거티브한 프로파일을 얻는다.
도 7 및 도 8은 본 발명에 따른 금속배선의 SEM사진(감광막 패턴 제거 후) 및 탑 CD를 보인 SEM사진이다.
따라서, 본 발명에 따르면, 알루미늄막 식각 공정에서 압력, 파워 및 가스 조성을 최적화함으로서, 도 7및 도 8에 도시된 바와 같이, 감광막 마진을 확보하고 또한, 포지티브한 프로파일을 확보하여 금속 배선 붕괴를 방지할 수 있다.
이상에서와 같이, 본 발명은 알루미늄막을 건식 식각하여 금속 배선을 형성하는 공정에서, 건식 식각가스로는 Cl2, BCl3 및 N2(30)를 사용하고, 상기 건식 식각용 챔버는 70℃이상의 온도를 유지하고, 400∼600W의 파워와, 250mTorr 이상의 압력을 유지함으로서, 감광막 마진을 확보하고, 또한, 금속배선의 프로파일을 포지티브하게 형성하여 금속 배선 붕괴를 막을 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 반도체기판 상에 베리어 금속막, 알루미늄막 및 반사방지막을 차례로 형성하는 단계와,
    상기 반사방지막 상에 금속 배선영역을 덮는 감광막 패턴을 형성하는 단계와,
    상기 감광막 패턴을 마스크로 하고 상기 막들을 건식식각하여 측면 프로파일이 포지티브한 금속 배선을 형성하되, 상기 건식 식각 공정은 70℃이상의 온도, 400∼600W의 파워 및 250mTorr 이상의 압력을 유지한 건식 식각용 챔버 내에서 Cl2, BCl3 및 N2 의 건식 식각 가스 공급에 의해 진행하며, 메인 식각 및 과도 식각을 차례로 실시하는 단계와,
    상기 감광막 패턴을 제거하는 단계를 포함한 것을 특징으로 하는 금속 배선 식각 방법.
  2. 제 1항에 있어서, 상기 메인 식각 공정은, Cl2:N2=1:1, Cl2:N2=1;1.6 이상의 가스 조성을 가지며, 상기 알루미늄막 대 상기 감광막 패턴의 식각비는 1.9 이상:1을 유지하는 것을 특징으로 하는 금속 배선 형성 방법.
  3. 제 1항에 있어서, 상기 오버 식각 공정은, Cl2:N2=1 이하:1.5, Cl2:N2=1:2 이상의 가스 조성을 가지며, 상기 알루미늄막 대 상기 감광막 패턴의 식각비는 1.5이상:1을 유지하는 것을 특징으로 하는 금속 배선 형성 방법.
KR1020020040771A 2002-07-12 2002-07-12 금속 배선 식각 방법 KR20040006479A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020040771A KR20040006479A (ko) 2002-07-12 2002-07-12 금속 배선 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040771A KR20040006479A (ko) 2002-07-12 2002-07-12 금속 배선 식각 방법

Publications (1)

Publication Number Publication Date
KR20040006479A true KR20040006479A (ko) 2004-01-24

Family

ID=37316366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040771A KR20040006479A (ko) 2002-07-12 2002-07-12 금속 배선 식각 방법

Country Status (1)

Country Link
KR (1) KR20040006479A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050107619A (ko) * 2003-03-20 2005-11-14 블루스코프 스틸 리미티드 금속 도금된 스트립에서의 표면결함을 제어하는 방법
KR100764446B1 (ko) * 2005-12-28 2007-10-05 동부일렉트로닉스 주식회사 반도체소자의 금속배선 형성방법
KR20150008114A (ko) * 2012-04-17 2015-01-21 아르셀러미탈 인베스티가시온 와이 데살롤로 에스엘 희생 음극 보호부를 구비하는 코팅이 제공된 스틸 시트, 그러한 시트를 사용한 부품의 제조 방법 및 완성된 부품

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050107619A (ko) * 2003-03-20 2005-11-14 블루스코프 스틸 리미티드 금속 도금된 스트립에서의 표면결함을 제어하는 방법
KR100764446B1 (ko) * 2005-12-28 2007-10-05 동부일렉트로닉스 주식회사 반도체소자의 금속배선 형성방법
KR20150008114A (ko) * 2012-04-17 2015-01-21 아르셀러미탈 인베스티가시온 와이 데살롤로 에스엘 희생 음극 보호부를 구비하는 코팅이 제공된 스틸 시트, 그러한 시트를 사용한 부품의 제조 방법 및 완성된 부품
US10253418B2 (en) 2012-04-17 2019-04-09 Arcelormittal Investigacion Y Desarrollo, S.L. Steel sheet provided with a coating offering sacrificial cathodic protection, method for the production of a part using such a sheet, and resulting part

Similar Documents

Publication Publication Date Title
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
KR100598105B1 (ko) 반도체 패턴 형성 방법
KR970001203B1 (ko) 폴리실리콘 막 에칭 방법
KR20050006500A (ko) 반도체 소자의 금속 배선 형성 방법
KR20040006479A (ko) 금속 배선 식각 방법
KR20100081514A (ko) 반도체 소자의 제조 방법
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100282416B1 (ko) 반도체소자의제조방법
KR100993179B1 (ko) 반도체 소자의 제조방법
KR100197116B1 (ko) 반도체 소자의 다층금속배선 형성 방법
KR100562312B1 (ko) 반도체 소자 제조 방법
KR100532748B1 (ko) 반도체 소자의 금속 배선층 제조 방법
KR100549333B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
KR20100011488A (ko) 반도체 소자의 패턴 형성방법
KR100686449B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100734666B1 (ko) 반도체 소자의 제조 방법
KR100532981B1 (ko) 반도체소자 식각방법
KR20050041432A (ko) 반도체소자의 비트라인 형성방법
KR20100053911A (ko) 반도체 장치 제조 방법
KR20040001845A (ko) 반도체소자의 패턴 형성방법
KR20040057532A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 불화아르곤노광원을 이용한 반도체소자 제조방법
KR20020021820A (ko) 고집적 반도체 메모리 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination