KR200317545Y1 - Time Switch having data sequential output apparatus - Google Patents
Time Switch having data sequential output apparatus Download PDFInfo
- Publication number
- KR200317545Y1 KR200317545Y1 KR20-1999-0001656U KR19990001656U KR200317545Y1 KR 200317545 Y1 KR200317545 Y1 KR 200317545Y1 KR 19990001656 U KR19990001656 U KR 19990001656U KR 200317545 Y1 KR200317545 Y1 KR 200317545Y1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- output
- time slot
- memory unit
- input
- Prior art date
Links
- 230000003111 delayed effect Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/06—Time-space-time switching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
본 고안은 출력 타임 슬롯이 입력 타임 슬롯 순서대로 출력되도록 함으로서 순차적으로 데이터가 연결되어 데이터가 시간적으로 바뀌는 현상을 방지할 수 있도록 한 데이터 순차 출력 장치를 구비한 시간 스위치에 관한 것이다.The present invention relates to a time switch having a data sequential output device to prevent the phenomenon that the data is changed in time by sequentially connecting the data by outputting the output time slot in the order of the input time slot.
본 고안의 데이터 순차 출력 장치를 구비한 시간 스위치는 타임 슬롯 단위로 입력되는 직렬 데이터를 병렬 데이터로 변환시키는 S/P 변환부; PCM 데이터를 1 프레임 지연시키는 TSSI 메모리부; 및 PCM 데이터를 다중화하는 다중화부를 구비하여 이루어지는 타임 스위치에 있어서, 입력되는 PCM 데이터에 대한 출력 프레임 동기 위치를 검사하여 검사 비트를 발생시키는 출력 프레임 동기 검사부; 상기 병렬로 변환된 PCM 데이터 및 상기 검사 비트를 저장하는 통화 메모리부; 상기 통화 메모리부에 저장되어 있는 데이터의 출력 타임 슬롯 번호를 지정하기 위한 데이터가 저장되어 있는 제어 메모리부; 상기 출력 프레임 동기에 맞추어 순차적으로 입력 타임 슬롯 번호를 발생시키는 주소 발생부; 및 상기 검사 비트, 출력 타임 슬롯 번호 및 입력 타임 슬롯 번호를 비교하여 출력 데이터를 선택하는 신호를 발생시키는 비교부를 구비하여 이루어지는 것을 특징으로 한다.A time switch having a data sequential output device of the present invention includes an S / P converter for converting serial data input in time slot units into parallel data; A TSSI memory unit for delaying one frame of PCM data; And a multiplexer for multiplexing the PCM data, the time switch comprising: an output frame sync checker for generating a check bit by checking an output frame sync position with respect to the input PCM data; A call memory unit for storing the PCM data and the check bit converted in parallel; A control memory unit for storing data for designating an output time slot number of the data stored in the call memory unit; An address generator for sequentially generating input time slot numbers according to the output frame synchronization; And a comparison unit for generating a signal for selecting output data by comparing the check bit, the output time slot number, and the input time slot number.
Description
본 고안은 데이터 순차 출력 장치를 구비한 시간 스위치에 관한 것으로서, 더욱 상세하게는 출력 타임 슬롯이 입력 타임 슬롯 순서대로 출력되도록 함으로서 순차적으로 데이터가 연결되어 데이터가 시간적으로 바뀌는 현상을 방지할 수 있도록 한 데이터 순차 출력 장치를 구비한 시간 스위치에 관한 것이다.The present invention relates to a time switch having a data sequential output device, and more particularly, to output the output time slots in the order of the input time slots so that the data can be sequentially connected to prevent the data from changing in time. A time switch having a data sequential output device.
일반적으로 디지털 교환기의 시간 스위치(time-switch)에서는 음성을 양자화, 부호화하여 하이웨이 상에 시분할 다중화시킨 후에 하이웨이 상에서의 음성 정보의 위치를 바꿈으로서 교환을 하게 되는 바, 이 위치의 바꿈은 하이웨이상의 정보를 모드 일단 기억 장치에 기억시킨 다음 출력 하이웨이의 원하는 타임 슬롯의 시간에 그 정보를 읽어냄으로서 이루어지게 된다.In general, a time-switch of a digital exchange is quantized, encoded, and time-division multiplexed on the highway to exchange voice information on the highway. Mode is stored in the storage device and then read the information at the time of the desired time slot of the output highway.
도 1은 종래의 시간 스위치의 구성을 보인 블록도이다. 도 1에 도시하는 바와 같이, 종래의 시간 스위치는 S/P(Serial-to-Parallel) 변환부(1)와, 통화 메모리부(3)와, 주소 발생부(5)와, 제어 메모리부(7)와, TSSI(time slot sequential interface)용 메모리부(9)와, 다중화부(11) 및 비교부(13)를 구비하여 이루어진다.1 is a block diagram showing the configuration of a conventional time switch. As shown in Fig. 1, a conventional time switch includes a serial-to-parallel (S / P) conversion unit 1, a call memory unit 3, an address generator 5, and a control memory unit ( 7), a memory unit 9 for a time slot sequential interface (TSSI), a multiplexer 11 and a comparator 13.
전술한 구성에 있어서, S/P 변환부(1)는 전송 시스템에서 8비트의 타임 슬롯(time-slot) 단위로 입력되는 PCM(pulse code modulation) 직렬 데이터를 통화 메모리부(3)에 저장하기 위하여 병렬 데이터로 변환시킨다.In the above-described configuration, the S / P converter 1 stores the PCM (pulse code modulation) serial data input in 8-bit time-slot units in the transmission system in the communication memory unit 3. To parallel data.
통화 메모리부(3)는 S/P 변환부(1)로부터 전달받은 병렬로 변환된 PCM 데이터(8비트)를 순차적으로 저장한다.The call memory unit 3 sequentially stores the PCM data (8 bits) converted in parallel received from the S / P converter 1.
주소 발생부(5)는 출력 프레임 동기에 맞추어 순차적으로 주소를 발생시켜 제어 메모리부(7)에 공급한다.The address generator 5 sequentially generates addresses and supplies them to the control memory 7 in accordance with the output frame synchronization.
제어 메모리부(7)에는 통화 메모리부(5)에 저장된 PCM 데이터의 출력 타임 슬롯 번호를 지정하기 위한 데이터가 저장된다.The control memory 7 stores data for designating the output time slot number of the PCM data stored in the call memory 5.
즉, 제어 메모리부(7)는 주소 발생부(5)로부터 공급받은 주소에 의거하여 통화 메모리부(3)로 해당 번지의 데이터(출력 타임 슬롯 번호)를 공급하고, 통화 메모리부(3)는 제어 메모리부(7)로부터 입력받은 출력 타임 슬롯 번호를 주소로 받아들여 해당 번지의 데이터를 출력시킨다. 여기서, 제어 메모리부(7)에 공급되는 주소는 입력 타임 슬롯 번호를, 제어 메모리부(7)에서 출력되는 데이터는 출력 타임 슬롯 번호를 나타낸다.That is, the control memory unit 7 supplies the data (output time slot number) of the corresponding address to the call memory unit 3 based on the address supplied from the address generator 5, and the call memory unit 3 The output time slot number received from the control memory unit 7 is received as an address and the data of the corresponding address is output. Here, the address supplied to the control memory section 7 represents an input time slot number, and the data output from the control memory section 7 represents an output time slot number.
TSSI용 메모리부(9)는 통화 메모리부(3)로부터 출력되는 PCM 데이터를 저장하여 통화 메모리부(3)로부터 출력되는 PCM 데이터를 1 프레임 지연시킨다. 따라서, TSSI용 메모리부(9)에서 다중화부(11)로 출력되는 PCM 데이터는 통화 메모리부(3)에서 다중화부(11)로 직접 출력되는 PCM 데이터에 비해 1 프레임 전의 데이터가 된다.The TSSI memory unit 9 stores the PCM data output from the call memory unit 3 and delays the PCM data output from the call memory unit 3 by one frame. Therefore, the PCM data output from the TSSI memory unit 9 to the multiplexer 11 becomes data one frame before the PCM data directly output from the call memory unit 3 to the multiplexer 11.
다중화부(11)는 통화 메모리부(3)에서 출력되는 현 프레임의 PCM 데이터와 TSSI용 메모리부(9)에서 출력되는 한 프레임 지연된 PCM 데이터를 다중화(multiplexing)한다.The multiplexer 11 multiplexes the PCM data of the current frame output from the call memory section 3 and the one-frame delayed PCM data output from the TSSI memory section 9.
비교부(13)는 제어 메모리부(7)로부터 입력받은 출력 타임 슬롯 번호와 주소 발생부(5)로부터 입력받은 입력 타임 슬롯 번호를 비교하여 출력 타임 슬롯 번호가클 경우에는 다중화부(11)로 'High' 레벨의 신호를 출력하여 다중화부(11)가 1 프레임 지연된 PCM 데이터를 선택하여 출력하도록 하고, 입력 타임 슬롯 번호가 클 경우에는 다중화부(11)로 'Low' 레벨의 신호를 출력하여 다중화부(11)가 현 프레임의 PCM 데이터를 선택하여 출력하도록 한다.The comparison unit 13 compares the output time slot number received from the control memory unit 7 with the input time slot number received from the address generator 5, and when the output time slot number is large, the multiplexer 11 returns to the multiplexer 11. By outputting a signal of 'High' level, the multiplexer 11 selects and outputs PCM data delayed by one frame, and outputs a signal of 'Low' level to the multiplexer 11 when the input time slot number is large. The multiplexer 11 selects and outputs PCM data of the current frame.
도 2는 종래의 시간 스위치의 동작에 따른 타이밍도이다.2 is a timing diagram according to an operation of a conventional time switch.
이하에서는 도 1 및 도 2를 참조하여 종래의 시간 스위치의 동작 과정에 대해서 설명한다.Hereinafter, an operation process of a conventional time switch will be described with reference to FIGS. 1 and 2.
전송 시스템을 통해 들어온 직렬의 PCM 데이터들은 S/P 변환부(1)에서 병렬 PCM 데이터로 변환된 뒤 통화 메모리부(3)에 순차적으로 저장되고, 통화 메모리부(3)에 저장된 PCM 데이터는 제어 메모리부(7)로부터 입력받은 출력 타임 슬롯 번호에 의거하여 출력된다. 출력된 PCM 데이터는 다중화부(11)로 직접 입력되거나 TSSI용 메모리부(9)에서 1 프레임 지연된 후 다중화부(11)로 입력된다. 다중화부(11)는 비교부(13)에서 출력되는 신호에 의해 통화 메모리부(3)나 TSSI용 메모리부(9)로부터 입력받은 PCM 데이터를 출력으로 내보내는데, 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 큰 경우에 현 PCM 데이터를 내보내고 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 작을 경우에는 1 프레임 지연된 PCM 데이터를 내보낸다.The serial PCM data entered through the transmission system are converted into parallel PCM data by the S / P conversion unit 1 and sequentially stored in the call memory unit 3, and the PCM data stored in the call memory unit 3 is controlled. It is output based on the output time slot number received from the memory unit 7. The output PCM data is directly input to the multiplexer 11 or inputted to the multiplexer 11 after one frame delay from the TSSI memory unit 9. The multiplexer 11 outputs, as an output, PCM data received from the call memory unit 3 or the TSSI memory unit 9 by an output signal from the comparator 13, where the input time slot number is an output time slot. If it is larger than the number, the current PCM data is exported. If the input time slot number is smaller than the output time slot number, PCM data is delayed by one frame.
따라서, 도 2에 도시하는 바와 같이, 타임 슬롯(time-slot) 스위칭을 가변적으로 할 때, 예를 들어, 입력 타이밍의 입력 타임 슬롯1을 출력 타이밍의 출력 타임 슬롯2로 스위칭하고, 입력 타임 슬롯4를 출력 타임 슬롯3으로 스위칭한다고 할때 입출력 프레임 동기가 같을 때는 입력 타임 슬롯의 순서가 출력 타임 슬롯의 순서와 같아서 128kbps(2 타임 슬롯) 이상의 데이터를 순차적으로 스위칭할 수 있다. 그러나. 입력 프레임 동기와 출력 프레임 동기가 다를 경우, 예를 들어, 입력 프레임 동기보다 출력 프레임 동기가 지연된 경우에는 타임 슬롯의 순서가 서로 바뀌어 출력되어진다.Therefore, as shown in Fig. 2, when time-slot switching is variably, for example, the input time slot 1 of the input timing is switched to the output time slot 2 of the output timing, and the input time slot is changed. When switching 4 to output time slot 3, when the input / output frame synchronization is the same, the order of input time slots is the same as the order of output time slots, so that data of 128 kbps (2 time slots) or more can be sequentially switched. But. When the input frame synchronization and the output frame synchronization are different, for example, when the output frame synchronization is delayed than the input frame synchronization, the order of the time slots is reversed and output.
이상에서 살펴본 바와 같이, 종래의 시간 스위치는 입출력 프레임 동기가 서로 다를 때 출력 프레임의 순서가 바뀌어 일반 기본 속도 인터페이스(basic rate interface;BRI) 가입자 및 1차군 속도 인터페이스(primary rate interface;PRI) 가입자가 128kbps 이상의 서비스를 사용할 경우에는 데이터가 순차적으로 연결되지 않아 데이터가 시간적으로 바뀌는 현상이 일어나는 문제점이 있다.As described above, in the conventional time switch, when the input / output frame synchronization is different, the order of the output frames is changed so that the general basic rate interface (BRI) subscriber and the primary rate interface (PRI) subscriber are When using a service of 128kbps or more, there is a problem that data is changed in time because data is not sequentially connected.
본 고안은 전술한 문제점을 해결하기 위해 안출된 것으로서, 출력 타임 슬롯이 입력 타임 슬롯 순서대로 출력되도록 함으로서 순차적으로 데이터가 연결되어 데이터가 시간적으로 바뀌는 현상을 방지할 수 있도록 한 데이터 순차 출력 장치를 구비한 시간 스위치를 제공함에 그 목적이 있다.The present invention has been made to solve the above-described problem, and has a data sequential output device that can prevent the phenomenon that the data is changed in time by sequentially connecting the data by outputting the output time slots in the order of the input time slots. The purpose is to provide a one time switch.
전술한 목적을 달성하기 위한 본 고안의 데이터 순차 출력 장치를 구비한 시간 스위치는 타임 슬롯 단위로 입력되는 직렬 데이터를 병렬 데이터로 변환시키는 S/P 변환부; PCM 데이터를 1 프레임 지연시키는 TSSI 메모리부; 및 PCM 데이터를 다중화하는 다중화부를 구비하여 이루어지는 타임 스위치에 있어서, 입력되는 PCM데이터에 대한 출력 프레임 동기 위치를 검사하여 검사 비트를 발생시키는 출력 프레임 동기 검사부; 상기 병렬로 변환된 PCM 데이터 및 상기 검사 비트를 저장하는 통화 메모리부; 상기 통화 메모리부에 저장되어 있는 데이터의 출력 타임 슬롯 번호를 지정하기 위한 데이터가 저장되어 있는 제어 메모리부;상기 출력 프레임 동기에 맞추어 순차적으로 입력 타임 슬롯 번호를 발생시키는 주소 발생부; 및 상기 검사 비트, 출력 타임 슬롯 번호 및 입력 타임 슬롯 번호를 비교하여 출력 데이터를 선택하는 신호를 발생시키는 비교부를 구비하여 이루어지는 것을 특징으로 한다. 나아가, 상기 비교부는 상기 검사 비트가 '0'일 때는 입출력 타임 슬롯 번호에 무관하게 현 PCM 데이터를 출력시키기 위한 선택 신호를 발생시키고, 상기 검사 비트가 '1'일 때는 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 크면 현 PCM 데이터를 출력시키기 위한 선택 신호를 발생시키고, 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 작으면 1 프레임 지연된 PCM 데이터를 출력시키기 위한 선택 신호를 발생시키는 것을 특징으로 한다. 한편, 상기 통화 메모리부는 9비트로 확장되어 8비트는 PCM 데이터를 1비트는 출력 프레임 동기에 따라 변화하는 검사 비트를 저장하는 것을 특징으로 한다.A time switch having a data sequential output device of the present invention for achieving the above object includes an S / P converter for converting serial data input in time slot units into parallel data; A TSSI memory unit for delaying one frame of PCM data; And a multiplexer for multiplexing the PCM data, the time switch comprising: an output frame synchronous checker for generating a check bit by checking an output frame synchronous position with respect to the input PCM data; A call memory unit for storing the PCM data and the check bit converted in parallel; A control memory unit for storing data for designating an output time slot number of data stored in the call memory unit; an address generator for sequentially generating input time slot numbers in accordance with the output frame synchronization; And a comparison unit for generating a signal for selecting output data by comparing the check bit, the output time slot number, and the input time slot number. Further, the comparison unit generates a selection signal for outputting current PCM data regardless of the input / output time slot number when the check bit is '0', and when the check bit is '1', the input time slot number is an output time. If larger than the slot number, the selection signal for outputting the current PCM data is generated. If the input time slot number is smaller than the output time slot number, the selection signal for outputting the PCM data delayed by one frame is generated. On the other hand, the call memory unit is extended to 9 bits, characterized in that 8 bits to store the check bit that is changed according to the output frame synchronization 1 bit PCM data.
도 1은 종래의 시간 스위치의 구성을 보인 블록도.1 is a block diagram showing a configuration of a conventional time switch.
도 2는 종래의 시간 스위치의 동작에 따른 타이밍도.2 is a timing diagram according to the operation of a conventional time switch.
도 3은 본 고안에 따른 데이터 순차 출력 장치를 구비한 시간 스위치의 구성을 보인 블록도.Figure 3 is a block diagram showing the configuration of a time switch having a data sequential output device according to the present invention.
도 4는 본 고안의 데이터 순차 출력 장치를 구비한 시간 스위치의 동작에 따른 타이밍도.Figure 4 is a timing diagram according to the operation of the time switch with a data sequential output device of the present invention.
*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***
1, 21. S/P 변환부,3, 25. 통화 메모리부,1, 21.S / P conversion unit, 3, 25.Call memory unit,
5, 27. 주소 발생부,7, 29. 제어 메모리부,5, 27. address generator, 7, 29, control memory,
9, 31. TSSI용 메모리부,11, 33. 다중화부,9, 31. TSSI memory section 11, 33. Multiplexing section
13, 35. 비교부,23. 출력 프레임 동기 검사부13, 35.Comparison, 23. Output frame sync checker
이하에서는 첨부한 도면을 참조하여 본 고안의 양호한 실시예에 따른 데이터 순차 출력 장치를 구비한 시간 스위치에 대해서 상세하게 설명한다.Hereinafter, a time switch including a data sequential output device according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 고안에 따른 데이터 순차 출력 장치를 구비한 시간 스위치의 구성을 보인 블록도이다. 도 3에 도시하는 바와 같이, 본 고안에 따른 데이터 순차 출력 장치를 구비한 시간 스위치는 S/P 변환부(21)와, 출력 프레임 동기 검사부(23)와, 통화 메모리부(25)와, 주소 발생부(27)와, 제어 메모리부(29)와, TSSI용 메모리부(31)와, 다중화부(33) 및 비교부(35)를 구비하여 이루어진다.3 is a block diagram showing a configuration of a time switch having a data sequential output device according to the present invention. As shown in Fig. 3, a time switch having a data sequential output device according to the present invention includes an S / P converter 21, an output frame synchronization checker 23, a call memory 25, and an address. A generator 27, a control memory 29, a TSSI memory 31, a multiplexer 33 and a comparator 35 are provided.
전술한 구성에 있어서, S/P 변환부(21)는 전송 시스템에서 8비트의 타임 슬롯(time-slot) 단위로 입력되는 PCM(pulse code modulation) 직렬 데이터를 통화 메모리부(25)에 저장하기 위하여 병렬 데이터로 변환시킨다.In the above-described configuration, the S / P converter 21 stores the PCM (pulse code modulation) serial data input in 8-bit time-slot units in the transmission system in the communication memory unit 25. To parallel data.
출력 프레임 동기 검사부(23)는 입력되는 PCM 데이터를 출력 프레임 동기와 비교하여 앞이면 검사 비트를 '0'으로, 뒤면 검사 비트를 '1'로 발생시킨다.The output frame synchronization checker 23 compares the input PCM data with the output frame synchronization to generate a check bit at the front side as '0' and a back check bit as the '1'.
통화 메모리부(25)는 S/P 변환부(21)로부터 전달받은 병렬로 변환된 PCM 데이터(8비트) 및 출력 프레임 동기 검사 비트(1비트)를 순차적으로 저장한다.The call memory unit 25 sequentially stores PCM data (8 bits) and output frame synchronization check bits (1 bit) converted in parallel received from the S / P converter 21.
주소 발생부(27)는 출력 프레임 동기에 맞추어 순차적으로 입력 타임 슬롯 번호를 발생시켜 제어 메모리부(29)에 주소로 공급한다.The address generator 27 sequentially generates input time slot numbers in accordance with output frame synchronization and supplies them to the control memory 29 as addresses.
제어 메모리부(29)에는 통화 메모리부(25)에 저장된 PCM 데이터의 출력 타임 슬롯 번호를 지정하기 위한 데이터가 저장된다.The control memory 29 stores data for designating the output time slot number of the PCM data stored in the call memory 25.
즉, 제어 메모리부(29)는 주소 발생부(27)로부터 공급받은 주소에 의거하여 통화 메모리부(25)로 해당 번지의 데이터(출력 타임 슬롯 번호)를 공급하고, 통화 메모리부(25)는 제어 메모리부(29)로부터 입력받은 출력 타임 슬롯 번호를 주소로 받아들여 해당 번지의 데이터를 출력시킨다. 여기서, 제어 메모리부(29)에 공급되는 주소는 입력 타임 슬롯 번호를, 제어 메모리부(29)에서 출력되는 데이터는 출력타임 슬롯 번호를 나타낸다.That is, the control memory unit 29 supplies the data (output time slot number) of the corresponding address to the call memory unit 25 based on the address supplied from the address generator 27, and the call memory unit 25 The output time slot number received from the control memory unit 29 is received as an address and the data of the corresponding address is output. Here, the address supplied to the control memory unit 29 represents an input time slot number, and the data output from the control memory unit 29 represents an output time slot number.
TSSI용 메모리부(31)는 통화 메모리부(25)로부터 출력되는 PCM 데이터를 저장하여 통화 메모리부(25)로부터 출력되는 PCM 데이터를 1 프레임 지연시킨다. 따라서, TSSI용 메모리부(31)에서 다중화부(33)로 출력되는 PCM 데이터는 통화 메모리부(25)에서 다중화부(33)로 직접 출력되는 PCM 데이터에 비해 1 프레임 전의 데이터가 된다.The TSSI memory unit 31 stores the PCM data output from the call memory unit 25 and delays the PCM data output from the call memory unit 25 by one frame. Therefore, the PCM data output from the TSSI memory unit 31 to the multiplexer 33 is one frame before the PCM data directly output from the call memory unit 25 to the multiplexer 33.
다중화부(33)는 통화 메모리부(25)에서 출력되는 현 프레임의 PCM 데이터와 TSSI용 메모리부(31)에서 출력되는 1 프레임 지연된 PCM 데이터를 다중화(multiplexing)한다.The multiplexer 33 multiplexes the PCM data of the current frame output from the call memory unit 25 and the PCM data delayed by one frame output from the TSSI memory unit 31.
비교부(35)는 통화 메모리부(25)로부터 입력받은 출력 프레임 동기 검사 비트와, 제어 메모리부(29)로부터 입력받은 출력 타임 슬롯 번호와, 주소 발생부(27)로부터 입력받은 입력 타임 슬롯 번호를 비교하여 통화 메모리부(25) 출력 데이터를 출력으로 보낼 것인가 아니면 1 프레임 지연된 TSSI용 메모리부(31) 출력 데이터를 출력으로 보낼 것인가를 선택하는 신호를 다중화부(33)로 출력한다.The comparator 35 includes an output frame synchronization check bit received from the call memory unit 25, an output time slot number received from the control memory unit 29, and an input time slot number received from the address generator 27. The signal is output to the multiplexing unit 33 by comparing the call memory unit 25 output data to the output or outputting the output data of the TSSI memory unit 31 delayed by one frame to the output.
표 1은 비교부(35)의 비교결과에 따른 다중화부(33)의 출력 데이터를 나타내는 표이다.Table 1 is a table showing the output data of the multiplexing unit 33 according to the comparison result of the comparison unit 35.
도 4는 본 고안의 데이터 순차 출력 장치를 구비한 시간 스위치의 동작에 따른 타이밍도이다.Figure 4 is a timing diagram according to the operation of the time switch with a data sequential output device of the present invention.
이하에서는 도 3 및 도 4를 참조하여 본 고안의 데이터 순차 출력 장치를 구비한 시간 스위치의 동작 과정에 대해서 설명한다.Hereinafter, an operation process of a time switch having a data sequential output device of the present invention will be described with reference to FIGS. 3 and 4.
64kbps 단위의 타임 슬롯 데이터를 입력받은 S/P 변환부(21)는 입력 타임 슬롯을 순서대로 병렬 데이터로 변환하여 통화 메모리부(25)에 8비트 단위로 저장한다. 이와 동시에, 출력 프레임 동기 검사부(23)는 입력되는 타임 슬롯의 위치가 출력 프레임의 동기보다 앞이면 검사 비트를 '0'으로 만들고, 출력 프레임 동기보다 뒤면 검사 비트를 '1'로 만들어 타임 슬롯과 함께 통화 메모리부(25)에 저장한다.The S / P converter 21 that receives the time slot data in units of 64 kbps converts the input time slot into parallel data in order and stores the input time slot data in the call memory unit 25 in 8-bit units. At the same time, the output frame sync checker 23 makes the check bit '0' if the position of the input time slot is earlier than the sync of the output frame, and makes the check bit '1' after the output frame sync. The call memory unit 25 is stored together.
주소 발생부(27)에서는 출력 프레임 동기에 맞추어 순차적으로 입력 타임 슬롯 번호를 발생시켜 제어 메모리부(29)의 주소로 공급한다. 여기서, 제어 메모리부(29)의 주소는 입력 타임 슬롯 번호를 나타내고 데이터는 스위칭해야 할 출력 타임 슬롯 번호를 나타내는 바, 제어 메모리부(29)의 출력 데이터는 통화 메모리부(25)의 주소로 들어가서 통화 메모리부(25)의 PCM 데이터를 출력시키는 스위칭을 발생시킨다.The address generator 27 sequentially generates input time slot numbers in accordance with the output frame synchronization and supplies them to the address of the control memory unit 29. Here, the address of the control memory unit 29 represents an input time slot number and the data represents an output time slot number to be switched. The output data of the control memory unit 29 enters the address of the call memory unit 25. The switching for outputting the PCM data of the call memory section 25 is generated.
이와 같이, 통화 메모리부(25)에서 출력된 PCM 데이터는 곧바로 다중화부(33)로 입력되거나 TSSI용 메모리부(31)에 일시 저장된 후 다중화부(33)로 입력되는데, 다중화부(33)에서는 비교부(35)로부터 제공받은 선택 신호에 의거하여 통화 메모리부(25)로부터 입력받은 지연이 없는 현 데이터나 TSSI용 메모리부(31)로부터 입력받은 1 프레임 지연된 데이터를 선택하여 출력한다. 즉, 출력 프레임동기 검사부(23)에서 만든 검사 비트가 '0'일 경우에는 입출력 타임 슬롯 번호에 무관하게 현 PCM 데이터를 출력시키고, 검사 비트가 '1'일 때 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 클 경우에는 현 프레임의 PCM 데이터를 출력시키고, 입력 타임 슬롯 번호가 출력 타임 슬롯 번호보다 작을 경우에는 1 프레임 지연된 PCM 데이터를 출력시킴으로서 입력 타임 슬롯 순서대로 출력 타임 슬롯을 출력시킨다.As such, the PCM data output from the call memory unit 25 is immediately input to the multiplexer 33 or temporarily stored in the TSSI memory unit 31 and then input to the multiplexer 33. In the multiplexer 33 On the basis of the selection signal provided from the comparator 35, the current data without delay received from the call memory section 25 or the one frame delayed data input from the TSSI memory section 31 is selected and output. That is, when the check bit generated by the output frame sync check unit 23 is '0', the current PCM data is output regardless of the input / output time slot number, and when the check bit is '1', the input time slot number is the output time slot. If the number is larger than the number, the PCM data of the current frame is output. If the input time slot number is smaller than the output time slot number, the output time slot is output in the order of the input time slot by outputting the PCM data delayed by one frame.
따라서, 도 4에 도시하는 바와 같이, 입력 타이밍의 입력 타임 슬롯1을 출력 타이밍의 출력 타임 슬롯2로 스위칭하고, 입력 타임 슬롯4를 출력 타임 슬롯3으로 스위칭한다고 할 때 입출력 프레임 동기가 서로 달라도 출력 타임 슬롯의 순서가 입력 타임 슬롯의 순서와 같아서 128kbps(2 타임 슬롯) 이상의 데이터를 순차적으로 스위칭할 수 있다.Therefore, as shown in Fig. 4, when the input time slot 1 of the input timing is switched to the output time slot 2 of the output timing and the input time slot 4 is switched to the output time slot 3, the output is synchronized even if the input / output frame synchronization is different. Since the order of time slots is the same as the order of input time slots, data of 128 kbps (two time slots) or more can be sequentially switched.
본 고안의 데이터 순차 출력 장치를 구비한 시간 스위치는 전술한 실시예에 국한되지 않고 본 고안의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.The time switch provided with the data sequential output device of the present invention is not limited to the above-described embodiment and can be implemented in various modifications within the range permitted by the technical idea of the present invention.
이상에서 설명한 바와 같은 본 고안의 데이터 순차 출력 장치를 구비한 시간 스위치에 따르면, 입출력 프레임 동기가 서로 다를 때 출력 프레임 동기에 대한 입력 타임 슬롯의 위치에 따라 현 PCM 데이터나 1 프레임 지연된 PCM 데이터를 선택적으로 출력시켜 출력 타임 슬롯이 입력 타임 슬롯 순서대로 출력되도록 함으로서순차적으로 데이터가 연결되어 데이터가 시간적으로 바뀌는 현상을 방지할 수 있는 효과가 있다.According to the time switch provided with the data sequential output device of the present invention as described above, when the input and output frame synchronization is different from each other, the current PCM data or one frame delayed PCM data is selectively selected according to the position of the input time slot for the output frame synchronization. The output time slots are output in order to output the output time slots in the order of the input time slots, thereby preventing data from changing in time.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-1999-0001656U KR200317545Y1 (en) | 1999-02-04 | 1999-02-04 | Time Switch having data sequential output apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-1999-0001656U KR200317545Y1 (en) | 1999-02-04 | 1999-02-04 | Time Switch having data sequential output apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000016620U KR20000016620U (en) | 2000-09-25 |
| KR200317545Y1 true KR200317545Y1 (en) | 2003-06-25 |
Family
ID=49409372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20-1999-0001656U KR200317545Y1 (en) | 1999-02-04 | 1999-02-04 | Time Switch having data sequential output apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200317545Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839635B1 (en) | 2006-11-07 | 2008-06-20 | 삼성탈레스 주식회사 | Relay device to prevent interference between signals |
-
1999
- 1999-02-04 KR KR20-1999-0001656U patent/KR200317545Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000016620U (en) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4543652A (en) | Time-division switching unit | |
| US5784369A (en) | Methods and system for switching time-division-multiplexed digital signals of different rates | |
| US5130979A (en) | Frame converter using a dual-port random access memory | |
| US5654967A (en) | Delay-in-frames correcting system in a PCM transmission line | |
| GB2128450A (en) | Time-division switching unit | |
| KR200317545Y1 (en) | Time Switch having data sequential output apparatus | |
| US4876682A (en) | Switching tdm digital signals | |
| US4740959A (en) | System for controlling a change of sequence order of channel data | |
| CA2300889C (en) | A device and a method for switching data frames | |
| US6160807A (en) | Timeslot interchange network | |
| US3697696A (en) | Method for the signal exchange in telecommunication,particularly telephone exchanges employing time-division multiplexing | |
| KR19990005931A (en) | Voice processing module for E1 / T1 using DSP chip | |
| US6269097B1 (en) | Time switch with the control memory | |
| KR0141289B1 (en) | Apparatus for switching time of switch board for use in matching metrix switch system | |
| EP0223443B1 (en) | Switching tdm digital signals | |
| KR100209556B1 (en) | Extension apparatus for voice channel in keyphone | |
| KR0141291B1 (en) | Subscriber Concentrator for Small Capacity Electronic Switching System | |
| KR100200044B1 (en) | 64 sub-highway multiplexing method | |
| KR960010893B1 (en) | Time Division Switching Device for Conservation of Multislot Arcs | |
| USRE31814E (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| KR0176388B1 (en) | All-electronic exchange with pause signal generation using lookup table | |
| KR100242304B1 (en) | Data transmitting method and apparatus for isdn system | |
| KR950003673B1 (en) | Subscriber Line Connection Bus Structure | |
| KR0143156B1 (en) | Time switch for electronic switching system | |
| CA2243366C (en) | Method and system for switching digital tdm signals of different rates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19990204 |
|
| UG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| UA0201 | Request for examination |
Patent event date: 20010504 Patent event code: UA02012R01D Comment text: Request for Examination of Application Patent event date: 19990204 Patent event code: UA02011R01I Comment text: Application for Utility Model Registration |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 20030530 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 20030612 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 20030613 |
|
| UG1601 | Publication of registration | ||
| UR1001 | Payment of annual fee |
Payment date: 20060525 Start annual number: 4 End annual number: 4 |
|
| UR1001 | Payment of annual fee |
Payment date: 20070517 Start annual number: 5 End annual number: 5 |
|
| UR1001 | Payment of annual fee |
Payment date: 20080528 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20090529 Year of fee payment: 7 |
|
| UR1001 | Payment of annual fee |
Payment date: 20090529 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| UC1903 | Unpaid annual fee |
Termination date: 20110509 Termination category: Default of registration fee |