[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20030089361A - 다결정 실리콘용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의 형성 방법 - Google Patents

다결정 실리콘용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의 형성 방법 Download PDF

Info

Publication number
KR20030089361A
KR20030089361A KR1020020027540A KR20020027540A KR20030089361A KR 20030089361 A KR20030089361 A KR 20030089361A KR 1020020027540 A KR1020020027540 A KR 1020020027540A KR 20020027540 A KR20020027540 A KR 20020027540A KR 20030089361 A KR20030089361 A KR 20030089361A
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
cmp slurry
composition
slurry composition
cmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020020027540A
Other languages
English (en)
Inventor
이상익
김형환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020027540A priority Critical patent/KR20030089361A/ko
Priority to JP2002382152A priority patent/JP2003338471A/ja
Priority to TW091138031A priority patent/TW200306901A/zh
Priority to US10/334,295 priority patent/US20040163324A1/en
Publication of KR20030089361A publication Critical patent/KR20030089361A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 다결정 실리콘용 화학적 기계적 연마 (Chemical Mechanical Polishing; 이하“CMP”라 칭함)를 위한 슬러리 조성물 및 이를 이용한 반도체 소자의 형성 방법에 관한 것으로, 보다 상세하게는 식각 방지막인 소자 분리 산화막에 비해 다결정 실리콘에 대해 높은 연마 선택비를 가지는 슬러리로 트렌치 소자 분리막의 CMP 공정을 수행하여 플래쉬 메모리 소자의 자기 정렬 부유 게이트 (Self Align Floating Gate)를 형성 하기에 유용한 반도체 소자의 형성 방법에 관한 것이다.
이와 같이 다결정 실리콘에 대하여 고선택비를 갖는 슬러리를 이용한 평탄화 공정은 소자 분리 산화막이 연마되는 것을 방지하면서, 정확한 종말점을 측정할 수 있으므로, 연마되는 막의 두께 편차를 줄일 수 있어 웨이퍼 전면에 균일한 다결정 실리콘 두께를 형성하여 소자의 신뢰성을 향상시킨다.

Description

다결정 실리콘용 ＣＭＰ 슬러리 및 이를 이용한 반도체 소자의 형성 방법{CMP Slurry for Poly Silica and Formation Method of Semiconductor Device Using the Same}
본 발명은 다결정 실리콘용 화학적 기계적 연마 (Chemical Mechanical Polishing; 이하“CMP”라 칭함)를 위한 슬러리 조성물 및 이를 이용한 플래쉬(Flash) 메모리 소자의 형성 방법에 관한 것으로, 보다 상세하기는 식각 정지막인 소자 분리 산화막에 비해 다결정 실리콘에 대해 높은 연마 선택비를 가지는 슬러리로 트렌치 소자 분리막의 CMP 공정을 수행하여 플래쉬 메모리 소자의 자기 정렬 부유 게이트 (Self Align Floating Gate) 형성 하는데 유용한 반도체 소자의 형성 방법에 관한 것이다.
상기 플래쉬 메모리란, 자기 정렬 부유 게이트와 반도체 기판 사이에 형성된 터널 (tunnel) 산화막으로 전자가 지나가면서 프로그램과 소거 동작이 진행되는 메모리로, 전원을 꺼도 기억된 정보가 없어지지 않는 비휘발성 메모리이며, 전기적인 방법으로 정보를 자유롭게 입출력 할 수 있다.
종래 자기 정렬 부유 게이트의 제조 과정은 도 1a 내지 도 1g에 도시한 방법에 따라 실시되는데, 실리콘 기판 (1)에 패드 산화막 (3)을 약 100Å으로 증착하고, 그 상부에 패드 질화막 (5)을 약 2500Å의 두께로 증착한 다음 (도 1a참조), 상기 구조에 대하여 선택적 연마를 실시하여 패드 질화막 (5) 2500Å, 패드 산화막 (3) 100Å 및 실리콘 기판 (1) 3000Å씩을 순차적으로 제거하여 트렌치 (trench)(7)를 형성한다 (도 1b 참조).
그 후, 상기 트렌치 (7)를 포함한 전면에 소자 분리 산화막 (9)을 6000Å 두께로 증착하고 (도 1c 참조), 패드 질화막 (5)을 식각 정지막으로 소자 분리 산화막 (9)을 일반적인 산화막용 슬러리로 CMP하여 패드 질화막 (5) 표면을 노출시켜, 활성 영역 (10)을 분리 (isolation)시킨다 (도 1d 참조).
그리고, 상기 패드 질화막 (5)과 패드 산화막 (3)을 선택적 습식 에칭으로제거한 다음 (도 1e 참조), 산화 공정에 의하여 터널 산화막 (21)을 형성시키고 (도 1e 참조), 그 전면에 다결정 실리콘 (23a)을 1700Å 두께로 증착한다 (도 1f 참조).
그 후, 다결정 실리콘용 슬러리를 이용하여 소자 분리 산화막 (9)이 드러날 때까지 다결정 실리콘 (23a)을 연마하여, 부유 게이트 (23)의 하부 전극을 형성한다 (도 1g 참조).
상기 다결정 실리콘 연마용 슬러리로는 세리아 (CeO2)나 실리카 (SiO2)를 연마제로 포함하는 통상의 일반적인 산화막용 슬러리를 사용하므로, 다결정 실리콘 (23a)과 함께 식각 정지막으로 작용하는 소자 분리 산화막 (9)이 함께 연마되어 종말점 측정이 어려운 문제점이 있다.
이에 본 발명자들은 산화막과 다결정 실리콘막에 대해 선택비가 큰 슬러리를 개발하고, 이를 이용한 CMP 공정을 수행하여 상기 문제점을 해결하였다.
본 발명은 산화막에 비해 다결정 실리콘에 대한 연마 선택비가 우수한 CMP용 슬러리를 제공하는 것을 목적으로 한다.
본 발명은 다결정 실리콘에 대해 연마 선택비가 우수한 CMP 슬러리로 플래쉬 메모리 소자의 자기 정렬 부유 게이트를 형성함으로써, 웨이퍼 전면에 균일한 다결정 실리콘 두께가 형성되어, 소자의 신뢰성을 향상시키는 것을 목적으로 한다.
도 1a 내지 1g는 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 단면도.
도 2a 내지 2c는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도.
< 도면의 주요 부분에 대한 간단한 설명 >
1, 11 : 실리콘 기판3 : 패드 산화막
5 : 패드 질화막7 : 트렌치
9, 19 : 소자 분리 산화막10, 100 : 활성영역
21, 121 : 터널 산화막 23a, 123a : 다결정 실리콘
23, 123 : 부유 게이트
상기 목적을 달성하기 위해 본 발명에서는 (i) 용매와 (ii) 용매에 분산된 연마제를 포함하는 슬러리 조성물에 있어서, (iii) 첨가제로 암모늄 하이드록사이드 또는 아민 화합물 중 하나 이상의 화합물 및 (iv) pH 조절제로 인산을 더 포함하는 다결정 실리콘용 슬러리 조성물을 제공한다.
상기 슬러리 조성물의 용매는 증류수 또는 초순수를 사용하며, 연마제는 실리카를 포함한다.
상기 첨가제인 암모늄 하이드록사이드 또는 아민 (ammonium hydroxide, -N(OH). -NH(OH), -NH2(OH) 작용기를 가지고 있는 화합물을 예를 들면, 테트라에틸 암모늄 하이드록사이드 (tetraethyl ammonium hydroxide), 테트라부틸 암모늄 하이드록사이드 (tetrabuthyl ammonium hydroxide), 다이메틸아민 (dimethylamine) 또는 메틸아민 (methylamine) 등이 있으며, 바람직하게는 테트라메틸 암모늄 하이드록사이드 (tetramethyl ammonium hydroxide)를 사용한다.
상기 슬러리 조성물의 조성비는 용매 100 중량부를 기준으로 연마제는 0.6∼12 중량부, 바람직하게는 0.6∼10 중량부로, 첨가제는 0.5∼5 중량부로 첨가되는 것이 바람직하다.
또한, 상기 조성물에 pH 조절제인 인산을 첨가하여 pH 7∼11, 바람직하게는 10∼11이 유지 되도록 함으로써 다결정 실리콘에 대한 선택비를 높일 수 있다.
따라서, 인산의 첨가량은 특별히 특정되지 않으며, 슬러리 조성물의 pH가 상기 범위를 유지하도록 적절히 첨가량을 결정한다.
이러한, 본 발명의 슬러리 조성물의 산화막 : 다결정 실리콘의 연마 선택비는 1 : 50∼300, 바람직하게는 1 : 100∼300 이다.
또한, 본 발명에서는 초순수 100중량부에 대해 실리카 0.6∼12 중량부를 응집하지 않도록 교반하면서 첨가한다. 그리고, 첨가제인 상기 화합물을 초순수 100중량부에 대해 0.5∼5 중량부 더 첨가하고, 혼합물을 교반하면서 pH 7∼11을 유지하도록 pH 조절제인 인산을 첨가한 다음, 완전히 혼합되어 안정화 될 때 까지 약 30분 동안 더 교반하여 다결정 실리콘에 대해 고선택비를 가지는 본 발명의 슬러리를 제조한다.
본 발명에서는 또한 상기와 같은 제조된 다결정 실리콘용 슬러리를 이용하여
(a) 기판 상에 패드 산화막 패턴을 형성 하는 단계;
(b) 상기 결과물 전면에 다결정 실리콘막을 증착 하는 단계;
(c) 상기 산화막 패턴을 식각 정지막으로 본 발명의 슬러리 조성물을 이용하여 상기 산화막 패턴 표면이 드러날 때 까지 다결정 실리콘막을 CMP 연마하여 부유 게이트를 형성하는 단계를 포함하는 반도체 소자의 형성 방법을 제공한다.
이하, 본 발명을 도면을 들어 상세히 설명한다.
먼저 실리콘 기판에 패드 산화막 및 패드 질화막을 증착 한 후, 상기 증착한 구조에 대하여 선택적 연마방식으로 패드 질화막, 패드 산화막 및 실리콘 기판 (11)을 제거하여 트렌치를 형성한다.
그리고, 소자 분리 산화막을 증착 한 다음, 소자 분리 산화막을 일반적인 산화막용 슬러리로 연마하여 제거하고, 산화 공정을 이용하여 산화막 패턴 (121)을형성시킨다 (도 2a 참조).
그리고, 다결정 실리콘 (123a)을 상기 터널 산화막 (121) 상부에서 1300∼1700Å의 두께가 되도록 전 표면에 증착 한다 (도 2b 참조).
이어서, 본 발명의 다결정 실리콘용 슬러리를 이용하여, 소자 분리 산화막 (19)의 표면이 드러날 때 까지 다결정 실리콘을 연마하여 부유 게이트 (123)를 형성한다 (도 2c 참조).
상기와 같은 다결정 실리콘용 슬러리를 이용하여 형성된 부유 게이트 (123)는 다결정 실리콘 연마 시에 발생되는 소자 분리 산화막 (19)이 연마되는 것을 감소시켜 두께 편차를 개선시킬 수 있다.
I. 본 발명의 다결정 실리콘용 슬러리의 제조 방법
(1) 슬러리의 제조.
하기 표 1의 양에 따라 초순수에 연마제로 실리카를 응집하지 않도록 교반하면서 첨가한 다음, 테트라메틸 암모늄 하이드록사이드 (CAS#75-59-2)를 더 첨가한다.
그리고, 혼합물을 교반하면서 pH가 10을 유지하도록 pH 조절제인 인산을 첨가한 다음, 완전히 혼합되어 안정화 될 때까지 약 30분 동안 더 교반하여 산화막에 대해 고선택비를 가지는 본 발명의 슬러리를 제조하였다.
상기 얻어진 슬러리 조성물을 이용하여, 헤드 압력 연마 압력 5 psi, 테이블 회전수 30 rpm 에서 실리콘 산화막 (Ox) 및 다결정 실리콘 막 (poly-Si) 각각에 대해 CMP연마 공정을 실시한 결과 하기 표 1과 같은 기판 상부의 연마량과 선택비를얻었다.
[표 1]
조성 실리카 초순수 암모늄하이드록사이드또는 아민 연마량(Poly-Si,Å/min) 선택비(Poly-Si/Ox)
A 112g 1000g 6g 10,000 50
B 53g 1000g 5g 6,000 100
C 10g 1000g 5g 4,500 300
이상에서 살펴본 바와 같이, 본 발명에 따른 슬러리는 산화막에 대한 다결정 실리콘의 연마 선택비가 1 : 50∼300으로, 종래의 슬러리에 비하여 현저히 향상된 선택비를 가지므로, 이를 이용하여 다결정 실리콘을 연마하면, 소자 분리 산화막이 연마되는 것을 방지할 뿐만 아니라, 정확한 종말점을 측정할 수 있고, 연마되는 막의 두께 편차를 줄일 수 있으므로, 웨이퍼 전면에 균일한 다결정 실리콘 두께를 형성하여 소자의 신뢰성을 향상시킨다.

Claims (11)

  1. 용매, 용매 내에 분산된 연마제 및
    암모늄 하이드록사이드 또는 아민 화합물 중 하나 이상의 첨가제를 포함하며, pH 7∼11인 것을 특징으로 다결정 실리콘용 CMP 슬러리 조성물.
  2. 제 1 항에 있어서,
    상기 조성물은 pH 조절제로 인산을 더 포함하는 것을 특징으로 하는 다결정 실리콘용 CMP 슬러리 조성물.
  3. 제 1 항에 있어서,
    상기 조성물의 pH는 10∼11 인 것을 특징으로 하는 다결정 실리콘용 CMP 슬러리 조성물.
  4. 제 1 항에 있어서,
    상기 제 1 첨가제는 테트라메틸 암모늄 하이드록사이드 (tetramethyl ammonium hydroxide), 테트라에틸 암모늄 하이드록사이드 (tetraethyl ammonium hydroxide), 테트라부틸 암모늄 하이드록사이드 (tetrabuthyl ammonium hydroxide), 다이메틸아민 (dimethylamine), 메틸아민 (methylamine) 테트라 메틸 암모늄 하이드록사이드 및 이들의 혼합으로 이루어진 군으로부터 선택된 것을 특징으로 하는 다결정 실리콘용 CMP 슬러리 조성물.
  5. 제 1 항에 있어서,
    상기 첨가제는 용매 100 중량부에 대해 0.5∼5 중량부로 포함되는 것을 특징으로 하는 다결정 실리콘용 CMP 슬러리 조성물.
  6. 제 2 항에 있어서,
    상기 pH 조절제인 인산은 슬러리 조성물의 pH가 7∼11이 되는 양으로 첨가하는 것을 특징으로 하는 다결정 실리콘용 CMP 슬러리 조성물.
  7. 제 1 항에 있어서,
    상기 연마제는 실리카 (SiO2)인 것을 특징으로 하는 다결정 실리콘용 CMP 슬러리 조성물.
  8. 제 1 항에 있어서,
    상기 조성물의 조성비는 용매 100 중량부에 대해 연마제는 0.6∼12 중량부 이고, 첨가제는 0.5∼5 중량부이며, 인산은 슬러리 조성물의 pH가 7∼11이 되도록 첨가되는 것을 특징으로 하는 다결정 실리콘용 CMP 슬러리 조성물.
  9. 제 1 항에 있어서,
    상기 조성물은 산화막 : 다결정 실리콘의 연마 선택비가 1 : 50∼300 인 것을 특징으로 하는 다결정 실리콘용 CMP 슬러리 조성물.
  10. 제 1 항에 있어서,
    상기 조성물은 산화막 : 다결정 실리콘의 연마 선택비가 1 : 100∼300 인 것을 특징으로 하는 다결정 실리콘용 CMP 슬러리 조성물.
  11. (a) 기판 상에 패드 산화막 패턴을 형성 하는 단계;
    (b) 상기 결과물 전면에 다결정 실리콘막을 증착 하는 단계;
    (c) 제 1항 기재의 슬러리를 이용하여 상기 산화막 패턴의 표면이 드러날 때 다결정 실리콘막을 CMP 연마하여 부유 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020020027540A 2002-05-17 2002-05-17 다결정 실리콘용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의 형성 방법 Ceased KR20030089361A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020027540A KR20030089361A (ko) 2002-05-17 2002-05-17 다결정 실리콘용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의 형성 방법
JP2002382152A JP2003338471A (ja) 2002-05-17 2002-12-27 多結晶シリコン用ｃｍｐスラリー及びこれを利用した半導体素子の形成方法
TW091138031A TW200306901A (en) 2002-05-17 2002-12-31 CMP slurry for polysilicon and method of forming semiconductor device using the same
US10/334,295 US20040163324A1 (en) 2002-05-17 2002-12-31 CMP slurry polysilicon and method of forming semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020027540A KR20030089361A (ko) 2002-05-17 2002-05-17 다결정 실리콘용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의 형성 방법

Publications (1)

Publication Number Publication Date
KR20030089361A true KR20030089361A (ko) 2003-11-21

Family

ID=29707689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020027540A Ceased KR20030089361A (ko) 2002-05-17 2002-05-17 다결정 실리콘용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의 형성 방법

Country Status (4)

Country Link
US (1) US20040163324A1 (ko)
JP (1) JP2003338471A (ko)
KR (1) KR20030089361A (ko)
TW (1) TW200306901A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885795B1 (ko) * 2007-04-26 2009-02-26 말린크로트 베이커, 인코포레이티드 저온 폴리실리콘 박막 패널을 평탄화하기 위한 폴리실리콘평탄화 용액
KR101298520B1 (ko) * 2011-11-15 2013-08-22 솔브레인 주식회사 화학 기계적 연마용 슬러리 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR20190072978A (ko) * 2017-12-18 2019-06-26 주식회사 케이씨텍 다결정실리콘을 함유하는 웨이퍼의 연마 슬러리 조성물

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596834B1 (ko) * 2003-12-24 2006-07-04 주식회사 하이닉스반도체 반도체소자의 폴리실리콘 플러그 형성방법
KR100554516B1 (ko) * 2004-06-29 2006-03-03 삼성전자주식회사 반도체 장치의 제조 방법
US7998809B2 (en) * 2006-05-15 2011-08-16 Micron Technology, Inc. Method for forming a floating gate using chemical mechanical planarization
US8551858B2 (en) * 2010-02-03 2013-10-08 Spansion Llc Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory
CN102744668B (zh) * 2011-04-20 2015-04-29 中芯国际集成电路制造(上海)有限公司 抛光方法以及浮栅的形成方法
CN116948534A (zh) * 2023-08-10 2023-10-27 宁波平恒电子材料有限公司 一种多晶硅抛光液及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030436A (ko) * 1998-12-30 1999-04-26 이병구 실리콘 웨이퍼의 최종연마용 슬러리
KR20020009747A (ko) * 2000-07-26 2002-02-02 이종학 반도체 ｃｍｐ 공정의 산화막 연마용 슬러리 및 이의제조방법
WO2002013242A2 (en) * 2000-08-07 2002-02-14 Ekc Technology, Inc. Composition for cleaning chemical mechanical planarization apparatus
KR20030043198A (ko) * 2001-11-27 2003-06-02 제일모직주식회사 절연층 연마용 슬러리 조성물

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114248A (en) * 1998-01-15 2000-09-05 International Business Machines Corporation Process to reduce localized polish stop erosion
US6431959B1 (en) * 1999-12-20 2002-08-13 Lam Research Corporation System and method of defect optimization for chemical mechanical planarization of polysilicon

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030436A (ko) * 1998-12-30 1999-04-26 이병구 실리콘 웨이퍼의 최종연마용 슬러리
KR20020009747A (ko) * 2000-07-26 2002-02-02 이종학 반도체 ｃｍｐ 공정의 산화막 연마용 슬러리 및 이의제조방법
WO2002013242A2 (en) * 2000-08-07 2002-02-14 Ekc Technology, Inc. Composition for cleaning chemical mechanical planarization apparatus
KR20030043198A (ko) * 2001-11-27 2003-06-02 제일모직주식회사 절연층 연마용 슬러리 조성물

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885795B1 (ko) * 2007-04-26 2009-02-26 말린크로트 베이커, 인코포레이티드 저온 폴리실리콘 박막 패널을 평탄화하기 위한 폴리실리콘평탄화 용액
KR101298520B1 (ko) * 2011-11-15 2013-08-22 솔브레인 주식회사 화학 기계적 연마용 슬러리 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR20190072978A (ko) * 2017-12-18 2019-06-26 주식회사 케이씨텍 다결정실리콘을 함유하는 웨이퍼의 연마 슬러리 조성물

Also Published As

Publication number Publication date
TW200306901A (en) 2003-12-01
JP2003338471A (ja) 2003-11-28
US20040163324A1 (en) 2004-08-26

Similar Documents

Publication Publication Date Title
KR100442873B1 (ko) 화학적 기계적 폴리싱 슬러리 및 이를 사용한 화학적기계적 폴리싱 방법
KR100464429B1 (ko) 화학 기계적 폴리싱 슬러리 및 이를 사용한 화학 기계적폴리싱 방법
JP3207178B2 (ja) 高選択性を有するスラリ及び複合材料基板の化学機械研磨方法
US6540935B2 (en) Chemical/mechanical polishing slurry, and chemical mechanical polishing process and shallow trench isolation process employing the same
US20040214444A1 (en) Chemical mechanical polishing slurry and process for ruthenium films
EP0853335A2 (en) Slurry and process for the mechano-chemical polishing of semiconductor devices
KR20180064018A (ko) 화학적 기계적 연마 슬러리 조성물 및 이를 이용한 반도체 소자의 제조방법
US20070264827A1 (en) Method for achieving uniform chemical mechanical polishing in integrated circuit manufacturing
KR20030089361A (ko) 다결정 실리콘용 ｃｍｐ 슬러리 및 이를 이용한 반도체소자의 형성 방법
KR100474545B1 (ko) 플래쉬 메모리 소자의 형성 방법
US8444728B2 (en) Stabilized chemical mechanical polishing composition and method of polishing a substrate
US20030166338A1 (en) CMP slurry for metal and method for manufacturing metal line contact plug of semiconductor device using the same
KR20030089360A (ko) 산화막용 ｃｍｐ 슬러리 및 이를 이용한 반도체 소자의형성 방법
US20040123528A1 (en) CMP slurry for semiconductor device, and method for manufacturing semiconductor device using the same
US20020053656A1 (en) Ceric-ion slurry for use in chemical-mechanical polishing
KR100507369B1 (ko) 반도체소자의 폴리 플러그 형성방법
KR100492777B1 (ko) 반도체소자의 ｓｔｉ형 소자분리막 형성방법
US20030003747A1 (en) Chemical mechanical polishing slurry for ruthenium titanium nitride and polishing process using the same
KR20010061047A (ko) 세리아계 슬러리를 이용한 트렌치형 소자분리막 형성방법
KR100670746B1 (ko) 반도체소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020517

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040326

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20041020

Patent event code: PE09021S02D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050311

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20041020

Comment text: Final Notice of Reason for Refusal

Patent event code: PE06011S02I

Patent event date: 20040326

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I