KR20030039319A

KR20030039319A - 다이플렉서, 이를 사용하는 고주파수 스위치 및 안테나 듀플렉서

Info

Publication number: KR20030039319A
Application number: KR1020020069939A
Authority: KR
Inventors: 우리우가즈히데; 야마다도루; 이시자키도시오
Original assignee: 마쯔시다덴기산교 가부시키가이샤
Priority date: 2001-11-12
Filing date: 2002-11-12
Publication date: 2003-05-17
Also published as: EP1311063B1; US20030092397A1; EP1311063A2; CN1321497C; EP1311063A3; KR100496499B1; DE60217268D1; DE60217268T2; CN1419338A; US6975841B2

Abstract

넓은 주파수 대역에 걸쳐 감쇠되지 않고 고주파수 대역의 신호를 통과시킬 수 있는 다이플렉서와 상기 다이플렉서를 이용하는 고주파수 스위치가 제공되고, 상기 다이플렉서는 제 1 커패시터(C1)와 제 1 인덕터(L1)에 의해 형성된 병렬 공진 회로 및 제 2 커패시터(C2)와 제 2 인덕터(L2)에 의해 형성된 직렬 공진회로를 갖는 저역 통과 필터(82)를 구비하며, 이러한 구조를 가지고, 상기 저역 통과 필터(82)에 2 개의 감쇠극이 제공되며, 그 결과 고역 통과 필터(83)의 통과 대역이 넓어질 수 있다.

Description

다이플렉서, 및 그것을 사용하는 고주파수 스위치 및 안테나 듀플렉서{DIPLEXER, AND HIGH-FREQUENCY SWITCH AND ANTENNA DUPLEXER USING THE SAME}

본 발명은 휴대폰에 사용되는 다이플렉서, 및 상기 다이플렉서를 사용하는 고주파 스위치 및 안테나 듀플렉서에 관한 것이다. 보다 한정지으면, 본 발명은 휴대폰과 같은 복수의 다른 주파수 대역을 사용할 수 있는 다이플렉서, 및 상기 다이플렉서를 사용하는 고주파 스위치 및 안테나 듀플렉서에 관한 것이다.

휴대폰 시스템은 EGSM, DCS, UMTS, 및 PCS 체계(scheme)과 같은 다른 체계를 사용한다. 상기 EGSM(이동통신용 확장 글로벌 시스템(Enhanced-Global System for Mobile Communication)) 체계는 주로 유럽에서 사용한다. 1.8 GHz 주파수 대역을 사용하는 DCS(Digital Cellular System) 체계는 폭넓게 사용자의 확대가 이루어지고 있다. 상기 UMTS(Universal Mobile Telecommunications System) 체계는 차세대 고속 통신을 이룰 잠재력을 가지고, 1.9 GHz주파수 대역을 사용하는 PCS(개인휴대통신(Personal Communications Services)) 시스템은 주로 미국에서 사용된다.

도 19는 EGSM, DCS, UMTS 체계에서 사용되는 주파수 대역을 도시한다. 덧붙여 말하면 도 19에서 체계 하에서 "Tx"에 의해 표시되는 대역은 송신에서 사용되는주파수 대역이고, "Rx"로 표시되는 대역은 수신에서 사용되는 대역이다. 도 19에 도시한 것처럼, EGSM 체계는 880-960MHz를 사용하고, DCS 체계는 1710-1880 MHz, UMTS 체계는 1920-2170 MHz를 사용한다. 도 19에서 나타난 것처럼, 상기 이동전화 시스템은 EGSM 체계 같은 저주파수 대역을 사용하는 시스템과 DCS 및 UMTS 체계처럼 고주파수 대역을 사용하는 시스템으로 널리 분할된다.

최근 몇년동안, 이동전화 및 이동통신 시스템의 세계화 같은 이동통신 장치의 사용자의 확대와 더불어, 전술한 바와 같이, 저주파수 대역의 종래의 사용하고 있는 EGSM 체계 및 고주파수 대역의 근래 사용중인 DCS 및 UMTS 체계 같은 복수의 체계를 사용 가능한 이동전화를 개발하는 것이 필요하다. 그러한 고성능 이동전화는 그 내부 회로에서 저주파수 대역에서의 신호와 고주파수 대역에서의 신호를 멀티플렉스(multiplex) 및 디멀티플렉스(demultiplex) 처리할 수 있는데, 이것은 각기 다른 전원 증폭기가 다른 주파수 대역의 신호에 필요하기 때문이다.

일반적으로, 낮은 주파수 대역 및 높은 대역의 신호를 멀티플렉스하고 디멀티플렉스하기 위해, 다이플렉서라는 장치가 사용되어 왔다. 도 20은 종래 다이플렉서의 등가회로를 도시하는 다이어그램이다(예를 들면, 일본특허 공개공보 No.2000-349581 단락 [0003], 도 6을 참조하라). 도 20에서, 종래 다이플렉서는 제 1 터미널(P51)과 제 2 터미널(P52) 사이에 연결된 저대역필터(이후, LPF라고 함)(10), 및 상기 제 1 터미널(P51)과 제 3 터미널(P53) 사이에 연결된 고대역필터(이후, HPF라고 함)(20)를 구비한다.

LPF(10)에서, 제 1 인덕터(inductor)(L51) 및 제 1 커패시터(C51)는 제 1 터미널(P51)과 제 2 터미널(P52) 사이에 병렬로 위치하며, 제 2 커패시터(C52)는 제 2 터미널(P52)과 접지사이에 연속으로 배치된다. 상기 LPF(10)는 예를 들면, EGSM 체계로 저주파수 대역의 신호를 통과시킨다.

HPF(20)에서, 제 3 커패시터(C53) 및 제 4 커패시터(C54)는 상기 제 1 터미널(P51)과 제 3 터미널(P53) 사이에 연속으로 배치된다. 제 2 인덕터(L52)와 제 5 커패시터(C55)는 제 3 커패시터(C53)와 제 4 커패시터(C54)의 연결지점과 접지 사이에 연속으로 배치된다. HPF(20)는 예를 들면, DCS 또는 UMTS 체계에서 고주파수 대역의 신호를 통과시킨다.

LPF(10)에서, 제 1 인덕터(L51) 및 제 1 커패시터(C51)는 병렬 공진회로(parallel resonant circuit)를 형성하고, 이것은 HPF(20)의 통과대역 근방의 고주파수 대역의 신호를 공진시키기 위해 소정의 상수를 갖는다. 상기 병렬 공진회로가 공진할 때, 그 임피던스는 뚜렷하게 증가하고, 그것에 의해 LPF(10)가 고주파수 대역의 신호를 통과하는 것을 방지한다. 즉, 상기 LPF(10)는 고주파수 대역에 감쇠극(attenuation pole)을 제공한다. 여기서, 감쇠극은 특정 주파수가 필터의 감쇠대역에서 급격하게 감소하는 위치이다.

도 21은 LPF(10)의 통과특성을 도시하는 그래프이다. 점선은 상기 그래프에서 오른쪽 수직축에 의해 상기 LPF(10)의 통과특성을 나타낸다. 도 20에서 도시된 것처럼, 상기 LPF(10)는 상기 UMTS 체계의 주파수 대역에 감쇠극(AP50)을 제공하고, 상기 EGSM 체계의 주파수 대역에서 최대로 신호를 통과시킨다.

HPF(20)에서, 상기 제 2 인덕터(L52)와 제 5 커패시터(C55)는 직렬 공진회로를 형성하고, 이것은 상기 EGSM 체계의 주파수 대역(LPF(10)의 통과 대역 근방에 대응하는 주파수)에서 신호를 공진하기 위해 소정의 상수를 갖는다. 상기 직렬 공진회로가 공진할 때, 그 임피던스는 뚜렷하게 감소하여 사실상 0이 된다. 상기 제 1 터미널(P51)에서 제 3 터미널(P53)까지의 임피던스는 상기 LPF(10)와 비교하여 뚜렷하게 증가하며, 상기 HPF(20)가 상기 EGSM 체계에 대응하는 주파수의 신호를 통과시키는 것을 방지한다. 즉, 상기 HPF(20)는 상기 EGSM 체계의 주파수 대역의 근방에 감쇠극을 제공한다.

도 22는 HPF(20)의 통과특성을 도시한 그래프이다. 점선은 상기 그래프에서 오른쪽 수직축에 의해 상기 HPF(20)의 통과특성을 나타낸다. 도 22에 도시된 것처럼, 상기 HPF(20)는 상기 EGSM 체계의 주파수 대역에서 감쇠극(AP51)을 제공하고, 상기 UMTS 체계의 주파수 대역에서 최대로 신호를 통과시킨다.

전술한 종래의 다이플렉서에서, 상기 제 1 터미널(P51)에 제공되는 EGSM 체계의 주파수 대역의 신호는 상기 HPF(20)를 통과하는 것이 거의 완벽하게 차단되지만, 상기 LPF(10)는 거의 완벽하게 통과한다. 그러므로, 그러한 신호는 HPF(20) 쪽으로 전송되는 것이 아니라 LPF(10) 쪽으로 전송되고, 그래서 상기 제 2 터미널(P52)로부터 추출될 수 있다. 반면, 상기 제 1 터미널(P51)에 제공되는 고주파수 대역의 신호는 상기 LPF(10)를 통과하는 것이 거의 완벽하게 차단되지만, 상기 HPF(20)은 거의 완벽하게 통과한다. 그러므로, 그러한 신호는 LPF(10) 쪽으로 전송되는 것이 아니라 HPF(20) 쪽으로 전송되고, 그래서 상기 제 3 터미널(P53)로부터 추출될 수 있다. 그것으로, 종래의 다이플렉서를 사용할 때, 저주파수 신호와 고주파수 신호가 멀티플렉스 및 디멀티플렉스 될 수 있었다.

도 21에 도시된 것처럼, LPF(10)에서, UMTS 체계의 주파수 대역의 신호는 충분히 감쇠되고 그결과 상기 LPF(10)를 통과할 수 없다. 반대로 DCS 체계의 주파수 대역의 신호는 충분히 감쇠되지 않아서 그결과 상기 신호의 일부가 LPF(10)를 통과할 수 있다. 결과적으로, 도 22에 도시된 것처럼, 상기 LPF(10)를 통과한 DCS 체계의 주파수 대역의 신호의 일부가 감쇠되어 상기 HPF(20)를 통과한다. 이것은 상기 DCS 체계 및 UMTS 체계를 동시에 지원하는 이동전화에 대해 문제점을 일으킨다.

그것으로, 전술한 다이플렉서에서, 상기 제 1 터미널(P51)과 제 2 터미널(P52) 사이에 배치된 LPF(10)가 단일 병렬 공진회로를 사용함으로써 HPF(20)의 통과대역의 근방에서 감쇠극(50)을 제공한다. 이것은 넓은 주파수 대역에 걸쳐 감쇠를 보장 하는 것을 어렵게 한다. 그결과, 종래의 다이플렉서에서, HPF(20)의 통과특성은 좁게되고, 고주파수 대역의 신호가 넓은 주파수 대역에 걸쳐 감쇠되지 않고 통과하는 복수의 이동전화 시스템에서 사용되는 것을 어렵게 한다.

그러므로, 본 발명의 목적은 넓은 주파수 대역에서 감쇠되지 않고 고주파수 대역의 신호를 통과시킬 수 있는 다이플렉서를 제공하는 것이다. 본 발명의 또다른 목적은 넓은 주파수 대역에서 감쇠되지 않고 고주파수 대역의 신호를 통과시킬 수 있는 다이플렉서를 사용하는 고주파수 스위치를 제공하는 것이다.

본 발명의 또다른 목적은 넓은 주파수 대역에서 감쇠되지 않고 고주파수 대역의 신호를 통과시킬 수 있는 다이플렉서를 사용하는 안테나 듀플렉서를 제공하는것이다.

본 발명은 전술한 목적을 이루기 위해 다음의 특성을 갖는다.

본 발명의 제 1 측면에 따르면, 다른 주파수 대역의 라디오파를 멀티플렉싱 및 디멀티플렉싱하는 다이플렉서는,

저주파수 대역의 신호만을 통과시키는 저역 통과 필터로서, 저주파수 대역의 신호를 송수신하기 위해 안테나 측에 연결된 제 1 터미널과 제 2 터미널 사이에 배치된 저역 통과 필터, 및

고주파수 대역의 신호만을 통과시키는 고역 통과 필터로서, 고주파수 대역의 신호를 송수신하기 위해 제 1 터미널과 제 3 터미널 사이에 배치된 고역 통과 필터를 포함하고,

상기 저역 통과 필터는 통과대역의 고주파수 측에서 적어도 감쇠극을 제공하는 적어도 2개의 공진회로를 포함하는 것을 특징으로 하는 다이플렉서이다.

제 1 측면에서, 상기 저역 통과 필터에 포함되는 2개의 공진회로는 상기 통과 대역의 고주파수 측에 2개의 감쇠극을 제공한다. 그러므로, 상기 저역 통과 필터는 넓은 주파수 대역에 걸쳐 고주파수 신호를 충분히 감쇠시킬 수 있다. 그 결과, 고역 통과 필터의 넓은 주파수 대역에 걸쳐 감쇠없이 고주파수의 신호를 통과시킬 수 있는 다이플렉서가 제공될 수 있다.

상기 제 1 측면에 기초한 제 2 측면에 따르면, 상기 고역 통과 필터는 단일 공진회로를 추가로 포함하고,

상기 고역 통과 필터는 통과대역의 저주파수 측에 감쇠극을 제공하며,

그에 의해, 상기 저역 통과 필터는 다른 주파수 대역 중 최소주파수 대역의 신호만을 통과시킨다.

상기 제 2 측면에서, 고역 통과 필터에 포함된 단일 공진회로는 상기 통과 대역의 저주파수 측에 단일 감쇠극을 제공한다. 그러므로, 상기 저주파수 대역의 신호의 감쇠는 억제될 수 있으며, 상기 저역 통과 필터는 최소주파수 대역의 신호만을 통과시킬 수 있다. 그 결과, 예를 들면, EGSM 체계의 주파수 대역의 신호, DCS 체계, UMTS 체계, PCS 체계 등의 고주파수 대역의 신호를 멀티플렉스 및 디멀티플렉스 할 수 있다.

상기 제 2 측면에 기초한 제 3 측면에 따르면, 상기 저역 통과 필터는 2개의 공진회로로서 다음의 2개를 포함하는데,

상기 제 1 터미널과 제 2 터미널 사이에 배치된 제 1 인덕터 및 제 1 커패시터에 의해 형성된 병렬 공진회로, 및

상기 제 2 터미널과 접지사이에 배치된 제 2 인덕터 및 제 2 커패시터에 의해 형성된 직렬 공진회로를 포함한다.

상기 제 3측면에서, 단일 감쇠극은 저역 통과 필터의 병렬 공진회로가 공진할 때 제공되고, 또한 단일 감쇠전극은 저역 통과 필터의 직렬 공진회로가 공진할 때 제공된다. 그결과, 충분한 양의 감쇠가 넓은 주파수 대역에 걸쳐 보장될 수 있다. 그 결과 넓은 주파수 대역에 걸쳐 감쇠없이 고주파수 대역의 신호를 통과시킬 수 있는 다이플렉서를 제공할 수 있다.

또한, 상기 제 3 측면에 따른 다이플렉서의 구조로, 최소의 회로를 가진 광대역 통과 특성을 얻을 수 있는 다이플렉서가 제공될 수 있다.

상기 제 3측면에 기초한 제 4 측면에 따르면, 고역 통과 필터는 상기 제 1 터미널과 제 3 터미널 사이에 배치된 제 3 커패시터 및 제 4 커패시터에 의해 형성된 직렬 회로를 포함하고,

상기 고역 통과 필터는 공진회로로서, 상기 제 3 커패시터와 제 4 커패시터의 연결지점과 접지 사이에 배치된 제 3 인덕터와 제 4 커패시터에 의해 형성된 직렬 공진회로를 포함한다.

상기 제 4 측면에서, 단일 감쇠극은 상기 고역 통과 필터의 직렬 공진 회로가 공진할 때 제공된다. 그러므로, 저주파수 대역의 신호의 감쇠가 억제될 수 있다.

상기 제 4 측면에 기초한 제 5 측면에 따르면, 상기 저역 통과 필터 및 고역 통과 필터는 제 1 - 제 3 인덕터를 장치하기 위한 복수의 스트립 라인 전극(strip line electrode), 제 1 - 제 4 커패시터를 장치하기 위한 복수의 커패시터 전극, 및 상기 스트립 라인 전극과 커패시터 전극을 연결하는 도전성 비아 홀(via hole)을 포함하는 복수의 유전체층을 적층함으로 얻어진 적층체에 의해 형성된다.

제 5 측면에서, 저역 통과 필터 및 고역 통과 필터는 단일 적층체에 결합된다. 그러므로, 다이플렉서의 크기 및 높이를 줄이는 것이 가능하다.

제 5 측면에 기초한 제 6 측면에 따르면, 적어도 하나의 유전체 층은 접지 전극을 포함하고,

상기 제 1 인덕터를 장치하기 위한 스트립 라인 중 적어도 하나는 그 위에위치한 접지 전극을 갖는 유전체 층보다 더 높고, 그 위에 배치된 스트립 라인중 적어도 하나를 갖는 유전체층 및 그 위에 배치된 제 3 인덕터를 장치하기 위한 스트립 라인 중 적어도 하나를 갖는 유전체층과 같거나 보다 위에 있는 적층 방향에 있는 유전체 층상에 배치된다.

제 6 측면에서, 신호가 직접 통과하는 제 1 인덕터는 접지 전극을 갖는 층보다 위에 있고, 다른 스트립 라인 전극을 갖는 층과 같거나 위에 있는 층에 배치된다. 이러한 구조로, 제 1 인덕터와, 접지 전극이나 커패시터 전극 같은 다른 전극 패턴 사이에 일어나는 스트레이(stray) 커패시턴스는 감소될 수 있고, 그에 의해, 감소는 상기 인덕터의 특징에 따라 변한다. 결과적으로, 고안된 것과 같은 회로를 갖는 다이플렉서가 제공될 수 있다.

상기 제 5 측면에 기초한 제 7측면에 따르면,

적어도 하나의 유전체층이 접지 전극을 포함하고,

저역 통과필터의 병렬 공진회로에 제 1 커패시터를 장치하기 위한 적어도 하나의 스트립 라인 전극은 그 위에 배치된 접지전극을 갖는 유전체층보다 적층 방향에서 위에 있는 유전체층 상에 배치되며,

저역 통과필터의 병렬 공진회로에 제 1 인덕터를 장치하기 위한 적어도 하나의 스트립 라인 전극은 커패시터 전극을 갖는 유전체층보다 적층 방향에서 위에 있는 유전체층 상에 배치된다.

제 7 측면에서, 상기 제 1 커패시터를 장치하는 커패시터 전극은 상기 접지 전극과 상기 제 1 인덕터를 장치하는 스트립 라인 전극 사이에 위치된다. 이러한구조로, 상기 제 1 인덕터와 접지 전극 사이에서 일어나는 스트레이 커패시턴스가 감소될 수 있다. 결과적으로, 고안된 것과 같은 회로를 갖는 다이플렉서가 제공될 수 있다.

제 5 측면에 기초한 제 8 측면에 따르면,

적어도 하나의 유전체층이 접지 전극을 포함하고,

저역 통과필터의 직렬 공진회로에 제 2 커패시터를 장치하기 위한 적어도 하나의 커패시터 전극은 그 위에 배치된 접지전극을 갖는 유전체층보다 적층 방향에서 보다 위에 있는 유전체층 상에 배치되며,

저역 통과필터의 직렬 공진회로에 제 2 인덕터를 장치하기 위한 적어도 하나의 스트립 라인 전극은 커패시터 전극을 갖는 유전체층보다 적층 방향에서 보다 위에 있는 유전체층 상에 배치된다.

제 8 측면에서, 상기 제 2 커패시터를 장치하는 커패시터 전극은 상기 접지 전극과 상기 제 2 인덕터를 장치하는 스트립 라인 전극 사이에 위치된다. 이러한 구조로, 상기 제 2 인덕터와 접지 전극 사이에서 일어나는 스트레이 커패시턴스가 감소될 수 있다. 결과적으로, 고안된 것과 같은 회로를 갖는 다이플렉서가 제공될 수 있다.

제 5 측면에 기초한 제 9 측면에 따르면,

적어도 하나의 유전체층이 접지 전극을 포함하고,

고역 통과필터의 직렬 공진회로에 제 5 커패시터를 장치하기 위한 적어도 하나의 커패시터 전극은 그 위에 배치된 접지전극을 갖는 유전체층보다 적층 방향에서 보다 위에 있는 유전체층 상에 배치되며,

고역 통과필터의 직렬 공진회로에 제 3 인덕터를 장치하기 위한 적어도 하나의 스트립 라인 전극은 그 위에 배치된 커패시터 전극을 갖는 유전체층보다 적층 방향에서 보다 위에 있는 유전체층 상에 배치된다.

제 9 측면에서, 상기 제 5 커패시터를 장치하는 커패시터 전극은 상기 접지 전극과 상기 제 3 인덕터를 장치하는 스트립 라인 전극 사이에 위치된다. 이러한 구조로, 상기 제 3 인덕터와 접지 전극 사이에서 일어나는 스트레이 커패시턴스가 감소될 수 있다. 결과적으로, 고안된 것과 같은 회로를 갖는 다이플렉서가 제공될 수 있다.

본 발명의 제 10 측면에 따르면,

다른 주파수 대역의 라디오파를 송수신 스위칭하는 고주파수 스위치로서;

상기 고주파수 스위치는,

상기 라디오파를 멀티플렉싱 및 디멀티플렉싱하기 위해 안테나 측에 연결된 제 1 터미널을 통해 다른 주파수 대역의 라디오파를 송수신하기 위한 다이플렉서;

저주파수 대역의 신호를 송수신 하기 위한 다이플렉서에 포함된 제 2 터미널에 연결된 저주파수 송수신 스위칭 회로; 및

고주파수 대역의 신호를 송수신 하기 위한 다이플렉서에 포함된 제 3 터미널에 연결된 고주파수 송수신 스위치 회로를 포함하고;

상기 다이플렉서는,

저주파수 대역의 신호만을 통과시키는 상기 제 1 터미널과 제 2 터미널 사이에 배치된 저역 통과 필터,

고주파수 대역의 신호만을 통과시키는 상기 제 1 터미널과 제 2 터미널 사이에 배치된 고역 통과 필터, 및

통과대역의 고주파수 측에서 적어도 2개의 감쇠극을 제공하는 적어도 2개의 공진회로를 갖는 저역 통과필터를 포함하는 고주파수 스위치.

상기 제 10 측면에서, 상기 다이플렉서의 저역 통과 필터에 포함된 2개의 공진회로는 상기 통과대역의 고주파수 측에 2개의 감쇠극을 제공한다. 그러므로, 상기 저역 통과 필터는 넓은 주파수 대역에 걸쳐 고주파수 대역의 신호를 충분히 감소시킬 수 있다. 그 결과, 고역 통과 필터의 넓은 주파수대역에 걸쳐 감쇠됨 없이 고주파수 대역의 신호를 통과시킬 수 있는 고주파수 스위치가 제공될 수 있다.

상기 제 10 측면에 기초한 제 11 측면에 따르면,

상기 고역 통과필터는 단일 공진회로를 포함하고,

상기 고역 통과필터는 단일 감쇠극을 제공하며,

상기 저역 통과필터는 오직 최소 주파수 신호만을 통과시킨다.

제 11 측면에서, 고역 통과필터에 포함된 단일 공진회로는 상기 통과대역의 저주파수 측에 단일 감쇠전극을 제공한다. 그러므로, 저주파수 대역의 신호의 감쇠가 억제될 수 있고, 상기 저역 통과 필터는 최소 주파수의 신호만 통과시킬 수 있다. 그 결과, EGSM 체계의 주파수 대역의 신호 및 DCS 체계, UMTS 체계, PCS 체계 등의 주파수 대역의 신호를 멀티플렉싱 및 디멀티플렉싱할 수 있는 고주파수 스위치를 제공할 수 있다.

상기 제 11 측면에 기초한 제 12 측면에 따르면,

저역 통과 필터에 있어서,

상기 저역 통과 필터는, 2개의 공진회로로서

상기 제 1 터미널과 제 2 터미널 사이에 배치된 제 1 인덕터와 제 1 커패시터에 의해 형성된 병렬 공진회로, 및

상기 제 2 터미널과 접지 사이에 배치된 제 2 인덕터와 제 2 커패시터에 의해 형성된 직렬 공진회로를 포함하는 2개의 공진회로를 구비하는 것을 특징으로 하는 저역 통과 필터.

제 12 측면에서, 단일 감쇠극은 상기 저역 통과 필터의 병렬 공진회로가 공진할 때 제공되고, 또한 상기 저역 통과 필터의 직렬 공진회로가 공진할 때 단일 감쇠극이 제공된다. 그 결과, 충분한 감쇠양이 넓은 주파수 대역에 걸쳐 보장될 수 있다. 그리고, 넓은 주파수 대역에 걸쳐 감쇠됨 없이 고주파수 대역의 신호를 통과시킬 수 있는 고주파수 스위치를 제공할 수 있다.

또한 제 12 측면에 따른 고주파수 스위치의 구조로, 최소의 회로를 갖는 광대역 통과 특성을 얻을 수 있는 고주파수 스위치가 제공될 수 있다.

제 12 측면에 기초한 제 13 측면에 따르면,

상기 고역 통과 필터는 상기 제 1 터미널과 제 3 터미널 사이에 배치된 제 3 커패시터 및 제 4 커패시터에 의해 형성된 직렬 회로를 추가로 포함하고,

상기 고역 통과 필터는, 공진회로로서 상기 제 3 커패시터와 제 4 커패시터의 연결지점과 접지 사이에 배치된 제 3 인덕터 및 제 5 커패시터에 의해 형성된직렬 공진회로를 추가로 포함한다.

제 13 측면에서, 단일 감쇠극은 상기 고역 통과 필터의 직렬 공진회로가 공진할 때 제공된다. 그 결과, 저주파수 대역의 신호의 감쇠를 억제할 수 있는 고주파수 스위치가 제공될 수 있다.

상기 제 13 측면에 기초한 제 14 측면에 따르면,

상기 고주파수 스위치는 상기 인덕터를 장치하기 위한 복수의 스트립 라인 전극, 상기 커패시터를 장치하기 위한 복수의 커패시터 전극, 및 상기 스트립 라인 전극과 커패시터 전극을 연결하기 위한 복수의 도전성 비아 홀을 포함하는 복수의 유전체층을 적층함으로써 얻어지는 적층체에 의해 형성된다.

제 14 측면에서, 상기 고주파수 스위치를 형성하는 인덕터 및 커패시터는 단일 적층체에 결합된다. 그 결과, 크기 및 높이에서 고주파수 스위치를 줄일 수 있다.

제 14 측면에 기초한 제 15 측면에 따르면,

상기 적층체는 상기 제 1 - 제 3 인덕터를 장치하기 위한 복수의 스트립 라인 전극, 제 1 - 제 5 커패시터를 장치하기 위한 복수의 커패시터 전극, 및 상기 저역 통과 필터 및 고역 통과 필터를 장치하기 위해 상기 스트립 라인 전극과 커패시터 전극을 연결하는 복수의 도전성 비아 홀을 포함한다.

제 5 측면에서, 상기 다이플렉서의 저역 통과 필터 및 고역 통과 필터는 고주파수 스위치를 형성하는 단일 적층체에 결합된다. 그러므로, 크기 및 높이에서 상기 고주파수 스위치를 줄이는 것이 가능하다.

제 15 측면에 기초한 제 16 측면에 따르면,

적어도 하나의 유전체층은 접지 전극을 포함하고,

상기 제 1 인덕터를 장치하기 위해 적어도 하나의 스트립 라인는 그 위에 위치한 접지 전극을 갖는 유전체층보다 더 높고, 그 위에 배치된 스트립 라인중 적어도 하나를 갖는 유전체층과 같거나 보다 위에 있고, 그 위에 배치된 제 3 인덕터를 장치하기 위한 스트립 라인 전극 중 적어도 하나를 갖는 유전체층과 적층방향에 있어서 같거나 보다 위에 있는 유전체층 상에 배치된다.

제 16 측면에서, 신호가 직접 통과하는 제 1 인덕터는 접지 전극을 갖는 층보다 위에 있고, 다른 스트립 라인 전극을 갖는 층과 같거나 위에 있는 층에 배치된다. 이러한 구조로, 제 1 인덕터와 접지 전극이나 커패시터 전극 같은 다른 전극 패턴 사이에 일어나는 스트레이 커패시턴스는 감소될 수 있고, 그에 의해, 감소는 상기 인덕터의 특징에 따라 변한다. 결과적으로, 고안된 것과 같은 회로를 갖는 고주파수 스위치가 제공될 수 있다.

상기 제 15 측면에 기초한 제 17측면에 따르면,

적어도 하나의 유전체층이 접지 전극을 포함하고,

제 17 측면에서, 상기 제 1 커패시터를 장치하는 커패시터 전극은 상기 접지 전극과 상기 제 1 인덕터를 장치하는 스트립 라인 전극 사이에 위치된다. 이러한 구조로, 상기 제 1 인덕터와 접지 전극 사이에서 일어나는 스트레이 커패시턴스가 감소될 수 있다. 결과적으로, 고안된 것과 같은 회로를 갖는 고주파수 스위치가 제공될 수 있다.

제 15 측면에 기초한 제 19 측면에 따르면,

적어도 하나의 유전체층은 접지 전극을 포함하고,

제 19 측면에서, 상기 제 2 커패시터를 장치하는 커패시터 전극은 상기 접지 전극과 상기 제 3 인덕터를 장치하는 스트립 라인 전극 사이에 위치된다. 이러한 구조로, 상기 제 2 인덕터와 접지 전극 사이에서 일어나는 스트레이 커패시턴스가 감소될 수 있다. 결과적으로, 고안된 것과 같은 회로를 갖는 고주파수 스위치가 제공될 수 있다.

제 15 측면에 기초한 제 19 측면에 따르면,

적어도 하나의 유전체층은 접지 전극을 포함하고,

제 19 측면에서, 상기 제 5 커패시터를 장치하는 커패시터 전극은 상기 접지 전극과 상기 제 3 인덕터를 장치하는 스트립 라인 전극 사이에 위치된다. 이러한 구조로, 상기 제 3 인덕터와 접지 전극 사이에서 일어나는 스트레이 커패시턴스가 감소될 수 있다. 결과적으로, 고안된 것과 같은 회로를 갖는 고주파수 스위치가 제공될 수 있다.

제 14 측면에 기초한 제 20 측면에 따르면,

적어도 하나의 저주파수 송수신 스위칭 회로 및 고주파수 송수신 스위칭 회로는 다이오드에 인가된 전압에 따라 송수신을 스위칭하기 위한 회로이며,

상기 다이오드는 상기 적층체의 상단 표면에 배치된다.

제 20 측면에서, 상기 고주파수 스위치는 크기 및 높이에서 감소될 수 있다.

제 14 측면에 기초한 제 21측면에 따르면,

적어도 하나의 저주파수 송수신 스위칭 회로 및 고주파수 송수신 스위칭 회로는 GaAs 스위치이며,

상기 GaAs 스위치는 상기 적층체의 상단 표면에 배치된다.

제 21 측면에서, 상기 고주파수 스위치는 크기 및 높이에서 감소될 수 있다.

본 발명에 따른 제 22측면에 따르면, 다른 주파수 대역의 라디오파를 동시에 송수신하기 위한 안테나 듀플렉서에 있어서;

상기 안테나 듀플렉서는.

상기 라디오파를 멀티플렉싱 및 디멀티플렉싱하기 위해 안테나 측에 연결된 제 1 터미널을 통해 다른 주파수 대역의 라디오파를 송수신하는 다이플렉서;

저주파수 대역의 신호를 송수신하기 위한 다이플렉서에 포함된 제 2 터미널에 연결된 제 1 듀플렉서; 및

고주파수 대역의 신호를 송수신하기 위한 다이플렉서에 포함된 제 3 터미널에 연결된 제 2 듀플렉서를 포함하고;

상기 다이플렉서는,

상기 저주파수 대역의 신호만을 통과시키는 제 1 터미널과 제 2 터미널 사이에 배치된 저역 통과 필터, 및

상기 고주파수 대역의 신호만을 통과시키는 제 1 터미널과 제 3 터미널 사이에 배치된 고역 통과 필터를 포함하고,

상기 저역 통과 필터는 통과대역의 고주파수 측에 적어도 2 개의 감쇠극을 제공하는 적어도 2개의 공진회로를 구비하는 것을 특징으로 하는 안테나 듀플렉서.

제 22 측면에서, 상기 다이플렉서의 저역 통과 필터에 포함된 2개의 공진

회로는 상기 통과 대역의 고주파수 측에 2 개의 감쇠극을 제공한다. 그러므로, 상기 저역 통과 필터는 넓은 주파수 대역에 걸쳐 고주파수 대역의 신호를 충분하게 감쇠시킬 수 있다. 그 결과, 고역 통과 필터에서의 넓은 주파수 대역에 걸쳐 감쇠됨 없이 고주파수 대역의 신호를 통과시킬 수 있는 안테나 듀플렉서가 제공될 수 있다.

제 22 측면에 기초한 제 23 측면에 따르면,

상기 고역 통과 필터는 단일 공진회로를 포함하고,

상기 고역 통과 필터는 단일 감쇠극을 포함하며,

상기 저역 통과 필터는 최소 주파수의 신호만을 통과시킨다.

제 23 측면에서, 고역 통과 필터에 포함된 단일 공진회로는 상기 통과대역의 저주파수 측에 단일 감쇠극을 제공한다. 그러므로, 상기 저주파수 대역의 신호의 감쇠는 억제될 수 있고, 상기 저역 통과 필터는 오직 최소 주파수 대역의 신호만을 통과시킬 수 있다. 그 결과, 예를 들면, IS-95 체계의 주파수 대역에서의 신호 및 PCS 체계의 고주파수 대역에서의 신호를 멀티플렉싱 및 디멀티플렉싱할 수 있는 안테나 듀플렉서를 제공할 수 있다.

제 23 측면에 기초한 제 24 측면에 따르면,

상기 저역 통과필터는,

2 개의 공진회로로서,

제 1 터미널과 제 2 터미널 사이에 배치된 제 1 인덕터와 제 1 커패시터에 의해 형성된 병렬 공진회로; 및

제 2 터미널과 접지 사이에 배치된 제 2 인덕터와 제 2 커패시터에 의해 형성된 직렬 공진회로를 포함하는 저역 통과필터.

제 24 측면에 기초한 제 25측면에 따르면,

상기 고역 통과 필터는 제 1 터미널과 제 3 터미널 사이에 배치된 제 3 커패시터 및 제 4 커패시터에 의해 형성된 직렬 회로를 추가로 포함하며,

상기 고역 통과 필터는, 공진회로로서, 제 3 커패시터와 제 4 커패시터의 연결지점과 접지 사이에 배치된 제 3 인덕터 및 제 5 커패시터에 의해 형성된 직렬 공진회로를 포함하는 것을 특징으로 한다.

제 25 측면에 기초한 제 26 측면에 따르면,

상기 고주파수 스위치는 상기 인덕터를 장치하기 위한 복수의 스트립 라인 전극, 상기 커패시터를 장치하기 위한 복수의 커패시터 전극, 및 상기 스트립 라인 전극과 상기 커패시터 전극을 연결하기 위한 복수의 도전성 비아 홀을 구비한 복수의 유전체 층을 적층함에 의해 얻어진 적층체에 의해 형성된다.

본 발명의 제 27 측면에 따르면, 다른 주파수 대역의 라디오파의 송수신을 수행하는 무선 통신 디바이스에 있어서;

다른 주파수 대역의 라디오파를 송수신을 스위칭하는 고주파수 스위치로서,

상기 고주파수 스위치는,

라디오파를 멀티플렉싱 및 디멀티플렉싱하기 위해 안테나 측에 연결된 제 1 터미널을 통해 다른 주파수 대역의 라디오파를 송수신하는 다이플렉서,

저주파수 대역의 신호를 송수신하는 다이플렉서에 포함된 제 2 터미널에 연결된 저주파수 송수신 스위칭 회로, 및

고주파수 대역의 신호를 송수신하는 다이플렉서에 포함된 제 3 터미널에 연결된 고주파수 송수신 스위칭 회로를 포함하고,

상기 다이플렉서는

저주파수 대역의 신호만을 통과시키는 제 1 터미널과 제 2 터미널 사이에 배치된 저역 통과 필터, 및

고주파수 대역의 신호만을 통과시키는 제 1 터미널과 제 3 터미널 사이에 배치된 고역 통과 필터를 포함하고;

통과대역의 고주파수 측에 적어도 2 개의 감쇠극을 제공하는 적어도 2 개의 공진회로를 갖는 저역 통과 필터를 구비하는 것을 특징으로 하는 무선 통신 디바이스.

제 27 측면에 있어서, 넓은 주파수 대역에 걸쳐 감쇠됨 없이 고주파수 대역의 신호를 통과시킬 수 있는 다이플렉서를 사용하는 고주파수 스위치는, 복수의 고주파수 대역에서 라디오파를 송수신할 수 있는 무선 통신 디바이스를 제공할 수 있다.

본 발명의 제 28 측면에 따르면, 다른 주파수 대역의 라디오파를 송수신하기 위한 무선통신 디바이스에 있어서,

다른 주파수 대역의 라디오파를 동시에 송수신하는 안테나 듀플렉서로서,

상기 안테나 듀플렉서는,

상기 라디오파를 멀티플렉싱 및 디멀티플렉싱하기 위해 안테나 측에 연결된 제 1 터미널을 통해 다른 주파수 대역의 라디오파를 송수신하는 다이플렉서,

저주파수 대역의 신호를 송수신하는 다이플렉서에 포함된 제 2 터미널에 연결된 제 1 듀플렉서,

고주파수 대역의 신호를 송수신하는 다이플렉서에 포함된 제 3 터미널에 연결된 제 2 듀플렉서를 포함하고,

상기 다이플렉서는,

고주파수 대역의 신호만을 통과시키는 제 1 터미널과 제 3 터미널 사이에 배치된 고역 통과 필터를 포함하고,

상기 통과 대역의 고주파수 측에 적어도 2 개의 감쇠극을 제공하는 적어도 2개의 공진회로를 갖는 저역 통과 필터를 구비하는 것을 특징으로 하는 무선 통신 디바이스.

본 발명의 기타 다른 목적, 특징, 측면, 및 이점은 첨부한 도면을 함께 참조하여 이어지는 본 발명의 상세한 설명에서 보다 명백해질 것이다.

도 1은 본 발명의 제 1 실시 예에 따른 다이플렉서의 등가회로를 도시한 다이어그램.

도 2는 도 1의 다이플렉서에서의 LPF(82)의 통과특성을 도시한 그래프.

도 3은 도 1의 다이플렉서에서의 HPF(83)의 통과특성을 도시한 그래프.

도 4는 저역 통과 필터의 감쇠극이 추출된 신호의 주파수 대역 이외의 부분에 제공되는 예를 도시한 도.

도 5는 상기 다이플렉서의 특정 구조를 도시하기 위한 제 2 실시 예에 따른 다이플렉서의 분해조립 투시도(exploded perspective view).

도 6은 유전체층(N1, N2), 및 유전체층(N1)의 기저면(Nb)을 도시하는 도.

도 7은 유전체층(N3-N5)을 도시하는 도.

도 8은 유전체층(N6-N8)을 도시하는 도.

도 9는 유전체층(N9-N11)을 도시하는 도.

도 10은 제 3 실시예에 따른 고주파수 스위치의 기능적인 구조를 도시한 블럭 다이어그램.

도 11은 제 3 실시예에 따른 고주파수 스위치(80)의 일부를 도시한 회로 다이어그램.

도 12는 복수의 유전체층을 적층함에 의해 도 11에 도시된 고주파수 스위치를 위한 회로를 얻는 적층체(lamination body)의 분해조립 투시도.

도 13은 유전체층(N101-N103)과 유전체층(N101)의 기저면을 도시하는 도.

도 14는 유전체층(N104-107)을 도시하는 도.

도 15는 유전체층(N108-111)을 도시하는 도.

도 16은 유전체층(N112-115)을 도시하는 도.

도 17은 그 위에 대역 통과 필터가 장착되는 적층체의 도.

도 18은 제 4 실시예에 따른 안테나 듀플렉서(antenna duplexer)(100)의 구조를 도시한 블록 다이어그램.

도 19는 EGSM 체계, DCS 체계, 및 UMTS 체계에서 사용되는 주파수대역을 도시하는 도.

도 20은 종래의 다이플렉서의 등가회로를 도시하는 도.

도 21은 LPF(10)의 통과특성을 도시하는 그래프, 및

도 22는 HPF(20)의 통과특성을 도시하는 도.

* 도면의 주요부분에 대한 부호의 설명

80 고주파수 스위치 81 다이플렉서

82, 87, 88 저역 통과 필터 83 고역 통과 필터

84, 85 스위치 회로 90 듀플렉서

91-97 내부 터미널 L1-L4 인덕터

Tx1-Tx3 송신 터미널 Rx1-Rx3 수신 터미널

G1, G2, G101, G102 접지 전극 SF1, SF2 SAW 필터

AP1-AP5 감쇠극

(제 1 실시예)

도 1은 본 발명의 제 1 실시 예에 따른 다이플렉서의 등가회로를 도시한 다이어그램. 제 1 실시 예에 따른 다이플렉서는 제 1 터미널(P1)과 제 2 터미널(P2) 사이에 배치된 저역 통과 필터(82)(이하 LPF라 함), 및 제 1 터미널(P1)과 제 3 터미널(P3) 사이에 배치된 고역 통과 필터(83)(이하 HPF라 함)를 포함한다.

LPF(82)에서, 제 1 인덕터(L1) 및 제 1 커패시터(C1)는 제 1 터미널(P1)과 제 2 터미널(P2) 사이에 병렬로 배치된다. 제 3 인덕터(L3)는 제 1 인덕터(L1) 및 제 1 커패시터(C1)에 의해 형성된 병렬회로에 연속으로 연결된다. 제 2 인덕터(L2) 및 제 2 커패시터(C2)는 상기 병렬회로와 제 3 인덕터(L3)의 연결지점과 접지 사이에 연속으로 배치된다. 상기 LPF(82)는 저주파수 대역의 신호를 통과시킨다.

HPF(83)에서, 제 3 커패시터(C3) 및 제 4 커패시터(C4)는 제 1 터미널(P1)과 제 3 터미널(P3) 사이에 연속으로 배치된다. 제 4 인덕터(L4) 및 제 5 인덕터(L5)는 제 3 커패시터(C3)와 제 4 커패시터(C4)의 연결지점과 접지 사이에 연속적으로 배치된다. 상기 HPF(83)는 고주파수 대역의 신호를 통과시킨다.

도 2는 도 1의 다이플렉서에서 LPF(82)의 통과특성을 도시한 그래프. 도 2를 참조하여, 상기 LPF(82)의 기능이 설명된다. LPF(82)에서, 제 1 인덕터(L1) 및 제 1 커패시터(C1)에 의해 형성된 병렬 공진회로는 DCS 체계의 주파수 대역에서 신호를 공진하기 위해 소정의 상수를 갖는다. 병렬 공진회로가 공진할 때, 그 임피던스는 뚜렷하게 증가된다. 그러므로, LPF(82)는 DCS 체계의 주파수 대역 근방에서 감쇠극(AP1)을 제공한다. 그결과, 상기 LPF(82)는 도 2에서 처럼, DCS 체계의 신호가 아닌 EGSM 체계의 주파수 대역의 신호를 통과시키는 통과특성을 갖는다.

LPF(82)에서, 제 2 인덕터(L2) 및 제 2 커패시터(C2)에 의해 형성된 병렬 공진회로는 UMTS 체계의 주파수 대역에서 신호를 공진하기 위해 소정의 상수를 갖는다. 이 직렬회로가 공진할 때, 그 임피던스는 영이 될 정도로 충분히 뚜렷하게 감소된다. 이때, 제 1 터미널(P1)에서 제 2 터미널(P2)까지의 임피던스는 뚜렷하게 증가된다. 그러므로, LPF(82)는 UTMS 체계의 주파수 대역의 신호를 통과시키지 않는다. 즉, LPF(82)는 UTMS 체계의 주파수 대역의 근방에서 감쇠극(P2)을 제공한다. 그 결과, LPF(82)는 도 2에 도시된 것처럼, DCS 및 UTMS 체계의 신호를 통과시키지 않고 EGSM 체계의 주파수 대역의 신호를 통과시키는 통과특성을 갖는다. 전술한 제 1 터미널에서 제 2 터미널까지의 임피던스는 위의 공진 조건(resonance condition)을 적용함으로써 계산되어질 수 있다. 상기 임피던스를 계산하는 방법은 잘 알려져 있으므로, 여기서는 설명하지 않겠다.

도 2에서 EGSM 체계의 주파수 대역의 통과특성은 종래의 다이플렉서(도 21을 참조)와 비교하여 개선되었으며, 또한 주파수 대역에 있어서 넓어졌음을 주목하라(도 2의 점선을 참조). 이것은 2개의 감쇠극이 고주파수 측에 제공되고, 그에 의해 저주파수 측에서의 통과특성이 고주파수 측으로 올려졌기 때문이다.

도 3은 도 1의 다이플렉서의 HPF(83)의 통과특성을 도시한 그래프. 도 3을 참조하면, HPF(83)의 기능은 아래와 같다. HPF(83)에서, 제 4 인덕터(L4) 및 제 5 커패시터는 직렬 공진회로를 형성하고, 이것은 EGSM 체계의 주파수 대역에서 신호를 공진하기 위해 소정의 상수를 갖는다. 이 직렬 공진회로가 공진할 때, 그 임피던스는 0에 근접한다. 제 1 터미널(P1)에 EGSM 체계의 주파수 대역의 신호가 제공될 때, 제 1 터미널(P1)에서 제 3 터미널(P3) 까지의 HPF(83)의 임피던스는 뚜렷하게 증가된다. 이것은 제 1 터미널(P1)에서 제 3 터미널(P3) 까지의 HPF(83)의 임피던스를 계산하고, 상기 공명조건을 그 계산된 결과에 대입함으로써 증명될 수 있다. 상기 임피던스를 계산하는 방법은 잘 알려져 있으므로, 여기서는 설명하지 않는다. 즉, HPF(83)는 EGSM 체계의 주파수 대역 근방에서 감쇠극(AP3)을 제공한다. 그 결과, 도 3에 도시된 것처럼, HPF(83)는 DCS 및 UMTS 체계의 주파수 대역의 신호를 통과시키고, EGSM 체계의 신호는 통과시키지 않는다.

여기서 중요한 것은 도 3에서 점선으로 나타낸 것 같은 DCS 및 UMTS 체계의 주파수 대역에서의 HPF(83)의 통과특성이다. DCS 및 UMTS 체계의 주파수 대역에서의 HPF(83)의 통과특성은 종래의 HPF(83)(도 22의 점선을 참조)와 비교하여 넓다. 즉, 도 3에서의 점선으로부터 나타난 것처럼, 상기 HPF(83)는 DCS 체계의 주파수 대역과 같은 좋은 통과특성을 갖는다. 이것은 HPF(83)의 통과대역의 근방에서 LPF(82)에 의해 제공된 2개의 감쇠극(AP1, AP2)을 가지고, HPF(83)의 통과대역의 근방의 신호는 상기 LPF(82)를 거의 통과하지 않고 HPF(83) 측으로 거의 완전히 제공될 수 있다. 그러므로, 종래의 HPF에 비해 DCS 및 UMTS 체계의 주파수 대역에서 보다 많은 신호가 HPF(83)로 제공된다. 그결과, 상기 HPF(83)는 넓은 주파수 대역에 걸쳐 보다 좋은 통과특성을 얻을 수 있다.

제 1 실시 예에 따른 다이플렉서의 운용이 아래에 설명되어 있다.

EGSM 체계의 주파수 대역에서 신호가 제 1 터미널(P1)로 제공될 때, HPF(83)의 직렬 공진회로가 공진 상태로 들어간다. 그러므로, 제 1 터미널(P1)에서 제 3 터미널(P3)까지의 임피던스는 뚜렷하게 증가된다. 결과적으로, 상기 제 1 터미널(P1)에 공급된 EGSM 체계의 주파수 대역에서의 신호는 상기 HPF(83) 보다 뚜렷하게 낮고, 상기 제 2 터미널(P2)로부터 추출될 수 있다.

DCS 체계의 주파수 대역에서 신호가 제 1 터미널(P1)로 제공될 때, LPF(82)의 제 1 커패시터(C1) 및 제 1 인덕터(L1)에 의해 형성된 병렬 공진회로가 공진 상태에 들어가고, 극대로 그 임피던스를 증가시킨다. 결과적으로, 제 1 터미널(P1)에서 제 2 터미널(P2)까지의 임피던스는 뚜렷하게 증가된다. 그러므로, 제 1 터미널(P1)에 제공된 DCS 체계의 주파수 대역의 신호는 LPF(82)측으로 전송되지 않고, 그 임피던스는 LPF(82)보다 뚜렷하게 낮은 HPF(83) 측으로 전송된다. 그러므로, 상기 신호는 제 3 터미널(P3)로부터 추출될 수 있다.

UMTS 체계의 주파수 대역에서 신호가 제 1 터미널(P1)로 제공될 때, LPF(82)의 제 2 커패시터(C2) 및 제 2 인덕터(L2)에 의해 형성된 직렬 공진회로가 공진 상태에 들어간다. 그러므로, 상기 직렬 공진회로의 임피던스는 0에 근접하게되고, 제 1 커패시터(C1) 및 제 1 인덕터(L1)에 의해 형성된 병렬 공진회로의 임피던스가 증가된다. 결과적으로, 제 1 터미널(P1)에서 제 2 터미널(P2)까지의 임피던스는 뚜렷하게 증가된다. 그러므로, UMTS 체계의 주파수 대역의 신호는 LPF(82)측으로 전송되지 않고, 그 임피던스가 LPF(82)에 비해 뚜렷하게 낮은 HPF(83) 측으로 전송되어, 제 3 터미널(P3)로부터 추출될 수 있다.

EGSM 체계의 송신신호가 상기 제 2 터미널(P2)로 공급될 때, HPF(83)의 직렬 공진회로는 공진 상태에 들어간다. 결과적으로, 제 2 터미널(P2)에서 제 3 터미널(P3)까지의 임피던스는 뚜렷하게 증가된다. 그러므로, 송신신호는 제 2 터미널(P2)에서 제 1 터미널(P1)까지 전송된다.

DCS 체계의 전송 신호가 상기 제 3 터미널(P3)로 공급될 때, LPF(82)의 병렬공진회로는 공진 상태에 들어간다. 결과적으로, 제 3 터미널(P3)에서 제 2 터미널(P2)까지의 임피던스는 뚜렷하게 증가된다. 그러므로, 전송신호는 제 3 터미널(P3)에서 제 1 터미널(P1)까지 전송된다. UMTS 체계의 전송 신호가 상기 제 3 터미널(P3)로 공급될 때, LPF(82)의 직렬 공진회로는 공진 상태에 들어간다. 결과적으로, 제 3 터미널(P3)에서 제 2 터미널(P2)까지의 임피던스는 뚜렷하게 증가된다. 그러므로, 전송신호는 제 3 터미널(P3)에서 제 1 터미널(P1)까지 전송된다.

그것으로, 제 1 실시예의 다이플렉서에 따르면, 제 1 터미널(P1)과 제 2 터미널(P2) 사이에 배치된 LPF(82)는 HPF(83)의 통과대역 근방에서의 2개의 감쇠극(AP1, AP2)을 제공한다. 그러므로, 넓은 주파수 대역에 걸쳐 충분한 감쇠를 보장하는 것이 가능하다. 결과적으로, 제 1 터미널(P1)과 제 3 터미널(P3) 사이에 배치된 HPF(83)는 종래 가지고 있는 통과특성과 비교하여 충분히 넓은 주파수 대역에 걸친 통과특성을 가질 수 있다. 이것을 가지고, 넓은 주파수 대역에 걸쳐 감쇠됨 없이 DCS 및 UMTS 체계의 고주파수 대역의 신호를 통과시킬 수 있는 다이플렉서를 제공할 수 있다.

추가로, LPF(82)는 직렬 공진회로 및 병렬 공진회로의 2 개의 공진회로에 의해 형성된다. 그러므로, 최소의 회로를 갖는 넓은 주파수 대역에 걸친 통과특성을 갖는 다이플렉서를 제공하는 것이 가능하다.

추가로, HPF(83)는 단일 직렬 공진회로에 의해 LPF(82)측의 통과대역의 신호를 충분히 감쇠시킨다. 그러므로, 저주파수 대역의 신호의 감쇠는 억제될 수 있다.

추가로, 제 1 실시 예에 따른 LPF(82)에 포함된 제 3 인덕터(L3)는 제 1 실시 예에 따른 다이플렉서를 사용하는 고주파수 스위치를 구축하기 위해서만 필요하다. 이론적으로, 제 3 인덕터(L3)는 상기 다이플렉서 그 자체를 구축하는 데에는 필요하지 않다.

제 1 실시 예에서, LPF(82)가 예시적으로 구축되어 제 1 인덕터(L1) 및 제 1 커패시터(C1)가 감쇠극(AP1)을 제공하는 병렬 공진회로를 형성하고, 제 2 인덕터(L2) 및 제 2 커패시터(C2)는 감쇠극(AP2)을 제공하는 직렬 공진회로를 형성한다. 대안으로, 제 2 인덕터(L2) 및 제 2 커패시터(C2)는 감쇠극(AP1)을 제공하는 직렬 공진회로를 형성할 수 있고, 제 1 인덕터(L1) 및 제 1 커패시터(C1)는 감쇠극(AP2)을 제공하는 병렬 공진회로를 형성할 수 있다. 또한 이 경우, 위에서 언급한 동일한 효과가 얻어질 수 있다.

추가로, 제 1 실시 예에 따른 LPF(82)에서의 2 개의 공진회로는 2 개의 직렬 공진회로 또는 2 개의 병렬 공진회로가 될 수 있다. 또한 이 경우, 위에서 언급한 동일한 효과가 얻어질 수 있다.

제 1 실시 예에서, 제 1 실시 예에 따른 다이플렉서의 LPF(82)에서, 2 개의 감쇠극이 HPF(83)에 의해 추출된 신호의 주파수 대역 근방에 제공된다. 대안으로, 상기 신호가 충분히 감쇠되는 한 감쇠극에 추출된 신호의 주파수 대역의 근방에 제공될 수 없다. 도 4는 저역 통과 필터의 감쇠극이 추출될 신호의 주파수 대역 외의 부분에 제공되는 예를 도시한 그래프이다. 도 4에서, 저역 통과 필터의 감쇠극은 3.0GHz 근방에서 제공된다. 이 경우, 직렬 공진회로의 제 2 인덕터(L2) 및 제2 커패시터(C2)는 각각 3.0GHz 근방에서 공진을 구축할 수 있도록 준비된다. 도 4에 도시된 것처럼, 감쇠극(AP4)은 DCS 체계의 주파수 대역 근방에서 제공되고, 감쇠극(AP5)은 3.0GHz 근방에서 제공된다.

이것은 UMTS 체계의 주파수 대역의 신호에 대해 충분한 양의 감쇠를 균일하게 보장할 수 있다. 추가로, 그러한 충분한 양의 감쇠가 넓은 주파수 대역에 걸쳐 보장될 수 있다(약 1.7GHz-3.3GHz). 그러므로, 넓은 주파수 대역에 걸쳐 감쇠됨 없이 고주파수 대역의 신호를 통과시키는 다이플렉서를 제공할 수 있다.

추가로, 제 1 실시예에서, 2 개의 공진회로가 사용된다. 대안으로, 3 개의 이상의 공진회로가 3 개 이상의 감쇠극을 제공하는 저역 통과 필터에 사용될 수 있고, 그에 의해 보다 넓은 주파수 대역에 걸친 충분한 양의 감쇠를 보장한다.

추가로, 제 1 실시 예에서, 상기 다이플렉서가 3 체계 즉, EGSM, DCS, UMTS 체계가 결합하여 사용되는 전형적인 예가 설명되어 있다. 유사하게, 상기 다이플렉서는 DCS 및 PCS 체계의 주파수 대역에서 LPF로 감쇠극을 제공하는 것에 의해 EGSM, DCS, PCS(개인휴대통신) 체계와 같은 다른 시스템이 결합된 이동전화에 사용될 수 있다.

추가로, 다이플렉서는 EGSM, AMPS(Advanced Mobile Phone Service), DCS, PCS 체계 등의 4 개 이상의 시스템을 사용하는 휴대폰에 사용될 수 있다. 이 경우, 감쇠극은 LPF에 제공되어 고주파수 측에서 감쇠의 양이 넓은 주파수 대역에 걸쳐 보장될 수 있도록 한다.

(제 2 실시 예)

제 2 실시예에 따른 다이플렉서는 제 1 실시 예에 따른 다이플렉서의 등가회로로서 복수의 유전체층을 적층함에 의해 얻어진 적층체를 사용함으로써 얻어질 수 있다. 도 1은 제 2 실시 예에서 참고된다. 도 5는 제 2 실시 예에 따른 다이플렉서의 특정 구조를 도시한 분해조립 투시도. 제 2 실시예에 따른 다이플렉서는 유전체층(N1-N11)에 의해 구축된다. 도 6, 7, 8, 9는 도 5에 보다 상세히 도시된 다이플렉서의 각각의 유전체층을 설명하는 투시도가 확대된 것이다. 도 5에서, 유전체층에 제공된 (a)-(l)의 참조번호는 각각 도 6-9에서, 참조번호(a)-(l)에 대응된다. 또한, 도 5에 도시된 화살표는 유전체층이 적층되는 방향을 지시한다.

도 6은 유전체층(N1, N2), 및 상기 유전체층(N1)의 기저면(Nb)을 도시하는 도이다. 도 7은 유전체층(N3-N5)을 도시하는 도이다. 도 8은 유전체층(N6-N8)을 도시하는 도이다. 도 9는 유전체층(N9-N11)을 도시하는 도이다. 도 6-9에 도시된 유전체층은 상부에 기저면과 유전체층(N11) 상에 배치된 유전체층(N1)으로 적층된다. 적층체의 층의 수는 다이플렉서의 필요한 특성에 따라서 대체로 선택된다.

제 2 실시예에 따른 다이플렉서를 얻기위한 적층체를 제조하는 방법은 아래에 묘사되어 있다. 이후에 적층체로서 그 주요 성분으로 포오스테라이트-염기 부재(forsterite-base substance) 또는 알루미늄과 같은 세라믹 파우더와 저온에서 녹는 유리 프릿(frit)을 혼합함으로써 얻어지는 소위 유리 세라믹 기판이 사용된다고 가정한다. 우선, 세라믹 파우더, 유기 바인더, 및 유기 솔벤트의 혼합물인 이장(slurry)을 몰딩함으로써 얻어진 녹색 시트(sheet)에, 다중층의 배선의 전기적 연결을 위한 복수의 비아 홀이 기계적 펀치나 레이저 처리를 통해 구멍을 뚫린다.

다음으로, 주요 성분이 은(또는 금이나 구리)인 도체 페이스트(conductive paste)가 배선 패턴을 형성하기 위해 각각의 녹색 시트 상에 인쇄된다. 추가로, 도전체 페이스트가 각각의 다른것들과 녹색 시트의 배선 시트를 연결하기 위해 각 녹색 시트 상에 채워지고 인쇄된다. 또한, 스트립 라인 및 커패시터 전극이 형성된다.

다음으로, 전술한 방법으로 형성된 11 개의 녹색 시트(즉, 유전체층(N1-N11))가 서로서로 정확하게 정렬되고, 연속적으로 적층되며, 특정 조건하에서 가열되고 압력을 받으며, 그에 의해 집적된 적층체를 얻는다. 이 적층체는 건조되고, 산화물 분위기(oxide atmosphere)안의 용광로에서 섭씨 400-500도로 가열되어 녹색 시트 안의 유기 바인더가 연소된다. 다음으로, 적층체가 금 또는 은 파우더가 도체 페이스트를 만드는데 사용될 때는 일반적인 가스에서, 구리 파우더가 사용될 때 불활성 가스 또는 환원성 분위기(reducing atmosphere)에서 섭씨 약 850-950 도의 영역의 온도에서 연소되어, 최종 적층체가 된다.

도 6-9를 참조하면, 각 유전체층의 배선패턴이 아래에 설명되어 있다. 도 6에서, 유전체층(N1)은 주기판 상에 적층체를 장치하기 위해 그 위에 형성된 복수의 전극(T1)을 갖는 기저면(Nb)을 갖는다. 전극(T1)의 형성은 전술한 바와 같이 도체 페이스트를 인쇄하고 패터닝 함에 의해 수행된다. 반면, 유전체층(N1)은 그 위에 인쇄된 접지 전극(G1)을 갖는 상단면을 갖는다. 또한 유전체층(N1)의 상단면은 그 안에 구멍이 뚫리고 접지 전극(G1)에 연결된 비아 홀(Va-Vk)과 그 안에 구멍이 뚫리고 접지 전극(G1)에 연결되지 않은 비아 홀(Vl-Vn)을 갖는다. 다음의 설명에서,유전체층(N1-N11)에서, 서로를 연결시키는 비아 홀이 동일한 참조문자로 제공된다. 상기 유전체층(N2)은 인쇄에 의해 형성된 커패시터 전극(Cp1) 및 구멍 뚫림에 의해 형성된 비아 홀(V2)을 갖는 상단면을 갖는다.

도 7에서, 유전체층(N3)은 그 위에 제공된 스트립 라인 전극(Lp1)을 갖는 상단면을 갖는다. 스트립 라인 전극(Lp1)의 한 단부는 그 안에 구멍이 뚫린 비아 홀(V3)을 갖는다. 상기 비아 홀(V3)은 상기 스트립 라인 전극(Lp1)이 상기 커패시터 전극(Cp1)에 연결된 위치에 구멍이 뚫린다. 유전체층(N3)의 상단면은 또한 스트립 라인 전극(Lp2)과 비아 홀(Vm)을 형성하기 위해 그 안에 구멍이 뚫리는 한 단부가 제공된다.

유전체층(N4)은 그 위에 제공된 스트립 라인전극(Lp3)과, 비아 홀(V41)을 형성하기 위해 그 안에 구멍을 뚫은 한 단부 및 비아 홀(V42)을 형성하기 위해 그 안에 구멍을 뚫은 다른 단부를 갖는 상단면을 갖는다. 상기 비아 홀(V41)은 바이얼홀(V3)외의 스트립 라인 전극(Lp1)의 한 단부와 연결하는 데에 사용된다. 상기 비아 홀(V42)은 비아 홀(Vm)을 갖지 않는 스트립 라인 전극(Lp2)의 한 단부와 연결하는 데에 사용된다. 유전체층(N5)은 비아 홀(Va-Ve, Vk)을 연결하기 위해 그 위에 제공되는 접지 전극(G2)을 갖는 상단면을 갖는다.

도 8에서, 유전체층(N6)은 그 위에 제공되는 커패시터 전극(Cp2)을 갖는 상단면을 구비한다. 유전체층(N7)은 그 위에 제공되는 커패시터 전극(Cp3)을 갖는 상단면과 그 안에 구멍을 뚫은 비아 홀(V7)을 구비한다. 상기 비아 홀(V7)은 유전체층(N6)의 커패시터 전극(Cp2)과의 연결에 사용된다. 유전체층(N8)은 그 위에 제공되는 커패시터 전극(Cp4)과 커패시터 전극(Cp5)을 갖는 상단면과 그 안에 구멍을 뚫는 비아 홀(V8)을 구비한다. 상기 비아 홀(V8)은 유전체층(N7)의 커패시터 전극(Cp3)과의 연결에 사용된다. 상기 커패시터 전극(Cp5)의 한 단부는 그 안에 구멍을 뚫는 비아 홀(V42)을 갖는다.

도 9에서, 유전체층(N9)은 그 위에 제공된 커패시터 전극(Cp6), 커패시터 전극(Cp7), 및 전극(T2)을 갖는 상단면과 그 안에 구멍을 뚫는 비아 홀(V9)을 갖는다. 비아 홀(V9)은 유전체층(N8)의 커패시터 전극(Cp4)과 연결하는데에 사용된다. 커패시터 전극(Cp6)의 한 단부는 그 안에 구멍을 뚫은 비아 홀(V1)을 갖는다. 커패시터 전극(Cp7)의 한 단부는 그 안에 구멍을 뚫은 비아 홀(V8)을 갖는다. 상기 커패시터 전극(Cp7)은 비아 홀(V8)을 통해 커패시터 전극(Cp3)과 연결된다. 전극(T2)의 한 단부는 그 안에 구멍을 뚫은 비아 홀(V42)을 갖는다. 비아 홀(V42)은 유전체층(N8)의 커패시터 전극(Cp5)과 연결하는데에 사용된다. 또한, 전극(T2)의 다른 단부는 그 안에 구멍을 뚫은 비아 홀(Vn)을 갖는다. 비아 홀(Vn)은 전극(T1)과 연결하는데에 사용된다.

유전체층(N10)은 그 위에 제공된 코일의 스트립 라인 전극(Lp4)와 스트립 라인 전극(Lp5)을 갖는다. 스트립 라인 전극(Lp4)의 한 단부는 그 안에 구멍을 뚫은 비아 홀(V9)을 갖는다. 비아 홀(V9)은 유전체층(N8)의 커패시터 전극(Cp4)과 연결하는 데에 사용된다. 또한, 스트립 라인 전극(Lp4)의 다른 단부는 그 안에 구멍이 뚫린 비아 홀(V7)을 갖는다. 비아 홀(V7)은 유전체층(N6)의 커패시터 전극(Cp2)과 연결하는 데에 사용된다.

스트립 라인 전극(Lp5)의 한 단부는 그 안에 구멍을 뚫은 비아 홀(V8)을 갖는다. 비아 홀(V8)은 유전체층(N9)의 커패시터 전극(Cp7)과 연결하는 데에 사용된다. 또한, 스트립 라인 전극(Lp5)의 다른 단부는 그 안에 구멍이 뚫린 비아 홀(V42)을 갖는다. 비아 홀(V42)은 유전체층(N9)의 전극(T2)과 연결하는 데에 사용된다.

위의 구조를 가지고, LPF(82)의 인덕터(L1)는 스트립 라인 전극(Lp5)에 의해 장치된다. 커패시터(C1)가 커패시터 전극(C5, C7)에 의해 장치된다. 인덕터(L2)는 스트립 라인 전극(Lp1, Lp3)에 의해 장치된다. 커패시터(C2)가 커패시터(C1)와 접지전극(G1)에 의해 장치된다. 인덕터(L3)는 스트립 라인전극(Lp2)에 의해 장치된다.

HPF(83)의 커패시터(C3)는 커패시터 전극(Cp3, Cp4)에 의해 장치된다. 커패시터(C4)는 커패시터 전극(Cp4, Cp6)에 의해 장치된다. 인덕터(L4)는 스트립 라인 전극(Lp4)에 의해 장치된다. 커패시터(C5)가 커패시터 전극(C2)과 접지전극(G2)에 의해 장치된다.

그것으로, 제 2 실시예의 다이플렉서는 유전체층을 사용하여 적층체로서 장치된다. 그 결과, 상기 디바이스는 크기 및 높이에서 감소될 수 있다.

전술한 배선 패턴은 다음과 같은 특성을 갖는다. 제 1 특성은 커패시터 전극(Cp1)이 유전체층(N2)상에 형성되는 것이고, 그것은 그 위에 형성된 접지 전극(G1)을 갖는 유전체층(N1)보다 위에 있고, 스트립 라인 전극(L1, L3)은 유전체층(N3, N4) 상에 형성되고, 이것 또한 각각 유전체층(N1)보다 위에 있어서, 이것에의해 LPF(82)의 직렬 공진회로를 형성한다.

일반적으로, 원하지 않는 스트레이 커패시턴스가 스트립 라인 전극, 접지 전극 등과 서로서로 패턴을 겹쳤을 때 발생한다.

그러한 스트레이 커패시턴스의 발생은 적층된 회로가 원하는 것과 다른 회로를 갖게 만든다. 다른 회로가 원하지 않는 공진을 만들고, 통과특성을 악화시킨다. 이 문제를 고려하여, 접지 전극과 스트립 라인 전극 사이에 배치된 커패시터 전극을 가지고, 스트립 라인 전극과 접지 전극 사이의 겹치는 부분이 감소될 수 있다. 그 결과, 제 2 인덕터(L2)를 형성하는 스트립 라인 전극(Lp1, LP3)과 접지 전극(G1) 사이에 일어나는 스트레이 커패시턴스가 감소될 수 있다. 그러므로, 적층체의 회로는 원하는대로, 제 2 인덕터(L2) 및 제 2 커패시터(C2)가 직렬 공진 회로를 형성할 수 있도록 한다. 이 직렬 공진회로를 갖고, 이상적으로 경사진(ideal steep) 감쇠극이 제공될 수 있고, HPF(83)의 통과대역은 또한 넓어지고 손실면에서 감소될 수 있다. 상기 설명은 또한 LPF(82)의 제 1 인덕터(L1)와 제 1 커패시터(C1)에 의해 형성된 병렬 공진회로와 접지 전극 사이의 관계에도 적용될 수 있다.

추가로, 커패시터 전극(Cp2)은 유전체층(N6) 상에 형성되고, 이것은 그 위에 형성된 접지전극(G2)을 갖는 유전체층(N5)보다 위에 있고, 스트립 라인 전극(Lp4)은 유전체층(N10) 상에 형성되고, 이것은 유전체층(N6)보다 위에 있으며, 이것에 의해 HPF(83)의 직렬 공진회로가 형성된다. 이러한 구성으로, 제 4 인덕터(L4)를 형성하는 스트립 라인 전극(Lp4)과 접지 전극(G2) 사이에 일어나는 스트레이 커패시턴스가 감소될 수 있다. 그러므로, 제 4 인덕터(L4)와 제 5 커패시터(C5)에 의해 형성된 직렬 공진회로를 가지고, 이상적으로 경사진 감쇠극이 제공될 수 있고, LPF(82)의 통과 대역이 또한 넓어지고 손실이 작아질 수 있다.

즉, 감쇠극을 제공하는 인덕터와 커패시터에 의해 형성된 공진회로에서, 인덕터를 형성하는 스트립 라인 전극은 커패시터를 형성하는 접지 전극과 커패시터 전극을 갖는 층보다 위의 층에 배치된다. 이러한 구조로, 보다 경사진 감쇠극이 형성될 수 있고, 넓은 대역, 낮은 손실, 저역 통과 필터 및 고역 통과 필터가 제공될 수 있다.

전술한 배선 패턴의 제 2 특성은 아래와 같다. LPF(82)의 인덕터(L1)를 형성하는 스트립 라인 전극(Lp5)은 접지 전극(G1)을 갖는 층보다 위에 있고, LPF(82)의 인덕터(L2)를 형성하는 스트립 라인전극(Lp1, Lp3)을 갖는 층과 HPF(83)의 인덕터(L4)를 형성하는 스트립 라인 전극(Lp4)을 갖는 층과 적층 방향으로 같거나 보다 위에 있는 층 상에 배치된다. 이러한 구조로, LPF(82)의 인덕터(L1)를 형성하는 스트립 라인 전극과 접지 전극 또는 다른 전극 패턴 사이에서 일어나는 원하지 않는 스트레이 커패시턴스가 감소될 수 있다. 그러므로, 신호가 직접 지나가는 LPF(82)의 인덕터(L1)의 특성에서의 변화를 감소시킬 수 있고, 그에 의해 다이플렉서는 원하는 회로를 갖는다.

즉, LPF(82)에서 신호가 직접 지나가는 인덕터(L1)를 형성하는 스트립 라인 전극이 접지 전극을 갖는 층보다 위에 있고 LPF의 또다른 인덕터를 형성하는 스트립 라인 전극을 갖는 층과 HPF의 인덕터를 형성하는 스트립 라인전극을 갖는 층과같거나 보다 위에 있는 층 위에 배치된다. 이러한 구조로, LPF(82)에서 신호가 직접 지나가는 인덕터를 형성하는 스트립 라인 전극과 접지전극 또는 다른 전극 패턴 사이에 일어나는 원하지 않는 스트레이 커패시턴스가 감소될 수 있다. 그러므로, 신호가 직접 지나가는 인덕터의 특성에서의 변화를 감소 시킬 수 있고, 그에 의해 원하는 회로를 갖는 다이플렉서를 제공한다.

추가로, 제 2 실시 예에 따른 모든 입출력 터미널과 접지 전극은 비아 홀을 통과해서 유전체층(N1)의 기저면에 집중된다. 그러므로, 전자 디바이스의 주기판 상에 장착을 위한 영역이 감소될 수 있다.

도 5에 도시된 것 같은 전극의 배선은 단순히 예이며, 제한적인 것을 뜻하지 아니한다. 특히, LPF(82)의 인덕터(L1)는 제 2 실시 예의 단일 스트립 라인 전극(Lp5)에 의해 장치됨에도 불구하고, 인덕터(L1)는 복수의 스트립 라인 전극에 의해 장치될 수 있다. 유사하게, 다른 인덕터가 적어도 하나의 스트립 라인 전극에 의해 장치된다. 여하튼, 본 발명의 효과는 배선이 전술한 특성을 갖는 한 달성될 수 있다.

(제 3 실시 예)

본 발명의 제 3 실시 예에 따른 고주파수 스위치는 제 1 실시 예에 따른 다이플렉서를 사용하고, 복수의 유전체층을 적층하는 것에 의해 형성되는 적층체에 의해 장치된다. 도 1은 또한 제 3 실시 예에서 참조된다. 제 1 실시 예의 다이플렉서의 그것과 유사한 기능을 갖는 컴포넌트가 동일한 참조문자로 제공되지만, 여기서 설명되지 않는다.

도 10은 제 3 실시 예에 따른 고주파수 스위치의 기능적인 구조를 도시한 블럭 다이어그램이다. 도 10에서, 고주파수 스위치(80)는 제 1 주파수 대역(EGSM), 제 2 주파수 대역(DCS), 및 제 3 주파수 대역(UMTS)의 송수신 대역을 통과하는 필터링 기능을 갖는 3 중 대역 고주파수 스위치이다. 고주파수 스위치(80)는 스위칭 회로(송수신 스위칭 회로)(84), 스위칭 회로(85), 다이플렉서(81), 대역 통과 필터(86, 89), 저역 통과 필터(87, 89), 및 듀플렉서(90)을 구비한다.

EGSM 체계의 신호에 대해, 대역 통과 필터(86)와 저역 통과필터(87)가 각각 수신 터미널(Rx1) 및 송신 터미널(Tx1)에 연결된다. DCS 체계의 신호에 대해, 대역 통과 필터(89)와 저역 통과필터(88)가 각각 수신 터미널(Rx2) 및 송신 터미널(Tx2)에 연결된다. UMTS 체계의 신호에 대해, 듀플렉서(90)가 수신 터미널(Rx3) 및 송신 터미널(Tx3)에 연결된다.

대역 통과 필터(86) 및 스위칭 회로(84)는 내부 터미널(93)을 통해 서로 연결된다. 저역 통과 필터(87)와 스위칭 회로(84)는 내부 터미널(94)을 통해 서로 연결된다. 스위칭 회로(84)는 내부 터미널(91)을 통해 다이플렉서(81)의 LPF(82)로 연결된다.

저역 통과 필터(88)와 스위칭 회로(85)는 내부 터미널(95)을 통해 서로 연결된다. 대역 통과 필터(89)와 스위칭 회로(85)는 내부 터미널(96)을 통해 서로 연결된다. 듀플렉서(90)와 스위칭 회로(85)는 내부 터미널(97)을 통해 서로 연결된다. 스위칭 회로(85)는 내부 터미널(92)을 통해 다이플렉서(81)의 HPF(83)로 연결된다. 다이플렉서(81)는 안테나(ANT)로 연결된다.

예를 들면, 대역 통과 필터(86)는 EGSM 체계의 수신 신호에 대응하는 주파수 대역의 신호만을 통과 시키는 SAW 필터를 사용한다. 저역 통과 필터(87)는 EGSM 체계의 송신 신호에 대응하는 주파수 대역보다 낮은 주파수 대역의 신호를 통과시키는 필터이고, 증폭에 의해 고조파 왜곡(harmonic distortion)을 감소시키도록 제공된다. 예를 들면, 대역 통과 필터(89)는 DCS 체계의 수신 신호에 대응하는 주파수 대역의 신호만을 통과 시키는 SAW 필터를 사용한다. 저역 통과 필터(88)는 DCS 체계의 송신 신호에 대응하는 주파수 대역보다 낮은 주파수 대역의 신호를 통과시키는 필터이고, 증폭에 의해 고조파 왜곡을 감소시키도록 제공된다.

듀플렉서(90)는 송신 주파수 대역과 수신 주파수 대역을 각각 분리시키도록 유전 물질로 만들어진다. 상기 듀플렉서(90)는 예를 들면, 송신 터미널(Tx3)에 연결된 대역 통과 필터와 수신 터미널(Rx3)에 연결된 대역 통과 필터를 구비한다. 듀플렉서(90)는 UMTS 체계에서 사용되고, 여기서 수신 신호를 송신 신호로부터 보호 하기 위해 송수신이 동시에 정확하게 수행된다.

스위칭 회로(84)는 EGSM 체계의 주파수 대역의 송신 신호가 제공될 때는 내부 터미널(93)으로, EGSM 체계의 주파수 대역의 수신신호가 제공될 때는 내부 터미널(94)로 스위칭된다. 상기 스위칭 회로(84)는 제어 터미널(Vc1)로 인가된 전압(3V)에 의한 이 내부 터미널의 스위칭 작업을 수행한다. 이 인가된 전압으로, 상기 스위칭 회로(84)가 신호 송신을 위해 내부 터미널(94)로 스위칭한다.

스위칭 회로(85)는 DCS 체계의 주파수 대역의 송신 신호가 제공될 때는 내부 터미널(95)으로, DCS 체계의 주파수 대역의 수신신호가 제공될 때는 내부터미널(96)로, UMTS 체계의 주파수 대역의 신호가 제공될 때는 내부 터미널(97)로 스위칭한다. 상기 스위칭 회로(85)는 제어 터미널(Vc2, Vc3)로 인가된 전압(3V)에 의한 이 내부 터미널의 스위칭 작업을 수행한다. 제어 터미널(Vc2)에 인가된 전압으로, 상기 스위칭 회로(85)가 DCS 체계의 신호 송신을 위해 내부 터미널(95)로 스위칭한다. 이 제어 터미널(Vc3)에 전압을 인가함으로써, 상기 스위칭 회로(85)가 DCS 체계의 신호 수신을 위해 내부 터미널(96)로 스위칭한다. 이 제어 터미널(Vc2, Vc3)에 전압을 인가하지 않음으로, 상기 스위칭 회로(85)가 UMTS 체계의 신호의 송수신을 위해 내부 터미널(97)로 스위칭한다.

전술한 고주파수 스위치(80)의 동작이 아래에 설명되어 있다. 다이플렉서(81)의 동작은 제 1 실시 예에서 상세하게 설명되어 있어서, 여기에 설명되어 있지 않음을 유의하라.

EGSM 체계의 신호의 송신을 위해, 3V가 스위칭 회로(84)의 제어 터미널(Vc1)에 인가되고, 0V가 스위칭 회로(85)의 제어 터미널(Vc2, Vc3)에 인가된다. 이것으로, 내부 터미널(91, 94)이 서로 연결된다, EGSM 체계의 송신 신호가 송신 터미널(Tx1)에 공급되고, 저역 통과 필터(87)로 전송되고, 거기서 고조파왜곡이 감소되고, 추가로 스위칭회로(84)를 통과하여 다이플렉서(81)의 LPF(82)로 전송되고, LPF(82)를 통과하고, 안테나(ANT)에서 출력된다.

EGSM 체계의 신호의 수신을 위해, 0V가 내부 터미널(91, 93)을 서로 연결 시키기 위해 스위칭 회로(84, 85)의 제어 터미널(Vc1-Vc3)로 인가된다. EGSM 체계 의 수신 신호는 안테나(ANT)를 통해 수시되어 다이플렉서(81)로 공급된다. 수신신호는 HPF(83)를 지나지 않고, LPF(82)를 지나며, 스위칭 회로(84)를 지나 대역 통과 필터(86)로 전송된다. 대역 통과 필터(86)는 수신 신호의 필요대역 만을 통과 시키고, 그것을 수신 터미널(Rx2)로 송신한다. 이러한 방법으로, EGSM 체계의 수신 신호가 수신 터미널(Rx2)에서 추출된다.

DCS 체계의 신호의 송신을 위해, 3V가 스위칭 회로(85)의 제어 터미널(Vc2)로 인가되고, 0V가 스위칭 회로(84)의 제어 터미널(Vc1)과 스위칭회로(85)의 제어 터미널(Vc3)로 인가된다. 이것으로 내부 터미널(92, 95)이 서로 연결된다, DCS 체계의 송신 신호가 송신 터미널(Tx2)에 공급되고, 저역 통과 필터(88)로 전송되고, 거기서 고조파왜곡이 감소되고, 추가로 스위칭회로(85)를 통과하여 다이플렉서(81)의 HPF(83)로 가고, HPF(83)를 통과하고, 안테나(ANT)에서 출력된다.

DCS 체계의 신호의 수신을 위해, 3V가 스위칭 회로(85)의 제어 터미널(Vc3)로 인가되고, 0V가 스위칭 회로(84)의 제어 터미널(Vc1)과 스위칭회로(85)의 제어 터미널(Vc2)로 인가된다. 이것으로 내부 터미널(92, 96)이 서로 연결된다, DCS 체계의 수신 신호가 안테나를 통과해서 다이플렉서(81)로 공급된다. DCS 체계의 수신 신호는 LPF(82)를 지나지 않고 HPF(83)를 통과해서 다이플렉서(81)에 제공되고, 스위칭 회로(85)를 통해 대역 통과 필터(89)로 전송된다. 대역 통과 필터(89)는 수신 신호의 필요한 대역만을 통과시키고, 수신 터미널(Rx2)로 그것을 전송한다. 이러한 방법으로, DCS 체계의 수신 신호는 수신 터미널(Rx2)로부터 추출된다.

UMTS 체계의 신호의 송신을 위해, 0V가 스위칭 회로(84, 85)의 제어터미널(Vc1-Vc3)로 인가된다. 이것으로 내부 터미널(92, 97)이 서로 연결된다, UMTS 체계의 송신 신호가 송신 터미널(Tx3)에 공급되고, 듀플렉서(90), 스위칭 회로(85), 다이플렉서(81)를 통과해서 안테나(ANT)로 전송된다. UMTS 체계의 신호 수신을 위해 전술한 동일한 연결이 구축된다. 안테나(ANT)에서 다이플렉서(81), 스위칭 회로(85), 듀플렉서(90)를 지나 추출을 위해 수신 터미널(Rx3)로 상기 UMTS 체계의 수신신호가 전송된다.

도 11은 제 3 실시 예에 따른 고주차수 스위치(80)의 일부를 도시하는 회로 다이어그램. 도 11에 도시된 고주파수의 회로의 예로 다이오드를 사용한다. 도 11에서, 대역 통과 필터(86), 대역 통과 필터(89), 듀플렉서(90)의 회로가 도시되지 않았어도, 그 일반적인 사용은 송신 터미널(Rx1, Rx2, Tx3, Rx3)에 각각 연결되기 위해 제공될 수 있다. 다이플렉서(81)의 회로는 제 1 실시 예와 동일하다.

전송 터미널(Tx1)은 송신의 전송방향으로 통전(conducting)하는 다이오드(D2)를 지나 안테나 측에 연결된다. 저역 통과 필터(87)는 전송 터미널(Tx1)과 다이오드(D2) 사이에 삽입된다. 수신 터미널(Rx1)은 안테나 측에 연결되고, 다이오드(D4)를 지나 전송방향으로 통전하여 접지된다. 제어 터미널(Vc1)은 인가된 전압의 제어부에 연결된다(도시되지 않음).

송신 터미널(Tx2)은 송신의 진행방향으로 통전하여 다이오드(3)을 지나 안테나 측으로 연결된다. 저역 통과필터(88)는 송신 터미널(Tx2)과 다이오드(D3)의 양극 사이에 삽입된다. 수신 터미널(Rx2)은 송신 터미널(Tx2)을 사용하여 송신의 뒤쪽 방향으로(오프 상태에서) 통전하여 다이오드(D1)를 지나 안테나 측으로 연결된다.

송신 터미널(Tx3)과 수신 터미널(Rx3)은 안테나 측에 연결되고 진행방향으로 통전하여 다이오드(D5)를 지나 접지된다. 제어 터미널(Vc2, Vc3)은 인가된 전압을 제어하는 부에 연결된다(도시되지 않음).

도 11에 도시된 고주파수 스위치의 회로의 일부의 동작이 아래에 설명되어 있다. 저역 통과 필터(87, 88)의 회로와 스위칭 회로(84, 85)의 회로는 잘 알려져 있어서, 간단히 설명될 것이다. 또한, 다이플렉서(81)의 회로의 동작은 제 1 실시예의 것과 동일하므로, 여기서는 설명하지 않는다.

송신 터미널(Tx1)에 제공되는 EGSM 체계의 송신 신호는 저역 통과 필터(87)로 전송된다. 저역 통과 필터(87)에서, 병렬 공진회로는 신호의 고조파(harmonic)와 공진하고, 스위칭 회로(84)로 신호의 기본파(fundamental)를 전송한다. EGSM 체계의 신호의 전송을 위해, 제어 터미널(Vc1)은 3V 전압으로 인가되고, 다이오드(D2)는 온상태로 들어간다. 결과적으로, 송신 신호는 다이오드(D2)를 지나간다. 다이오드(D2)의 음극측에서의 임피던스는 그 파장이 EGSM 체계의 송신 주파수 파장의 1/4인 50Ω 라인(841)의 동작에 의해 뚜렷하게 증가된다. 그러므로, 상기 신호는 다이플렉서(81)로 송신된다. 상기 신호는 그때 다이플렉서(81)를 지나 안테나(ANT)에서 출력된다.

EGSM 체계의 수신 신호는 안테나(ANT)에서 다이플렉서(81)를 지나 스위칭 회로(84)로 전송된다. EGSM 체계의 신호를 수신하기 위해, 제어 터미널(Vc1)은 0V의 전압으로 인가되고, 그럼으로써 상기 다이오드(D2)는 터미널 -터미널의 커패시턴스에 의한 커패시터로서 기능하고, 인덕터(L84)와 함께 병렬 공진회로를 형성한다. 병렬 공진회로는 EGSM 체계의 수신 주파수 대역에서 공진한다. 병렬 공진회로가 공진할 때, 임피던스는 뚜렷하게 증가된다. 그러므로, 수신 신호는 수신 터미널(Rx1)로 송신된다.

송신 터미널(Tx2)로부터의 DCS 체계의 신호의 송신을 위해, 제어 터미널(Vc2)이 3V 전압으로 인가된다. 다이오드(D3)의 주위의 회로는 다이오드(D2)의 주위의 회로와 동일하다. 그러므로, 송신 터미널(Tx1)로부터의 EGSM 체계의 신호의 송신을 위한 동작과 같은 동작을 하여, 상기 송신 신호가 다이플렉서(81)로 전송된다.

DCS 체계의 신호의 수신을 위해, 제어 터미널(Vc3)이 3V로 인가되고, 제어 터미널(Vc2)은 0V로 인가된다. 그러므로, 다이오드(D1)는 온상태로 들어가고, 다이오드(D3)를 갖는 터미널-터미널에 의해 형성된 병렬 공진회로의 임피던스는 뚜렷하게 증가된다. 다이오드(D5)의 양극측의 임피던스는 그 파장이 DCS 체계의 송신 주파수의 파장의 1/4인 50Ω 라인(851)의 동작에 의해 뚜렷하게 증가된다. 그러므로, DCS 체계의 수신 신호는 수신 터미널(Rx2)로 송신된다.

송신 터미널(Tx3)로부터의 UMTS 체계의 신호의 송신을 위해, 제어 터미널(Vc2, Vc3)이 0V 전압으로 인가된다. 그러므로, 다이오드(D1, D3) 각각은 터미널-터미널 커패시턴스에 의해 병렬 공진회로를 형성한다. 이 두 병렬 공진회로의 임피던스는 매우 크고, UMTS 체계의 송신 신호는 다이플렉서(81)로 송신되며, 안테나(ANT)에서 출력된다. UMTS 체계의 수신 신호에 대해, 스위칭회로(85)가 동일하게 동작한다.

도 12는 복수의 유전체층을 적층함으로써 도 11에 도시된 고주파수 스위치의 회로를 얻는 적층체의 분해조립 투시도이다. 도 11에 도시된 컴포넌트 중에 송신 터미널(Tx1, Tx2, Tx3, Rx3)과 수신 터미널(Rx1, Rx2)의 입출력 단말에서의 커패시터와 제어 터미널(Vc1-Vc3)과 접지 사이에 삽입된 커패시터는 유전체층의 배선 패턴과 도 12의 각 유전체층의 상단면에 도시되어 있지 않다.

도 12에 도시된 것 처럼, 고주파수 스위치의 적층체는 15 개의 유전체층(N101-N115)에 의해 구축되어 있다. 도 13, 14, 15, 16은 도 12에 도시된 고주파수 스위치의 각 유전체층의 투시도를 확대한 것이다. 도 12에서 유전체층에 각각 제공된 (a)-(p)는 도 13-16의 (a)-(p)에 대응한다. 또한, 도 12에 도시된 화살표는 유전체층이 적층되는 방향을 가리킨다.

도 13은 유전체층(N101, N103)과 유전체층(N101)의 기저면(N101b)을 도시하는 도이다. 도 14는 유전체층(N104-N107)을 도시하는 도이다. 도 15는 유전체층(N108-N111)을 도시하는 도이다. 도 16는 유전체층(N112-N115)을 도시하는 도이다. 도 13-16에 도시된 유전체층은 기저에 배치된 유전체층(N101)과 상단부의 유전체층(N115)으로 적층된다. 도 16에서, 고주파수 스위치의 적층체의 상단부의 유전체층(N115)은 다섯개의 다이오드(D1-D5)와 다른 유전체층 상에 패턴되어 있지 않은 커패시터와 레지스터를 구비하는 복수의 칩 컴포넌트를 갖는 상단면을 포함한다. 이 다이오드와 칩 컴포넌트는 적층체의 내부회로에 전기적으로 연결되어 있다. 적층체의 층의 수는 대략 고주파수 스위치의 필요한 특성에 따라 선택되어진다. 유전체층과 적층체를 만드는 방법은 제 2 실시 예와 동일하므로, 여기서는 설명하지 않는다.

도 13에서, 유전체층(N101)의 기저면(N101b)은 전기 디바이스의 주기판 상에 고주파수 스위치를 장치하기 위한 복수의 전극(T102)을 갖는다. 이 전극(T102)은 제 2 실시 예에 설명된 것처럼, 유전 페이스트를 인쇄하고 패턴화하는 것에 의해 형성된다.

도 13-16에 도시된 것처럼 다층화된 고주파수 스위치의 배선 패턴의 적층 구조가 다이플렉서(81) 상에 집중되어 나타나 있다.

유전체층(N101, N107)은 그 위에 각각 인쇄된 접지 전극(G101, G102)을 갖는다(도 13, 14를 참조). 유전체층(N102, N108-N111)은 그 위에 인쇄된 커패시터 전극(Cp11-Cp17)을 갖는 상단면을 갖는다(도 13, 15를 참조). 유전체층(N105, N106, N113)은 그 위에 인쇄된 스트립 라인 전극(Lp11-Lp15)을 갖는다(도 14, 16 참조).

추가로, 유전체층(N102-N113)은 도 11에 도시된 회로 다이어그램에 대응하는 전극을 나타내기 위해 스트립 라인 전극(Lp11-Lp15)과 커패시터 전극(Cp11-Cp17)을 전기적으로 연결하도록 그위에 인쇄된 복수의 비아 홀을 갖는다. 예를 들면, 스트립 라인 전극( Lp15)은 비아 홀(V11)을 통해 커패시터 전극(Cp17)에 연결된다.

상기 구조로, 스트립 라인 전극(Lp11-13, Lp15)은 LPF(82)의 인덕터를 형성하고, 반면 커패시터 전극(Cp11, Cp15, Cp17) 및 접지 전극(G101)은 LPF(82)의 커패시터를 형성한다. 결과적으로, LPF(82)가 형성된다.

또한, 스트립 라인 전극(Lp14)은 HPF(83)의 인덕터를 형성하고, 반면 커패시터 전극(Cp12-14, Cp16) 및 접지 전극(G102)은 HPF(83)의 커패시터를 형성한다. 결과적으로, HPF(83)가 형성된다.

LPF(82)와 HPF(83)를 형성하기 위한 스트립 라인 전극, 커패시터 전극, 및 접지 전극은 제 2 실시 예에서 설명된 것과 동일한 특성을 갖도록 배치된다. 이러한 특성으로, 다이플렉서(81)는 제 2 실시 예에서와 동일한 효과를 얻을 수 있다.

동일하게, 저역 통과 필터(87, 88)가 유전체층 상에 패턴닝된 스트립 라인 전극, 커패시터 전극, 및 접지 전극을 조합함으로써 형성된다.

추가로, 스위칭 회로(84, 85)의 인덕터 및 커패시터는 유전체층 상에 패턴닝된 스트립 라인 전극, 커패시터 전극, 및 접지 전극을 조합함으로써 또한 형성된다. 스위칭 회로(84, 85)는 전술한 방법으로 형성된 스위칭 회로(84, 85)의 인덕터와 커패시터, 다이오드(D1-D5), 및 복수의 전극(T101)(도 16에, 2 개의 전극(T101)이 예시로서 도시되어 있음)을 지나가는 적층체의 상단면에 장치된 칩 컴포넌트(SD1)를 전기적으로 연결함으로써 얻을 수 있다. 추가로, 적층체의 내부에서, 다이플렉서(81)가 내부 터미널(91, 92)을 지나는 스위칭 회로(84, 85)에 연결된다.

도 10에 도시된 대역 통과 필터(86, 89), 및 듀플렉서(90)가 전기 디바이스의 주기판 상에서, 수신 터미널(Rx1, Rx2), 송신 터미널(Tx3), 및 상기 적층체에 의해 구축된 스위칭 회로의 수신 터미널(Rx3)에 전기적으로 연결된다.

전술한 바와 같이, 제 3 실시 예에 따라, 고주파수 스위치는 유전체층을 사용함으로써 적층체로 얻어진다. 그러므로, 상기 디바이스는 크기 및 높이에 있어서 감소될 수 있다. 또한, 제 1 실시 예에 따른 다이플렉서를 사용하면서, 감쇠됨 없이 넓은 주파수 대역에 걸쳐 고주파수 신호를 통과 시킬 수 있는 고주파수 스위치를 제공할 수 있다.

추가로, 모든 입출력 터미널과 고주파수 스위치의 접지 전극이 비아 홀을 통해 적층체의 기저면에 집중된다. 그러므로, 전기 디바이스의 주기판 상에 장치될 때 고주파수 스위치의 영역을 줄이는 것이 가능하다.

제 3 실시 예에서, 고주파수 스위치는 3 체계, 즉, EGSM, DCS, UMTS 체계의 조합이 예로써 사용된다. 대안으로, 고주파수 스위치는 EGSM, DCS, PCS 체계를 조합하여 동일하게 사용될 수 있다.

제 3 실시 예에서, 고주파수 스위치는 예시로서 3 개의 통신 시스템을 사용하는 3 중 대역 고주파수 스위치이다. 대안으로, 제 3 실시 예에서와 동일한 효과를 얻기 위해 고주파수 스위치는 2개의 통신 시스테템을 사용하는 2중 대역 고주파수 스위치(예를 들면, EGSM 및 UMTS 체계) 또는 4개 이상의 통신 시스템을 사용하는 고주파수 스위치(EGSM, AMPS, DCS, PCS 체계)가 될 수 있다.

제 3 실시 예에서, 대역 통과 필터 및 듀플렉서가 전기 디바이스의 주기판 상에 제공되고, 적층체에 형성디는 스위칭 회로의 수신 터미널(Rx1, Rx2)과 송신 터미널(Tx3)과 수신 터미널(Rx3)에 전기적으로 연결된다. 대안으로, 대역 통과 필터가 적층체의 상단면에 장치될 수 있다. 도 17은 그 위에 장치된 대역 통과 필터를 갖는 적층체의 도이다. 도 17에 도시된 것처럼, 대역 필터로서 사용되는 SAW 필터(SF1, SF2)는 다이오드(D11-D15)와 커패시터 및 레지스터와 같은 칩컴포넌트(SD11-SD17)와 함께 적층체(11)의 상단면에 장치될 수 있고, 그에 의해 제 3 실시 예와 동일한 효과를 얻는다.

대안으로, 듀플렉서만이 적층체의 상단면에 장치될 수 있거나, 또는 대역 통과 필터 및 듀플렉서 모두 적층체의 상단면에 장치될 수 있고, 그에 의해 제 3 실시 예에서와 동일한 효과를 얻을 수 있다.

제 3 실시 예에서, 다이오드는 스위칭 회로로서 사용된다. 대안으로, 갈륨 비소화물(gallium arsenide)을 사용하는 GaAs(gallium arsenide) 스위치가 스위칭 회로의 어느 하나만을 위한 반도체로서 사용되거나, 또는 그러한 GaAs 스위치가 스위칭 회로 모두를 위해 사용될 수 있고, 그것에 의해 제 3 실시 예에서와 동일한 효과를 얻을 수 있다.

(제 4 실시 예)

제 4 실시 예에서, 제 1 실시 예에 따른 다이플렉서를 사용하는 안테나 듀플렉서가 설명되어 있다. 도 1은 또한 제 4 실시 예에서도 참조된다. 제 1 실시 예에서의 다이플렉서의 것과 동일한 기능을 갖는 컴포넌트가 동일한 참조번호로 제공되고 여기서는 설명되지 않는다.

도 18은 제 4 실시 예에 따른 안테나 듀플렉서(100)의 구조를 도시하는 블록 다이어그램. 도 18에서, 안테나 듀플렉서(100)는 다이플렉서(81), 제 1 듀플렉서(101), 제 2 듀플렉서(102)를 구비한다. 안테나 듀플렉서(100)는 IS-95 또는 PCS 체계의 신호를 안테나(ANT)를 통해 송수신 한다.

IS-95 체계에서, 824-849MHz의 대역이 송신 대역으로서 사용되고, 869-894MHz의 대역이 수신 대역으로서 사용된다. PCS 체계에서, 1920-1980MHz의 대역이 송신 대역으로서 사용되고, 2110-2170MHz의 대역이 수신 대역으로서 사용된다. 다이플렉서(81)의 LPF(82)에서, 인덕터(L1, L2)와 커패시터(C1, C2)의 값이 PCS 체계에서 사용하는 2110-2170MHz의 수신 대역에서의 하나의 감쇠극과 1920-1980MHz의 송신 대역에서의 또다른 감쇠극을 제공하기 위해 준비된다. 직렬 공진회로 또는 병렬 공진회로의 이 감쇠극을 제공하는 측은 임의적이어야 한다. 반면, 다이플렉서(81)의 HPF(83)에서, 인덕터(L4)와 커패시터(C5)의 값이 IS-95 체계에서 사용하는 824-894MHz의 대역에서의 하나의 감쇠극을 제공하기 위해 준비된다.

제 1 듀플렉서(101)는 IS-95 체계의 송수신 주파수 대역을 서로 분리 시키기 위해 유전체로 만들어진다. 상기 제 1 듀플렉서(101)는 예를 들면, 송신 터미널(Tx4)에 연결된 대역 통과 필터, 및 수신 터미널(Rx4)에 연결된 대역 통과 필터를 구비한다. 제 1 듀플렉서(101)는 IS-95 체계에서 사용되고, 여기서, 수신 신호를 송신 신호로부터 보호하기 위해 송수신이 동시에 수행된다.

제 2 듀플렉서(102)는 PCS 체계의 송수신 주파수 대역을 서로 분리 시키기 위해 유전체로 만들어진다. 상기 제 2 듀플렉서(102)는 예를 들면, 송신 터미널(Tx5)에 연결된 대역 통과 필터, 및 수신 터미널(Rx5)에 연결된 대역 통과 필터를 구비한다. 제 2 듀플렉서(102)는 PCS 체계에서 사용되고, 여기서도 또한, 수신 신호를 송신 신호로부터 보호하기 위해 송수신이 동시에 수행된다.

도 18을 참조하며, 안테나 듀플렉서(100)의 동작이 이하에서 설명된다. 안테나 듀플렉서(100)에 IS-95 체계의 수신 신호가 제공될 때, HPF(83)의 임피던스가증가된다. 그러므로, 수신 신호가 LPF(82)측으로 전송되고, 제 1 듀플렉서(101)로 제공된다. 제 1 듀플렉서(101)는 출력을 위해 송신 터미널(Tx4)이 아닌 수신 터미널(Rx4)로 수신 신호를 전송한다. IS-95 체계의 신호의 송신을 위해, 반면, 상기 신호는 송신 터미널(Tx4)을 지나 제 1 듀플렉서(101)로 제공된다. 제 1 듀플렉서(101)는 수신 터미널(Rx4)이 아닌 LPF(82)로 신호를 전송한다. HPF(83)의 임피던스는 IS-95 체계의 신호에 따라 증가되고, 그 결과 IS-95 체계의 송신 신호가 안테나에서 출력된다.

안테나 듀플렉서(100)가 PCS 체계의 수신신호를 제공받을 때, LPF(82)의 임피던스가 증가된다. 그러므로, 수신 신호는 HPF(83)측으로 전송되고, 제 2 듀플렉서(102)측으로 제공된다. 제 2 듀플렉서(102)는 출력을 위해 송신 터미널(Tx5)이 아닌 수신 터미널(Rx5)로 수신 신호를 전송한다. PCS 체계의 신호의 송신을 위해, 반면, 상기 신호는 송신 터미널(Tx5)을 지나 제 2 듀플렉서(102)로 제공된다. 제 2 듀플렉서(102)는 수신 터미널(Rx5)이 아닌 HPF(83)로 신호를 전송한다. HPF(83)의 임피던스는 PCS의 신호에 따라 증가되고, 그 결과 PCS 체계의 송신 신호가 안테나(ANT)에서 출력된다.

전술한 바와 같이, 제 4 실시 예에 따른 안테나 듀플렉서가 사용될 때, IS-95체계와 PCS 체계를 사용하는 통신 시스템에서도 넓은 주파수 대역에 걸쳐 감쇠되지 않고 고주파수 대역의 신호를 통과 시킬 수 있다. PCS 체계에서, 송수신 대역이 서로 멀리 동떨어져 있기 때문에, 본 발명에 따라 저역 통과 필터에서 2 개의 감쇠극을 제공할 수 있는 다이플렉서를 사용하는 것이 매우 효과적이다.

제 3 실시 예에 따른 고주파수 스위치와 제 4 실시 예에 따른 안테나 듀플렉서를 사용함으로써, 복수의 주파수 대역을 사용하는 통신시스템의 송수신 신호를 사용할 수 있는 무선 통신 디바이스가 제공될 수 있다.

본 발명이 상세하게 설명되었지만, 상기 상술한 설명이 모든 면에서 설명되어 있고 제한적이지 아니하다. 본발명의 영역을 벗어나지 아니하고 많은 변형과 변조가 고안될 수 있다는 것이 이해 될 수 있을 것이다.

본 발명은 넓은 주파수 대역에서 감쇠되지 않고 고주파수 대역의 신호를 통과 시킬 수 있는 다이플렉서를 제공하며, 이 넓은 주파수 대역에서 감쇠되지 않고 고주파수 대역의 신호를 통과 시킬 수 있는 다이플렉서를 사용하는 고주파수 스위치와 안테나 듀플렉서를 제공하여 넓은 주파수 대역에 걸쳐 감쇠되지 않고 고주파수 대역의 신호를 통과 시킬 수 있다.

전술한 바와 같이, 안테나 듀플렉서가 사용될 때, IS-95체계와 PCS 체계를 사용하는 통신 시스템에서도 넓은 주파수 대역에 걸쳐 감쇠되지 않고 고주파수 대역의 신호를 통과 시킬 수 있다. PCS 체계에서, 송수신 대역이 서로 멀리 동떨어져 있기 때문에, 본 발명에 따라 저역 통과 필터에서 2 개의 감쇠극을 제공할 수 있는 다이플렉서를 사용하는 것이 매우 효과적이다.

Claims

다른 주파수 대역의 라디오파를 멀티플렉싱 및 디멀티플렉싱하는 다이플렉서에 있어서,

저주파수 대역의 신호만을 통과 시키며, 안테나 측에 연결된 제 1 터미널과 저주파수 대역의 신호를 송수신하는 제 2 터미널 사이에 배치되는 저역 통과 필터; 및

고주파수 대역의 신호만을 통과시키며, 상기 제 1 터미널과 고주파수 대역의 신호를 송수신하는 제 3 터미널 사이에 배치된 고역 통과 필터를 포함하고,

상기 저역 통과 필터는 통과 대역의 고주파수 측에 적어도 감쇠극을 제공하는 적어도 2개의 공진회로를 구비하는 다이플렉서.
제 1 항에 있어서,

상기 고역 통과 필터는 단일 공진 회로를 추가로 구비하고,

상기 고역 통과 필터는 통과대역의 저주파수 측에 감쇠극을 제공하며,

저역 통과 필터는 오직 다른 주파수 대역중 최소 주파수 대역의 신호만을 통과시키는 다이플렉서.
제 2 항에 있어서,

상기 저역 통과 필터는 2 개의 공진회로로서,

제 1 터미널과 제 2 터미널 사이에 배치된 제 1 인덕터 및 제 1 커패시터에 의해 형성된 병렬 공진회로, 및

상기 제 2 터미널과 접지 사이에 배치된 제 2 인덕터 및 제 2 커패시터에 의해 형성된 직렬 공진회로를 구비하는 다이플렉서.
제 3 항에 있어서,

상기 고역 통과 필터는 상기 제 1 터미널과 상기 제 3 터미널 사이에 배치된 제 3 커패시터 및 제 4 커패시터에 의해 형성된 직렬 공진회로를 추가로 포함하고,

상기 고역 통과 필터는, 공진회로로서, 상기 제 3 커패시터와 상기 제 4 커패시터의 연결지점과 상기 접지 사이에 배치된 제 3 인덕터와 제 5 커패시터에 의해 형성된 직렬 공진회로를 포함하는 다이플렉서.
제 4 항에 있어서,

상기 저역 통과 필터와 상기 고역 통과 필터는 제 1 내지 제 3 인덕터를 실현하기 위한 복수의 스트립 라인 전극, 제 1 내지 제 5 커패시터를 실현하기 위한 복수의 커패시터 전극, 및 상기 스트립 라인 전극과 상기 커패시터 전극을 연결하기 위한 복수의 도전성 비아 홀을 구비하는 복수의 유전체층을 적층함으로써 얻어지는 적층체에 의해 형성되는 다이플렉서.
제 5 항에 있어서,

상기 유전체층 중 적어도 하나는 접지 전극을 포함하고,

상기 제 1 인덕터를 실혀하기 위한 적어도 하나의 스트립 라인 전극은 그 위에 배치된 접지 전극을 갖는 유전체층보다 적층 방향으로 보다 위에 있고, 그위에 배치된 적어도 하나의 스트립 라인 전극을 갖는 유전체층과 그 위에 배치된 제 3 인덕터를 실현하기 위한 적어도 하나의 스트립 라인 전극을 갖는 유전체층과 적층방향으로 같거나 보다 위에 있는 유전체층 상에 배치되는 다이플렉서.
제 5 항에 있어서,

상기 유전체층 중 적어도 하나는 접지 전극을 포함하고,

상기 저역 통과 필터의 상기 병렬 공진회로에서 상기 제 1 커패시터를 실현하기 위한 적어도 하나의 스트립 라인 전극은 그 위에 배치된 상기 접지 전극을 갖는 유전체층 보다 적층 방향으로 위에 있는 유전체층 상에 배치되며,

상기 저역 통과 필터의 상기 병렬 공진회로에서 상기 제 1 인덕터를 실현하기 위한 적어도 하나의 스트립 라인 전극은 상기 커패시터 전극을 갖는 유전체층보다 적층 방향으로 위에 있는 유전체층 상에 배치되는 다이플렉서.
제 5 항에 있어서,

상기 유전체층 중 적어도 하나는 접지 전극을 포함하고,

상기 저역 통과 필터의 상기 직렬 공진회로에서 상기 제 2 커패시터를 실현하기 위해 적어도 하나의 커패시터 전극은 그 위에 배치된 상기 접지 전극을 갖는유전체층 보다 적층 방향으로 위에 있는 유전체층 상에 배치되며,

상기 저역 통과 필터의 상기 직렬 공진회로에서 상기 제 2 인덕터를 실현하기 위한 적어도 하나의 스트립 라인 전극은 상기 커패시터 전극을 갖는 유전체층보다 적층 방향으로 위에 있는 유전체층 상에 배치되는 다이플렉서.
제 5 항에 있어서,

상기 유전체층 중 적어도 하나는 접지 전극을 포함하고,

상기 고역 통과 필터의 상기 직렬 공진회로에서 상기 제 5 커패시터를 실현하기 위한 적어도 하나의 커패시터 전극은 그 위에 배치된 상기 접지 전극을 갖는 유전체층 보다 적층 방향으로 위에 있는 유전체층 상에 배치되며,

상기 고역 통과 필터의 상기 직렬 공진회로에서 상기 제 3 인덕터를 실현하기 위한 적어도 하나의 스트립 라인 전극은 그 위에 상기 커패시터 전극을 갖는 유전체층보다 적층 방향으로 위에 있는 유전체층 상에 배치되는 다이플렉서.
다른 주파수 대역의 라디오파의 송수신을 스위칭 하기 위한 고주파수 스위치에 있어서,

상기 라디오파를 멀티플렉싱 및 디멀티플렉싱하기 위해 안테나 측에 연결된 제 1 터미널을 통해 다른 주파수 대역의 라디오파를 송수신하는 다이플렉서;

저주파수 대역의 신호를 송수신하는 상기 다이플렉서에 포함된 제 2 터미널에 연결된 저주파수 송수신 스위칭 회로; 및

고주파수 대역의 신호를 송수신하는 상기 다이플렉서에 포함된 제 3 터미널에 연결된 고주파수 송수신 스위칭 회로를 포함하고,

상기 다이플렉서는,

상기 저주파수 대역의 신호만을 통과시키기 위한 상기 제 1 터미널과 상기 제 2 터미널 사이에 배치된 저역 통과 필터,

상기 고주파수 대역의 신호만을 통과시키기 위한 상기 제 1 터미널과 상기 제 3 터미널 사이에 배치된 고역 통과 필터, 및

통과대역의 고주파수 측에 적어도 2 개의 감쇠극을 제공하는 적어도 2개의 공진회로를 갖는 상기 저역 통과필터를 구비하는 고주파수 스위치.
제 10 항에 있어서,

상기 고역 통과 필터는 단일 공진회로를 포함하고,

상기 고역 통과 필터는 단일 감쇠극을 제공하고,

상기 저역 통과 필터는 최저 주파수의 신호만을 통과시키는 고주파수 스위치.
제 11 항에 있어서,

상기 저역 통과 필터는, 2 개의 공진회로로서,

상기 제 1 터미널과 상기 제 2 터미널 사이에 배치된 제 1 인덕터와 제 1 커패시터에 의해 형성된 병렬 공진회로, 및

상기 제 2 터미널과 접지 사이에 배치된 제 2 인덕터와 제 2 커패시터에 의해 형성된 직렬 공진회로를 포함하는 고주파수 스위치.
제 12 항에 있어서,

상기 고역 통과 필터는 상기 제 1 터미널과 상기 제 3 터미널 사이에 배치된 제 3 커패시터와 제 4 커패시터에 의해 형성된 직렬 공진회로를 추가로 포함하고,

상기 고역 통과 필터는, 공진회로로서, 상기 제 3 커패시터와 상기 제 4 커패시터의 연결 지점과 상기 접지 사이에 배치된 제 3 인덕터와 제 5 커패시터에 의해 형성된 직렬 공진 회로를 포함하는 고주파수 스위치.
제 13 항에 있어서,

상기 고주파수 스위치는 상기 인덕터를 실현하기 위한 복수의 스트립 라인전극, 상기 전극을 실현하기 위한 복수의 커패시터 전극, 및 상기 스트립 라인 전극과 상기 커패시터 전극을 연결하기 위한 복수의 도전성 비아 홀을 구비한 복수의 유전체층을 적층함으로써 얻어지는 적층체에 의해 형성되는 고주파수 스위치.
제 14 항에 있어서,

상기 적층체는 상기 제 1 내지 제 3 인덕터를 실현하기 위한 복수의 스트립 라인 전극, 상기 제 1 내지 제 5 커패시터를 실현하기 위한 복수의 상기 커패시터 전극, 및 상기 저역 통과 필터와 상기 고역 통과 필터를 실현하기 위해 상기 스트립 라인 전극과 상기 커패시터 전극을 연결하는 복수의 도전성 비아 홀을 포함하는 고주파수 스위치.
제 15 항에 있어서,

상기 유전체층 중 적어도 하나는 접지 전극을 포함하고,

상기 제 1 인덕터를 실현하기 위한 적어도 하나의 상기 스트립 라인 전극이 그 위에 배치된 상기 접지 전극을 갖는 유전체층보다 적층 방향으로 위에 있고, 그위에 배치된 적어도 하나의 상기 스트립 라인 전극을 갖는 유전체층과 그 위에 배치된 상기 제 3 인덕터를 실현하기 위한 적어도 하나의 상기 스트립 라인 전극을 갖는 유전체층과 적층 방향으로 같거나 보다 위에 있는 유전체층 상에 배치되는 고주파수 스위치.
제 15 항에 있어서,

상기 유전체층 중 적어도 하나는 접지 전극을 포함하고,

상기 저역 통과 필터의 상기 병렬 공진회로에서 상기 제 1 커패시터를 실현하기 위한 적어도 하나의 상기 스트립 라인 전극은 그 위에 배치된 상기 접지 전극을 갖는 유전체층 보다 적층 방향으로 위에 있는 유전체층 상에 배치되며,

상기 저역 통과 필터의 상기 병렬 공진회로에서 상기 제 1 인덕터를 실현하기 위한 적어도 하나의 상기 스트립 라인 전극은 상기 커패시터 전극을 갖는 유전체층보다 적층 방향으로 위에 있는 유전체층 상에 배치되는 고주파수 스위치.
제 15 항에 있어서,

상기 유전체층 중 적어도 하나는 접지 전극을 포함하고,

상기 저역 통과 필터의 상기 직렬 공진회로에서 상기 제 2 커패시터를 실현하기 위해 적어도 하나의 상기 커패시터 전극은 그 위에 배치된 상기 접지 전극을 갖는 유전체층 보다 적층 방향으로 위에 있는 유전체층 상에 배치되며,

상기 저역 통과 필터의 상기 직렬 공진회로에서 상기 제 2 인덕터를 실현하기 위한 적어도 하나의 상기 스트립 라인 전극은 상기 커패시터 전극을 갖는 유전체층보다 적층 방향으로 위에 있는 유전체층 상에 배치되는 고주파수 스위치.
제 15 항에 있어서,

상기 유전체층 중 적어도 하나는 접지 전극을 포함하고,

상기 고역 통과 필터의 상기 직렬 공진회로에서 상기 제 5 커패시터를 실현하기 위한 적어도 하나의 상기 커패시터 전극은 그 위에 배치된 상기 접지 전극을 갖는 유전체층 보다 적층 방향으로 위에 있는 유전체층 상에 배치되며,

고역 통과 필터의 직렬 공진회로에서 제 3 인덕터를 장치하기 위해 적어도 하나의 스트립 라인 전극은 그 위에 배치된 커패시터 전극을 갖는 유전체층보다 적층 방향에 있어서 위에 있는 유전체층 상에 배치되는 고주파수 스위치.
제 14 항에 있어서,

상기 저주파수 송수신 스위칭 회로와 상기 고주파수 송수신 스위칭 회로중 적어도 하나는 다이오드에 인가된 전압에 따라 송수신을 스위칭하는 회로이고,

상기 다이오드는 상기 적층체의 상면에 배치되는 고주파수 스위치.
제 14 항에 있어서,

상기 저주파수 송수신 스위칭 회로와 상기 고주파수 송수신 스위칭 회로중 적어도 하나는 GaAs 스위치이고,

상기 GaAs 스위치는 상기 적층체의 상면에 배치되는 고주파수 스위치.
다른 주파수 대역의 라디오파의 송수신을 동시에 수행하는 안테나 듀플렉서에 있어서,

라디오파를 멀티플렉싱 및 디멀티플렉싱 하는 안테나 측에 연결된 제 1 터미널을 통해 다른 주파수 대역의 라디오파를 송수신하는 다이플렉서,

저주파수 대역의 신호를 송수신하는 상기 다이플렉서에 포함된 제 2 터미널에 연결된 제 1 듀플렉서, 및

고주파수 대역의 신호를 송수신하는 다이플렉서에 포함된 제 3 터미널에 연결된 제 2 듀플렉서를 포함하고,

상기 다이플렉서는,

저주파수 대역의 신호만을 통과시키는 상기 제 1 터미널과 상기 제 2 터미널 사이에 배치된 저역 통과 필터, 및

상기 고주파수 대역의 신호만을 통과시키는 상기 제 1 터미널과 상기 제 3 터미널 사이에 배치된 고역 통과 필터를 구비하고,

상기 저역 통과 필터는 통과대역의 고주파수 측에 적어도 2 개의 감쇠극을 제공하는 적어도 2 개의 공진회로를 갖는 안테나 듀플렉서.
제 22 항에 있어서,

상기 고역 통과 필터는 단일 공진회로를 포함하고,

상기 고역 통과 필터는 단일 감쇠극을 제공하며,

상기 저역 통과 필터는 가장 낮은 주파수의 신호만을 통과 시키는 안테나 듀플렉서.
제 23 항에 있어서,

상기 저역 통과 필터는, 2 개의 공진회로로서,

상기 제 1 터미널과 상기 제 2 터미널 사이에 배치된 제 1 인덕터와 제 1 커패시터에 의해 형성된 병렬 공진회로, 및

상기 제 2 터미널과 접지 사이에 배치된 제 2 인덕터와 제 2 커패시터에 의해 형성된 직렬 공진회로를 포함하는 안테나 듀플렉서.
제 24 항에 있어서,

상기 고역 통과 필터는 상기 제 1 터미널과 상기 제 3 터미널 사이에 배치된제 3 커패시터와 제 4 커패시터에 의해 형성된 직렬 공진회로를 추가로 포함하고,

상기 고역 통과 필터는, 공진회로로서, 상기 제 3 커패시터와 상기 제 4 커패시터의 연결 지점과 상기 접지 사이에 배치된 제 3 인덕터와 제 5 커패시터에 의해 형성되는 직렬 공진회로를 포함하는 안테나 듀플렉서.
제 25 항에 있어서,

상기 고주파수 스위치는 상기 인덕터를 실현하는 복수의 스트립 라인 전극, 상기 커패시터를 실현하는 복수의 커패시터 전극, 및 상기 스트립 라인 전극과 상기 커패시터 전극을 연결하는 복수의 도전성 비아 홀을 구비하는 복수의 유전체층을 적층함으로써 얻어지는 적층체에 의해 형성되는 안테나 듀플렉서.
다른 주파수 대역의 라디오파의 송수신을 수행하는 무선 통신 디바이스에 있어서,

다른 주파수 대역의 라디오파의 송수신을 스위칭하는 고주파수 스위치를 포함하고,

상기 고주파수 스위치는,

라디오파를 멀티플렉싱 및 디멀티플렉싱하기 위해 안테나 측에 연결된 제 1 터미널을 통해 다른 주파수 대역의 라디오파를 송수신하는 다이플렉서,

저주파수 대역의 신호를 송수신하는 상기 다이플렉서에 포함되는 제 2 터미널에 연결된 저주파수 송수신 스위칭 회로, 및

상기 고주파수 대역의 신호를 송수신하는 상기 다이플렉서에 포함되는 제 3 터미널에 연결된 고주파수 송수신 스위칭 회로를 구비하고,

상기 다이플렉서는,

상기 저주파수 대역의 신호만을 통과시키는 상기 제 1 터미널과 상기 제 2 터미널의 사이에 배치된 저역 통과 필터, 및

상기 고주파수 대역의 신호만을 통과시키는 상기 제 1 터미널과 상기 제 3 터미널의 사이에 배치된 고역 통과 필터를 갖고,

상기 저역 통과 필터는 통과대역의 고주파수 측에 적어도 2 개의 감쇠극을 제공하는 적어도 2 개의 공진회로를 갖는 무선 통신 디바이스.
다른 주파수 대역의 라디오파의 송수신을 수행하는 무선 통신 디바이스에 있어서,

다른 주파수 대역의 라디오파의 송수신을 동시에 수행하는 안테나 듀플렉서를 포함하고,

상기 안테나 듀플렉서는,

라디오파를 멀티플렉싱 및 디멀티플렉싱하기 위해 안테나 측에 연결된 제 1 터미널을 통해 다른 주파수 대역의 라디오파를 송수신하는 다이플렉서,

저주파수 대역의 신호를 송수신하는 상기 다이플렉서에 포함되는 제 2 터미널에 연결된 제 1 듀플렉서, 및

고주파수 대역의 신호를 송수신하는 상기 다이플렉서에 포함되는 제 3 터미널에 연결된 제 2 듀플렉서를 구비하고,

상기 다이플렉서는,

상기 저주파수 대역의 신호만을 통과시키는 상기 제 1 터미널과 상기 제 2 터미널의 사이에 배치된 저역 통과 필터, 및

상기 고주파수 대역의 신호만을 통과시키는 상기 제 1 터미널과 상기 제 3 터미널의 사이에 배치된 고역 통과 필터를 갖고,

상기 저역 통과 필터는 통과대역의 고주파수 측에 적어도 2 개의 감쇠극을 제공하는 적어도 2 개의 공진회로를 갖는 무선 통신 디바이스.