KR20030035375A - Ball grid array package including heat sink and manufacturing method thereof - Google Patents
Ball grid array package including heat sink and manufacturing method thereof Download PDFInfo
- Publication number
- KR20030035375A KR20030035375A KR1020010067439A KR20010067439A KR20030035375A KR 20030035375 A KR20030035375 A KR 20030035375A KR 1020010067439 A KR1020010067439 A KR 1020010067439A KR 20010067439 A KR20010067439 A KR 20010067439A KR 20030035375 A KR20030035375 A KR 20030035375A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- heat sink
- semiconductor chip
- grid array
- ball grid
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
본 발명은 방열판(heat sink)이 구비된 볼 그리드 어레이(Ball Grid Array; BGA) 패키지의 구조 및 제조 방법에 관한 것으로, 더욱 상세하게는 방열판을 회로 기판(circuit board) 상에 형성하여 열 방출 특성을 향상시킬 수 있는 방열판이 구비된 볼 그리드 어레이(Ball Grid Array; BGA) 패키지의 구조 및 그 제조 방법에 관한 것이다.The present invention relates to a structure and a manufacturing method of a ball grid array (BGA) package having a heat sink, and more particularly, heat dissipation characteristics by forming a heat sink on a circuit board. The present invention relates to a structure of a ball grid array (BGA) package having a heat sink capable of improving the temperature and a method of manufacturing the same.
고메모리 및 다핀화 등의 추세에 따른 기술적 요구를 해결하기 위해서 등장한 볼 그리드 어레이(BGA) 패키지는 외부 입출력 수단으로서 패키지의 회로 기판 일면에 솔더 볼을 실장함으로서 많은 수의 입출력 신호를 수용할 수 있고 그 크기가 경박 간소화된다는 장점을 갖는다.The ball grid array (BGA) package, which has emerged to address the technical demands of high memory and multi-pinning, can accommodate a large number of input / output signals by mounting solder balls on one surface of the circuit board as an external input / output means. Its advantage is that its size is light and simple.
이러한 볼 그리드 어레이 반도체 패키지는 회로 기판의 일면에 하나 또는 그 이상의 반도체 칩이 부착되고, 반도체 칩과 회로 기판이 전기적 접속을 이루도록 와이어로 연결되며, 반도체 칩이 부착된 회로 기판의 일면의 반대면, 즉 또 다른 일면에 솔더 볼이 어레이(array) 형태로 실장되는 구조이다.The ball grid array semiconductor package has one or more semiconductor chips attached to one surface of the circuit board, wired to form an electrical connection between the semiconductor chip and the circuit board, and an opposite surface of the circuit board to which the semiconductor chip is attached, That is, the solder ball is mounted on the other surface in an array form.
이하 도면을 참조하여 종래 기술에 따른 볼 그리드 어레이 반도체 패키지를 설명하겠다.Hereinafter, a ball grid array semiconductor package according to the related art will be described with reference to the accompanying drawings.
도 1은 종래 기술에 따른 볼 그리드 어레이 반도체 패키지의 단면도이다.1 is a cross-sectional view of a ball grid array semiconductor package according to the prior art.
종래 기술에 따른 볼 그리드 어레이 반도체 패키지(100)는, 절연층(115)을 포함하는 회로 기판(110)의 일면에 부착된 본딩 패드(105)가 구비된 반도체칩(101)과, 회로 기판(110)과 본딩 패드(105)를 전기적으로 연결하는 복수개의 와이어(103) 및 와이어(103)를 포함하도록 회로 기판(110) 일면에 형성된 패키지 몸체(140)가 마련된다. 더불어 회로 기판(110)의 또 다른 일면에는 외부 접속 단자로서 복수개의 솔더 볼(120)이 실장되어 볼 그리드 어레이 패키지(100)와 외부 장치와의 전기적 연결이 가능하도록 한다.The ball grid array semiconductor package 100 according to the related art includes a semiconductor chip 101 having a bonding pad 105 attached to one surface of a circuit board 110 including an insulating layer 115, and a circuit board ( A package body 140 formed on one surface of the circuit board 110 is provided to include a plurality of wires 103 and wires 103 electrically connecting the 110 and the bonding pads 105. In addition, a plurality of solder balls 120 are mounted on another surface of the circuit board 110 as external connection terminals to enable electrical connection between the ball grid array package 100 and an external device.
그러나, 이와 같은 종래 기술에 따른 볼 그리드 어레이 패키지(100)는 반도체 칩(101)의 회로 동작 시 발생되는 열을 외부로 효과적으로 방출시키지 못한다는 단점이 있다. 볼 그리드 어레이 패키지(100)에서 발생되는 열은 회로 기판(110)의 열 스트레스에 의한 휨과 같은 변형을 유발시키며, 패키지의 성능을 저하시키고, 수명을 단축시키며, 오동작의 원인이 된다.However, the ball grid array package 100 according to the related art has a disadvantage in that it does not effectively discharge heat generated during the circuit operation of the semiconductor chip 101 to the outside. Heat generated in the ball grid array package 100 causes deformation such as warpage caused by thermal stress of the circuit board 110, and degrades the package performance, shortens the lifespan, and causes malfunction.
본 발명의 목적은 반도체 칩에서 발생되는 열을 효율적으로 방출할 수 있는 방열판이 구비된 볼 그리드 어레이 패키지와 그 제조 방법을 제공하는데 있다.It is an object of the present invention to provide a ball grid array package having a heat sink capable of efficiently dissipating heat generated from a semiconductor chip and a method of manufacturing the same.
도 1은 종래 기술에 따른 볼 그리드 어레이 패지지의 단면도,1 is a cross-sectional view of a ball grid array package according to the prior art,
도 2는 본 발명에 따른 볼 그리드 어레이 패키지의 단면도,2 is a cross-sectional view of a ball grid array package according to the present invention;
도 3a 내지 도 3c는 본 발명의 실시예에 따른 볼 그리드 어레이 패키지의 제조 방법을 나타내는 단면도,3A to 3C are cross-sectional views illustrating a method of manufacturing a ball grid array package according to an embodiment of the present invention;
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 볼 그리드 어레이 패키지의 제조 방법을 나타내는 단면도이다4A to 4C are cross-sectional views illustrating a method of manufacturing a ball grid array package according to another embodiment of the present invention.
* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing
1, 101, 201, 301 : 반도체 칩3, 103, 203, 303 : 와이어1, 101, 201, 301: semiconductor chip 3, 103, 203, 303: wire
5, 105, 205, 305 : 본딩 패드10, 110, 210, 310 : 회로 기판5, 105, 205, 305: bonding pads 10, 110, 210, 310: circuit board
13, 113, 213, 313 : 솔더 패드15, 115, 215, 315 : 절연층13, 113, 213, 313: solder pads 15, 115, 215, 315: insulating layer
20, 120 : 솔더 볼30, 130, 230, 330 : 접착 수단20, 120: solder ball 30, 130, 230, 330: bonding means
40, 240, 340 : 보호부50, 250, 350 : 방열판40, 240, 340: protection unit 50, 250, 350: heat sink
60, 100, 200, 300 : 볼 그리드 어레이 패키지60, 100, 200, 300: ball grid array package
70, 270, 370 : 접착제140 : 패키지 몸체70, 270, 370: adhesive 140: package body
상기 목적을 달성하기 위하여, 본 발명에 따른 방열판이 구비된 볼 그리드 어레이 패키지는, 복수개의 본딩 패드가 구비된 활성면을 갖는 반도체 칩과; 반도체 칩의 활성면의 반대면이 부착되는 일면, 및 솔더 패드가 형성되고 일면과 반대되는 또 다른 일면을 갖는 회로 기판과; 본딩 패드와 회로 기판을 전기적으로 연결하는 복수개의 와이어와; 반도체 칩과 와이어가 노출되도록 회로 기판의 일면에 구비된 방열판과; 본딩 패드와 와이어가 포함되도록 회로 기판의 일면에 형성된 보호부; 및 회로 기판의 솔더 패드에 실장된 복수개의 솔더 볼을 포함하는 것을 특징으로 한다.In order to achieve the above object, the ball grid array package with a heat sink according to the present invention, a semiconductor chip having an active surface provided with a plurality of bonding pads; A circuit board having one side to which the opposite side of the active side of the semiconductor chip is attached and another side on which the solder pad is formed and opposite to the one side; A plurality of wires electrically connecting the bonding pads and the circuit board; A heat sink provided on one surface of the circuit board to expose the semiconductor chip and the wire; A protection part formed on one surface of the circuit board to include the bonding pad and the wire; And it characterized in that it comprises a plurality of solder balls mounted on the solder pad of the circuit board.
여기서, 방열판은 구리 또는 알루미늄 박막(箔膜)인 것이 바람직하다.Here, it is preferable that a heat sink is a copper or aluminum thin film.
본 발명에 따른 방열판이 구비된 볼 그리드 어레이 패키지의 제조 방법은, (a) 본딩 패드가 구비된 반도체 칩과 회로 기판을 준비하는 단계; (b) 반도체 칩을 회로 기판의 일면에 부착하는 단계; (c) 본딩 패드와 회로 기판을 와이어에 의해 전기적으로 연결하는 단계; (d) 반도체 칩과 와이어가 노출되도록 회로 기판의 일면에 방열판을 형성하는 단계; (e) 와이어와 본딩 패드가 포함되도록 회로 기판의 일면에 보호부를 형성하는 단계; 및 (f) 회로 기판의 일면과 반대되는 또 다른 일면에 형성된 솔더 패드에 솔더 볼을 실장하는 단계;를 포함하는 것을 특징으로 한다.Method for manufacturing a ball grid array package having a heat sink according to the present invention, (a) preparing a semiconductor chip and a circuit board having a bonding pad; (b) attaching the semiconductor chip to one surface of the circuit board; (c) electrically connecting the bonding pads and the circuit board by wires; (d) forming a heat sink on one surface of the circuit board to expose the semiconductor chip and the wire; (e) forming a protective part on one surface of the circuit board to include the wire and the bonding pad; And (f) mounting solder balls on solder pads formed on another surface opposite to one surface of the circuit board.
여기서, (d)단계는 접착제를 이용하여 방열판을 회로 기판의 일면에 부착하는 것이 바람직하다.Here, in step (d), it is preferable to attach the heat sink to one surface of the circuit board using an adhesive.
본 발명에 따른 방열판이 구비된 볼 그리드 어레이 패키지의 또 다른 제조 방법은, (a) 본딩 패드가 구비된 반도체 칩과 회로 기판을 준비하는 단계; (b) 회로 기판의 일면에 소정의 부분이 노출되도록 방열판을 형성하는 단계; (c) 회로 기판의 일면의 노출된 부분에 반도체 칩을 부착하는 단계; (d) 본딩 패드와 회로 기판을 와이어에 의해 전기적으로 연결하는 단계; (e) 와이어와 본딩 패드가 포함되도록 회로 기판의 일면에 보호부를 형성하는 단계; 및 (f) 회로 기판의 일면과 반대되는 또 다른 일면에 형성된 솔더 패드에 솔더 볼을 실장하는 단계;를 포함하는것을 특징으로 한다.Another method of manufacturing a ball grid array package having a heat sink according to the present invention includes: (a) preparing a semiconductor chip and a circuit board having a bonding pad; (b) forming a heat sink to expose a predetermined portion on one surface of the circuit board; (c) attaching the semiconductor chip to the exposed portion of one surface of the circuit board; (d) electrically connecting the bonding pads and the circuit board by wires; (e) forming a protective part on one surface of the circuit board to include the wire and the bonding pad; And (f) mounting solder balls on solder pads formed on another surface opposite to one surface of the circuit board.
여기서, (b)단계는 접착제를 이용하여 방열판을 회로 기판의 일면에 부착하는 것이 바람직하다.Here, in step (b), it is preferable to attach the heat sink to one surface of the circuit board using an adhesive.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 2는 본 발명에 따른 볼 그리드 어레이 패키지의 단면도이다.2 is a cross-sectional view of a ball grid array package according to the present invention.
본 발명에 따른 방열판(50)이 구비된 볼 그리드 어레이 패키지(60)는, 복수개의 본딩 패드(5)가 구비된 활성면을 갖는 반도체 칩(1)과, 절연층(15)을 포함하는 회로 기판(10)을 포함한다. 회로 기판(10)은 반도체 칩(1)이 부착되는 일면과 솔더 패드(13)가 형성되는 일면과 반대된 또 다른 일면을 포함하며, 회로 기판(10)의 재질 및 두께에 따라 테이프 회로 기판이나 인쇄 회로 기판 등으로 구비될 수 있다. 반도체 칩(1)은 회로 기판(10)의 일면에 접착 수단(30)에 의해 부착되며, 센터 본딩 패드형(center bonding pad-type)과 에지 본딩 패드형(edge bonding pad type)이 가능하다. 이와 같은 반도체 칩(1)의 본딩 패드(5)와 회로 기판(10)은 복수개의 와이어(3)에 의해 전기적으로 연결된다.The ball grid array package 60 having the heat sink 50 according to the present invention includes a semiconductor chip 1 having an active surface having a plurality of bonding pads 5 and a circuit including an insulating layer 15. And a substrate 10. The circuit board 10 includes one surface to which the semiconductor chip 1 is attached and another surface opposite to the surface on which the solder pad 13 is formed, and according to the material and thickness of the circuit board 10, It may be provided as a printed circuit board. The semiconductor chip 1 is attached to one surface of the circuit board 10 by an adhesive means 30, and may be a center bonding pad type or an edge bonding pad type. The bonding pad 5 and the circuit board 10 of the semiconductor chip 1 are electrically connected by a plurality of wires 3.
특히, 반도체 칩(1)과 와이어(3)가 노출되도록 회로 기판(10)의 일면에는 방열판(50)이 구비된다. 방열판(50)은 구리 또는 알루미늄 박막 등과 같은 전도성이 우수하고 값 싼 두께가 얇은 금속인 것이 바람직하며, 회로 기판(10)의 일면에 접착제(70)에 의해 부착된다. 특히, 접착제(70)는 회로 기판(10)의 일면이 전도성 재질이 형성된 경우에는 절연성 재질로 구비되는 것이 적합하며, 회로 기판(10)의 일면이 절연성 재질로만 구비된 경우 전도성, 절연성 접착제의 사용이 가능하다.In particular, the heat sink 50 is provided on one surface of the circuit board 10 to expose the semiconductor chip 1 and the wire 3. The heat sink 50 is preferably a thin metal having excellent conductivity and low thickness such as a copper or aluminum thin film, and is attached to one surface of the circuit board 10 by an adhesive 70. In particular, the adhesive 70 is preferably provided with an insulating material when one surface of the circuit board 10 is formed of a conductive material, the use of a conductive, insulating adhesive when one surface of the circuit board 10 is provided with only an insulating material This is possible.
회로 기판(10)의 일면에는, 본딩 패드(5)와 와이어(3)가 포함되도록 보호부(40)가 형성되어, 본딩 패드(5)와 와이어(3) 및 각 접속부들이 외부 환경으로부터 보호되도록 하며, 회로 기판(10)의 또 다른 일면에는 솔더 패드(13)가 구비되어 외부 접속 수단인 복수개의 솔더 볼(20)이 실장됨으로써 볼 그리드 어레이 패키지(60)가 외부 장치와 전기적으로 연결되도록 한다.On one surface of the circuit board 10, the protection part 40 is formed to include the bonding pads 5 and the wires 3 so that the bonding pads 5, the wires 3, and the respective connection parts are protected from the external environment. In addition, a solder pad 13 is provided on another surface of the circuit board 10 to mount the plurality of solder balls 20 as external connection means so that the ball grid array package 60 is electrically connected to the external device. .
이와 같은 방열판이 구비된 볼 그리드 어레이 패키지의 제조 공정을 도면을 참조하여 설명하면 다음과 같다.The manufacturing process of the ball grid array package having such a heat sink will be described with reference to the drawings.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 볼 그리드 어레이 패키지의 제조 방법을 나타내는 단면도이다.3A to 3C are cross-sectional views illustrating a method of manufacturing a ball grid array package according to an embodiment of the present invention.
(a) 먼저, 본딩 패드가 구비된 반도체 칩과 회로 기판을 준비하는 단계를 거친다.(a) First, a semiconductor chip and a circuit board having a bonding pad are prepared.
(b) 이어, 도 3a와 같이 반도체 칩(201)을 절연층(215)을 포함하는 회로 기판(210)의 일면에 부착하는 단계를 거치며, 이 때 반도체 칩(201)은 절연성 재질의 접착 수단(230)에 의해 회로 기판(210)에 부착된다.(b) Subsequently, as shown in FIG. 3A, the semiconductor chip 201 is attached to one surface of the circuit board 210 including the insulating layer 215, wherein the semiconductor chip 201 is attached to an insulating material. Attached to the circuit board 210 by 230.
(c) 이어, 본딩 패드(205)와 회로 기판(210)을 와이어(203)에 의해 전기적으로 연결하는 단계를 거친다.(c) Next, the bonding pad 205 and the circuit board 210 are electrically connected by the wire 203.
(d) 이어, 도 3b와 같이 반도체 칩(201)과 와이어(203)가 노출되도록 절연층(215)을 포함하는 회로 기판(210)의 일면에 방열판(250)을 형성하는 단계를 거친다. 방열판(250)은 회로 기판(210)의 일면에 접착제(270)에 의해 부착되며, 상술한 바와 같이 알루미늄이나 구리 박막과 같이 열 전도성이 우수하고 경제적인 재질로 구비되는 것이 바람직하다. 접착제(270)는 회로 기판(210)의 일면의 재질에 따라 전기적 특성이 다르게 형성되는데, 특히 회로 기판(210)의 일면이 전도성 재질을 포함하는 경우 접착제(270)는 절연 특성을 지니고 있어야 하며, 회로 기판(210)의 일면이 절연성인 재질이 형성된 경우 접착제(270)는 전도성, 절연성 재질 모두의 사용이 가능하다.Next, as shown in FIG. 3B, the heat sink 250 is formed on one surface of the circuit board 210 including the insulating layer 215 to expose the semiconductor chip 201 and the wire 203. The heat sink 250 is attached to one surface of the circuit board 210 by the adhesive 270, and as described above, it is preferable that the heat sink 250 is made of a material having excellent thermal conductivity and economical properties such as aluminum or copper thin film. The adhesive 270 has different electrical characteristics according to the material of one surface of the circuit board 210. In particular, when one surface of the circuit board 210 includes a conductive material, the adhesive 270 should have insulating properties. When one surface of the circuit board 210 is formed of an insulating material, the adhesive 270 may use both conductive and insulating materials.
(e) 이어, 도 3c와 같이 와이어(203)와 본딩 패드(205)가 포함되도록 절연층(215)을 포함하는 회로 기판(210)의 일면에 보호부(240)를 형성하는 단계를 거친다. 보호부(240)는 에폭시 몰딩 수지와 같은 플라스틱 성형 수지로 구비되어, 와이어(203)와 본딩 패드(205) 등을 외부 환경으로부터 보호한다.(e) Next, as shown in FIG. 3C, the protection unit 240 is formed on one surface of the circuit board 210 including the insulating layer 215 to include the wire 203 and the bonding pad 205. The protection part 240 is provided with a plastic molding resin such as an epoxy molding resin, and protects the wire 203 and the bonding pad 205 from the external environment.
(f) 이어, 회로 기판(210)의 일면과 반대되는 또 다른 일면에 형성된 솔더 패드(213)에 솔더 볼(도 2의 20)을 실장하는 단계를 거침으로써, 본 발명에 따른 방열판이 구비된 볼 그리드 어레이 패키지(도 2의 60)의 제조 공정은 완료된다.(f) thereafter, the step of mounting the solder ball (20 in FIG. 2) on the solder pad 213 formed on another surface opposite to one surface of the circuit board 210, the heat sink according to the present invention is provided The manufacturing process of the ball grid array package (60 in FIG. 2) is complete.
본 발명에 따른 방열판이 구비된 볼 그리드 어레이 패키지의 또 다른 제조 공정은 다음과 같다.Another manufacturing process of the ball grid array package with a heat sink according to the present invention is as follows.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예에 따른 볼 그리드 어레이 패키지의 제조 방법을 나타내는 단면도이다4A to 4C are cross-sectional views illustrating a method of manufacturing a ball grid array package according to another embodiment of the present invention.
(a) 먼저, 본딩 패드가 구비된 반도체 칩과 회로 기판을 준비하는 단계를 거친다.(a) First, a semiconductor chip and a circuit board having a bonding pad are prepared.
(b) 이어, 도 4a와 같이 절연층(315)을 포함하는 회로 기판(310)의 일면에소정의 부분이 노출되도록 방열판(350)을 형성하는 단계를 거친다. 방열판(350)은 회로 기판(310) 상에 부착되기 전에 미리 그 형상이 구비되는 것이 바람직하며, 접착제(370)에 의해 회로 기판(310) 일면에 부착된다. 상술한 바와 같이 방열판(310)은 알루미늄이나 구리 박막과 같은 열 전도성이 우수하고 경제적인 재질로 구비되는 것이 바람직하다. 더불어 접착제(370)는 회로 기판(310)의 일면의 재질에 따라 전기적 특성이 다르게 형성되는데, 특히 회로 기판(310)의 일면이 전도성 재질을 포함하는 경우 접착제(370)는 절연 특성을 지니고 있어야 하며, 회로 기판(310)의 일면이 절연성인 재질이 형성된 경우 접착제(370)는 전도성, 절연성 재질 모두의 사용이 가능하다.(b) Next, as shown in FIG. 4A, a heat sink 350 is formed to expose a predetermined portion on one surface of the circuit board 310 including the insulating layer 315. Before the heat sink 350 is attached to the circuit board 310, the shape is preferably provided in advance, and is attached to one surface of the circuit board 310 by an adhesive 370. As described above, the heat dissipation plate 310 is preferably made of an excellent thermal conductivity material such as aluminum or copper thin film and economical material. In addition, the adhesive 370 has different electrical characteristics according to the material of one surface of the circuit board 310. In particular, when one surface of the circuit board 310 includes a conductive material, the adhesive 370 should have insulating properties. In the case where an insulating material is formed on one surface of the circuit board 310, the adhesive 370 may use both conductive and insulating materials.
(c) 이어, 도 4b와 같이 절연층(315)을 포함하는 회로 기판(310)의 일면의 노출된 부분에 반도체 칩(301)을 부착하는 단계를 거친다.(c) Next, as shown in FIG. 4B, the semiconductor chip 301 is attached to an exposed portion of one surface of the circuit board 310 including the insulating layer 315.
(d) 이어, 본딩 패드(305)와 회로 기판(310)을 와이어(303)에 의해 전기적으로 연결하는 단계를 거친다.(d) Next, the bonding pad 305 and the circuit board 310 are electrically connected by the wire 303.
(e) 이어, 도 4 c와 같이 와이어(303)와 본딩 패드(305)가 포함되도록 절연층(315)을 포함하는 회로 기판(310)의 일면에 보호부(340)를 형성하는 단계를 거친다. 보호부(340)는 에폭시 몰딩 수지와 같은 절연성 재질로 구비되는 것이 바람직하다.(e) Subsequently, as shown in FIG. 4C, the protection part 340 is formed on one surface of the circuit board 310 including the insulating layer 315 to include the wire 303 and the bonding pad 305. . The protection part 340 is preferably provided with an insulating material such as epoxy molding resin.
(f) 이어, 회로 기판(310)의 일면과 반대되는 또 다른 일면에 형성된 솔더 패드(313)에 솔더 볼(도 2의 20)을 실장하는 단계를 거침으로써 본 발명에 따른 방열판이 구비된 볼 그리드 어레이 패키지(도 2의 60)의 제조 공정은 완료된다.(f) Subsequently, the solder ball (20 in FIG. 2) is mounted on the solder pad 313 formed on the other surface of the circuit board 310 opposite to the surface of the circuit board 310. The manufacturing process of the grid array package (60 in FIG. 2) is complete.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is apparent to those skilled in the art that other modifications based on the technical idea of the present invention may be implemented.
본 발명의 구조 및 방법을 따르면 반도체 칩이 부착된 회로 기판 상에 방열판을 구비함으로써, 반도체 칩의 동작 중에 발생되는 고열을 쉽게 방출 할 수 있다. 따라서 고열에 의해 발생되는 볼 그리드 어레이 패키지의 열 스트레스에 의한 변형이 방지 될 수 있으며, 열에 의한 전기적 오동작이나 수명 단축 등의 문제가 감소될 수 있다.According to the structure and method of the present invention, by providing a heat sink on a circuit board to which a semiconductor chip is attached, high heat generated during operation of the semiconductor chip can be easily released. Therefore, deformation due to heat stress of the ball grid array package generated by high heat can be prevented, and problems such as electrical malfunction or shortened life due to heat can be reduced.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010067439A KR20030035375A (en) | 2001-10-31 | 2001-10-31 | Ball grid array package including heat sink and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010067439A KR20030035375A (en) | 2001-10-31 | 2001-10-31 | Ball grid array package including heat sink and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030035375A true KR20030035375A (en) | 2003-05-09 |
Family
ID=29567209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010067439A KR20030035375A (en) | 2001-10-31 | 2001-10-31 | Ball grid array package including heat sink and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030035375A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7872869B2 (en) | 2008-07-25 | 2011-01-18 | Samsung Electro-Mechanics Co., Ltd. | Electronic chip module |
-
2001
- 2001-10-31 KR KR1020010067439A patent/KR20030035375A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7872869B2 (en) | 2008-07-25 | 2011-01-18 | Samsung Electro-Mechanics Co., Ltd. | Electronic chip module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| US6720649B2 (en) | Semiconductor package with heat dissipating structure | |
| US20040041249A1 (en) | Stacked chip package with enhanced thermal conductivity | |
| US7902649B2 (en) | Leadframe for leadless package, structure and manufacturing method using the same | |
| JPH11312764A (en) | Area array type semiconductor package and its manufacture | |
| US6643136B2 (en) | Multi-chip package with embedded cooling element | |
| US6437984B1 (en) | Thermally enhanced chip scale package | |
| KR20030045950A (en) | Multi chip package comprising heat sinks | |
| CN218957731U (en) | Package for integrated circuit | |
| US7235889B2 (en) | Integrated heatspreader for use in wire bonded ball grid array semiconductor packages | |
| JPH1056248A (en) | Printed circuit board and electronic device equipped with it | |
| US7310224B2 (en) | Electronic apparatus with thermal module | |
| KR100220249B1 (en) | Thermally enhanced thin ball grid array package | |
| KR100474193B1 (en) | BG Package and Manufacturing Method | |
| KR20030035375A (en) | Ball grid array package including heat sink and manufacturing method thereof | |
| JP2007036035A (en) | Semiconductor device | |
| JP2004072113A (en) | Thermally strengthened integrated circuit package | |
| JP2001028410A (en) | Semiconductor package and semiconductor device | |
| KR19980083734A (en) | Thin Film Ball Grid Array Package with Improved Thermal Dissipation | |
| KR100388291B1 (en) | Structure of semiconductor package | |
| KR20000001487A (en) | Ball grid array package having super-heat emission characteristic | |
| JP2007157801A (en) | Semiconductor module and its manufacturing method | |
| KR100337460B1 (en) | Semiconductor devices | |
| KR20030060436A (en) | Semiconductor chip package stacked module comprising metal bumps for the radiation of heat | |
| KR20090103505A (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |