[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20030032179A - 레지스트 패턴의 형성방법 - Google Patents

레지스트 패턴의 형성방법 Download PDF

Info

Publication number
KR20030032179A
KR20030032179A KR1020010063768A KR20010063768A KR20030032179A KR 20030032179 A KR20030032179 A KR 20030032179A KR 1020010063768 A KR1020010063768 A KR 1020010063768A KR 20010063768 A KR20010063768 A KR 20010063768A KR 20030032179 A KR20030032179 A KR 20030032179A
Authority
KR
South Korea
Prior art keywords
resist
resist layer
layer
pattern
forming
Prior art date
Application number
KR1020010063768A
Other languages
English (en)
Inventor
김구성
장동현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010063768A priority Critical patent/KR20030032179A/ko
Publication of KR20030032179A publication Critical patent/KR20030032179A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

레지스트 패턴의 형성방법에 대해 개시되어 있다. 그 방법은, 단차를 갖는 패턴을 포함하는 반도체 기판 상에 소정의 두께를 갖는 제1 레지스트층을 블랭킷 방식으로 도포한다. 이어서, 제1 레지스트층 상에 상기 제1 레지스트층보다 현상속도가 작고 노출에너지가 작은 제2 레지스트층을 블랭킷 방식으로 도포한다. 제1 레지스트층보다 현상속도가 작고 노출에너지가 작은 제2 레지스트층을 도포함으로써, 잔류 레지스트가 없고 과도노광이 발생하지 않으며 또한 공정을 단순화할 수 있고 가격이 저렴한 레지스트 패턴의 형성방법을 제공할 수 있다.

Description

레지스트 패턴의 형성방법{Method of forming the resist pattern}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 레지스트 패턴의 형성방법에 관한 것이다.
반도체 소자에 콘택홀 또는 패턴을 형성하기 위한 방법으로서, 감광성 중합체 패턴을 마스크로 하여 그 하부의 피식각층을 식각하는 리소그라피(lithography) 공정이 이용되고 있다. 이러한 리소그라피 공정은 피식각층 상에 레지스트 패턴(resist pattern)을 형성하는 공정과, 레지스트 패턴을 배리어(barrier)로 하여 피식각층을 식각하는 공정을 포함한다.
여기서, 레지스트 패턴은 통상 피식각층 상에 레지스트를 도포하고 준비된 레티클(reticle)을 이용하여 상기 레지스트를 선택적으로 노광한 후, 이어서 소정의 화학용액을 이용한 현상공정을 수행하여 노광되거나 또는 노광되지 않은 레지스트 부분을 제거하여 형성한다.
한편, 반도체 소자를 형성하기 위한 패터닝 방법에 있어서, 콘택(contact) 및 근접인쇄(proximity printing)방법이 많이 사용되고 있다. 왜냐하면, 상기의 방법은 작업이 쉬우며 가격이 저렴하고 크고 두꺼운 크기에 대응이 용이하기 때문이다. 따라서, 현재 많은 부분에서 DUV(deep ultraviolet) 스텝퍼(stepper)나 E-beam과는 무관하게 기존의 마스크 정렬 방법을 사용하고 있다.
그런데, 최근 반도체 소자의 개발용도가 미세기계구조(micromachine system) 혹은 웨이퍼 수준의 패키지(wafer level package) 등으로 다양하여 짐에 따라, 기존의 레지스트 공정으로는 확보하기 어려운 구조가 점차로 증가하고 있다. 즉, 각 층의 두께가 5~30㎛ 이상으로 증가함에 따라 미세패턴을 위한 다층레지스트(multilayer resisst)의 사용이 필수적이다. 일반적으로 이중(dual 혹은 bi-level) 혹은 3중(tri-level) 레지스트 공정을 사용하고 있다.
이하, 첨부된 도면을 참조하여 종래의 레지스트 패턴의 형성방법에 대해 살펴보기로 한다. 도 1 내지 도 3은 종래의 레지스트 패턴의 형성방법을 설명하기 위해 도시한 공정단면도들이다.
도 1을 참조하면, 기준선(1-1)을 중심으로 비아홀(12)의 바닥과 높은 부위(14)에 의한 단차를 갖는 반도체 기판(10) 상에 제1 레지스트층(16) 및 제2 레지스트층(18)을 순차적으로 도포한다. 여기서, 제1 레지스트층(16)은 표면의 평탄화를 위해 형성한다. 또한, 제2 레지스트층(18)은 미세패턴의 전사를 위하여 형성하는 것이다. 통상적으로 기준선(1-1)은 비아홀(12)의 바닥에 비하여 20~40㎛ 정도 높고, 높은 부위(14)에 비하여 15~25㎛ 정도 낮다. 필요에 따라, 이미지(image) 전사 층(미도시) 및 식각정지막의 역할을 하는 하드마스크층(미도시)을 상기 제1 레지스트층(16)의 하부에 형성할 수 있다.
도 2를 참조하면, 준비된 레티클(20)을 이용하여 제2 레지스트층(18) 및 제2 레지스트층(16)에 빛(22)을 노광한다.
도 3을 참조하면, 노광된 레지스트 부분을 제거하여 공지된 현상공정을 수행하여 비아홀(12)을 노출시키는 제1 레지스트 패턴(16') 및 제2 레지스트 패턴(18')을 형성한다.
그렌데, 종래의 레지스트 패턴의 형성방법에는 몇가지 문제점이 있다. 그중에서 주요한 문제점을 살펴보기로 한다. 첫째, 15~30㎛ 정도의 깊은 깊이를 갖는 패턴의 제거시 제거시 레지스트가 잔류한다. 나아가, 추가적인 에싱(ashing)공정을 수행하면 레지스트 패턴이 손상된다. 둘째, 단차의 스텝(step)에서 빛의 반사(reflection)에 의한 과도노광이 발생한다. 즉, 레지스트층이 두꺼운 부분(예를 들면, 도 1에서 비아홀 부위)을 노광하다보면, 상대적으로 얇은 부분인 높은 부위(14)의 레지스트가 과도노광된다. 이러한 현상은 마스크 레티클을 완전 밀착시켜 웨이퍼에 부착하여 노광하는 하드콘택인쇄(hard contact printing)에서 더욱 심각하다. 또한, 특이한 구조를 갖는 측면노광(side exposure)은 소자의 금속 크랙(crack) 혹은 기판 손상(plating damage)을 유발한다. 셋째, 공정이 복잡하다. 전면노광(flood expose) 등의 단계를 수행하는 데 어려움이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 잔류 레지스트가 없고 과도노광이 발생하지 않고 공정을 단순화할 수 있으며 또한 가격이 저렴한 레지스트 패턴의 형성방법을 제공하는 데 있다.
도 1 내지 도 3은 종래의 레지스트 패턴의 형성방법을 설명하기 위해 도시한 공정단면도들이다.
도 4 내지 도 6은 본 발명에 레지스트 패턴의 형성방법을 설명하기 위해 도시한 공정단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
100 ; 반도체 기판 102 ; 비아홀
104 ; 높은 부위 106 ; 제1 레지스트층
106' ; 제1 레지스트 패턴 108 ; 제2 레지스트층
108' ; 제2 레지스트 패턴 110 ; 레티클
112 ; 빛
상기 기술적 과제를 달성하기 위한 본 발명에 의한 레지스트 패턴의 형성방법은, 먼저 단차를 갖는 패턴을 포함하는 반도체 기판 상에 소정의 두께를 갖는 제1 레지스트층을 블랭킷 방식으로 도포한다. 이어서, 상기 제1 레지스트층 상에 상기 제1 레지스트층보다 현상속도가 작고 노출에너지가 작은 제2 레지스트층을 블랭킷 방식으로 도포한다.
본 발명에 의한 레지스트 패턴의 형성방법에 의하면, 상기 제1 레지스트층의 두께는 0.5㎛ 내지 5㎛이고, 상기 제1 레지스트의 현상속도는 600Å/sec 보다 크며 상기 제1 레지스트의 노출에너지는 500mJ/㎠ 보다 큰 것이 바람직하다.
본 발명에 의한 레지스트 패턴의 형성방법에 의하면, 상기 제2 레지스트층의 두께는 10㎛ 보다 크고, 상기 제2 레지스트의 현상속도는 600Å/sec 보다 작으며 상기 제1 레지스트의 노출에너지는 500mJ/㎠ 보다 작은 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 여러 막과 영역들의 두께는 명료성을 위해서 강조되었으며, 어떤 층이 다른 층이나 기판 "상"에 존재한다고 기술될 때 이 어떤 층은 다른 층이나 기판과 직접 접하면서 존재할 수도 있고 그 사이에 제3의 층이 존재할 수 있다.
도 4 내지 도 6은 본 발명에 레지스트 패턴의 형성방법을 설명하기 위해 도시한 공정단면도들이다. 본 발명의 실시예에서 사용된 레지스트는 양성(positive)이며, 사용되는 레지스트의 두께를 조절하기 쉬운 고점도(high viscosity)용 레지스트이다. 통상적으로 기준선(2-2)은 비아홀(12)의 바닥에 비하여 20~40㎛ 정도 높고, 높은 부위(14)에 비하여 15~25㎛ 정도 낮다. 덧붙여, 높이고자 하는 레지스트의 두께는 5~30㎛이며, 사용된 레지스트의 해상도(resolution)는 약 3㎛이다.
도 4를 참조하면, 기준선(2-2)을 중심으로 비아홀(102)의 바닥과 높은 부위(104)의 단차를 갖는 패턴을 포함하는 반도체 기판(100) 상에 소정의 두께를 갖는 제1 레지스트층(106)을 블랭킷 방식으로 도포한다. 이때, 제1 레지스트층(106)은 표면의 평탄화를 위해 형성한다. 다음에, 소프트 베이크(soft bake)를 실시한다. 본 발명의 실시예에서 사용된 제1 레지스트는 일본합성고무에서THB-6-10P(상품명)이며 감도(sensitivity)는 약 800mJ/㎠이다.
여기서, 제1 레지스트층(106)의 두께는 0.5㎛ 내지 5㎛이고, 제1 레지스트의 현상속도는 600Å/sec 보다 크고 상기 제1 레지스트의 노출에너지는 500mJ/㎠ 보다 큰 것이 바람직하다.
이어서, 제1 레지스트층(106) 상에 제1 레지스트층(106)보다 두께가 얇은 제2 레지스트층(108)을 소정의 두께로 도포한다. 이때, 제2 레지스트층(108)은 미세패턴의 전사를 위하여 형성하는 것이다. 다음에, 소프트 베이크를 실시한다. 본 발명의 실시예에서 사용된 제2 레지스트는 클레리언트(Clariant)사의 AZ1520(상품명)이다. 필요에 따라, 이미지(image) 전사 층(미도시) 및 식각정지막의 역할을 하는 하드마스크층(미도시)를 상기 제1 레지스트층(16)이 하부에 형성할 수 있다.
여기서, 제2 레지스트층(108)의 두께는 10㎛ 보다 큰 것이 바람직하다. 또한, 제2 레지스트의 현상속도는 600Å/sec 보다 작고 상기 제1 레지스트의 노출에너지는 500mJ/㎠ 보다 작은 것이 바람직하다.
도 5를 참조하면, 준비된 레티클(110)을 이용하여 제2 레지스트층(108) 및 제2 레지스트층(106)에 빛(112)을 노광한다.
도 6을 참조하면, 노광된 레지스트 부분을 제거하여 공지된 현상공정을 수행하여 비아홀(102)을 노출시키는 제1 레지스트 패턴(106') 및 제2 레지스트 패턴(108')을 형성한다. 즉, 노광후 130℃에서 90sec동안 포스트-익스포즈 베이크(Post-Exposure Bake; PEB)를 실시하고, 알칼리성 현상액, 예를 들어 2.38중량% 테트라메틸암모늄하이드라이드(TetraMethyl Ammonium Hydride; TMAH라함)에 현상한다.
일반적으로 사용되는 두꺼운 레지스트의 현상시 마스크 침식(erosion)은 통상 90% 정도가 되는 데 이는 두께에 따라 현상시간이 길어져서 불가피하게 발생하는 현상이다. 그런데, 본 발명의 실시예에서 사용된 제1 레지스트는 서브 마이크론(sub-micron)용 레지스트로 마스크 침식이 극히 작은 레지스트이다. 따라서, 서로 다른 두가지 형태의 레지스트를 조합함으로써, 잔류 레지스트가 없고 과도노광이 발생하지 않으며 공정을 단순화한 레지스트 패턴을 형성할 수 있다.
이상 본 발명을 상세히 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고 당업자에 의해 많은 변형 및 개량이 가능하다.
상술한 본 발명의 레지스트 패턴의 형성방법에 의하면, 제1 레지스트층보다 현상속도가 작고 노출에너지가 작은 제2 레지스트층을 도포함으로써, 잔류 레지스트가 없고 과도노광이 발생하지 않고 공정을 단순화할 수 있으며 또한 가격이 저렴한 레지스트 패턴의 형성방법을 제공할 수 있다.

Claims (7)

  1. 단차를 갖는 패턴을 포함하는 반도체 기판 상에 소정의 두께를 갖는 제1 레지스트층을 블랭킷 방식으로 도포하는 단계;
    상기 제1 레지스트층 상에 상기 제1 레지스트층보다 현상속도가 작고 노출에너지가 작은 제2 레지스트층을 블랭킷 방식으로 도포하는 단계를 포함하는 것을 특징으로 하는 레지스트 패턴의 형성방법.
  2. 제1항에 있어서,
    상기 제1 레지스트층의 두께는 0.5㎛ 내지 5㎛인 것을 특징으로 하는 레지스트 패턴의 형성방법.
  3. 제1항에 있어서,
    상기 제1 레지스트의 현상속도는 600Å/sec 보다 큰 것을 특징으로 하는 레지스트 패턴의 형성방법.
  4. 제1항에 있어서,
    상기 제1 레지스트의 노출에너지는 500mJ/㎠ 보다 큰 것을 특징으로 하는 레지스트 패턴의 형성방법.
  5. 제1항에 있어서,
    상기 제2 레지스트층의 두께는 10㎛ 보다 큰 것을 특징으로 하는 레지스트 패턴의 형성방법.
  6. 제1항에 있어서,
    상기 제2 레지스트의 현상속도는 600Å/sec 보다 작은 것을 특징으로 하는레지스트 패턴의 형성방법.
  7. 제1항에 있어서,
    상기 제1 레지스트의 노출에너지는 500mJ/㎠ 보다 작은 것을 특징으로 하는 레지스트 패턴의 형성방법.
KR1020010063768A 2001-10-16 2001-10-16 레지스트 패턴의 형성방법 KR20030032179A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010063768A KR20030032179A (ko) 2001-10-16 2001-10-16 레지스트 패턴의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010063768A KR20030032179A (ko) 2001-10-16 2001-10-16 레지스트 패턴의 형성방법

Publications (1)

Publication Number Publication Date
KR20030032179A true KR20030032179A (ko) 2003-04-26

Family

ID=29564895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010063768A KR20030032179A (ko) 2001-10-16 2001-10-16 레지스트 패턴의 형성방법

Country Status (1)

Country Link
KR (1) KR20030032179A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200452083Y1 (ko) * 2009-01-19 2011-01-28 김정오 이인용 자전거
KR101014362B1 (ko) * 2008-05-27 2011-02-15 최의정 2인승 자전거

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014362B1 (ko) * 2008-05-27 2011-02-15 최의정 2인승 자전거
KR200452083Y1 (ko) * 2009-01-19 2011-01-28 김정오 이인용 자전거

Similar Documents

Publication Publication Date Title
US7960097B2 (en) Methods of minimizing etch undercut and providing clean metal liftoff
CN116825618A (zh) 台阶微结构的制备方法
JP4206669B2 (ja) エッチングパターン形成方法
JP2000031025A (ja) レジストパターンの形成方法
EP1166182B1 (en) Method for producing a pattern suitable for forming sub-micron width metal lines
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
KR20030032179A (ko) 레지스트 패턴의 형성방법
US20040152329A1 (en) Method for manufacturing semiconductor electronic devices
JPH08272107A (ja) レジストパターンの形成方法
KR100673099B1 (ko) 반도체소자의 미세패턴 형성 방법
KR101004513B1 (ko) 반도체소자의 콘택홀 형성방법
KR100472733B1 (ko) 반도체장치의포토레지스트패턴형성방법
KR20000045425A (ko) 반도체 소자의 미세패턴 형성방법
KR100596860B1 (ko) 반도체소자의 미세패턴 형성 방법
KR20030050172A (ko) 반도체 소자의 감광막 패턴 형성 방법
KR0147468B1 (ko) 반도체장치 제조시의 패턴 형성방법
KR20050052658A (ko) 반도체 소자의 미세 패턴 형성 방법
KR950012541B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100358161B1 (ko) 반도체소자제조방법
KR100510616B1 (ko) 반도체 제조 공정에서의 barc 패터닝 및 식각 방법
JPH03268427A (ja) 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法
KR19990057890A (ko) 반도체 소자의 미세 패턴 형성 방법
JPH03244116A (ja) レジスト層の形成方法
KR20050059787A (ko) 알이엘에이씨에스 기술을 이용한 소자분리막 형성방법
KR19980055936A (ko) 감광막 패턴 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination