[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20030029465A - 전자디바이스의 제조방법 - Google Patents

전자디바이스의 제조방법 Download PDF

Info

Publication number
KR20030029465A
KR20030029465A KR1020020059998A KR20020059998A KR20030029465A KR 20030029465 A KR20030029465 A KR 20030029465A KR 1020020059998 A KR1020020059998 A KR 1020020059998A KR 20020059998 A KR20020059998 A KR 20020059998A KR 20030029465 A KR20030029465 A KR 20030029465A
Authority
KR
South Korea
Prior art keywords
cleaning
film
electronic device
manufacturing
interlayer insulating
Prior art date
Application number
KR1020020059998A
Other languages
English (en)
Inventor
우메다가즈오
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030029465A publication Critical patent/KR20030029465A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 강유전체막 또는 고유전체막을 포함하는 소자의 근방에 잔류한 물분자에 기인하는 강유전체막 또는 고유전체막의 특성열화를 방지한다.
강유전체 박막 커패시터의 일부가 되는 강유전체 박막(110)을 형성하는 공정보다도 뒤에 행해지는 세정공정에서 애싱, Ar 에어로졸(aerosol) 세정, CO2세정, UV 세정 또는 초임계상태의 CO2에 의한 세정 등의 건식 세정을 이용한다. 또는, 해당 세정공정에서 실질적으로 수분을 포함하지 않은 유기성분 등의 세정액을 이용한다.

Description

전자디바이스의 제조방법{METHOD FOR MANUFACTURING AN ELECTRONIC DEVICE}
본 발명은 강유전체막 또는 고유전체막을 포함하는 소자를 갖는 전자디바이스의 제조방법에 관한 것이다.
최근, 강유전체 또는 고유전체(고유전율을 갖는 유전체 재료) 등의 절연성 금속산화물, 특히 퍼로브스카이트형 결정구조를 갖는 물질로 이루어지는 박막을 갖는 비휘발성 또는 대용량의 반도체 메모리소자가 개발되고 있다. 구체적으로는, 강유전체막이 갖는 히스테리시스특성을 이용하면, 비휘발성 메모리를 실현할 수 있다. 또한, 실리콘산화막과 비교해서 유전율이 매우 큰 고유전체막을 용량절연막으로서 사용하면, 메모리셀 면적을 작게 할 수 있고, 그로 인해, 대용량이면서 고집적의 RAM(Random Access Memory)을 실현할 수 있다. 이러한 메모리로의 응용을 위해 경쟁적으로 연구되고 있는 대표적인 재료로서, 티탄산 지르코늄산납(Pb(Zr, Ti)O3, 약칭: PZT), 티탄산 바륨 스트론튬((Ba, Sr)TiO3, 약칭: BST), 또는 티탄산 니오브 스트론튬 비스무스(SrBi2(Nb, Ta)2O9, 약칭: SBT) 등을 들 수 있다.
도 7의 (a)∼(c) 및 도 8의 (a)∼(c)는 종래의 전자디바이스의 제조방법, 구제적으로는 종래의 강유전체 메모리의 제조방법의 각 공정을 나타내는 단면도이다.
우선, 도 7의 (a)에 나타내는 바와 같이, 반도체기판(10)에서의 소자분리 영역(11)에 의해서 둘러싸인 소자형성영역 상에 게이트절연막(12)을 통해 게이트전극(13)을 형성한다. 그 후, 게이트전극(13)의 측면에 절연성의 측벽(14)을 형성하는 동시에, 소자형성 영역에서의 게이트전극(13)의 양측에 소스영역 또는 드레인영역이 되는 불순물확산층(15)을 형성한다. 게이트전극(13) 및 불순물확산층(15) 등에 의해 주변 소자군의 일부가 되는 MOS 트랜지스터(16)가 구성된다.
다음에, 도 7의 (b)에 나타내는 바와 같이, SiH4가스계를 이용한 CVD (chemical vapor deposition)법에 의해 BPSG(boro-phospho silicate glass)막으로 이루어지는 제 1 층간절연막(17)을 반도체기판(10) 상에 MOS 트랜지스터(16)를 포함하는 주변소자군이 덮여지도록 형성한 후, 900℃의 열처리에 의해 제 1 층간절연막(17)을 플로우하여 평탄화한다.
다음에, 도 7의 (c)에 나타내는 바와 같이, TiOx(단, x0) 등의 도전성 산화물로 이루어지는 밀착층막(18), 백금 등의 도전성 금속으로 이루어지는 하부전극막(19), SBT 또는 PZT 등으로 이루어지는 강유전체 박막(20), 백금 등의 도전성 금속으로 이루어지는 상부전극막(21) 및 각 막(18∼21)을 가공할 때의 마스크재가 되는 실리콘산화막(22)을 제 1 층간절연막(17) 상에 차례로 퇴적한다. 그 후, 하부전극막(19)을 소정의 치수로 패턴화하여 하부전극을 형성하기 위한 레지스트 패턴(도시생략)을 실리콘산화막(22) 상에 형성한 후, 각 막(18∼22)을 에칭 또는 이온밀링등을 이용하여 패턴화한다. 이와 같이 패턴화된 각 막(18∼22)은 메모리셀을 구성하는 강유전체 박막 커패시터(도 8의 (a) 참조)가 되는 부분을 포함한다. 이어서, 도 7의 (c)에 나타내는 가공공정에 의해 생긴 에칭생성물 또는 레지스트 잔류물 등을 예컨대, 애싱과, 초순수를 사용한 스크러버세정(이하, 초순수 스크러버 세정이라 칭함)에 의해 제거한다.
도 9는 초순수 스크러버세정장치의 개략구성의 일례를 나타내고 있다.
도 9에 나타내는 바와 같이, 피처리기판이 되는 웨이퍼(51)는 프로세스컵(세정컵)(50)의 내부에 설치된 웨이퍼 스테이지(52) 상에 놓여진다. 웨이퍼 스테이지(52)는 모터(53)에 의해서 회전된다. 프로세스컵(50) 내에서의 웨이퍼(51) 상에는 노즐(54)이 설치되어 있다. 노즐(54)에는 초순수 공급관(55)을 통해 프로세스컵(50)의 외부로부터 초순수가 공급된다. 그리고, 노즐(54)로부터 분출하는 초순수(56)에 의해 웨이퍼(51) 표면의 세정이 행해진다.
다음에, 도 8의 (a)에 나타내는 바와 같이, 상부전극막(21)을 소정의 치수로 패턴화하여 상부전극을 형성하기 위한 레지스트 패턴(도시생략)을 실리콘산화막(22) 상에 형성한 후, 실리콘산화막(22), 상부전극막(21) 및 강유전체 박막(20)을 에칭 또는 이온 밀링 등을 이용하여 추가로 패턴화하여 강유전체 박막 커패시터(23)를 형성한다. 이어서, 도 8의 (a)에 나타내는 가공공정에 의해 생긴 에칭생성물 또는 레지스트 잔류물 등을 애싱과 초순수 스크러버세정에 의해 제거한다.
다음에, 도 8의 (b)에 나타내는 바와 같이, 오존 TEOS(tetra ethyl orthosilicate) 가스계를 이용한 CVD법에 의해 실리콘산화막으로 이루어지는 제 2 층간절연막(24)을 제 1 층간절연막(17) 상에 강유전체 박막 커패시터(23)가 덮여지도록 형성한다. 그 후, 제 2 층간절연막(24)을 평탄화한 후, MOS 트랜지스터(16) 및 강유전체 박막 커패시터(23) 등의 각 소자에 달하는 복수의 컨택트홀(25)을 제 1 층간절연막(17), 제 2 층간절연막(24) 및 실리콘산화막(22)에 형성한다. 이어서, 도 8의 (b)에 나타내는 가공공정에 의해서 생긴 에칭생성물 또는 레지스트 잔류물 등을 애싱과 초순수 스크러버세정에 의해 제거한다.
다음에, 도 8의 (c)에 나타내는 바와 같이, 각 컨택트홀(25)을 포함하는 제 2 층간절연막(24) 상에 MOS 트랜지스터(16) 및 강유전체 박막 커패시터(23) 등의 각 소자에 대한 인출배선(26)을 형성한다. 이로 인해, 각 소자간이 전기적으로 접속된 반도체집적회로가 형성된다. 이어서, 도 8의 (c)에 나타내는 가공공정에 의해서 생긴 에칭생성물 또는 레지스트 잔류물 등을 애싱과, 유기산 등의 폴리머제거액을 이용한 세정과, 최종적인 수세에 의해 제거한다.
또, 도 8의 (c)에 나타내는 공정보다도 후의 상층배선형성, 보호막형성, 또는 패드부형성 등에 대해서는 설명 및 도시를 생략한다.
또한, 이상으로 설명한 종래의 전자디바이스의 제조방법에서 초순수 스크러버세정 대신에 RCA세정 또는 BHF세정이 사용되는 경우가 있다.
그런데, 강유전체 메모리 등의 절연성 금속산화물막을 포함하는 소자를 갖는 전자디바이스의 실용화에 있어서는, 수분에 의한 소자의 특성열화가 문제점인 것이널리 알려져 있다. 그 열화 메카니즘에 대해서는 아직 해명되어 있지 않지만, 절연막 중에 포함되는 수분이 배선형성공정 등에 따르는 열처리에 의해 알루미늄이나 티탄 등의 배선재료와 반응하여 수소를 발생하고, 그로 인해, 산화물인 강유전체 또는 고유전체가 환원하는 결과, 소자의 특성열화가 발생한다는 설이 유력하다.
어쨋든 절연막 등의 내에 잔류하는 물분자가 있는 경우, 강유전체 박막 또는 고유전체 박막의 절연내압성이 열화하거나, 또는 강유전체의 분극특성(분극반전피로특성 등)이 열화하기도 하여, 전자디바이스의 안정된 생산이 곤란하게 된다.
그러나, 상술한 종래의 전자디바이스의 제조방법에서는 하부전극 형성공정(도 7의 (c)에 나타내는 공정)이나 상부전극 형성공정(도 8의 (a)에 나타내는 공정)의 후에 행해지고, 세정액(구체적으로는 초순수)을 이용한 세정공정에서, 강유전체 박막(20) 또는 하지 제 1 층간절연막(17)에 물이 직접 접촉하게 된다.
또한, SiH4가스계를 이용한 CVD법에 의해 형성되는 BPSG막, 또는 오존 TEOS 가스계를 이용한 CVD법에 의해 형성되는 실리콘산화막으로 이루어지는 제 1 층간절연막(17) 또는 제 2 층간절연막(24)을 평탄화 할 때에 CMP(chemical mechanical polishing)에 의한 평탄화를 행하는 경우, CMP에 의한 평탄화 후에 행해지는 세정(평탄화 후 세정)에서 물이 사용되기 때문에, 각 층간절연막에 물이 접촉하게 된다. 또한, 컨택트홀 형성공정이나 배선형성공정의 후에 행해지는 세정공정에서도 각 층간절연막의 표면에서의 노출부분에 물이 접촉하게 된다.
층간절연막으로서 사용되는, SiH4가스계를 이용한 CVD법에 의해 형성되는BPSG막, 또는 오존 TEOS 가스계를 이용한 CVD법에 의해 형성되는 실리콘산화막은 일반적으로 수분을 흡착하기 쉬운 것이 알려져 있다. 한편, 층간절연막 또는 강유전체막, 또는 각종 막끼리의 계면 등에 흡착하거나 또는 잔류한 물분자에 대해서는 고온베이크(bake) 등의 열처리에 의해 탈수시키는 것이 가능하다. 그러나, 물분자를 열확산시키는 방향을 컨트롤하는 것은 불가능하기 때문에, 디바이스 외부로 향하여 탈수하는 물분자 이외에, 강유전체 커패시터 등의 소자쪽으로, 즉, 디바이스 내부를 향해서 확산되어 잔류하는 물분자가 존재한다. 그리고, 후자의 물분자가 이후의 공정에서 행해지는, 금속배선에 대한 소결 등의 열처리시에 재확산되어 강유전체 특성 등에 악영향을 주는 사태를 방지하는 것은 불가능하다.
또, 같은 과제는, 상술한 종래의 전자디바이스의 제조방법에서 강유전체 메모리 대신에, BST 등의 고유전체를 이용한 소자를 갖는 전자디바이스 예컨대, DRAM 등을 대상으로 하는 경우에도 일어난다.
상기에 감안하여, 본 발명은 강유전체막 또는 고유전체막을 포함하는 소자를 갖는 전자디바이스의 제조에서, 소자 근방에 잔류한 물분자에 기인하는 강유전체막 또는 고유전체막의 절연내압성 열화 또는 강유전체의 분극반전피로특성 열화 등을 방지할 수 있도록 하는 것을 목적으로 한다.
도 1의 (a)∼(c)는 본 발명의 제 1 실시예에 관한 전자디바이스의 제조방법의 각 공정을 나타내는 단면도.
도 2의 (a)∼(c)는 본 발명의 제 1 실시예에 관한 전자디바이스의 제조방법의 각 공정을 나타내는 단면도.
도 3은 본 발명의 제 1 실시예에 관한 전자디바이스의 제조방법에서 이용되는 CO2세정장치의 개략구성의 일례를 나타내는 도면.
도 4는 본 발명의 제 1 실시예에 관한 전자디바이스의 제조방법에서 이용되는 UV 세정장치의 개략구성의 일례를 나타내는 도면.
도 5는 본 발명의 제 1 실시예에 관한 전자디바이스의 제조방법에서 이용되는 Ar 에어로졸 세정장치의 개략구성의 일례를 나타내는 도면.
도 6은 본 발명의 제 1 실시예에 관한 전자디바이스의 제조방법을 이용한 경우의 강유전체막의 분극특성을 종래의 전자디바이스의 제조방법을 이용한 경우와 비교한 결과를 나타내는 도면.
도 7의 (a)∼(c)는 종래의 전자디바이스의 제조방법의 각 공정을 나타내는 단면도.
도 8의 (a)∼(c)는 종래의 전자디바이스의 제조방법의 각 공정을 나타내는 단면도.
도 9는 종래의 전자디바이스의 제조방법에서 이용되는 초순수 스크러버 (scrubber) 세정장치의 개략구성의 일례를 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체기판 101 : 소자분리영역
102 : 게이트절연막 103 : 게이트전극
104 : 측벽 105 : 불순물확산층
106 : MOS 트랜지스터 107 : 제 1 층간절연막
108 : 밀착층막 109 : 하부전극막
110 : 강유전체 박막 111 : 상부전극막
112 : 실리콘산화막 113 : 강유전체 박막 커패시터
114 : 제 2 층간절연막 115 : 컨택트홀
116 : 인출배선 200, 210 : 처리실
201, 211, 221 : 웨이퍼 202, 212, 222 : 웨이퍼 스테이지
203, 213, 223 : 지지대 204 : 스캔노즐
205 : 드라이아이스 입자공급관 206 : 드라이아이스 입자
214 : 가스공급구 215 : 산소가스
216 : UV 조사램프 217 : 유지기구
218 : 자외선 219 : 활성종
220 : 챔버 224 : 노즐
225 : Ar 에어로졸 공급관 226 : Ar 에어로졸
상기의 목적을 달성하기 위해서, 본 발명에 관한 제 1 전자디바이스의 제조방법은 절연성 금속산화막을 포함하는 소자를 갖는 전자디바이스의 제조방법을 전제로 하여, 절연성 금속산화물막을 형성하는 공정보다도 후에 행해지는 세정공정에서 건식 세정을 이용한다.
제 1 전자디바이스의 제조방법에 의하면, 소자의 일부가 되는 절연성 금속산화물막, 구체체적으로는 강유전체막 또는 고유전체막의 형성 후에 행해지는 세정공정에서 건식 세정을 이용한다. 이 때문에, 해당 세정공정에서, 강유전체막 또는 고유전체막 또는 그 주변부가 수분에 직접 접촉하는 일이 없어지므로, 소자 근방에 잔류하는 물분자를 저감할 수 있다. 그 결과, 소자형성 후의 열처리에 의해, 소자 근방에 잔류하는 물분자가 강유전체막 또는 고유전체막까지 확산되는 것이 억제되므로, 강유전체막 또는 고유전체막의 절연내압성 열화 또는 강유전체의 분극반전피로특성 열화 등을 방지할 수 있다. 따라서, 제조공정 중에서의 흡착수분 등의 편차에 기인하는 소자의 특성편차가 없어지므로, 전자디바이스의 안정된 생산이 가능해진다.
제 1 전자디바이스의 제조방법에서, 절연성 금속산화막을 형성하는 공정보다도 후에 행해지는 세정공정에서, 소자의 적어도 일부분이 노출되어 있어도 된다.
본 발명에 관한 제 2 전자디바이스의 제조방법은 절연성 금속산화물막을 포함하는 소자를 갖는 전자디바이스의 제조방법을 전제로 하여, 소자를 형성한 후에 소자를 덮도록 층간절연막을 형성하는 공정을 구비하며, 층간절연막을 형성하는 공정보다도 후에 행해지는 세정공정에서 건식 세정을 이용한다.
제 2 전자디바이스의 제조방법에 의하면, 절연성 금속산화물막, 구체적으로는 강유전체 산화막 또는 고유전체막을 포함하는 소자를 덮는 층간절연막의 형성 후에 행해지는 세정공정에서 건식 세정을 이용한다. 이 때문에, 해당 세정공정에서소자를 덮는 층간절연막이 수분에 직접 접촉하는 일이 없어지므로, 소자 근방에 잔류하는 물분자를 저감할 수 있다. 그 결과, 소자형성 후의 열처리에 의해, 소자 근방에 잔류하는 물분자가 강유전체막 또는 고유전체막까지 확산되는 것이 억제되므로, 강유전체막 또는 고유전체막의 절연내압성 열화 또는 강유전체의 분극반전피로특성 열화 등을 방지할 수 있다. 따라서, 제조공정 중에서의 흡착수분 등의 편차에 기인하는 소자의 특성편차가 없어지므로, 전자디바이스의 안정된 생산이 가능해진다.
제 2 전자디바이스의 제조방법에서, 층간절연막을 형성하는 공정보다도 후에 행해지는 세정공정에서, 층간절연막의 적어도 일부분이 노출되어 있어도 된다.
제 1 또는 제 2 전자디바이스의 제조방법에서, 건식 세정은 애싱, Ar 에어로졸세정, CO2세정, UV 세정 또는 초임계상태의 CO2에 의한 세정인 것이 바람직하다.
이와 같이 하면, 강유전체막 또는 고유전체막 또는 그 주변부(층간절연막 등)가 수분에 직접 접촉하는 것을 확실히 방지할 수 있다.
본 발명에 관한 제 3 전자디바이스의 제조방법은 절연성 금속산화물막을 포함하는 소자를 갖는 전자디바이스의 제조방법을 전제로 하여, 절연성 금속산화막을 형성하는 공정보다도 후에 행해지는 세정공정에서 실질적으로 수분을 포함하지 않은 세정액을 이용한다.
제 3 전자디바이스의 제조방법에 의하면, 소자의 일부가 되는 절연성 금속산화물막, 구체적으로는 강유전체막 또는 고유전체막의 형성 후에 행해지는 세정공정에서, 실질적으로 수분을 포함하지 않은 세정액을 이용한다. 이 때문에, 해당 세정공정에서 강유전체막 또는 고유전체막 또는 그 주변부와 직접 접촉하는 수분의 양이 적어지므로, 소자 근방에 잔류하는 물분자를 저감할 수 있다. 그 결과, 소자형성 후의 열처리에 의해, 소자 근방에 잔류하는 물분자가 강유전체막 또는 고유전체막까지 확산하는 것이 억제되므로, 강유전체막 또는 고유전체막의 절연내압성 열화 또는 강유전체의 분극반전피로특성 열화 등을 방지할 수 있다. 따라서, 제조공정 중에서의 흡착수분 등의 편차에 기인하는 소자의 특성 편차에 기인하는 소자의 특성 편차가 없어지므로, 전자디바이스의 안정된 생산이 가능해진다.
제 3 전자디바이스의 제조방법에서, 절연성 금속산화물막을 형성하는 공정보다도 후에 행해지는 세정공정에서, 소자의 적어도 일부분이 노출되어 있어도 된다.
본 발명에 관한 제 4 전자디바이스의 제조방법은 절연성 금속산화물막을 포함하는 소자를 갖는 전자디바이스의 제조방법을 전제로 하여, 소자를 형성한 후에 소자를 덮도록 층간절연막을 형성하는 공정을 구비하며, 층간절연막을 형성하는 공정보다도 후에 행해지는 세정공정에서 실질적으로 수분을 포함하지 않은 세정액을 이용한다.
제 4 전자디바이스의 제조방법에 의하면, 절연성 금속산화물막, 구체적으로는 강유전체막 또는 고유전체막을 포함하는 소자를 덮는 층간절연막의 형성 후에 행해지는 세정공정에서, 실질적으로 수분을 포함하지 않은 세정액을 이용한다. 이 때문에, 해당 세정공정에서 소자를 덮는 층간절연막과 직접 접촉하는 수분의 양이 적어지므로, 소자 근방에 잔류하는 물분자를 저감할 수 있다. 그 결과, 소자형성후의 열처리에 의해, 소자 근방에 잔류하는 물분자가 강유전체막 또는 고유전체막까지 확산되는 것이 억제되므로, 강유전체막 또는 고유전체막의 절연내압성 열화 또는 강유전체의 분극반전피로특성 열화 등을 방지할 수 있다. 따라서, 제조공정 중에서의 흡착수분 등의 편차에 기인하는 소자의 특성편차가 없어지므로, 전자디바이스의 안정된 생산이 가능해진다.
제 4 전자디바이스의 제조방법에서, 층간절연막을 형성하는 공정보다도 후에 행해지는 세정공정에서, 층간절연막의 적어도 일부분이 노출되어 있어도 된다.
제 3 또는 제 4 전자디바이스의 제조방법에서, 세정액은 유기성분인 것이 바람직하다.
이와 같이 하면, 강유전체막 또는 고유전체막 또는 그 주변부(층간절연막 등)가 수분에 직접 접촉하는 것을 방지할 수 있다.
또, 제 3 또는 제 4 전자디바이스의 제조방법에서의 세정액 내의 수분의 함유율은 0%인 것이 가장 바람직하다. 단, 해당 세정액 내에 불순물로서 수분이 포함되어 있는 경우, 또는 해당 세정액 내의 수분의 함유율이 예를 들면, 5% 정도 이하로서 강유전체막 또는 고유전체막의 각종 특성에 대한 영향을 실용적으로 무시할 수 있는 경우에는, 해당 세정액 내에는 실질적으로 수분이 포함되지 않은 것으로 간주한다.
본 발명에 관한 제 5 전자디바이스의 제조방법은 절연성 금속산화물막을 포함하는 소자를 갖는 전자디바이스의 제조방법을 전제로 하여, 절연성 금속산화물막을 형성하는 공정보다도 후에 행해지는 세정공정에서, 애싱을 이용하지 않고, 유기용제에 의한 유기세정, Ar 에어로졸세정, CO2세정, UV 세정 및 초임계상태의 CO2에 의한 세정 중 적어도 하나의 세정방법을 이용한다.
제 5 전자디바이스의 제조방법에 의하면, 제 1 또는 제 3 전자디바이스의 제조방법과 동일한 효과에 덧붙여서 다음과 같은 효과를 얻을 수 있다. 즉, 애싱에 따르는 플라즈마 손상의 영향이 없어지므로, 특성이 더욱 안정된 전자디바이스의 생산이 가능해진다.
제 5 전자디바이스의 제조방법에서, 절연성 금속산화물막을 형성하는 공정보다도 후에 행해지는 세정공정에서, 소자의 적어도 일부분이 노출되어 있어도 된다.
본 발명에 관한 제 6 전자디바이스의 제조방법은 절연성 금속산화물막을 포함하는 소자를 갖는 전자디바이스의 제조방법을 전제로 하여, 소자를 형성한 후에 소자를 덮도록 층간절연막을 형성하는 공정을 구비하며, 층간절연막을 형성하는 공정보다도 후에 행해지는 세정공정에서, 애싱을 이용하지 않고, 유기용제에 의한 유기세정, Ar 에어로졸세정, CO2세정, UV 세정 및 초임계상태의 CO2에 의한 세정 중 적어도 하나의 세정방법을 이용한다.
제 6 전자디바이스의 제조방법에 의하면, 제 2 또는 제 4 전자디바이스의 제조방법과 동일한 효과에 덧붙여 다음과 같은 효과를 얻을 수 있다. 즉, 애싱에 따르는 플라즈마 손상의 영향이 없어지므로, 특성이 더욱 안정된 전자디바이스의 생산이 가능해진다.
제 6 전자디바이스의 제조방법에서, 층간절연막을 형성하는 공정보다도 후에행해지는 세정공정에서, 층간절연막의 적어도 일부분이 노출되어 있어도 된다.
(실시예)
(제 1 실시예)
이하, 본 발명의 제 1의 실시예에 관한 전자디바이스의 제조방법에 대하여 강유전체 메모리의 제조를 예로 들어 도면을 참조하여 설명한다.
도 1의 (a)∼(c) 및 도 2의 (a)∼(c)는 제 1 실시예에 관한 전자디바이스의 제조방법의 각 공정을 나타내는 단면도이다.
우선, 도 1의 (a)에 나타내는 바와 같이, 반도체기판(100)에서의 소자분리영역 (101)에 의해 둘러싸인 소자형성영역 상에 게이트절연막(102)을 통해 게이트전극(103)을 형성한다. 그 후, 게이트전극(103)의 측면에 절연성의 측벽(104)을 형성하는 동시에, 소자형성영역에서의 게이트영역(103)의 양측에 소스영역 또는 드레인영역이 되는 불순물확산층(105)을 형성한다. 게이트전극(103) 및 불순물확산층에 의해 주변 소자군의 일부가 되는 MOS 트랜지스터(106)가 구성된다.
다음에, 도 1의 (b)에 나타내는 바와 같이, 예컨대, SiH4가스계를 이용한 CVD법에 의해 BPSG막으로 이루어지는 제 1 층간절연막(107)을 반도체기판(100) 상에 MOS 트랜지스터(106)를 포함하는 주변 소자군이 덮여지도록 형성한 후, 예컨대, 900℃ 정도의 열처리에 의해 제 1 층간절연막(107)을 플로우하여 평탄화한다.
다음에, 도 1의 (c)에 나타내는 바와 같이, 예컨대, TiOx(단, xO) 등의 도전성 산화물로 이루어지는 밀착층막(108), 예컨대, 백금 등의 도전성 금속으로 이루어지는 하부전극막(109), 예컨대, SBT 또는 PZT 등으로 이루어지는 강유전체 박막(110), 예컨대, 백금 등의 도전성 금속으로 이루어지는 상부전극막(111) 및 각 막(108∼111)을 가공할 때의 마스크재가 되는 실리콘산화막(112)을 제 1 층간절연막(107) 상에 차례로 퇴적한다. 그 후, 하부전극막(109)을 소정의 치수로 패턴화하여 하부전극을 형성하기 위한 레지스트 패턴(도시생략)을 실리콘산화막(112) 상에 형성한 후, 각 막(108∼112)을 에칭 또는 이온밀링 등을 이용하여 패턴화한다. 이와 같이 패턴화된 각 막(108∼112)은 메모리셀을 구성하는 강유전체 박막 커패시터(도 2의 (a)참조)로 되는 부분을 포함한다. 이어서, 도 1의 (c)에 나타내는 가공공정에 의해 생긴 에칭생성물은 레지스트 잔류물 등을 건식 세정 예컨대, CO2세정(고체형상의 이산화탄소입자를 분사하여 기판 표면을 청정화하는 세정방법)과, UV 세정(소정의 가스에 자외선을 조사하여 생성한 활성인 원자 또는 분자(활성종)에 의해 기판 표면을 청정화하는 세정방법)을 사용하여 제거한다. 이 때, CO2세정 및 UV 세정을 행하기 전에 애싱을 행해도 되고, CO2세정 및 UV 세정 중 어느 하나만을 행해도 된다.
도 3은 CO2세정장치의 개략구성의 일례를 나타내고 있다.
도 3에 나타내는 바와 같이, 피처리기판이 되는 웨이퍼(201)는 처리실(200)의 내부에 설치된 웨이퍼 스테이지(202) 상에 놓여진다. 처리실(200) 내는 예컨대, 질소(N2)에 의해 퍼지(purge)되어 있다(N2분위기로 함으로써 수분이 제거되어 있다). 또한, 웨이퍼 스테이지(202)는 지지대(203)에 의해 처리실(200) 내에 고정되어 있다. 처리실(200) 내에서의 웨이퍼(201) 상에는, 예컨대, 순도 99.99% 이상의 고체형상의 CO2(드라이아이스) 입자를 분사하는 스캔노즐(204)이 배치되어 있다. 스캔노즐(204)의 유효분사직경 및 분사압력은 각각 예컨대, 8mm 및 5MPa이다. 또한, 스캔노즐(204)은 웨이퍼(201) 상을 웨이퍼(201)에 대한 거리 및 드라이아이스입자의 분사각도가 각각 예컨대, 15mm 및 45°로 유지되도록 스캔된다. 또한, 스캔노즐(204)에는 드라이아이스입자 공급관(205)을 통해 처리실(200)의 외부의 드라이아이스입자 공급원으로부터 드라이아이스입자가 공급된다. 그리고, 스캔노즐(204)로부터 분출한 드라이아이스입자(206)에 의해 웨이퍼(201) 표면의 세정이 행해진다. 또, 웨이퍼 스테이지(202) 대신에, 이차원적으로 이동 가능한 웨이퍼 스테이지(x-y가동 스테이지)를 이용함으로써, 스캔노즐(204) 대신에, 고정된 노즐을 이용해도 된다.
도 4는 UV 세정장치의 개략구성의 일례를 나타내고 있다.
도 4에 나타내는 바와 같이, 피처리기판이 되는 웨이퍼(211)는 처리실(210)의 내부에 설치된 웨이퍼 스테이지(212) 상에 놓여진다. 웨이퍼 스테이지(212)는 지지대(213)에 의해 처리실(210) 내에 고정되어 있다. 처리실(210)의 측부에는 가스공급구(214)가 설치되어 있고, 가스공급구(214)로부터 처리실(210)의 내부에 산소가스(215)가 도입된다. 처리실(210) 내에서의 웨이퍼(211) 상에는 복수의 UV 조사램프(예컨대, 중심파장 172nm의 엑시머램프)(216)가 배치되어 있다. 각 UV 조사램프(216)는 유지기구(217)에 부착되어 있다. 그리고, UV 조사램프(216)로부터 예컨대, 방사조도 5mW/cm2, 또한, 조사시간 60초로 자외선(218)을 처리실(210) 내의 산소가스(215)에 조사하면, 자외선(218)의 에너지에 의해 오존이나 여기산소원자 등의 활성종(219)이 생성된다. 여기서, 활성종(219)에 의해 웨이퍼(211) 상의 유기물 등은 그 분자결합이 절단되어 산화물가스로서 비산제거되는 결과, 웨이퍼(211) 표면이 청정화된다. 또, 산소가스(215) 대신에 공기 또는 오존 등의 가스를 이용하는 동시에, 그 외의 가스에 자외선(218)을 조사함으로써 활성종을 생성하고, 해당 활성종에 의해 웨이퍼(211) 표면을 청정화해도 된다.
다음에, 도 2의 (a)에 나타내는 바와 같이, 상부전극막(111)을 소정의 치수로 패턴화하여 상부전극을 형성하기 위한 레지스트 패턴(도시생략)을 실리콘산화막(112) 상에 형성한 후, 실리콘산화막(112), 상부전극막(111) 및 강유전체 박막(110)을 에칭 또는 이온밀링 등을 이용하여 추가로 패턴화하여 강유전체 박막 커패시터(113)를 형성한다. 이어서, 도 2의 (a)에 나타내는 가공공정에 의해 생긴 에칭생성물 또는 레지스트 잔류물 등을 실질적으로 수분을 포함하지 않은 세정액을 이용한 습식 세정 예컨대, 유기세정에 의해 제거한다. 구체적으로는, 실질적으로 수분을 포함하지 않은 아민계 용액을 유기용제로서 이용한 유기세정을 75℃ 정도의 온도 하에서 5분간 정도 행한 후, IPA (isopropyl alcohol)건조를 행한다.
다음에, 도 2의 (b)에 나타내는 바와 같이, 예컨대, 오존 TEOS 가스계를 이용한 CVD법에 의해 실리콘산화막으로 이루어지는 제 2 층간절연막(114)을 제 1 층간절연막(107) 상에 강유전체 박막 커패시터(113)가 덮여지도록 형성한다. 그 후, 제 2 층간절연막(114)을 평탄화한 후, MOS 트랜지스터(106) 및 강유전체 박막 커패시터(113) 등의 각 소자에 달하는 복수의 컨택트홀(115)을 제 1 층간절연막(107), 제 2 층간절연막(114) 및 실리콘산화막(112)에 형성한다. 이어서, 도 2의 (b)에 나타내는 가공공정에 의해 생긴 에칭생성물 또는 레지스트 잔류물 등을 건식 세정 예컨대, 애싱과, Ar 에어로졸세정(아르곤 에어로졸(아르곤으로 이루어지는 미세한 고제, 액체 및 가스가 혼합된 것)을 분사하여 기판 표면을 청정화하는 세정방법)을 사용하여 제거한다. 여기서, 애싱은 예컨대, O2플라즈마에 의해서 포토레지스트를 탄화제거하는 일반적인 드라이처리의 것이다.
도 5는 Ar 에어로졸 세정장치의 개략구성의 일례를 나타내고 있다.
도 5에 나타내는 바와 같이, 피처리기판이 되는 웨이퍼(221)는 챔버(220)의 내부에 설치된 웨이퍼 스테이지(222) 상에 놓여진다. 또한, 웨이퍼 스테이지(222)를 유지하는 지지대(223)는 웨이퍼 스테이지(222)를 이차원적으로 이동시킬 수 있다. 즉, 웨이퍼 스테이지(222)는 x-y 가동 스테이지이다. 챔버(220)에서의 웨이퍼(221) 상에는 Ar 에어로졸을 분사하는 노즐(224)이 배치되어 있다. 또한, 노즐(224)에는 Ar 에어로졸 공급관(225)을 통해 챔버(220) 외부의 Ar 에어로졸 공급원으로부터 Ar 에어로졸이 공급된다. 그리고, 예컨대, 챔버(220) 내의 압력을 5kPa 정도로 유지하면서 노즐(224)로부터 유량 100리터/분 정도로 Ar 에어로졸(226)을 웨이퍼(221)에 대하여 분출하는 동시에, 웨이퍼 스테이지(222)를 이차원적으로 이동시켜 스캔처리를 행함으로써, 웨이퍼(221) 표면의 청정화가 행해진다. 또, 챔버(220)로서는 진공챔버 또는 감압챔버를 이용할 수 있다. 또, 고정된 노즐(224) 대신에, 웨이퍼(221) 상을 이차원적으로 이동 가능한 스캔노즐을 이용함으로써, x-y 가동 스테이지인 웨이퍼 스테이지(222) 대신에, 고정된 웨이퍼 스테이지를 이용해도 된다. 또한, 노즐(224)로부터 Ar 에어로졸뿐만 아니라 Ar 에어로졸과 질소가스 등의 혼합가스를 분사해도 되고, 노즐(224)로부터 분사되는 Ar 에어로졸이 가속되도록 다른 노즐로부터 질소가스를 분사해도 된다.
다음에, 도 2의 (c)에 나타내는 바와 같이, 각 컨택트홀(115)을 포함하는 제 2 층간절연막(114) 상에 MOS 트랜지스터(106) 및 강유전체 박막 커패시터(113) 등의 각 소자에 대한 인출배선(116)을 형성한다. 이로 인해, 각 소자간이 전기적으로 접속된 반도체집적회로가 형성된다. 이어서, 도 2의 (c)에 나타내는 가공공정에 의해 생긴 에칭생성물 또는 레지스트 잔류물 등을 건식 세정 예컨대, 애싱과 Ar 에어로졸세정을 사용하여 제거한다.
또, 도 2의 (c)에 나타내는 공정보다도 후의, 상층배선형성, 보호막형성 또는 패드부형성 등에 대해서는 설명 및 도시를 생략한다.
이상에서 설명한 바와 같이, 제 1 실시예에 의하면, 강유전체 박막 커패시터(113)의 일부가 되는 강유전체 박막(110)의 형성 후에 행해지는 세정공정(구체적으로는 도 1의 (c)에 나타내는 가공공정에 의해 생긴 에칭생성물 등을 제거하기 위한 세정공정)에서, CO2세정 또는 UV 세정 등의 건식 세정을 이용한다. 이때문에, 해당 세정공정에서, 강유전체 박막(110) 또는 그 주변부가 수분에 직접 접촉하는 일이 없게 된다. 또한, 강유전체 박막(110)을 포함하는 강유전체 박막 커패시터(113)의 형성 후에 행해지는 세정공정(구체적으로는 도 2의 (a)에 나타내는 가공공정에 의해 생긴 에칭생성물 등을 제거하기 위한 세정공정)에서, 유기세정 등의 실질적으로 수분을 포함하지 않은 세정액에 의한 습식 세정을 이용한다. 이 때문에, 해당 세정공정에서, 강유전체 박막 커패시터(113) 또는 그 주변부와 직접 접촉하는 수분의 양이 적어진다. 또한, 강유전체 박막 커패시터(113)를 덮는 제 2 층간절연막(114) 형성 후에 행해지는 세정공정(구체적으로는 도 2의 (b) 또는 도 2의 (c)에 나타내는 가공공정에 의해 생긴 에칭생성물 등을 제거하기 위한 세정공정)에서 애싱 또는 Ar 에어로졸세정 등의 건식 세정을 이용한다. 이 때문에, 해당 세정공정에서, 제 2 층간절연막(114)이 수분에 직접 접촉하는 일이 없게 된다.
즉, 제 1 실시예에 의하면, 강유전체 박막 커패시터(113)의 근방에 잔류하는 물분자를 크게 저감할 수 있다. 그 결과, 강유전체 박막 커패시터(113)의 형성 후의 열처리(예컨대, 탈수베이크 또는 배선에 대한 소결 등)에 의해, 강유전체 박막 커패시터(113)의 근방에 잔류하는 물분자가 강유전체 박막(110)까지 확산하는 것이 억제되므로, 강유전체 박막(110)의 절연내압성 열화 또는 강유전체의 분극반전피로특성 열화 등을 방지할 수 있다. 따라서, 제조공정 중에서의 흡착수분 등의 편차에 기인하는 강유전체 박막 커패시터(113)의 특성편차가 없어지므로, 전자디바이스의 안정된 생산이 가능해진다.
이하, 도 6을 참조하면서, 제 1 실시예의 전자디바이스의 제조방법(이하, 본실시예라고 칭함)을 이용한 경우에서의 강유전체 박막(110)의 분극특성을 종래의 전자디바이스의 제조방법(이하, 종래예라 칭함)을 이용한 경우와 비교한다.
도 6에서, 본 실시예 및 종래예에 의해 얻어진 분극특성을 각각 실선 및 점선을 이용하여 나타낸다. 또한, 도 6의 종축에 분극값(polarization)을 임의 스케일로 나타낸다.
또, 비교를 위해 본 실시예 및 종래예에 의해 각각 제조되는 샘플의 각 구성요소에 대하여 완성치수, 막두께 또는 형상 등의 구조를 동일하게 설정하였다. 또한, 본 실시예 및 종래예의 각각의 제조공정 중, 본 발명에 관한 공정(구체적으로는 세정공정)을 제외하는 그 밖의 공정도 모두 동일하게 설정하였다.
구체적으로는, 본 실시예 및 종래예의 각각에 의해 제조된 샘플에 대하여 프로브검사를 행함으로써, 각 샘플 중의 강유전체 커패시터의 상부전극 및 하부전극의 사이에 인가하는 전압을 여러가지 변화시켜, 그로 인해 얻어진 히스테리시스곡선을 도 6에 나타내고 있다. 바꿔 말하면, 본 실시예 및 종래예의 각각을 이용한 경우의, 각 샘플 중의 강유전체 커패시터의 분극값의 인가전압에 대한 히스테리시스곡선을 도 6에 나타내고 있다.
도 6에 나타내는 바와 같이, 종래예에 의해 얻어진 히스테리시스곡선은 본 실시예에 의해 얻어진 히스테리시스곡선에 비하여 상하방향으로 작아져 분극율이 저하되어 있다. 즉, 종래예의 히스테리시스특성에 비하여 본 실시예의 히스테리시스특성은 향상되어 있다.
또, 제 1 실시예에서, 제조대상이 되는 전자디바이스는 절연성 금속산화물막을 포함하는 소자를 갖는 것이면 특별히 한정되는 것은 아니고, 예컨대, 강유전체 메모리 등의 비휘발성 반도체메모리, 또는 고유전체를 이용한 대용량의 DRAM 등을 제조대상으로 함으로써 상술한 효과를 얻을 수 있다. 여기서, 절연성 금속산화물막은 강유전성 또는 고유전율을 갖는 유전체재료로 이루어지는 막 예컨대, 퍼로브스카이트형 결정구조를 갖는 강유전성 재료로 이루어지는 막이다. 강유전성 또는 고유전율을 갖는 구체적인 유전체재료로서는, 예컨대, PZT, BST 또는 SBT 등을 들 수 있다. 이들 유전체 재료로 이루어지는 막은 예컨대, MOCVD(metal organic chemical vapor deposition)법, 졸겔법 또는 스퍼터링법 등에 의해 성막할 수 있다.
또한, 제 1 실시예에서, 도 1의 (c), 도 2의 (b) 또는 도 2의 (c)에 나타내는 가공공정에 의해 생긴 에칭생성물 등을 제거하기 위한 세정공정에서 이용하는 건식 세정은 특별히 한정되는 것은 아니고, 예컨대, 애싱, CO2세정, UV 세정, Ar 에어로졸세정, 초임계상태의 CO2에 의한 세정, 또는 실질적으로 수분을 포함하지 않은 가스에 의한 세정 등을 단독으로 또는 조합하여 이용할 수 있다. 또한, 이들 각 세정공정에서, 건식 세정 대신에, 유기세정 등의 실질적으로 수분을 포함하지 않은 세정액에 의한 습식 세정을 이용해도 된다.
또한, 제 1 실시예에서, 도 2의 (a)에 나타내는 가공공정에 의해 생긴 에칭생성물 등을 제거하기 위한 세정공정에서, 실질적으로 수분을 포함하지 않은 세정액에 의한 습식 세정, 구체적으로는 유기세정을 이용하였지만, 이 대신에 건식 세정을 이용해도 된다. 또, 본 실시예에서, 유기세정에서의 세정방식은 특별히 한정되는 것은 아니다. 구체적으로는, 침지세정방식(세정액이 채워진 세정조에 피처리 웨이퍼가 충전된 카셋트를 침지하여 세정을 행하는 방식), 분무세정방식(피처리 웨이퍼에 대하여 세정액을 분무하여 세정을 행하는 방식 : 피처리 웨이퍼를 로터에 의해 회전시키면서 세정액을 회전중심축방향으로부터 분무해도 되고, 세정액에 초음파를 인가해도 됨), 또는 스핀세정방식(수평으로 유지된 피처리 웨이퍼를 회전시키면서 피처리 웨이퍼에 대하여 노즐로부터 세정액을 공급하여 세정을 행하는 방식 : 낱장식 세정의 대표) 등을 이용해도 된다. 또한, 본 실시예에서, 유기세정에 이용하는 유기성분은 실질적으로 수분을 포함하지 않은 것이면 특별히 한정되는 것은 아니고, 예컨대, 아세틸아세톤 용액, 알킬렌글리콜모노알킬에테르 용액, 불소화 알콜계 용액, 아민계 용액 또는 프레온계 용액 등을 이용해도 된다.
또한, 제 1 실시예에서, 강유전체 박막(110)의 형성 후에 행해지는 모든 세정공정에서 건식 세정 또는 실질적으로 수분을 포함하지 않은 세정액에 의한 습식 세정을 이용해도 된다. 혹은, 강유전체 박막(110)의 형성 후에 행해지는 세정공정 중, 강유전체 박막(110)의 특성에 영향을 주지 않는 세정공정에 대해서는 수분을 포함하는 세정액에 의한 습식세정을 이용해도 된다.
(제 2 실시예)
이하, 본 발명의 제 2 실시예에 관한 전자디바이스의 제조방법에 대하여 도면을 참조하여 설명한다.
제 2 실시예가 제 1 실시예와 다른 점은 도 2의 (b)에 나타내는 공정에서 강유전체 박막 커패시터(113)를 덮도록 제 2 층간절연막(114)을 형성한 후에, CMP법을 이용하여 제 2 층간절연막(114)을 평탄화하는 공정을 구비하는 것이다.
그러나, 제 2 층간절연막(114), 즉, 오존 TEOS 가스계를 이용한 CVD법에 의해 형성되는 실리콘산화막의 평탄화방법으로서 CMP법을 이용하는 경우, 통상이라면, CMP 이후의 슬러리제거를 위한 세정공정에서, 수분을 포함하는 세정액이 이용된다. 그에 대하여, 본 실시예에서는, 해당 세정공정에서, 건식 세정 예컨대, 도 3에 나타내는 바와 같은 세정장치(제 1 실시예 참조)를 이용한 CO2세정을 행한다. 구체적으로는, 도 3에 나타내는 바와 같이, 유효분사직경 8mm의 스캔노즐(204)를 피처리기판이 되는 웨이퍼(201) 상에서 웨이퍼(201)에 대한 거리 및 드라이아이스입자의 분사각도가 각각 예컨대, 15mm 및 45°로 유지되도록 스캔시킨다. 동시에, 스캔노즐(204)로부터 드라이아이스입자(206)를 분사압력 5MPa로 웨이퍼(201)에 대하여 분사함으로써, 웨이퍼(201) 표면의 세정을 행한다.
제 2 실시예에 의하면, 강유전체 박막(110)을 포함하는 강유전체 박막 커패시터(113)를 덮는 제 2 층간절연막(114)의 형성 후에 행해지는 세정공정(구체적으로는 CMP법에 의한 제 2 층간절연막(114)의 평탄화시에 생긴 슬러리 등을 제거하기 위한 세정공정)에서 건식 세정을 이용한다. 이 때문에, 해당 세정공정에서 제 2 층간절연막(114)이 수분에 직접 접촉하는 일이 없게 되므로, 강유전체 박막 커패시터(113)의 근방에 잔류하는 물분자를 크게 저감할 수 있다. 그 결과, 강유전체 박막 커패시터(113)의 형성 후의 열처리(예컨대, 탈수베이크 또는 배선에 대한 소결 등)에 의해, 강유전체 박막 커패시터(113)의 근방에 잔류하는 물분자가 강유전체 박막(110)까지 확산하는 것이 억제되므로, 강유전체 박막(110)의 절연내압성 열화 또는 강유전체의 분극반전피로특성 열화 등을 방지할 수 있다. 따라서, 제조공정 중에서의 흡착수분 등의 편차에 기인하는 강유전체 박막 커패시터(113)의 특성편차가 없어지므로, 전자디바이스의 안정된 생산이 가능해진다.
또, 제 2 실시예에서, CMP법에 의한 제 2 층간절연막(114)의 평탄화시에 생긴 슬러리 등을 제거하기 위한 세정공정에서 이용되는 건식 세정은 특별히 한정되는 것은 아니고, 예컨대, 애싱, CO2세정, UV 세정, Ar 에어로졸 세정, 초임계상태의 CO2에 의한 세정 또는 실질적으로 수분을 포함하지 않은 가스에 의한 세정 등을 단독으로 또는 조합시켜 이용해도 된다. 또한, 해당 세정공정에서 건식 세정 대신에, 유기세정 등의 실질적으로 수분을 포함하지 않은 세정액에 의한 습식세정을 이용해도 된다.
(제 3 실시예)
이하, 본 발명의 제 3 실시예에 관한 전자디바이스의 제조방법에 대하여 도면을 참조하여 설명한다.
제 3 실시예가 제 1 실시예와 다른 점은 다음과 같다.
즉, 제 1 실시예에서는 도 2의 (b) 및 도 2의 (c)에 나타내는 가공공정에 의해 생긴 에칭생성물 등을 제거하기 위한 세정공정에서, 애싱과 Ar 에어로졸세정을 이용하였다. 그에 대하여, 제 3 실시예에서는 해당 세정공정에서 애싱을 이용하지 않고, 유기용제에 의한 유기세정, Ar 에어로졸세정, CO2세정, UV 세정, 초임계상태의 CO2에 의한 세정 및 실질적으로 수분을 포함하지 않은 가스에 의한 세정 중 적어도 하나의 세정방법을 이용한다. 이 때, 유기용제에 의한 유기세정, Ar 에어로졸세정, CO2세정 또는 UV 세정을 이용하는 경우에는, 그 세정조건을 제 1 실시예 또는 제 2 실시예와 마찬가지로 설정해도 된다.
제 3 실시예에 의하면, 제 1 실시예와 동일한 효과에 덧붙여 다음과 같은 효과를 얻을 수 있다. 즉, 애싱에 따르는 플라즈마 손상의 영향이 없어지므로, 특성이 더욱 안정된 전자디바이스의 생산이 가능해진다.
또, 제 3 실시예에서, 강유전체 박막 커패시터(113)의 일부가 되는 강유전체 박막(110)의 형성 후에 행해지는 세정공정(구체적으로는 도 1의 (c) 또는 도 2의 (a)에 나타내는 가공공정에 의해 생긴 에칭생성물 등을 제거하기 위한 세정공정)에서, 애싱을 이용하지 않고, 유기용제에 의한 유기세정, Ar 에어로졸세정, CO2세정, UV 세정, 초임계상태의 CO2에 의한 세정 및 실질적으로 수분을 포함하지 않은 가스에 의한 세정 중 적어도 하나의 세정방법을 이용해도 상술한 본 실시예 특유의 효과를 얻을 수 있다.
본 발명에 의하면, 강유전체막 또는 고유전체막을 포함하는 소자의 근방에 잔류하는 물분자를 저감할 수 있기 때문에, 소자형성 후의 열처리에 의해, 소자 근방에 잔류하는 물분자가 강유전체막 또는 고유전체막까지 확산되는 것이 억제된다. 이 때문에, 강유전체막 또는 고유전체막의 절연내압성 열화 또는 강유전체의 분극반전피로특성 열화 등을 방지할 수 있으므로, 제조공정 중에서 흡착수분 등의 편차에 기인하는 소자의 특성편차가 없어져 전자디바이스의 안정된 생산이 가능해진다.

Claims (16)

  1. 절연성 금속산화물막을 포함하는 소자를 갖는 전자디바이스의 제조방법에 있어서,
    상기 절연성 금속산화물막을 형성하는 공정보다도 후에 행해지는 세정공정에서 건식 세정을 이용하는 것을 특징으로 하는 전자디바이스의 제조방법.
  2. 제 1항에 있어서,
    상기 세정공정에서 상기 소자의 적어도 일부분이 노출되어 있는 것을 특징으로 하는 전자디바이스의 제조방법.
  3. 제 1항에 있어서,
    상기 건식 세정은 애싱, Ar 에어로졸세정, CO2세정, UV 세정 또는 초임계상태의 CO2에 의한 세정인 것을 특징으로 하는 전자디바이스의 제조방법.
  4. 절연성 금속산화물막을 포함하는 소자를 갖는 전자디바이스의 제조방법에 있어서,
    상기 소자를 형성한 후에 상기 소자를 덮도록 층간절연막을 형성하는 공정을 구비하고,
    상기 층간절연막을 형성하는 공정보다도 후에 행해지는 세정공정에서 건식 세정을 이용하는 것을 특징으로 하는 전자디바이스의 제조방법.
  5. 제 4항에 있어서,
    상기 세정공정에서 상기 층간절연막의 적어도 일부분이 노출되어 있는 것을 특징으로 하는 전자디바이스의 제조방법.
  6. 제 4항에 있어서,
    상기 건식 세정은 애싱, Ar 에어로졸세정, CO2세정, UV 세정 또는 초임계상태의 CO2에 의한 세정인 것을 특징으로 하는 전자디바이스의 제조방법.
  7. 절연성 금속산화물막을 포함하는 소자를 갖는 전자디바이스의 제조방법에 있어서,
    상기 절연성 금속산화물막을 형성하는 공정보다도 후에 행해지는 세정공정에서 실질적으로 수분을 포함하지 않은 세정액을 이용하는 것을 특징으로 하는 전자디바이스의 제조방법.
  8. 제 7항에 있어서,
    상기 세정공정에서 상기 소자의 적어도 일부분이 노출되어 있는 것을 특징으로 하는 전자디바이스의 제조방법.
  9. 제 7항에 있어서,
    상기 세정액은 유기용제인 것을 특징으로 하는 전자디바이스의 제조방법.
  10. 절연성 금속산화물막을 포함하는 소자를 갖는 전자디바이스의 제조방법에 있어서,
    상기 소자를 형성한 후에 상기 소자를 덮도록 층간절연막을 형성하는 공정을 구비하고,
    상기 층간절연막을 형성하는 공정보다도 후에 하여지는 세정공정에서 실질적으로 수분을 포함하지 않은 세정액을 이용하는 것을 특징으로 하는 전자디바이스의 제조방법.
  11. 제 10항에 있어서,
    상기 세정공정에서 상기 층간절연막의 적어도 일부분이 노출되어 있는 것을 특징으로 하는 전자디바이스의 제조방법.
  12. 제 10항에 있어서,
    상기 세정액은 유기용제인 것을 특징으로 하는 전자디바이스의 제조방법.
  13. 절연성 금속산화물막을 포함하는 소자를 갖는 전자디바이스의 제조방법에 있어서,
    상기 절연성 금속산화물막을 형성하는 공정보다도 후에 행해지는 세정공정에서, 애싱을 이용하지 않고, 유기용제에 의한 유기세정, Ar 에어로졸세정, CO2세정, UV 세정 및 초임계상태의 CO2에 의한 세정 중 적어도 하나의 세정방법을 이용하는 것을 특징으로 하는 전자디바이스의 제조방법.
  14. 제 13항에 있어서,
    상기 세정공정에서 상기 소자의 적어도 일부분이 노출되어 있는 것을 특징으로 하는 전자디바이스의 제조방법.
  15. 절연성 금속산화물막을 포함하는 소자를 갖는 전자디바이스의 제조방법에 있어서,
    상기 소자를 형성한 후에 상기 소자를 덮도록 층간절연막을 형성하는 공정을 구비하고,
    상기 층간절연막을 형성하는 공정보다도 후에 행해지는 세정공정에서 애싱을 이용하지 않고, 유기용제에 의한 유기세정, Ar 에어로졸세정, CO2세정, UV 세정 및 초임계상태의 CO2에 의한 세정 중 적어도 하나의 세정방법을 이용하는 것을 특징으로 하는 전자디바이스의 제조방법.
  16. 제 15항에 있어서,
    상기 세정공정에서 상기 층간절연막의 적어도 일부분이 노출되어 있는 것을 특징으로 하는 전자디바이스의 제조방법.
KR1020020059998A 2001-10-03 2002-10-02 전자디바이스의 제조방법 KR20030029465A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001307151A JP2003115576A (ja) 2001-10-03 2001-10-03 電子デバイスの製造方法
JPJP-P-2001-00307151 2001-10-03

Publications (1)

Publication Number Publication Date
KR20030029465A true KR20030029465A (ko) 2003-04-14

Family

ID=19126667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020059998A KR20030029465A (ko) 2001-10-03 2002-10-02 전자디바이스의 제조방법

Country Status (4)

Country Link
US (1) US6995092B2 (ko)
JP (1) JP2003115576A (ko)
KR (1) KR20030029465A (ko)
TW (1) TW563246B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814602B1 (ko) * 2006-05-03 2008-03-17 후지쯔 가부시끼가이샤 반도체 장치, 반도체 장치의 제조 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467016B1 (ko) * 2002-05-30 2005-01-24 삼성전자주식회사 반도체기판의 세정방법
JP2004095755A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置の製造方法
US20050048876A1 (en) * 2003-09-02 2005-03-03 Applied Materials, Inc. Fabricating and cleaning chamber components having textured surfaces
CN100505265C (zh) * 2003-12-26 2009-06-24 富士通微电子株式会社 半导体装置、半导体装置的制造方法
US7741012B1 (en) 2004-03-01 2010-06-22 Advanced Micro Devices, Inc. Method for removal of immersion lithography medium in immersion lithography processes
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7220642B2 (en) * 2004-11-12 2007-05-22 Spansion Llc Protection of active layers of memory cells during processing of other elements
US7510982B1 (en) 2005-01-31 2009-03-31 Novellus Systems, Inc. Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US7572698B2 (en) * 2006-05-30 2009-08-11 Texas Instruments Incorporated Mitigation of edge degradation in ferroelectric memory devices through plasma etch clean
JP2008028229A (ja) 2006-07-24 2008-02-07 Seiko Epson Corp 強誘電体メモリの製造方法
US10037905B2 (en) * 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US20100267231A1 (en) * 2006-10-30 2010-10-21 Van Schravendijk Bart Apparatus for uv damage repair of low k films prior to copper barrier deposition
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US8337959B2 (en) * 2006-11-28 2012-12-25 Nanonex Corporation Method and apparatus to apply surface release coating for imprint mold
US8242028B1 (en) 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
JP5592083B2 (ja) 2009-06-12 2014-09-17 アイメック 基板処理方法およびそれを用いた半導体装置の製造方法
US8747092B2 (en) 2010-01-22 2014-06-10 Nanonex Corporation Fast nanoimprinting apparatus using deformale mold
WO2014145826A2 (en) 2013-03-15 2014-09-18 Nanonex Corporation System and methods of mold/substrate separation for imprint lithography
WO2014145360A1 (en) 2013-03-15 2014-09-18 Nanonex Corporation Imprint lithography system and method for manufacturing
US9385000B2 (en) * 2014-01-24 2016-07-05 United Microelectronics Corp. Method of performing etching process
DE102014226810A1 (de) * 2014-12-22 2016-06-23 Robert Bosch Gmbh Sensor zur Messung der Kohlenstoffdioxidkonzentration in einem Gasgemisch und Verfahren zu seiner Herstellung
US9871044B2 (en) * 2015-11-06 2018-01-16 Micron Technology, Inc. Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
CN110970557A (zh) * 2018-09-28 2020-04-07 中芯国际集成电路制造(上海)有限公司 电容器件及其形成方法
TWI726591B (zh) * 2020-01-22 2021-05-01 世界先進積體電路股份有限公司 半導體裝置及其製作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547732A (ja) * 1991-08-12 1993-02-26 Nikkiso Co Ltd 精密洗浄方法および精密洗浄装置
JPH10144876A (ja) * 1996-11-14 1998-05-29 Hitachi Ltd 高集積強誘電体メモリ
JPH1117124A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置およびその製造方法
JPH11317500A (ja) * 1998-03-04 1999-11-16 Nec Corp 容量素子を有する半導体装置及びその製造方法
JP2000150442A (ja) * 1998-11-11 2000-05-30 Sony Corp 洗浄装置
JP2000262999A (ja) * 1999-03-17 2000-09-26 Sumitomo Heavy Ind Ltd エアロゾル洗浄装置
JP2001015472A (ja) * 1999-06-28 2001-01-19 Hoya Schott Kk 紫外光照射方法及び装置
KR20010056941A (ko) * 1999-12-17 2001-07-04 박종섭 박막 트랜지스터의 제조방법
KR20010061630A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 캐패시터 형성방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477027A (en) * 1987-09-18 1989-03-23 Seiko Epson Corp Manufacture of electrode terminal of active device
US5146299A (en) * 1990-03-02 1992-09-08 Westinghouse Electric Corp. Ferroelectric thin film material, method of deposition, and devices using same
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
US5519802A (en) * 1994-05-09 1996-05-21 Deacon Research Method for making devices having a pattern poled structure and pattern poled structure devices
JPH1012844A (ja) 1996-06-27 1998-01-16 Hitachi Ltd 半導体メモリー装置及びその製造方法
US6340621B1 (en) * 1996-10-30 2002-01-22 The Research Foundation Of State University Of New York Thin film capacitor and method of manufacture
KR100464305B1 (ko) * 1998-07-07 2005-04-13 삼성전자주식회사 에챈트를이용한pzt박막의청소방법
US6457479B1 (en) * 2001-09-26 2002-10-01 Sharp Laboratories Of America, Inc. Method of metal oxide thin film cleaning

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547732A (ja) * 1991-08-12 1993-02-26 Nikkiso Co Ltd 精密洗浄方法および精密洗浄装置
JPH10144876A (ja) * 1996-11-14 1998-05-29 Hitachi Ltd 高集積強誘電体メモリ
JPH1117124A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置およびその製造方法
JPH11317500A (ja) * 1998-03-04 1999-11-16 Nec Corp 容量素子を有する半導体装置及びその製造方法
JP2000150442A (ja) * 1998-11-11 2000-05-30 Sony Corp 洗浄装置
JP2000262999A (ja) * 1999-03-17 2000-09-26 Sumitomo Heavy Ind Ltd エアロゾル洗浄装置
JP2001015472A (ja) * 1999-06-28 2001-01-19 Hoya Schott Kk 紫外光照射方法及び装置
KR20010056941A (ko) * 1999-12-17 2001-07-04 박종섭 박막 트랜지스터의 제조방법
KR20010061630A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 캐패시터 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814602B1 (ko) * 2006-05-03 2008-03-17 후지쯔 가부시끼가이샤 반도체 장치, 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20030064604A1 (en) 2003-04-03
JP2003115576A (ja) 2003-04-18
US6995092B2 (en) 2006-02-07
TW563246B (en) 2003-11-21

Similar Documents

Publication Publication Date Title
KR20030029465A (ko) 전자디바이스의 제조방법
US6806183B2 (en) Methods for forming capacitors on semiconductor substrates
KR100415538B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR19990014269A (ko) 복합 금속 산화물로 만들어진 유전체층을 포함하는 메모리 커패시터를 갖는 반도체 장치의 제조 방법
KR100367404B1 (ko) 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
US6287910B2 (en) Method for forming a capacitor using tantalum nitride as a capacitor dielectric
US6472319B2 (en) Method for manufacturing capacitor of semiconductor memory device by two-step thermal treatment
KR20020072655A (ko) 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
US6432835B1 (en) Process for fabricating an integrated circuit device having a capacitor with an electrode formed at a high aspect ratio
US20060263909A1 (en) Methods of fabricating thin ferroelectric layers and capacitors having ferroelectric dielectric layers therein
KR20030083442A (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
KR100326269B1 (ko) 반도체소자의고유전체캐패시터제조방법
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
US6730561B2 (en) Method of forming a cup capacitor
JP2006173623A (ja) 電子デバイスの製造方法
US20030109110A1 (en) Method for forming capacitor of a semiconductor device
KR100331271B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100345065B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20010026495A (ko) 강유전체 메모리 소자 및 그 제조방법
KR101090463B1 (ko) 금속전극을 갖는 커패시터 제조방법
KR20020035080A (ko) 반도체 소자의 커패시터 형성방법
JP2003324099A (ja) 誘電体膜の形成方法
KR100337926B1 (ko) 반도체소자의저장전극형성방법
KR100265345B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application