KR200286991Y1 - Monitor protector circuit - Google Patents
Monitor protector circuit Download PDFInfo
- Publication number
- KR200286991Y1 KR200286991Y1 KR2019960045530U KR19960045530U KR200286991Y1 KR 200286991 Y1 KR200286991 Y1 KR 200286991Y1 KR 2019960045530 U KR2019960045530 U KR 2019960045530U KR 19960045530 U KR19960045530 U KR 19960045530U KR 200286991 Y1 KR200286991 Y1 KR 200286991Y1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- vertical
- circuit
- signal
- monitor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Details Of Television Scanning (AREA)
Abstract
본 고안은 모니터가 사용주파수를 벗어난 동기 신호에서 동작하는 것을 방지하는 모니터 보호회로에 관한 것으로서,The present invention relates to a monitor protection circuit for preventing the monitor from operating in a synchronization signal outside the frequency used,
PC(1)와, 상기 PC(1)로부터 수평/수직 신호를 입력받는 MCU(2)와, 상기 MCU의 제어에 따라 수평신호와 수직신호를 각각 입력받아 제어하는 수평/수직 프로세서(4)와, 상기 수평/수직 프로세서의 출력신호에 의해 수직신호의 증폭 및 편향을 제어하는 수직증폭 및 편향회로(5)와, 상기 수평/수직 프로세서(4)의 출력신호에 의해 작동되는 수평 드라이브 회로(6)와, 상기 수평 드라이브 회로(6)의 작동으로 수평편향을 제어하고, 플라이백 트랜스포머에 의해 고압을 발생시키는 수평편향 및 고압회로(7)로 구성된 모니터 회로에 있어서, 상기 MCU(2)로부터의 수직 신호라인과 수평편향 및 고압회로(7) 사이에 전압 제어부(8)를 더 포함하여, 아웃 오브의 동기 신호가 입력되었을 때, 수직 동기신호의 펄스레벨을 저하시킴으로써 수직 동기할 수 없게 하는 것을 특징으로 한다.PC (1), MCU (2) receiving the horizontal / vertical signal from the PC (1), Horizontal / vertical processor (4) for receiving and controlling the horizontal and vertical signals respectively under the control of the MCU and A vertical amplification and deflection circuit 5 for controlling the amplification and deflection of the vertical signal by the output signal of the horizontal / vertical processor, and a horizontal drive circuit 6 operated by the output signal of the horizontal / vertical processor 4. And a monitor circuit comprising a horizontal deflection and a high voltage circuit (7) for controlling a horizontal deflection by operation of the horizontal drive circuit (6) and generating a high pressure by a flyback transformer. And further comprising a voltage control section 8 between the vertical signal line and the horizontal deflection and high voltage circuit 7 to prevent vertical synchronization by lowering the pulse level of the vertical synchronization signal when the out-of-synchronization signal is input. Featured .
이것에 의해, 사용 주파수 범위가 다른 모니터일지라도 아웃 오브 주파수에 대해 저항, 제너 다이오드 값을 변경하여 모니터 회로를 보호할 수 있게 된다.This makes it possible to protect the monitor circuit by changing the resistance and zener diode values for the out-of-frequency even for monitors having a different frequency range.
Description
본 고안은 모니터 보호회로에 관한 것으로, 보다 상세히는 모니터가 사용주파수를 벗어난 동기 신호에서 동작하는 것을 방지하는 모니터 보호회로에 관한 것이다.The present invention relates to a monitor protection circuit, and more particularly to a monitor protection circuit that prevents the monitor from operating in a synchronization signal outside the frequency used.
종래의 경우를 도 1을 참조하여 설명하기로 한다.A conventional case will be described with reference to FIG. 1.
모니터는 수평, 수직동기 입력신호의 사용주파수가 정해져 있는데, 동기 신호가 사용주파수 범위를 벗어나 입력되면, 모니터가 아웃 오브 신호를 내보내던지, 오동작으로 계속 동작을 하기도 한다.The monitor has a fixed frequency for horizontal and vertical sync input signals. If the sync signal is input out of the frequency range, the monitor may send out of signal or continue to malfunction.
PC(1)에서 수평, 수직 동기 신호가 입력되면, MCU(2)가 동기 신호의 펄스폭을 인지하여, 입력 주파수를 알게 되는데, MCU(2)는 그 모드에 맞는 기타 기능을 콘트롤하고, 같은 주파수의 수평, 수직 펄스신호를 수평/수직 프로세서(4)로 보낸다.When the horizontal and vertical synchronizing signals are input from the PC 1, the MCU 2 recognizes the pulse width of the synchronizing signal and knows the input frequency. The MCU 2 controls other functions appropriate to the mode, and The horizontal and vertical pulse signals of the frequency are sent to the horizontal / vertical processor 4.
MCU(2)는 대개 인식할 수 있는 동기신호의 펄스폭이 정해져 있다. 예를 들어, 0.5μs보다 짧은 펄스폭의 신호가 입력되면 주파수를 제대로 인식하지 못하게되어, 모드 콘트롤은 마음대로 되고, 수직, 수평 동기신호는 입력된 주파수를 그대로 내보내게 된다. 왜냐하면, MCU내부의 수평, 수직 동기신호 처리는 하드웨어적으로 구성되어 있는데, 주파수를 인식하지 못함으로서 소프트웨어적인 컨트롤을 하지못하기 때문이다.In general, the pulse width of the synchronization signal that the MCU 2 can recognize is determined. For example, if a pulse width signal shorter than 0.5μs is input, the frequency is not recognized properly, and the mode control is free. The vertical and horizontal sync signals output the input frequency as it is. Because the horizontal and vertical synchronization signal processing inside the MCU is configured in hardware, because it does not recognize the frequency and thus cannot control the software.
수평 주파수가 높은 것일수록 신호의 주기가 짧아지므로 동기신호의 펄스폭이 작아지게 된다.The higher the horizontal frequency, the shorter the period of the signal, and the smaller the pulse width of the synchronization signal.
MCU가 주파수 인식을 못하여 아웃 오브에서 모니터가 동작되더라고, 사용자는 모니터의 오동작을 화면으로 인식하기 어렵다. 왜냐하면, 모드 콘트롤을 다른 모드로 인식하여 콘트롤하더라도 조정되기 때문이다. 이것에 의해 모니터는 그 신뢰성이 저하되는 것이다.Even if the monitor is operated out of the monitor because the MCU cannot recognize the frequency, it is difficult for the user to recognize the monitor malfunction as the screen. This is because the mode control is adjusted even if it recognizes and controls another mode. This reduces the reliability of the monitor.
따라서, 본 고안은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 고안의 목적은 CDT를 채용한 모니터에서 사용 주파수 범위를 벗어난 수평동기가 입력되었을 때, 모니터 화면의 수직 동기신호의 펄스레벨을 저하시켜 수직 동기시킬 수 없게 함으로써, 비정상 화면을 디스플레이시켜 사용자에게 경고를 주어 사용주파수범위에서 사용하도록 하여 모니터가 사용주파수 범위를 벗어날 동기 신호에서 동작함을 방지하는 모니터 보호회로를 제공하는데 있다.Accordingly, the present invention is to overcome the above-described problems, and an object of the present invention is to reduce the pulse level of the vertical synchronization signal of the monitor screen when horizontal synchronization is out of the frequency range of the monitor employing the CDT. It is to provide a monitor protection circuit that prevents the monitor from operating in the synchronization signal out of the use frequency range by displaying an abnormal screen to warn the user to use in the use frequency range by preventing the vertical synchronization.
상기 본 고안의 목적을 달성하기 위한 모니터 보호회로의 일예로서, PC와, 상기 PC로부터 수평/수직 신호를 입력받는 MCU와, 상시 MCU의 제어에 따라 수평신호와 수직신호를 각각 입력받아 제어하는 수평/수직 프로세서와, 상기 수평/수직 프로세서의 출력신호에 의해 수직신호의 증폭 및 편향을 제어하는 수직증폭 및 편향회로와, 상기 수평/수직 프로세서의 출력신호에 의해 작동되는 수평 드라이브 회로와, 상기 수평 드라이브 회로의 작동으로 수평 편향을 제어하고, 플라이백 트랜스포머에 의해 고압을 발생시키는 수평편향 및 고압회로로 구성된 모니터 회로에 있어서,As an example of a monitor protection circuit for achieving the object of the present invention, a PC, a MCU that receives a horizontal / vertical signal from the PC, and a horizontal signal and a vertical signal respectively under the control of the MCU to control the horizontal / Vertical processor, a vertical amplification and deflection circuit for controlling the amplification and deflection of the vertical signal by the output signal of the horizontal / vertical processor, a horizontal drive circuit operated by the output signal of the horizontal / vertical processor, and the horizontal In the monitor circuit consisting of a horizontal deflection and a high-voltage circuit for controlling the horizontal deflection by the operation of the drive circuit, and generating a high pressure by the flyback transformer,
상기 MCU로부터의 수직신호 라인과 수평편향 및 고압회로 사이에 전압 제어부를 더 포함하여, 아웃 오브의 동기 신호가 입력되었을 때, 수직 동기 신호의 펄스레벨을 저하시켜 수직 동기할 수 없게 하는 것을 특징으로 한다.And a voltage controller between the vertical signal line and the horizontal deflection and high voltage circuit from the MCU, when the out-of-synchronization signal is input, lowering the pulse level of the vertical synchronization signal to prevent vertical synchronization. do.
도 1은 종래 모니터의 수직, 수평 동기신호의 제어를 위한 블록도.1 is a block diagram for controlling vertical and horizontal synchronization signals of a conventional monitor.
도 2는 본 고안에 따른 모니터 보호회로도.2 is a monitor protection circuit diagram according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1 : PC 2 : MCU1: PC 2: MCU
4 : 수평/수직 프로세서4: horizontal / vertical processor
5 : 수직증폭 및 편향회로 6 : 수평 드라이브 회로5: vertical amplification and deflection circuit 6: horizontal drive circuit
7 : 수평편향 및 고압회로 8 : 전압 제어부7 horizontal deflection and high voltage circuit 8 voltage control unit
R1 - R3 : 저항 Q1 : 트랜지스터R1-R3: Resistor Q1: Transistor
D1- D2 : 다이오드CD1- D2: Diode C
이하, 본 고안의 실시예를 도 2를 참조하여 상세히 설명하기로 한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. 2.
도 2을 참조하면, 본 고안에 따른 모니터 보호회로는 PC(1)와, 상기 PC(1)로부터 수평/수직신호를 입력받는 MCU(2)와, 상기 MCU의 제어에 따라 수평신호와 수직신호를 각각 입력받아 제어하는 수평/수직 프로세서(4)와, 상기 수평/수직 프로세서의 출력신호에 의해 수직신호의 증폭 및 편향을 제어하는 수직증폭 및 편향회로(5)와, 상기 수평/수직 프로세서(4)의 출력신호에 의해 작동되는 수평 드라이브회로(6)와, 상기 수평 드라이브 회로(6)의 작동으로 수평편향을 제어하고, 플라이백 트랜스포머에 의해 고압을 발생시키는 수평편향 및 고압회로(7)로 구성된 모니터 회로에 있어서,Referring to FIG. 2, the monitor protection circuit according to the present invention includes a PC 1, an MCU 2 receiving a horizontal / vertical signal from the PC 1, and a horizontal signal and a vertical signal under control of the MCU. A horizontal / vertical processor (4) for receiving and controlling the respective signals, a vertical amplification and deflection circuit (5) for controlling the amplification and deflection of the vertical signal by the output signal of the horizontal / vertical processor, and the horizontal / vertical processor ( The horizontal drive circuit 6 operated by the output signal of 4) and the horizontal deflection and high voltage circuit 7 for controlling the horizontal deflection by the operation of the horizontal drive circuit 6 and generating a high pressure by a flyback transformer; In the monitor circuit consisting of,
상기 MCU(2)로부터의 수직신호 라인과 수평편향 및 고압회로(7) 사이에 전압제어부(8)를 더 포함한다.A voltage control unit 8 is further included between the vertical signal line from the MCU 2 and the horizontal deflection and high voltage circuit 7.
상기 전압 제어부(8)는 고압회로(7)로부터의 고압을 분기하는 저항(R1, R2)과, 상기 저항들에 캐소드가 접속된 제너 다이오드(D1)와, 상기 제너 다이오드(D1)의 애노드에 베이스가 접속되고, 에미터는 접지되며, 콜렉터에는 저항(R3)을 통하여 전원과 접속된 트랜지스터(Q1)와, 상기 전원측에 접속된 다이오드(D2)로 구성된다.The voltage controller 8 includes resistors R1 and R2 for branching the high voltage from the high voltage circuit 7, a Zener diode D1 having a cathode connected to the resistors, and an anode of the Zener diode D1. The base is connected, the emitter is grounded, and the collector is composed of a transistor Q1 connected to a power supply via a resistor R3, and a diode D2 connected to the power supply side.
상기와 같은 구성에 의한 본 고안의 모니터 보호회로는 다음과 같이 작동한다.The monitor protection circuit of the present invention by the above configuration operates as follows.
모니터는 모드에 따라 고압을 일정하게 유지하여야 하는데, 이를 위하여 모드 별로 고압발생 트랜스인 FBT에 공급되는 전압(B+)을 제어하는 전압 제어부(8)를 두어 전압(B+)을 차별적으로 공급하게 한다.The monitor must maintain a high voltage in accordance with the mode, for this purpose by having a voltage control unit (8) for controlling the voltage (B +) supplied to the high-voltage generating transformer FBT for each mode to supply the voltage (B +) differentially.
전압(B+)은 수평 주파수가 높아질수록 전압이 올라가는데, 모드별로 가장 전압 차이가 심한 포인트이다. 예를들어, 사용주파수가 31KHZ에서 약 145V, 75KHZ에서 약 164V이다. 사용주파수가 31KHZ-70KHZ인 모니터에 수평신호가 입력되었을 때, 신호 펄스폭이 작아 MCU가 주파수를 인식 못하였을 경우, MCU는 입력 신호 주파수의 수평/수직 신호를 수평/수직 프로세서(4)에 보내고, 모니터는 아웃 오브 주파수에서 수직편향 및 수평편향을 하게 된다.The voltage B + increases as the horizontal frequency increases, which is the point where the voltage difference is the most severe in each mode. For example, the operating frequency is about 145V at 31KHZ and about 164V at 75KHZ. When the horizontal signal is input to the monitor whose frequency is 31KHZ-70KHZ, when the signal pulse width is small and the MCU does not recognize the frequency, the MCU sends a horizontal / vertical signal of the input signal frequency to the horizontal / vertical processor (4). In this case, the monitor will make vertical and horizontal deflection at out of frequency.
이 때, 전압(B+)은 75 KHZ에 해당하는 전압이 공급되는데, 전압 제어부(8)에서 저항(R1, R2)이 높은 전압(B+)을 낮은 전압으로 분기시킨다. 70KHZ의 전압(B+)일 때에는 제너 다이오드 (D1)가 오픈 상태로 되고, 75KHZ의 전압(B+)일 때에는 제너 다이오드(D1)는 통전된다. 예를 들어, 제너 다이오드(D1)가 12V용일 때, 70 KHZ의 전압(B+)일 때에는 제너 다이오드(D1)의 애노드에 11V정도 걸리게 하고, 75 KHZ일 때에는 12V 이상 걸리게 하여, 저항(R1, R2)값을 조정한다. 70 KHZ와 75 KHZ의 전압(B+)은 약 20V 차이나도록 설계가능하다.At this time, the voltage B + is supplied with a voltage corresponding to 75 KHZ, and the voltage controller 8 branches the high voltage B + with the resistors R1 and R2 to a low voltage. The zener diode D1 is open when the voltage B + is 70KHZ, and the zener diode D1 is energized when the voltage B + is 75KHZ. For example, when the Zener diode D1 is for 12V, when the voltage B + of 70 KHZ is applied to the anode of the Zener diode D1, about 11V is applied, and when the Zener diode D1 is 75KHZ, the resistance is R1 and R2. Adjust the value. The voltage (B +) of 70 KHZ and 75 KHZ can be designed to be about 20V.
트랜지스터(Q1)의 베이스에 전압이 공급되어 트랜지스터(Q1)가 턴온되면, 5V레벨의 수직 펄스 신호가 0.6V 로 되어 수평/수직 프로세서(4)는 수직 동기를 못하게 되어, 수직 화면이 왜곡되고 만다.When the voltage is supplied to the base of the transistor Q1 and the transistor Q1 is turned on, the vertical pulse signal of 5V level becomes 0.6V, so that the horizontal / vertical processor 4 is prevented from vertical synchronization, and the vertical screen is distorted. .
트랜지스터(Q1)가 턴오프되면 다이오드(D2)가 트랜지스터(Q1)의 공급전압(5V)이 수직신호로 넘어오는 것을 차단하기 때문에 수직신호가 영향을 받지 않고, 정상 레벨을 유지하게 된다.When the transistor Q1 is turned off, since the diode D2 blocks the supply voltage 5V of the transistor Q1 from flowing into the vertical signal, the vertical signal is not affected and maintains the normal level.
상술한 바와 같이 본 고안에 따른 모니터 보호회로는 사용주파수 범위가 다른 모니터일지라도 아웃 오브 주파수에 대해 저항, 제너 다이오드 값을 변경하여 모니터 회로를 보호할 수 있게 된다.As described above, the monitor protection circuit according to the present invention can protect the monitor circuit by changing the resistance and the zener diode value with respect to the out of frequency even though the monitor has a different frequency range.
이상에서 설명한 것은 본 고안에 따른 모니터 보호회로를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 고안은 상기한 실시예에 한정되지 않고, 이하의 실용신안등록청구의 범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.What has been described above is just one embodiment for implementing the monitor protection circuit according to the present invention, the present invention is not limited to the above embodiment, the subject matter of the present invention claimed in the following utility model registration claims Any person having ordinary knowledge in the field to which the present invention pertains may make various changes without departing from the scope of the present invention.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960045530U KR200286991Y1 (en) | 1996-12-04 | 1996-12-04 | Monitor protector circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960045530U KR200286991Y1 (en) | 1996-12-04 | 1996-12-04 | Monitor protector circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980032645U KR19980032645U (en) | 1998-09-05 |
| KR200286991Y1 true KR200286991Y1 (en) | 2003-01-03 |
Family
ID=49397365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960045530U KR200286991Y1 (en) | 1996-12-04 | 1996-12-04 | Monitor protector circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200286991Y1 (en) |
-
1996
- 1996-12-04 KR KR2019960045530U patent/KR200286991Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980032645U (en) | 1998-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232964B1 (en) | Power control circuit for display device having PFC function | |
| US5944830A (en) | Reducing power consumption in monitor by switching off heater power in power-off mode | |
| US5017844A (en) | Disabling arrangement for a circuit operating at a deflection rate | |
| EP0622890B1 (en) | Switching power supply system for remotely controllable television receivers or the like | |
| EP1057375B1 (en) | Circuit arrangement | |
| KR200286991Y1 (en) | Monitor protector circuit | |
| US5872704A (en) | Low voltage supply cutoff circuit for an electronic appliance | |
| US5714843A (en) | CRT spot killer circuit responsive to loss of vertical synchronizing signal | |
| US6034729A (en) | Monitor protection system | |
| US4645989A (en) | Frequency switching circuit for multiple scan rate video display apparatus | |
| KR930015653A (en) | Contrast Beam Current Limiter | |
| KR100280790B1 (en) | Surge protection circuit of display device | |
| KR100237850B1 (en) | Power consumption managing method | |
| KR100202080B1 (en) | A protecting circuit for low-voltage | |
| KR200150312Y1 (en) | Display apparatus having cathode ray tube protection function | |
| KR100322756B1 (en) | X-ray protection circuit | |
| KR900009575Y1 (en) | High voltage control circuit | |
| KR920004394B1 (en) | Stand-by circuit of monitor using pll | |
| KR100198284B1 (en) | Horizontal deflection protection circuit | |
| KR0114761Y1 (en) | The power fail detection circuit | |
| KR900004871Y1 (en) | Anti-over heating high voltage stabilization circuit | |
| KR0127171Y1 (en) | Image clamp circuit of a monitor | |
| KR880001278Y1 (en) | Data switching circuit in a remote control television | |
| KR100247596B1 (en) | Raster control circuit of display apparatus | |
| KR100204232B1 (en) | An automatic power saving circuit of multimedia image display unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20110615 Year of fee payment: 10 |
|
| EXPY | Expiration of term |