KR200244654Y1 - 반도체 검사용 프로브 카드 - Google Patents

Abstract

본 고안은 반도체 검사용 프로브 카드에 대한 것으로서, 본 고안은 메인 기판과; 상기 메인 기판의 변형 방지용 보강판과; 상기 메인 기판과 상기 보강판을 동시에 체결되도록 하는 마운트 블록과; 상기 마운트 블록의 저면에 부착되는 하부 커버판과: 일단은 상기 하부 커버판의 안치홈과 끼움홀에 삽입되면서 타단은 접속 단부는 상향 경사지다 수직으로 연장되는 니들과; 상기 니들의 상하 유동을 방지하게 되는 가이드 블록과; 상기 니들의 수직으로 상향 연장되는 부위가 측방 유동이 방지되도록 안내하는 가이드 플레이트와; 판면에는 상향 돌출되는 상기 니들의 상단부가 삽입되는 동시에 전기적으로 접속되는 접속홀이 형성되며, 이들 접속홀로부터 상부면으로 회로 패턴이 형성되는 서브 기판과; 저면에는 상기 서브 기판측 단자와 접속 가능하게 다수의 단자가 하향 돌출되고, 상면에는 상기 메인 기판측 단자와 접속 가능하게 다수의 단자가 상향 돌출되면서 상기 서브 기판과 메인 기판 사이에서 압착 고정되는 인터페이스 러버로서 구비되도록 하는데 특징이 있다.

Description

반도체 검사용 프로브 카드{Probe card for testing semiconductor}

본 고안은 반도체 검사용 프로브 카드에 관한 것으로서, 보다 상세하게는 반도체 디바이스의 패턴에 접촉하게 되는 니들을 초소형하고, 니들간 간격이 대폭적으로 축소되게 하므로서 고집적화된 소형의 반도체 디바이스 검사를 가능케하는 반도체 검사용 프로브 카드에 관한 것이다.

일반적으로 반도체 디바이스는 웨이퍼(Wafer) 상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication)공정과 패턴이 형성된 웨이퍼를 각각의 칩(Chip)으로 조립하는 어셈블리(Assembly)공정을 수행함으로써 제조된다.

그리고 패브리케이션공정과 어셈블리공정 사이에는 웨이퍼를 구성하고 있는 각각의 칩의 전기적 특성을 검사하는 이디에스(Electrical Die Sorting:이하 'EDS' 라 한다)공정을 수행하게 된다.

이러한 EDS공정은 웨이퍼를 구성하고 있는 칩들 중에서도 불량칩을 판별하기 위하여 수행하는 것이다.

여기서 EDS공정은 웨이퍼를 구성하는 칩들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해서 불량을 판단하게 되는 검사장치를 주로 이용한다.

웨이퍼를 구성하는 칩들의 전기적 검사는 이들 각 칩의 패턴과 접촉되면서 전기적 신호를 인가하게 되는 다수의 니들을 구비한 프로브 카드라는 검사장치를 주로 이용한다.

프로브 카드를 이용한 테스트의 결과가 양품으로 판정되면 반도체 디바이스는 패키징등의 후공정에 의해서 완성품으로서 제작된다.

반도체 웨이퍼의 전기적 특성검사는 통상 웨이퍼의 각 디바이스의 전극패드에 프로브 카드의 니들이 접촉되게 하므로서 이 니들을 통해 특정의 전류를 통전시켜 그때의 전기적 특성을 측정하게 되는 것이다.

한편 최근의 반도체 디바이스는 고집적화와 동시에 극소형화로 발전하는 추세이므로 이런 반도체 디바이스의 검사를 위해서는 그에 적절히 대응할 수는 검사장치가 필요로 된다.

이와같은 반도체 웨이퍼 검사장치로서, 도 1과 도 2는 종래의 프로브 카드를 도시하고 있다.

도시된 바와같이 종래의 프로브 카드는 중앙에 관통공(1a)이 형성된 원형의 메인 인쇄회로기판(1)과, 이 메인 인쇄회로기판(1)의 상면 중앙에 구비되는 보강판(2)과, 메인 인쇄회로기판(1)의 저면 중앙에 보강판(2)과 대응되게 구비되는 고정판(3) 및 고정판(3)에 절연물(4)에 의해서 고정되는 니들(5)로서 이루어지는 구성이다.

니들(5)은 고정판(3)에서 통상 양측으로 서로 대칭이 되게 형성되며, 상단은 메인 인쇄회로기판(1)의 저면에서 고정판(3)의 외측 주연부에 형성되어 있는 배선패턴에 용접에 의해 접합되고, 하단은 고정판(3)의 중심부로 완만한 경사각을 이루면서 끝단부가 거의 수직에 가깝게 하향 절곡되는 형상이다.

이때 니들(5)의 경사지는 일부는 고정판(3)에 절연물(4)에 의해서 부착되는 방식에 의해 고정되며, 특히 하향 절곡되는 끝단부는 상호 마주보는 방향으로 약간 휘어지게 하므로서 수직의 탄성을 갖도록 하고 있다.

양측에서 서로 대칭되게 형성되는 니들(5)은 전후방향으로 접촉하게 될 반도체 디바이스의 전극 패드와 동일한 갯수로서 구비된다.

한편 메인 인쇄회로기판(1)에 접합되는 니들(5) 상단부의 직상부측 메인 인쇄회로기판(1)의 상면에는 디커플링 캐페시터(6)가 부착된다.

이와같이 구성되는 종래의 프로브 카드는 검사장비의 테스트 헤드 하부에 설치되며, 검사공정 진행시 테스트 헤드의 포고 핀이 메인 인쇄회로기판(1)의 상면에 형성되어 있는 회로패턴에 접촉되고, 각 니들(5)의 하향 절곡된 접촉단부(5a)가 웨이퍼의 상면에 형성되는 검사용 패드에 접촉되므로서 웨이퍼의 각 반도체 디바이스에 전류를 통전시켜 전기적인 특성 검사를 수행하게 되는 것이다.

하지만 종래의 프로브 카드는 웨이퍼의 반도체 디바이스와 접속되는 접촉단부(5a)가 서로 대칭이 되게 하므로서 반도체 검사를 장시간 반복시 양측의 접촉단부(5a)간 간격이 점차 좁아지게 되고, 급기야는 검사용 패드와의 접촉이 어긋나면서 접촉불량을 초래하는 문제가 있다.

이를 위해서 본 출원인은 특허출원 제2000-31240호(명칭:프로브 카드)를 통해 니들의 길이를 축소하는 한편 메인 인쇄회로기판의 패턴과 니들간 접속 구조를간소화하여 고주파 신호의 전달 효율이 향상되도록 한 바 있다.

또한 니들로 하여금 외부 구조물과의 간섭이 최대한 방지되게 하는 동시에 항상 반도체 디바이스의 패턴과 안정된 접속이 이루어지게 하므로서 검사의 효율성이 증대되는 효과를 제공하였다.

그러나 선출원 고안의 프로브 카드 또한 니들을 수직으로 승강이 가능하도록 하기 위하여 길이는 짧아지기는 하였지만 소정의 각도로 경사지게 하면서 종래의 니들 배열과 같이 일방향으로만이 형성이 가능한 구조적 한계가 있게 된다.

즉 반도체 디바이스에는 일방향으로 평행하게 패턴이 형성되어 있는 것이 있는 반면 사방으로 패턴이 형성되어 있는 반도체 디바이스도 있으므로 이같은 반도체 디바이스의 검사를 위해서는 별도의 프로브 카드를 사용해야만 하는 번거로움이 있다.

특히 선출원 고안에서의 니들은 상단부를 회로 기판의 패턴에 안정되게 접속되는 상태가 되도록 하기 위해서 니들을 에폭시에 의해 견고하게 접합되도록 하고 있다.

이렇게 니들 접합을 위해 니들 고정구에 형성된 니들 삽입홀내에 에폭시를 충전시키게 되는 것은 대단히 난해한 작업이다.

따라서 조립이 간단하면서도 보다 다양한 회로 패턴을 갖는 반도체 디바이스에의 적용이 가능한 검사장치가 필요로 되고 있다.

이에 본 고안은 상술한 종래 기술의 문제점과 필요성을 감안하여 창출한 것으로서, 본 고안의 주된 목적은 웨이퍼 가공 기술을 이용하여 니들 유동이 방지되게 안내홀을 형성하고, 니들은 대폭적으로 길이가 축소되면서 니들간 폭이 단축되게 하여 고집적 및 초소형의 반도체 디바이스 검사가 가능토록 하는데 있다.

또한 본 고안은 사방으로 패턴을 형성하는 반도체 디바이스의 검사에도 적용이 가능토록 하는데 다른 목적이 있다.

도 1은 일반적인 프로브 카드의 측단면도,

도 2는 도 1의 평면도,

도 3은 본 고안에 따른 프로브 카드의 측단면도,

도 4는 본 고안에 따른 프로브 카드의 분리된 상태의 측단면도,

도 5는 본 고안에 따른 하부 고정판의 구성을 도시한 일부 절결 사시도,

도 6은 본 고안에 따른 가이드 블록을 도시한 일부 절결 사시도,

도 7은 본 고안에 따른 가이드 플레이트의 구성을 도시한 일부 절결 사시도,

도 8은 본 고안에 따른 서브 기판의 일례를 도시한 일부 절결 사시도,

도 9는 본 고안에 따른 서브 기판의 다른 예를 도시한 일부 절결 사시도.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 메인 기판 20 : 보강판

30 : 마운트 블록 40 : 하부 커버판

41 : 안치홈 42 : 끼움홀

50 : 니들 60 : 가이드 블록

70 : 가이드 플레이트 80 : 서브 기판

90 : 인터페이스 러버

이와 같은 목적을 달성하기 위하여 본 고안은 판면에는 다수의 회로가 인쇄되어 있는 메인 기판과; 상기 메인 기판의 변형이 방지되게 상면 중앙에 구비되는 보강판과; 상기 메인 기판의 저면에서 체결 수단에 의해 상기 메인 기판과 상기 보강판을 동시에 체결되도록 하고, 중앙에는 하향 관통되는 삽입홀을 형성한 마운트 블록과; 외주연부가 상기 마운트 블록의 저면에 부착되며, 상부면에는 일정 간격으로 장공의 안치홈을 형성하면서 상기 안치홈의 일단은 수직으로 관통되도록 한 하부 커버판과: 상기 하부 커버판의 안치홈에 수평 안치되는 동시에 일단의 접속 단부는 수직으로 하향 절곡되어 안치홈의 일단으로 형성한 끼움홀에 하향 돌출되게 삽입되고, 타단은 접속 단부의 상부측으로 상향 경사지는 형상으로 연장되면서 그 끝단부가 수직으로 상향 연장되는 형상인 니들과; 상기 하부 커버판의 상기 마운트 블록의 삽입홀측 상부면에 일정 간격으로 부착되어 상기 니들의 상하 유동을 방지하게 되는 가이드 블록과; 상기 가이드 블록의 상부면에 일정 간격으로 부착되면서상기 니들의 수직으로 상향 연장되는 부위가 측방 유동이 방지되도록 안내하는 가이드 플레이트와; 상기 가이드 플레이트의 상부에 접착되고, 판면에는 상향 돌출되는 상기 니들의 상단부가 삽입되는 동시에 전기적으로 접속되는 접속홀이 형성되며, 이들 접속홀로부터 상부면으로 회로 패턴이 형성되는 서브 기판과; 저면에는 상기 서브 기판측 단자와 접속 가능하게 다수의 단자가 하향 돌출되고, 상면에는 상기 메인 기판측 단자와 접속 가능하게 다수의 단자가 상향 돌출되면서 상기 서브 기판과 메인 기판 사이에서 압착 고정되는 인터페이스 러버로서 구비되는 구성이 특징이다.

이하 본 고안의 바람직한 실시예를 첨부된 도면에 의하여 더욱 상세히 설명하면 다음과 같다.

본 고안은 종전의 웨이퍼와 재질과 동일한 실리콘을 이용하여 웨이퍼 가공 기술로서 최근 고집적화되는 반도체 디바이스에 적절히 대응할 수 있도록 구조를 개선시킨 것이다.

즉 본 고안은 도 3 및 도 4에서와 같이 크게 메인 기판(10)과 보강판(20)과 마운트 블록(30)과 하부 커버판(40)과 니들(50)과 가이드 블록(60)과 가이드 플레이트(70)와 서브 기판(80) 및 인터페이스 러버(90)로서 이루어지는 구성이다.

메인 기판(10)은 종전과 마찬가지로 상부면의 외주연에는 테스트 헤드의 포고핀과 접속되는 단자가 형성되고, 이러한 메인 기판(10)의 접속 단자들 내측 주연부에는 디커플링 캐페시터(11)가 부착되며, 각 접속 단자로부터 판면에는 중앙을 향해 다양하게 회로가 인쇄되어 있다.

보강판(20)은 메인 기판(10)의 상부에서 중앙에 구비되어 메인 기판(10)의 휨변형이 방지되도록 하기 위해 구비하게 되는 보강부재이다.

이러한 메인 기판(10)과 보강판(20)은 보강판(20)과는 대응되는 면으로 구비되는 마운트 블록(30)의 저면으로부터 끼워지는 체결 수단(100)에 의해서 동시에 체결되도록 한다.

마운트 블록(30)은 중앙으로 하향 관통되는 삽입홀(31)과 함께 외주연부에는 전기한 바와같이 체결 수단(100)이 삽입되는 체결공(32)이 형성되도록 하면서 외부의 열에 대해 내열성이 강한 재질로서 구비되도록 하되 이때의 가장 바람직한 재질은 세라믹이다.

하부 커버판(40)은 마운트 블록(30)의 저면측 삽입홀(31)을 커버하는 평면 플레이트이다.

도 5에서와 같이 하부 커버판(40)은 상부면에 일정 간격으로 장공의 안치홈(41)을 형성하고, 이 안치홈(41)의 일단은 수직으로 관통되도록 하여 끼움홀(42)이 형성되도록 한 구성이다.

한편 하부 커버판(40)에 형성되는 안치홈(41)과 끼움홀(42)은 웨이퍼 가공 기술을 이용한 식각 공정에 의해 형성하되 이를 위해서 하부 커버판(40)은 웨이퍼와 동일한 재질인 실리콘으로 이루어지도록 하는 것이 가장 바람직하다.

니들(50)은 본 고안의 메인 기판(10)으로부터 인가되는 전기적 신호를 반도체 디바이스의 회로 패턴에 직접적으로 전달되도록 하는 접속 수단이다.

본 고안의 니들(50)은 상기 하부 커버판(40)의 상부면에 형성된 안치홈(41)에 안착되는 수평부위와 이 수평부위의 일단을 하향 절곡되게 하여 안치홈(41)의 일단에 수직으로 관통되게 한 끼움홀(42)에 삽입되면서 그 끝단이 일부 하향 돌출되도록 하고, 타단은 다시 끼움홀(42)에 삽입되는 접속 단부(51)의 상부측으로 소정의 경사각을 갖고 절곡되게 하면서 그 끝단은 수직으로 상향 연장되게 한 형상이다.

가이드 블록(60)은 하부 커버판(40)의 상부면에 부착되는 니들(50)의 상하 유동 방지용 지지부재로서, 도 6에서와 같이 일측면은 니들(50)의 경사진 부위와 동일한 경사면으로 이루어지는 구성이다.

가이드 블록(60)은 하부 커버판(40)의 안치홈(41)간 다시말해 안치홈(41)의 길이방향에서 양끝단에 각각의 일측의 끝단이 위치되면서 병렬로 부착되도록 하므로서 동일선상의 니들(50)을 동시에 지지하게 된다.

특히 가이드 블록(60)을 부착시 마운트 블록(30)의 중앙에 형성된 삽입홀(31)을 통해 상부로부터 삽입시켜 부착되도록 한다.

가이드 플레이트(70)는 가이드 블록(60)의 상부에서 상향 연장되는 니들(50)의 상단부를 측방 유동이 방지되도록 하는 지지부재이다.

가이드 플레이트(70)는 도 7에서와 같이 폭이 협소한 박판으로 이루어지는 구성이며, 일측의 단면에는 니들(50)이 수직으로 관통할 수 있도록 하는 가이드 홀(71)이 형성되어 있다.

이때의 가이드 홀(71)은 단면측으로 개방되는 형상으로 구비되게 하는 것이 가장 바람직하다.

서브 기판(80)은 메인 기판(10)으로부터 각 니들(50)에 전기적인 신호가 전달되도록 회로가 인쇄되어 있는 플레이트로서, 판면에는 도 8에서와 같이 니들(50)의 상단부가 일부 삽입되도록 접속홀(81)이 형성되어 있으며, 상부면에는 이들 접속홀(81)과 연결되는 회로 패턴(82) 및 접속 단자(83)가 형성된다.

이같은 서브 기판(80)에서 회로 패턴(82)과 접속 단자(83)는 도 8에서와 같이 나란하게 형성되게 할 수도 있으나 더욱 조밀한 패턴을 갖도록 하기 위해서는 도 9에서와 같이 회로 패턴(82)에 의한 접속 단자(83)와의 연결 길이를 차별화하여 접속 단자(83)가 지그 재그식으로 위치되게 하는 것도 바람직하다.

한편 상기한 가이드 플레이트(70)와 서브 기판(80)은 하부 커버판(40)과 마찬가지로 웨이퍼 가공에 사용되는 식각에 의해 필요로 하는 패턴을 형성하고, 이를 위해서 재질은 실리콘으로 이루어지도록 하는 것이 가장 바람직하다.

한편 서브 기판(80)과 메인 기판(10)의 사이에는 인터페이스 러버(90)를 삽입한다.

인터페이스 러버(90)는 저면과 상면에 각각 서브 기판(80)측 단자와 접속 가능하게 다수의 단자가 하향 돌출되는 동시에 메인 기판(10)측 단자와도 접속 가능하게 다수의 단자가 상향 돌출되도록 하면서 서브 기판(80)과 메인 기판(10)의 사이에서 압착 고정되도록 하는 구성이다.

이와 같은 구성의 본 고안에 의한 프로브 카드의 조립과 그의 작용에 대해 살펴보면 다음과 같다.

본 고안에서 실리콘 재질로 이루어지는 하부 커버판(40)과 가이드플레이트(70)와 서브 기판(80)은 우선 전술한 바와같이 반도체 제조시 웨이퍼 가공에 적용되는 식각 공정에 의해 필요로 하는 형상으로 제작한다.

이렇게 식각 공정으로 제작하게 되면 각 부품의 판면에 형성되는 다양한 형상의 패턴을 매우 조밀하면서 정확하게 형성할 수가 있다.

특히 필요로 하는 패턴을 일시에 형성시킬 수가 있으므로 기계적인 가공에 비해 작업에 소요되는 시간을 대폭족으로 단축시킬 수가 있다.

몇가지 부품이 식각에 의해서 가공되고 나면 마운트 블록(30)의 저면으로는 이미 가공된 하부 커버판(40)이 부착되도록 한다.

이때 하부 커버판(40)에는 판면에 다수의 안치홈(41)과 끼움홀(42)이 형성되어 있으므로 이들이 형성되지 않은 외주연측이 마운트 블록(30)의 저면에 부착되도록 한다.

마운트 블록(30)이 부착된 하부 커버판(40)의 상부로부터는 삽입홀(31)을 통해 각 하부 커버판(40)의 안치홈(41)과 끼움홀(42)에 니들(50)이 하나씩 안착되도록 한다.

이렇게 안착되는 니들(50)은 측방으로의 유동이 방지된다.

한편 니들(50)의 상부로부터는 하부 커버판(40)의 상부면으로 가이드 블록(60)이 일정 간격으로 부착되도록 한다.

즉 하부 커버판(40)에 형성되는 안치홈(41)의 길이방향으로 양끝단부간 간격으로 가이드 블록(60)이 병렬로 부착되도록 하는 것이다.

이렇게 가이드 블록(60)이 부착되면 니들(50)은 하부 커버판(40)에서 측방유동이 방지되는 동시에 상하 방향으로의 유동도 방지될 수가 있게 된다.

한편 하부 커버판(40)의 끼움홀(42)에 삽입되어 있는 니들(50)의 접속 단부(51)는 하부 커버판(40)의 저부로 일부가 돌출되는바 이러한 접속 단부(51)는 끼움홀(42)에서 외력에 의해 상하 유동이 가능하다.

하지만 상하 유동시 니들(50)의 경사진 부위가 가이드 블록(60)의 경사면에 접촉되면서 상승 유동이 방지된다.

가이드 블록(60)에 지지되는 상태에서 니들(50)의 상단부는 가이드 플레이트(70)의 가이드홀(61)을 통해 서브 기판(80)의 접속홀(81)에 삽입되어 있게 된다.

서브 기판(80)에는 각 접속홀(81)을 따라 그리고 상부면으로 회로 패턴이 형성되도록 하므로서 접속홀(81)에 삽입된 니들(50)을 통해 항상 안정되게 전기적 신호가 전달될 수 있게 된다.

한편 메인 기판(10)과 서브 기판(80)의 사이에는 인터페이스 러버(90)가 구비되면서 이들 각 회로 패턴과는 단자들끼리 접속되도록 한다.

이와같이 메인 기판(10)으로부터 전기적 신호를 서브 기판(80)을 통해 니들(50)에 전달되도록 하는 간소화된 구성에 의해 고주파 신호의 전달 효율을 보다 향상시킬 수가 있게 된다.

특히 니들(50)과 이 니들(50)에 전기적 신호를 인가하는 서브 기판(80) 및 니들(50)을 지지하는 가이드 플레이트()와 하부 커버판(40)을 웨이퍼 가공 기술인 식각 공정을 이용하여 대단히 조밀하게 니들(50)을 배치시킬 수가 있게 되므로 고집적화되는 반도체 디바이스에의 검사에 적절히 대처할 수가 있다.

또한 도 에서와 같이 니들(50)을 서로 마주보게 배치시키게 되면 사방에 회로 단자가 구비되는 C4 타입의 반도체 디바이스의 검사에도 적용이 가능하므로 보다 다양한 반도체 디바이스의 검사를 가능케 한다.

상술한 바와 같이 본 고안은 메인 기판(10)으로부터 반도체 디바이스와 접속하게 되는 니들(50)까지의 신호 전달 경로를 보다 간소화하고, 이들 신호 전달 수단인 니들(50)을 대단히 조밀하게 형성할 수가 있도록 하므로서 고집적화된 반도체 디바이스나 극소형의 반도체 디바이스의 특성 검사를 가능케 한다.

또한 니들(50)의 반도체 디바이스와 접촉하게 되는 접속 단부(51)를 상하로 텐션을 갖는 구조로 구비하게 되므로서 장시간 사용시에도 니들(50)의 변형을 완벽하게 방지할 수가 있으므로 더욱 사용수명을 연장시킬 수 있는 경제적인 이점도 제공하게 된다.

Claims (8)

1. 판면에는 다수의 회로가 인쇄되어 있는 메인 기판과;

   상기 메인 기판의 변형이 방지되게 상면 중앙에 구비되는 보강판과;

   상기 메인 기판의 저면에서 체결 수단에 의해 상기 메인 기판과 상기 보강판을 동시에 체결되도록 하고, 중앙에는 하향 관통되는 삽입홀을 형성한 마운트 블록과;

   외주연부가 상기 마운트 블록의 저면에 부착되며, 상부면에는 일정 간격으로 장공의 안치홈을 형성하면서 상기 안치홈의 일단은 수직으로 관통되도록 한 하부 커버판과:

   상기 하부 커버판의 안치홈에 수평 안치되는 동시에 일단의 접속 단부는 수직으로 하향 절곡되어 안치홈의 일단으로 형성한 끼움홀에 하향 돌출되게 삽입되고, 타단은 접속 단부의 상부측으로 상향 경사지는 형상으로 연장되면서 그 끝단부가 수직으로 상향 연장되는 형상인 니들과;

   상기 하부 커버판의 상기 마운트 블록의 삽입홀측 상부면에 일정 간격으로 부착되어 상기 니들의 상하 유동을 방지하게 되는 가이드 블록과;

   상기 가이드 블록의 상부면에 일정 간격으로 부착되면서 상기 니들의 수직으로 상향 연장되는 부위가 측방 유동이 방지되도록 안내하는 가이드 플레이트와;

   상기 가이드 플레이트의 상부에 접착되고, 판면에는 상향 돌출되는 상기 니들의 상단부가 삽입되는 동시에 전기적으로 접속되는 접속홀이 형성되며, 이들 접속홀로부터 상부면으로 회로 패턴이 형성되는 서브 기판과;

   저면에는 상기 서브 기판측 단자와 접속 가능하게 다수의 단자가 하향 돌출되고, 상면에는 상기 메인 기판측 단자와 접속 가능하게 다수의 단자가 상향 돌출되면서 상기 서브 기판과 메인 기판 사이에서 압착 고정되는 인터페이스 러버;

   로 구비되는 반도체 검사용 프로브 카드.
2. 제 1 항에 있어서, 상기 메인 기판에는 상기 마운트 블록으로부터 체결 수단이 지날 수 있도록 하는 마운팅 홀이 형성되는 반도체 검사용 프로브 카드.
3. 제 1 항에 있어서, 상기 보강판에는 상기 마운트 블록과 상기 메인 기판을 통해 체결 수단이 체결되도록 하는 나사 결합홈을 형성하는 반도체 검사용 프로브 카드.
4. 제 1 항에 있어서, 상기 마운트 블록은 세라믹 재질로 이루어지는 반도체 검사용 프로브 카드.
5. 제 1 항에 있어서, 상기 하부 커버판은 실리콘 재질로 이루어지며, 식각에 의해 안치홈과 끼움홀을 형성하는 반도체 검사용 프로브 카드.
6. 제 1 항에 있어서, 상기 가이드 블록은 부도체인 세라믹으로 이루어지는 반도체 검사용 프로브 카드.
7. 제 1 항에 있어서, 상기 가이드 플레이트는 실리콘 재질로 이루어지며, 식각에 의해 일단면측의 가이드홀이 형성되는 반도체 검사용 프로브 카드.
8. 제 1 항에 있어서, 상기 서브 기판은 실리콘 재질로 이루어지며, 식각에 의해 접속홀과 회로 패턴이 패터닝되는 반도체 검사용 프로브 카드.