KR200221124Y1 - Set protection circuit according to surge frequency - Google Patents
Set protection circuit according to surge frequency Download PDFInfo
- Publication number
- KR200221124Y1 KR200221124Y1 KR2019980017106U KR19980017106U KR200221124Y1 KR 200221124 Y1 KR200221124 Y1 KR 200221124Y1 KR 2019980017106 U KR2019980017106 U KR 2019980017106U KR 19980017106 U KR19980017106 U KR 19980017106U KR 200221124 Y1 KR200221124 Y1 KR 200221124Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- voltage
- output
- diode
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Protection Of Static Devices (AREA)
Abstract
본 고안은 FBT의 1차측에 인가되는 구동전압(B+)을 이용하여 마이컴을 제어함으로서 서어지 주파수로 인하여 발생되는 셋트의 패일을 방지하기 위한 회로에 관한 것으로, 입력되는 주파수에 따라 제1 코일을 통해 입력되는 구동전압(B+)을 출력 제어하는 제1트랜지스터와, 상기 제1트랜지스터의 출력전압을 정류하고 평활하는 다이오드 및 캐패시터와, 상기 다이오드 및 캐패시터의 출력전압을 1차측으로 인가받는 플라이백트랜스포머를 포함하는 고압출력회로에 있어서, 상기 제1트랜지스터의 출력단에 연결된 다이오드의 출력단에 출력전압을 소정레벨로 다운시키기 위하여 병렬 연결된 저항으로 구성된 전압분배단을 연결하고, 상기 전압분배단의 출력단에 에미터단이 접지된 제2트랜지시터의 베이스를 연결하고, 상기 제2트랜지스터의 출력단을 마이컴의 입력단으로 연결하여 된 것이다.The present invention relates to a circuit for preventing failures of a set caused by a surge frequency by controlling a microcomputer using a driving voltage (B + ) applied to a primary side of an FBT, a first transistor for outputting control the drive voltage (B +) input via, fly subject applied to the diode and the capacitor for rectifying and smoothing the output voltage of the first transistor, the output voltage of the diode and the capacitor to the primary side A high-voltage output circuit including a back-transformer, comprising: a voltage-dividing stage composed of a resistor connected in parallel to an output terminal of a diode connected to an output terminal of the first transistor for bringing an output voltage down to a predetermined level; The emitter terminal of the second transistor is grounded, and the output terminal of the second transistor is connected to the emitter terminal of the second transistor. It is connected to the input terminal of the computer.
Description
본 고안은 모니터의 주파수 이상에 따른 셋트의 패일을 방지하기 위한 회로에 관한 것으로, 더욱 상세하게는 FBT의 1차측에 인가되는 구동전압(B+)을 이용하여 마이컴을 제어함으로서 서어지 주파수로 인하여 발생되는 셋트의 패일을 방지하기 위한 회로에 관한 것이다.More particularly, the present invention relates to a circuit for preventing failures of a set according to a frequency abnormality of a monitor, more specifically, by controlling a microcomputer using a driving voltage (B + ) applied to a primary side of the FBT, And to a circuit for preventing a set of generated faults.
일반적으로 개인용 컴퓨터(Persnal Computer; 이하, PC라 칭함)에서 작성된 데이터를 디스플레이하기 위한 모니터는 PC의 비디오카드로부터 출력되는 영상신호(R,G,B)와 수평/수직동기신호(V/H Sync), 전압출력단에서 인가되는 고압을 애노드(Anode)를 통해 인가받고, 편향회로부에서 출력되는 모니터 화면 제어 신호와 기준 발진 신호를 인가 받아 라스터(Raster)를 동기시키는 수평 및 수직동기신호(V/H Sync)를 편향요크(DY)를 통해 인가받아 음극선관(Cathode Ray Tube : 이하, CRT라 칭함)을 통해 영상신호를 디스플레이한다.Generally, a monitor for displaying data created in a personal computer (hereinafter referred to as PC) is composed of video signals (R, G, B) output from a video card of a PC and a horizontal / A horizontal and vertical synchronizing signal (V / V) for synchronizing a raster with a monitor screen control signal output from the deflection circuit section and a reference oscillation signal, a high voltage applied at a voltage output terminal through an anode, H Sync through a deflection yoke DY and displays a video signal through a cathode ray tube (CRT).
이러한 CRT는 동작 특성상 PC의 비디오카드로부터 출력되는 영상신호(R,G,B)와 수평/수직동기신호(V/H Sync)를 출력하는 과정이나 상기 영상신호(R,G,B)와 수평/수직동기신호(V/H Sync)가 출력되어 모니터의 마이컴에 입력된 후 모니터가 정상적으로 가동중에 이상 현상이 발생되어 주파수가 일정 주파수 이상 업(Up)되면 이에 따른 과전압이 발생되어 셋트가 패일(Fail)이 되는 문제점이 있다.The CRT is a process of outputting video signals (R, G, B) and horizontal / vertical synchronizing signals (V / H Sync) (V / H Sync) is output and input to the microcomputer of the monitor. If an abnormal phenomenon occurs while the monitor is operating normally and the frequency is raised above a certain frequency, an overvoltage is generated, Fail).
이러한 문제점을 해소하기 위하여 종래에는 도 1에 도시한 바와 같이, 스위칭 소자인 제1 트랜지스터(Q1)의 입력단에 일정한 주파수가 입력되면 스위칭하여 구동전압(B+)을 컨트롤하여 출력한다.In order to solve this problem, as shown in FIG. 1, when a constant frequency is inputted to the input terminal of the first transistor Q1, which is a switching element, the switching is performed to control and output the driving voltage B + .
이와 같이 출력된 전압은 다이오드(D1)에서 정류된 후 다시 캐패시터(C1)에 의해 평활된 후 전압출력단(1) 즉, FBT(Feed Back Trance; 이하, FBT라 칭함)의 일차측(L1)에 인가된다. 따라서, FBT는 2차측(L2)을 통해 고압 및 스크린 전압과 포커스 전압을 출력한다.The voltage thus output is rectified by the diode D1 and then smoothed by the capacitor C1 and then supplied to the voltage output terminal 1, that is, the primary side L1 of the FBT (hereinafter referred to as FBT) . Therefore, the FBT outputs the high voltage and the screen voltage and the focus voltage through the secondary side (L2).
이 때, 서지 주파수나 과전압등이 발생하면 3차측(L3)에 유기되고, 상기 3차측에 유기되는 전압은 다시 보호회로(2)에 인가됨으로서 마이컴(3)의 구동이 정지하게 된다.At this time, when a surge frequency or an overvoltage occurs, the voltage is induced in the tertiary side L3, and the voltage induced in the tertiary side is again applied to the protection circuit 2, so that the driving of the microcomputer 3 is stopped.
즉, FBT(Feed Back Trance; 이하, FBT라 칭함)의 3차측에서 출력되는 전압을 이용하여 마이컴(3)을 제어함으로서 셋트가 패일(Fail)되는 것을 방지하고 있다.That is, the microcomputer 3 is controlled by using the voltage output from the tertiary side of the FBT (Feed Back Trance), thereby preventing the set from failing.
다시 설명하면, FBT의 3차측에 인가되는 피드-백 전압(Feed-Back Voltage)을 가지고 보호회로를 사용하고 있기 때문에 FBT의 1차측에서 서어지(Surge) 주파수에 따른 과전압이 발생하면 1차측에 대한 부품을 보호하기 위한 회로나 방법이 없기 때문에 셋트에 구성되어 있는 부품이 패일(Fail)이 되는 문제점이 있다.In other words, since the protection circuit is used with the feed-back voltage applied to the tertiary side of the FBT, if the overvoltage according to the surge frequency occurs on the primary side of the FBT, There is no circuit or method for protecting the parts of the set, so that there is a problem that the parts constituted in the set become fail.
본 고안은 PC로부터 입력되는 수평주파수가 서어지(Surge)에 의해 수평주파수가 일정 주파수 이상 업(Up)되는 것을 방지하여 셋트의 주요 부품들이 패일(Fail)이 되는 것을 방지하기 위한 회로를 제공하는데 그 목적이 있다.The present invention provides a circuit for preventing the main parts of the set from failing due to the horizontal frequency input from the PC to prevent the horizontal frequency from rising up above a certain frequency by the surge It has its purpose.
이와 같은 목적을 달성하기 위한 본 고안은 입력되는 주파수에 따라 제1 코일을 통해 입력되는 구동전압(B+)을 출력 제어하는 제1트랜지스터와, 상기 제1트랜지스터의 출력전압을 정류하고 평활하는 다이오드 및 캐패시터와, 상기 다이오드 및 캐패시터의 출력전압을 1차측으로 인가받는 플라이백트랜스포머를 포함하는 고압출력회로에 있어서, 상기 제1트랜지스터의 출력단에 연결된 다이오드의 출력단에 출력전압을 소정레벨로 다운시키기 위하여 병렬 연결된 저항으로 구성된 전압분배단을 연결하고, 상기 전압분배단의 출력단에 에미터가 접지된 제2트랜지스터의 베이스를 연결하고, 상기 제2트랜지스터의 출력단을 마이컴의 입력단으로 연결하여 된 특징을 가진다.According to an aspect of the present invention, there is provided a method of driving a semiconductor device including a first transistor for outputting and controlling a driving voltage (B + ) input through a first coil according to an input frequency, a diode for rectifying and smoothing an output voltage of the first transistor And a flyback transformer for receiving an output voltage of the diode and the capacitor from the primary side, the high voltage output circuit comprising: a diode connected to the output terminal of the first transistor for down-converting the output voltage to a predetermined level; And the output terminal of the second transistor is connected to the input terminal of the microcomputer, and the output terminal of the second transistor is connected to the input terminal of the second transistor .
도 1은 종래 모니터의 서어지 주파수에 따른 셋트의 패일을 방지하기 위한 회로를 나타낸 것이고,FIG. 1 is a circuit diagram for preventing a set from failing according to a surge frequency of a conventional monitor,
도 2는 본 고안에 따라 서어지 주파수에 따라 셋트를 보호하기 위한 회로를 나타낸 것이다.2 shows a circuit for protecting the set according to the surge frequency according to the present invention.
이하, 본 고안에 따른 구성 및 작용을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the configuration and operation according to the present invention will be described in detail with reference to the accompanying drawings.
먼저, 도 2는 본 고안에 따른 구성을 나타낸 것으로, 입력되는 주파수에 따라 출력전압이 상승하는 스텝-업(Step-Up) 방식의 회로로 구성되어 있다.First, FIG. 2 shows a configuration according to the present invention, and comprises a step-up type circuit in which an output voltage rises according to an input frequency.
도시된 바와 같이, 본 고안은 게이트에 수평동기펄스가 입력되는 제1트랜지스터(Q1)의 드레인단에는 제1코일(L1)을 통해 구동전압(B+)이 인가되고, 상기 제1트랜지스터(Q1)의 출력단에는 출력전압을 정류하고 평활하는 다이오드(D1) 및 캐패시터(C2)가 연결되며, 상기 다이오드(D1) 및 캐패시터(C2)의 출력전압이 플라이백트랜스포머(FBT)의 일차측으로 인가되는 통상의 고압출력회로에 있어서, 상기 제1트랜지스터(Q1)의 출력단에 연결된 다이오드(D1)의 출력단에 출력전압을 소정레벨로 다운시키기 위한 전원분배단(20)과, 상기 전압분배단(20)의 출력단에 상기 전압분배단(20)으로 출력되는 전압에 의해 구동되는 제2트래지스터(20)를 연결하고, 상기 제2트랜지스터(20)의 출력단이 마이컴(40)의 입력단에 연결되도록 구성한 것이다.As shown in the figure, in the present invention, a driving voltage (B + ) is applied to a drain terminal of a first transistor (Q1) to which a horizontal synchronizing pulse is input through a first coil (L1) A diode D1 and a capacitor C2 for smoothing and smoothing an output voltage are connected to the output terminal of the flyback transformer FBT and the output voltage of the diode D1 and the capacitor C2 is applied to the primary side of the flyback transformer FBT. (20) for lowering an output voltage to a predetermined level at an output terminal of a diode (D1) connected to the output terminal of the first transistor (Q1), and a power supply terminal And the output terminal of the second transistor 20 is connected to the input terminal of the microcomputer 40. The output terminal of the second transistor 20 is connected to the output terminal of the second transistor 20,
보다 상세하게는, 상기 제1트랜지스터(Q1)의 출력단에 연결된 정류용 다이오드(D1)의 후단인 (-)단에는 정류된 전압이 일정전압이상이면 이를 다운(Down)시키기 위한 저항(R1)과, 저항(R2)이 병렬로 구성되어 있는 전압분배단(20)이 부가되어 있다.More specifically, a resistor R1 for lowering the rectified voltage of the rectifying diode D1 connected to the output terminal of the first transistor Q1 is connected to the negative terminal of the rectifying diode D1. And a resistor R2 are connected in parallel.
그리고, 상기 전압분배단(20)에서 분압된 전압의 출력에 따라 턴-온되어 마이컴(40)의 소정 입력단자로 하이(HIGH) 또는 로우신호(LOW)를 출력하는 제2트랜지스터(Q2)(30)로 구성되어 있다.The second transistor Q2 is turned on according to the output of the voltage divided by the voltage divider 20 and outputs a high or a low signal LOW to a predetermined input terminal of the microcomputer 40 30).
따라서, 상기 마이컴(40)은 제2트랜지스터(Q2)의 출력신호에 따라 프라이백트랜스포머(FBT) 1차측에 급작스런 서어지 전압이 발생되었음을 판단하게 되고, 다른 출력단자로의 출력을 차단하여 세트를 보호하게 된다.Accordingly, the microcomputer 40 determines that a sudden surge voltage is generated on the primary side of the flyback transformer (FBT) according to the output signal of the second transistor Q2, and the output to the other output stage is blocked to protect the set .
이러한 구성에 따른 동작 과정을 도 2를 참조하여 좀더 상세히 설명하면 다음과 같다.An operation process according to this configuration will be described in more detail with reference to FIG.
수평드라이브단(도시되지 않음)에서 출력되어 입력되는 주파수가 일정 주파수 즉, 31Khz∼68Khz가 입력되면, 스위칭 소자인 제1 트랜지스터(Q1)(10)는 턴-온(Turn-On)되어 제1 코일(L1)을 통해 입력되는 구동전압(B+)을 제어하게 된다.The first transistor Q1 10, which is a switching element, is turned on and is turned on when a frequency of 31 KHz to 68 KHz is inputted from a horizontal driving stage (not shown) And controls the driving voltage B + input through the coil L1.
즉, 하기의 (표 1)에 도시한 바와 같이 수평드라이브단(미 도시됨)으로부터 스위칭 소자인 제1 트랜지스터(Q1)에 31Khz가 입력되면, A점인 정류용다이오드(D1)의 후단에는 60V가 출력되고, 48Khz가 입력되면 A점에는 110V, 68Khz가 입력되면 140V를 출력하게 된다. 통상 수평주파수가 100Khz이상 올라가면 세트의 주요부품에 패일이 발생한다.That is, as shown in the following Table 1, when 31 KHz is inputted from the horizontal drive stage (not shown) to the first transistor Q1 serving as the switching element, 60 V is applied to the rear stage of the rectifying diode D1 When 48Khz is inputted, 110V is outputted to A point and 140V is outputted when 68Khz is inputted. Normally, when the horizontal frequency exceeds 100KHz, the main parts of the set are broken.
여기서, 제2 트랜지스터(Q2)에 입력되는 전압 즉, 베이스에 인가되는 오프-셋(Off-Set) 전압을 150V로 설정하면, PC에 장착되어 있는 비디오 카드에서 출력되어 모니터에 입력되는 과정이나, 동작과정에서 과전압 등에 기인한 서어지로 인하여 수평주파수가 68Khz 이상으로 제1 트랜지스터(Q1)의 게이트에 입력되면, 140V 이상의 구동전압(B+)이 출력되어 정류용다이오드(D1)에 의해 정류된 후 상기 정류용다이오드와 병렬로 연결된 저항(R1)와, 저항(R2)에 의해 분배된 후 제2 트랜지스터(Q2)의 베이스단에 입력된다.Here, if the voltage input to the second transistor Q2, that is, the off-set voltage applied to the base is set to 150V, a process of outputting from the video card mounted on the PC and inputting to the monitor, When a horizontal frequency is inputted to the gate of the first transistor Q1 at a frequency of 68 KHz or more due to a surge caused by an overvoltage or the like during operation, a driving voltage B + of 140 V or more is outputted and rectified by the rectifier diode D1 A resistor R1 connected in parallel with the rectifier diode and a base terminal of the second transistor Q2 after being divided by the resistor R2.
따라서, 상기 제2트랜지스터(Q2)는 도통되고, 그 컬렉터단에는 로우레벨신호가 걸리게 된다. 상기 로우레벨신호는 모니터 내의 모든 구동을 제어하는 마이컴(40)에 입력되고, 상기 마이컴(40)은 주변회로로의 출력을 차단하여 세트를 보호하게 된다.Accordingly, the second transistor Q2 is turned on, and a low level signal is applied to the collector thereof. The low level signal is input to the microcomputer 40 which controls all the driving in the monitor, and the microcomputer 40 blocks the output to the peripheral circuit to protect the set.
이상에서 설명한 바와 같이, 본 고안은 PC에 장착되어 있는 비디오카드와 순간적인 서어지에 의해 수평주파수가 일정주파수 이상 올라가면 셋트의 주요부품이 패일이되는 것을 방지하는 효과를 가진다.As described above, the present invention has the effect of preventing the main components of the set from being broken if the horizontal frequency is raised by a certain frequency or more due to the video card and the momentary surge installed in the PC.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980017106U KR200221124Y1 (en) | 1998-09-09 | 1998-09-09 | Set protection circuit according to surge frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980017106U KR200221124Y1 (en) | 1998-09-09 | 1998-09-09 | Set protection circuit according to surge frequency |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000006092U KR20000006092U (en) | 2000-04-06 |
| KR200221124Y1 true KR200221124Y1 (en) | 2001-05-02 |
Family
ID=69516655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980017106U Expired - Fee Related KR200221124Y1 (en) | 1998-09-09 | 1998-09-09 | Set protection circuit according to surge frequency |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200221124Y1 (en) |
-
1998
- 1998-09-09 KR KR2019980017106U patent/KR200221124Y1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000006092U (en) | 2000-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4090111A (en) | Malfunction detecting apparatus for use in a CRT deflection circuit | |
| KR19980063183U (en) | Switched-Mode Power Supplies with Transient Voltage Stabilization Circuit | |
| KR200221124Y1 (en) | Set protection circuit according to surge frequency | |
| KR910009432B1 (en) | Power source for TV receiver | |
| US5714843A (en) | CRT spot killer circuit responsive to loss of vertical synchronizing signal | |
| EP0520141B1 (en) | High voltage shutdown circuit | |
| US4749919A (en) | Shutdown circuit for video monitor | |
| GB2154838A (en) | Frequency switching circuit for multiple scan rate video display apparatus | |
| KR100326918B1 (en) | Circuits for protecting an abnormal high voltage of projection TV | |
| EP0266995B1 (en) | Video apparatus deflection loss protection | |
| US4731655A (en) | Protection circuit for improper line voltage | |
| KR0120350Y1 (en) | High pressure increase prevention circuit | |
| KR200150478Y1 (en) | Circuit for protecting horizontal deflection circuit in a display apparatus | |
| KR100312488B1 (en) | Circuit for cathod ray tube damage prevention with focus pack of a video display appliance | |
| KR920003460Y1 (en) | Protecting circuit for a fluorescent plate of brown tube | |
| KR200239038Y1 (en) | High voltage rise prevention circuit | |
| KR100374583B1 (en) | Apparatus for protecting abnormal high voltage of TV | |
| KR970006985Y1 (en) | X-ray protection and high-voltage control circuit | |
| KR200150312Y1 (en) | Display device with cathode ray tube protection | |
| JPH01173975A (en) | Crt monitoring equipment | |
| KR19980024487U (en) | Acceleration Grid Voltage Output Circuit in Flyback Transformer | |
| KR200153723Y1 (en) | Apparatus for softly changing b+ voltage in monitor | |
| KR19980021455A (en) | Output cut-off circuit of horizontal deflection circuit of cathode ray tube | |
| JP2901024B2 (en) | X-ray protector circuit | |
| KR0182923B1 (en) | Display device with horizontal deflection circuit protection in case of abnormal voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19980909 |
|
| UA0201 | Request for examination |
Patent event date: 19980909 Patent event code: UA02012R01D Comment text: Request for Examination of Application |
|
| UG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| UE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event code: UE09021S01D Patent event date: 20000821 |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 20010111 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 20010208 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 20010208 |
|
| UG1601 | Publication of registration | ||
| UR1001 | Payment of annual fee |
Payment date: 20040130 Start annual number: 4 End annual number: 4 |
|
| UR1001 | Payment of annual fee |
Payment date: 20050128 Start annual number: 5 End annual number: 5 |
|
| UR1001 | Payment of annual fee |
Payment date: 20060127 Start annual number: 6 End annual number: 6 |
|
| UR1001 | Payment of annual fee |
Payment date: 20070130 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20080130 Year of fee payment: 8 |
|
| UR1001 | Payment of annual fee |
Payment date: 20080130 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| UC1903 | Unpaid annual fee |
Termination date: 20100109 Termination category: Default of registration fee |