[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20020087477A - Improved cleaning of a plasma processing system silicon roof - Google Patents

Improved cleaning of a plasma processing system silicon roof Download PDF

Info

Publication number
KR20020087477A
KR20020087477A KR1020027013313A KR20027013313A KR20020087477A KR 20020087477 A KR20020087477 A KR 20020087477A KR 1020027013313 A KR1020027013313 A KR 1020027013313A KR 20027013313 A KR20027013313 A KR 20027013313A KR 20020087477 A KR20020087477 A KR 20020087477A
Authority
KR
South Korea
Prior art keywords
loop
cleaning
etching
silicon
deionized water
Prior art date
Application number
KR1020027013313A
Other languages
Korean (ko)
Inventor
제니퍼 와이. 선
호 통 팡
사만타 에스. 에이치. 탄
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20020087477A publication Critical patent/KR20020087477A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32798Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853Hygiene
    • H01J37/32862In situ cleaning of vessels and/or internal parts
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4407Cleaning of reactor or reactor parts by using wet or mechanical methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Public Health (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 실리콘 구조물을 실질적으로 손상시키지 않고 루프를 에칭함으로써 플라즈마 챔버의 실리콘 루프를 세정하는 장치를 제공한다. 루프를 세정하고 루프를 세정하는데 사용된 탈이온수 내의 미립자 물질의 양을 결정하기 위한 탈이온수를 사용하는 에칭이 루프를 세정한 후에 수행된다. 이는 양적으로 얼마나 많은 일정 크기 이상의 미립자 물질이 탈이온수 내에 있는지를 결정함으로써 수행된다. 탈이온수 내의 미립자 물질의 양이 소정의 기준 이하이면, 챔버 내에서 처리되는 실리콘 웨이퍼와 같은 재료 상에 증착된 미립자 물질은 상당히 감소된다. 시간에 대한 플라즈마 프로세싱의 안정성은 개선되는데, 루프 세정 사이의 시간은 약 200시간 내지 거의 300시간이다.The present invention provides an apparatus for cleaning a silicon loop of a plasma chamber by etching the loop without substantially damaging the silicon structure. Etching using deionized water to clean the loop and determine the amount of particulate matter in the deionized water used to clean the loop is performed after cleaning the loop. This is done by quantitatively determining how much more than a certain size of particulate material is in the deionized water. If the amount of particulate matter in the deionized water is below a predetermined criterion, the particulate matter deposited on a material such as a silicon wafer processed in the chamber is significantly reduced. The stability of plasma processing over time is improved, with the time between loop cleaning being about 200 hours to nearly 300 hours.

Description

플라즈마 프로세싱 시스템 실리콘 루프의 세정 방법{IMPROVED CLEANING OF A PLASMA PROCESSING SYSTEM SILICON ROOF}IMPROVED CLEANING OF A PLASMA PROCESSING SYSTEM SILICON ROOF}

플라즈마 프로세싱 시스템, 및 특히 유도 결합 플라즈마 시스템(inductively coupled plasma systems)은 반도체 프로세싱에 있어서 중요하다. 상당히 얇은 잘 제어된 층들이 형성되고 형상화될 수 있다. 그러나, 플라즈마에 유도되는 에너지는 챔버, 특히 챔버의 루프(roof)의 오염 및 심각한 부식을 야기시킬 수 있다.Plasma processing systems, and particularly inductively coupled plasma systems, are important for semiconductor processing. Considerably thin, well controlled layers can be formed and shaped. However, the energy induced in the plasma can cause contamination and severe corrosion of the chamber, in particular the roof of the chamber.

탄화규소 또는 다결정질 실리콘과 같은 여러 형태의 실리콘을 이용함으로써 부식으로 인한 문제들을 감소시킬 수 있지만, 오염을 제거하기 위한 노력에는 보다 큰 어려움이 따른다. 단결정 물질도 고려되었지만, 비용 및 기계적 강도와 같은 사용되는 물질의 모든 면을 고려해 볼 때 다결정질 물질이 바람직하다. 이러한 유전 루프는 또한 코일 및 코일들로부터의 RF 전력이 챔버의 내부 및 플라즈마에 연결되는 유도 결합 플라즈마 공급원(IPS)에 있어서 중요하다.Although the use of various types of silicon, such as silicon carbide or polycrystalline silicon, can reduce problems due to corrosion, efforts to remove the contamination present greater challenges. Single crystal materials have also been considered, but polycrystalline materials are preferred in view of all aspects of the materials used, such as cost and mechanical strength. This dielectric loop is also important for an inductively coupled plasma source (IPS) where the RF power from the coil and the coils is connected to the interior of the chamber and to the plasma.

새롭고 보다 신속한 장치는 동을 사용하여 접촉선을 형성한다. 동선을 만드는 프로세스는 이중 다마신으로 알려져 있다. 그러나, 동은 휘발성이 아니기 때문에, 이러한 프로세스는 특히 문제가 되는 오염 물질로 광범위하게 알려진 동 오염을 유발시킨다. 가능한 한 많은 양의 오염 물질이 챔버를 이용한 후 세정 작동 중에 챔버로부터 제거되는 것은 중요하다.New and faster devices use copper to form contact lines. The process of making copper wire is known as double damascene. However, since copper is not volatile, this process leads to copper contamination, which is widely known as the pollutant in question. It is important that as much contaminant as possible is removed from the chamber during the cleaning operation after using the chamber.

폴리머막(polymer films)과 같은 코팅은 종종 표면을 보다 안정화시키는데 이용되며, 폴리머막을 제거 또는 에칭시킴으로써 다량의 오염을 제거할 수 있다. 그러나, 오염 물질은 베이스 재료에 침투하므로, 제거 또는 억제되어야 한다.Coatings such as polymer films are often used to further stabilize the surface and can remove large amounts of contamination by removing or etching the polymer film. However, contaminants penetrate the base material and therefore must be removed or suppressed.

이들 오염 물질은 챔버 재료 내에 상대적으로 고정되므로, 챔버 표면과, 순간적인 경우 루프 재료를 제거함으로써 이들 오염 물질을 제거할 수 있음이 명백하다. 바람직한 방법은 탄화규소(SiC)에 의한 제거를 포함하는데, 탄화규소가 반도체 프로세싱에 모두 유리한 재료인 실리콘과 탄소로 이루져 있으며 매우 경질의 물질(hard material)(다이아몬드에 필적할 수 있는)이기 때문이다. 이러한 제거로 표면에 잔해를 야기시키지만, 이러한 잔해를 세정하는데 다소의 산(acid), 특히 플루오르화수소산(HF)이 상당히 효과적인 것으로 널리 알려져 있다. HF는 유리(SiO2)를 강력하게 에칭시키는 장점을 가지는데, 이러한 유리는 예컨대 실리콘(Si) 루프를 가지는 IPS의 챔버의 표면과 같은 실리콘 표면 상에 종종 형성된다.Since these contaminants are relatively fixed in the chamber material, it is clear that these contaminants can be removed by removing the chamber surface and, in the instant, the loop material. Preferred methods include removal by silicon carbide (SiC), since silicon carbide consists of silicon and carbon, both of which are advantageous materials for semiconductor processing, and is a very hard material (comparable to diamond). to be. Although this removal causes debris on the surface, it is widely known that some acids, in particular hydrofluoric acid (HF), are quite effective in cleaning such debris. HF has the advantage of strongly etching glass (SiO 2), which is often formed on a silicon surface, such as the surface of a chamber of an IPS having a silicon (Si) loop.

표면을 제거 및 에칭한 후, 탈이온수(DI water)가 잔류 산과 나머지 잔해를 세정하기 위해 사용되는데, 이는 수증기로 분산될 수 있는 탈이온수가 불활성 물질이기 때문이다.After the surface has been removed and etched, DI water is used to clean residual acid and residual debris, since deionized water, which can be dispersed with water vapor, is an inert material.

상술한 세정 방법은 상당히 효과가 좋지만, 연속하는 프로세싱에서 챔버 내에 미립자 물질이 종종 발견되었다. 이러한 미립자 물질의 공급원은 챔버 표면에 합리적인 확실성을 가지고 추적가능하며, 입자들의 수와 크기를 감소시키는 것이 관심이 증대되는 문제였다. 입자 크기 및 수가 높은 상태로 유지되었지만, 개선된 기술에 의해 구조물 크기를 감소시켰기 때문에 입자들의 효과가 증가되었다. 예컨대, 프로세싱 기술에 있어서의 커다란 구조물 크기에서 0.2미크론과 같은 작은 입자 크기는, 보다 작은 입자들이 비례적으로 보다 많을 지라도, 그다지 중요하지 않다. 그러나, 현재 0.2미크론 이하의 구조물에서, 작은 입자들의 크기와 수가 상당히 중요하게 된다.While the cleaning method described above is quite effective, particulate material has often been found in chambers in subsequent processing. These sources of particulate material are traceable with reasonable certainty on the chamber surface, and reducing the number and size of particles has been an issue of increasing interest. Although the particle size and number remained high, the effect of the particles was increased because the structure size was reduced by improved techniques. For example, a small particle size, such as 0.2 micron, in a large structure size in processing technology is not so important, although there are more proportionally smaller particles. However, at present in structures less than 0.2 microns, the size and number of small particles are of significant importance.

이온화 증착 프로세싱 또는, 반응성 이온 에칭(reactive ion etching)과 같은, 챔버 내부에서의 프로세스의 반응성 제거로 인해 입자들이 떨어져 나가는 것으로 알려져 있다. 미립자 물질을 감소시키는 것은 수율 및 가능성에 부정적인 영향을 주는 보다 적은 활성 프로세싱을 필요로 할 것으로 보인다. 그러나, 이는 허용될 수 없다.Particles are known to fall off due to reactive removal of processes inside the chamber, such as ionization deposition processing or reactive ion etching. Reducing particulate matter will likely require less active processing which negatively impacts yield and likelihood. However, this cannot be tolerated.

입자 크기 및 입자 수 모두를 감소시키는 것에 대한 요구는, 만족스럽게 해결되지 않는다면, 반도체 칩과 같은 전자 산업 분야에 있어 장래 성장을 방해할 수 있다.The need to reduce both particle size and particle number, if not satisfactorily addressed, can hinder future growth in the electronics industry, such as semiconductor chips.

본 발명은 단일 매개변수 또는 문제점을 단지 개선하는 것과는 달리, 완전한 해결책으로 플라즈마형 프로세싱 챔버의 세정에 관한 것이다.The present invention is directed to the cleaning of the plasma type processing chamber as a complete solution, rather than merely improving a single parameter or problem.

도 1a는 본 발명에 따른 IPS 챔버를 가진 IPS 시스템을 설명하는 도면.1A illustrates an IPS system with an IPS chamber in accordance with the present invention.

도 1b는 입자의 화학 구조의 함수로서 챔버 루프에 미립자 물질을 결합시에 포함된 에너지를 도시하는 도면.1B shows the energy contained in bonding particulate matter to the chamber loop as a function of the chemical structure of the particle.

도 2는 오염된 챔버 루프내의 동(Cu)의 분산을 도시하는 도면.2 shows the dispersion of copper (Cu) in a contaminated chamber loop.

도 3은 종래 기술에서 SiC로 BB(bead blasting)와 강한 HF로 세정해서 준비된 표면을 거의 100X 확대한 사진.FIG. 3 is an enlarged photograph of nearly 100 × of a surface prepared by cleaning with BB (bead blasting) and strong HF with SiC in the prior art. FIG.

도 4는 종래 기술에서 SiC로 BB(bead blasting)와 강한 HF로 세정해서 준비된 표면을 거의 1000X 확대한 사진.FIG. 4 is an enlarged photograph of almost 1000 × of a surface prepared by cleaning with BB (bead blasting) and strong HF with SiC in the prior art. FIG.

도 5는 챔버 루프에 적용될 때 산들의 3원계 시스템의 에칭 속도를 도시하는 도면.5 shows the etch rate of a ternary system of acids when applied to a chamber loop.

도 6은 HF 세정 단계를 한 것과 안한 것 양자의 초음속 교반 후의 웨이퍼내의 미립자 물질을 도시하는 도면.FIG. 6 shows particulate matter in the wafer after supersonic agitation with and without the HF cleaning step. FIG.

도 7은 염기 세정 프로세스(BCP)후 실리콘 표면을 깍은 거의 200X 확대한 사진.FIG. 7 is an enlarged photograph of almost 200 × of a silicon surface shaved after a base clean process (BCP).

도 8은 염기 세정 프로세스(BCP)후 실리콘 표면을 깍은 거의 2000X 확대한 사진.FIG. 8 is an enlarged photograph of approximately 2000 × with a silicon surface scraped after base cleaning process (BCP).

도 9는 산 화학 폴리싱(ACP)후 실리콘 표면을 깍은 거의 200X 확대한 사진.FIG. 9 is an enlarged photograph of nearly 200 × of a silicon surface shaved after acid chemical polishing (ACP).

도 10은 산 화학 폴리싱(ACP)후 실리콘 표면을 깍은 거의 2000X 확대한 사진.FIG. 10 is an enlarged photograph of approximately 2000 × with a silicon surface mowed after acid chemical polishing (ACP).

도 11은 BCP 작업 및 BKM#2 세정 후 실리콘 루프로부터 레이저 입자 수(LPC)를 설명하는 도면.FIG. 11 illustrates laser particle number (LPC) from silicon loop after BCP operation and BKM # 2 cleaning.

도 12는 ACP 작업 및 BKM#2 세정 후 실리콘 루프로부터 레이저 입자 수(LPC)를 설명하는 도면.12 illustrates the laser particle number (LPC) from the silicon loop after ACP operation and BKM # 2 cleaning.

도 13은 염기 세정 및 산 화학 폴리싱 프로세스 양자에 대한 챔버 루프로부터 입자 감소 및 금속 오염의 제거에 대한 본 발명의 효과를 도시하는 도면.FIG. 13 illustrates the effect of the present invention on particle reduction and removal of metal contamination from the chamber loop for both base cleaning and acid chemical polishing processes.

도 14는 BCP로 실리콘(Si) 미립자 수의 감소에 대한 본 발명의 효과를 도시하는 도면.14 shows the effect of the present invention on reducing the number of silicon (Si) fine particles with BCP.

도 15는 ACP로 실리콘(Si) 미립자 수의 감소에 대한 본 발명의 효과를 도시하는 도면FIG. 15 shows the effect of the present invention on the reduction of the number of silicon (Si) fine particles with ACP.

도 16은 본 발명에 따른 200mm 실리콘 웨이퍼에 대한 미립자 물질 수(PMC)의한 예를 도시하는 것으로, 도면의 바닥의 그래프는 입자 크기에 대한 PMC를 나타내는 도면.FIG. 16 shows an example of particulate matter number (PMC) for a 200 mm silicon wafer in accordance with the present invention, the graph of the bottom of the figure showing PMC versus particle size.

도 17은 종래 기술에 따른 200mm 실리콘 웨이퍼에 대한 미립자 물질 수(PMC)의 한 예를 도시하는 것으로, 도면의 바닥의 그래프는 입자 크기에 대한 PMC를 나타내는 도면.FIG. 17 shows an example of particulate matter number (PMC) for a 200 mm silicon wafer according to the prior art, with a graph at the bottom of the figure showing PMC versus particle size.

본 발명의 목적은 반도체 웨이퍼를 처리하는데 사용된 챔버, 특히 물질 증착 또는 반응성 이온 에칭(RIE)에 사용된 챔버를 세정하는 방법 및 장치를 제공하는 것이다.It is an object of the present invention to provide a method and apparatus for cleaning chambers used to process semiconductor wafers, in particular chambers used for material deposition or reactive ion etching (RIE).

본 발명은 제거와 에칭의 활성도를 감소시킴으로써 미립자 물질을 감소하면서 챔버를 세정하는 문제점을 해결한다. 본 발명에 있어서, 테프론 또는 아크릴 비드(bead)와 같은 상당히 연한 제거성 재료는 루프와 같은 오염된 챔버의 표면을 제거하는데 사용될 수 있다. 보다 연한 제거 물질로 챔버 표면에 사용된 실리콘계 재료의 그레인 구조에 보다 손상을 덜 입혀서, 그레인 완전성의 약화를 방지한다. 추가로, 또는 양호하게 변경적으로, 상당히 말끔한 세정 또는 에칭 물질은 제거후 또는 제거 물질 대신에 사용된다. 초산, 질산과 HF산의 3원 시스템과 같은 상당히 말끔한 산 또는 염기의 사용으로 챔버 표면에 사용된 실리콘계 물질의 그레인 바운더리에 손상을 감소시키며, 여기서 HF는 보다 연한 산에 의한 헤빌리 어 버펄드@(Heavily Abuffered@)이다. 세정 물질은 종종 ACP(acid chemical polishing)로 불리는 곳에서 산일 수 있거나 또는 BCP(base cleaning process)내의 염기일 수 있다. 그러나, 염기 에칭은 물질 조성물의 함수로서 보다 느리고 보다 더 선택적이며, 특정 다결정질 구조에 대해 매우 민감하다. BCP는 또한 에칭되어질 물질을 깍는데 보다 민감하고, 세정될 루프의 수명을 짧게할 수 있다. 결과적으로, ACP가 양호하다. 본 발명의 말끔한 프로세싱의 결과로서, 실리콘계 표면 재료에 대한 손상은 감소되며, 물질의 입자는 표면에 보다 기밀하게 결합된다. 연속 작업 동안, 챔버 루프의 표면과 같은, 표면의 부식은 개선된 표면 완전성에 의해 감소된다.The present invention solves the problem of cleaning the chamber while reducing particulate matter by reducing the activity of removal and etching. In the present invention, a fairly soft removable material such as Teflon or acrylic beads can be used to remove the surface of the contaminated chamber, such as a loop. The softer removal material less damages the grain structure of the silicon-based material used on the chamber surface, thus preventing the degradation of grain integrity. In addition, or alternatively, a fairly neat cleaning or etching material is used after or in place of the removal material. The use of fairly neat acids or bases, such as ternary systems of acetic acid, nitric acid and HF acid, reduces damage to the grain boundaries of silicon-based materials used on the chamber surface, where HF is a heavier bufful @ (Heavily Abuffered @). The cleaning material may be an acid, often referred to as acid chemical polishing (ACP), or may be a base in a base cleaning process (BCP). However, base etching is slower and more selective as a function of the material composition and is very sensitive to certain polycrystalline structures. BCP is also more sensitive to shaving the material to be etched and can shorten the life of the loop to be cleaned. As a result, ACP is good. As a result of the neat processing of the present invention, damage to the silicon-based surface material is reduced, and particles of material are more tightly bonded to the surface. During continuous operation, the corrosion of the surface, such as the surface of the chamber loop, is reduced by improved surface integrity.

종종 어 비드@(Abead@)로 불리는 형태의 상당히 연한 물질이 본 발명에서 때때로 어 비드 블라스팅@(Abead Blasting@)(BB)으로 불리는 제거에 사용될 수 있지만, 매우 연한 3원계 산혼합물(acidic mixture)을 사용하는 순수 화학 어프로치가 바람직하다. 챔버 루프 물질이 휠씬 덜 격렬하게 제거되기 때문에, 결정 구조는 확실히 보다 손상이 덜하고, 그 결과로 입자 수가 감소된다. 초기 제거는 도면에 도시한 바와 같이, C2H3OOH(초산), HNO3(질산)과 HF(플루오르화수소산)의 3원계 산혼합물과 같은 상당히 연한 에칭 다음에 실시되거나 대치된다. 혼합물은 그레인 바운더리에 손상을 감소하거나 심지어 제거하도록 선택 및 조절되므로, 물질 그레인 구조는 파쇄의 경향이 보다 덜 하다. 에칭 속도는 루프의 결정 구조에 의존한다. 바람직한 에칭 속도는 대부분 분당 1미크론이지만, 얻어진 속도는 실리콘 루프의 특성에 의존하고 약 분당 0.1 내지 10미크론의 범위일 수 있다. 표면 조도 또는 형태(morphology)(RA)는 바랍직하게 약 150이지만, 약 100 내지 200의 범위일 수 있다. 본 발명의 말끔한 에칭은 미립자 물질이 연속 프로세싱 작업중에 루프로부터 보다 덜 분산되는 결과를 초래한다. 그 결과 예를 들어 반도체 프로세싱 중 실리콘 웨이퍼상에 미립자 물질이 보다 덜 존재하고, 본 발명에 있어서 기준 세제곱 센치미터 당 100,000(100K) 미만으로 되는 것으로 설명되고 있다.A fairly soft material, often in the form of Abead @, may be used in the present invention for removal, sometimes referred to as Abead Blasting @ (BB), but a very soft ternary acid mixture. Pure chemical approach using is preferred. Since the chamber loop material is removed much less violently, the crystal structure is certainly less damaging and, as a result, the particle count is reduced. Initial removal is carried out or replaced after fairly soft etching, such as tertiary acid mixtures of C 2 H 3 OOH (acetic acid), HNO 3 (nitric acid) and HF (hydrofluoric acid), as shown in the figure. Since the mixture is selected and adjusted to reduce or even eliminate damage to grain boundaries, the material grain structure is less prone to fracture. The etch rate depends on the crystal structure of the loop. Preferred etch rates are mostly 1 micron per minute, but the rate obtained depends on the nature of the silicon loop and can range from about 0.1 to 10 microns per minute. Surface roughness or morphology (R A ) is preferably about 150, but may range from about 100 to 200. The neat etching of the present invention results in less particulate material dispersing from the loop during the continuous processing operation. As a result, for example, less particulate matter is present on silicon wafers during semiconductor processing, and is described in the present invention to be less than 100,000 (100K) per cubic centimeter.

본 발명의 다른 장점은 미립자 물질이 예를 들어 챔버 표면의 최종 린스에 사용된 탈이온수(DI water)내의 미립자 물질 수(PMC)에 의해서, 양자화될 수 있는 포인트와 격리되고 이를 감소시킨다. 예를 들어 물의 저항을 측정함으로써, DI내의 미립자 물질의 양적 결정을 하는 것은 잘 알려져 있다. 양적 방법과 달리, 웨이퍼 상의 미립자 물질에 대한 이들 측정과 관련한 내용은 알려져 있지 않거나 심지어 생각할 엄두도 못내고 있었다. 본 발명은 PMC를 예상 레벨 아래로 감소함으로써, 또한 종래의 양적 측정 보다는 질적 측정을 허용하여, 여기서 미립자 물질에 의한 웨이퍼 리젝션(rejection)은 물내에서의 PMC를 근거해서 상당한 정확도로 예상될 수 있다. 이것은 반도체 웨이퍼상에 증착되는 입자를 얼마나 많이 해야되는지 예상될 수 있게, 결정하기 위한 신뢰성 있는 질적 방법을 야기한다.Another advantage of the present invention is that the particulate material is isolated and reduced from the point at which it can be quantized, for example by the particulate material number (PMC) in DI water used for the final rinse of the chamber surface. It is well known to quantify particulate matter in DI, for example by measuring the resistance of water. Unlike quantitative methods, the content of these measurements of particulate matter on wafers is unknown or even unthinkable. The present invention allows for qualitative measurements rather than conventional quantitative measurements by reducing PMC below expected levels, where wafer rejection by particulate matter can be expected with significant accuracy based on PMC in water. . This results in a reliable qualitative method for determining how much to do with the particles deposited on the semiconductor wafer.

본 발명의 다른 목적, 특성 및 장점은 첨부 도면과 연관해서 아래의 상세한 설명으로부터 분명하게 될 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description taken in conjunction with the accompanying drawings.

본 명세서에서 사용되고 본 명세서의 일부분을 이루고 있으며, 본 발명의 실시예를 설명과 함께 도시한 첨부 도면은 본 발명의 원리를 설명하는 역활을 한다.BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are used in this specification and constitute a part of this specification, illustrate embodiments of the invention with description, and serve to explain the principles of the invention.

지금 본 발명의 양호한 실시예에 대한 상세한 설명을 하고자 하며, 이들 예들은 첨부도면에 도시되어 있다. 본 발명은 양호한 실시예와 연관해서 기술될지라도, 이들 실시예로 본 발명을 제한하고자 하는 의도는 없음을 이해해주기 바란다. 이와 달리, 본 발명은 첨부된 청구범위에 의해 정의한 바와 같은 본 발명의 취지와 범주내에 포함될 수 있는 변경예, 개량예 및 균등예를 커버할 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Now, a detailed description will be given of the preferred embodiment of the present invention, which is illustrated in the accompanying drawings. Although the invention has been described in connection with the preferred embodiments, it is to be understood that there is no intention to limit the invention to these embodiments. On the contrary, the invention will cover modifications, improvements and equivalents that may be included within the spirit and scope of the invention as defined by the appended claims.

본 발명은 단일 매개변수 또는 문제점을 단지 개선하는 것과는 달리, 완전한 해결책으로 플라즈마형 프로세싱 챔버의 세정에 관한 것이다. 그러므로 오염 레벨, 특히 동(Cu) 오염물을 감소하는 것과, 미립자 물질 수, 주로 실리콘계 입자를 감소하는 것, 양자 모두를 고려할 필요가 있다. 표면을 세정하는 것과 특히 표면으로부터 Cu를 제거하는 것은 또한 챔버의 작동을 제어하는데 중요하다. IPS의 루프 또는 윈도우가 오염되면, RF전원의 커플링을 코일로부터 플라즈마로 변경하고 제어성에 영향을 주는 프로세스 드리프트(process drift)를 야기한다. 대부분 스퍼터링된 입자는 휘발성이고 쉽게 제거된다. 그러나, 동은 비휘발성이어서 챔버로부터 제거하는 것이 어렵다.The present invention is directed to the cleaning of the plasma type processing chamber as a complete solution, rather than merely improving a single parameter or problem. Therefore, there is a need to consider both reducing contamination levels, especially copper contamination, and reducing the number of particulate matter, mainly silicon-based particles. Cleaning the surface and in particular removing Cu from the surface is also important for controlling the operation of the chamber. Contamination of the loops or windows of the IPS causes process drift that changes the coupling of the RF power from the coil to the plasma and affects controllability. Mostly sputtered particles are volatile and easily removed. However, copper is nonvolatile and difficult to remove from the chamber.

본 기술 분야의 당업자에 의해 생각될 수 있듯이 미립자 물질 수는 프로세싱 우수성을 나타내는데 절대적인 지수는 아니다. 예를 들어 고압 장치에 약간 수용가능할 정도의 입자 수는 큰 기하학 형상을 가지므로 완화된 허용치를 가지는 것으로 알려져 있지만, 매우 소형의 기하학 형상과 엄격한 허용치를 가지는 고밀도 집적 회로에 대해서는 치명적이다. 적어도 성질상 그리고 본 발명에 따른 성질 테이터는 모든 경우에 중요하며, 그래서 관심있는 입자 수 크기 제한은 예를 들어 1미크론 또는 0.2 마이크론 이하일 수 있지만, 상대적인 입자 수는 가장 중요한 것이다. 추가로, 본 발명은 기준 품질아래의 미립자 물질 수(PMC)를 감소하면 실리콘 웨이퍼와 같은, 처리되어질 물질상의 PMC의 거의 완전한 감소를 야기하는 것을 기술한다. 본 발명의 한 실시예에서, 기준 품질은 밀리리터(mL) 당 100K이다.As can be thought of by those skilled in the art, the number of particulate matter is indicative of processing excellence and is not an absolute index. For example, the number of particles slightly acceptable to a high pressure device is known to have a relaxed geometry because of its large geometry, but it is fatal for high density integrated circuits with very small geometries and tight tolerances. At least in nature and in accordance with the present invention the property data is important in all cases, so the particle number size limit of interest can be for example 1 micron or 0.2 micron or less, but the relative particle number is the most important. In addition, the present invention describes that reducing the particulate material number (PMC) below the reference quality results in a near complete reduction of PMC on the material to be treated, such as a silicon wafer. In one embodiment of the invention, the reference quality is 100K per milliliter (mL).

관심 있는 입자 크기가 연속적으로 보다 적게되면, 보다 높은 주파수가 보다 소형의 입자를 공명하는데 필요로 하기 때문에, 용액의 메가헤르쯔 교반이 필요하게 될 것이다. 또한 오염물 레벨의 제거를 개선하는 것이 중요할 것이다. 큰 동력 장치에서 중요하지 않을 수 있는 오염물 레벨은 VLSI 또는 ULSI와 관련 있을 수 있으며, 오염의 상대적 레벨은 항상 큰 관심대상이다.Continuously smaller particle sizes of interest will require megahertz agitation of the solution because higher frequencies are required to resonate smaller particles. It would also be important to improve the removal of contaminant levels. Contaminant levels that may not be important in large power units may be related to VLSI or ULSI, and the relative levels of contamination are always of great interest.

미립자 수를 감소하고 오염을 감소하는 것은 본 발명의 말끔한 세정에 의해 모두 달성된다. 종래 접근방법에서는 오염이 표면의 에칭과 거친 제거에 의해 잘 처리되는 것으로 생각하고, 미립자 물질이 표면 매끄러움 만의 함수로 생각되었고, 표면 미끄럼움은 거친 제거와 왕성한 에칭에 의해 잘 달성된다고 확신하고 있었다.Reducing the number of particulates and reducing contamination are all achieved by the neat cleaning of the present invention. In the conventional approach, contamination was considered to be well treated by etching and rough removal of the surface, particulate matter was thought to be a function of surface smoothness only, and surface slipping was assured by rough removal and vigorous etching.

도 1a는 본 발명의 IPS 챔버 시스템(10)을 설명한다. 도 1에서, 루프(22)를가지는 IPS 챔버(12)는 보조 바닥(20; false floor) 아래의 플럼빙(16)을 통해서 정글(14)에 연결되어 있다. 챔버(12)가 사용중일 때, 챔버(12)내의 재료(도시 생략)는 플라즈마(도시 생략)에 의해 악화된다. 플라즈마 챔버(24) 내측의 거의 진공을 형성하는데 도움을 주는 루프(22)는 챔버내의 재료에 의해 충돌되는 것을 포함하는, 플라즈마에 의해 악화된다.1A illustrates an IPS chamber system 10 of the present invention. In FIG. 1, an IPS chamber 12 having a loop 22 is connected to the jungle 14 through plumbing 16 under a false floor 20. When the chamber 12 is in use, the material (not shown) in the chamber 12 is deteriorated by the plasma (not shown). The loop 22, which helps to form an almost vacuum inside the plasma chamber 24, is aggravated by the plasma, including impingement by materials in the chamber.

도 1b는 Si 루프 입자들의 XPS/ESCA 분석(Si Roof Particles의 XPS/ESCA Analysis)을 도시하며, 이는 화학 분석을 하는 X-레이 분광기와 화학 분석 전자 분광기(XPS/ESCA)로서, 프로세싱 챔버용 Si 루프내의 입자의 화학 조성물과 결합 에너지를 결정하는데 사용된다. 도 1에서, 전체 입자 수(C/S)는 103에 도시되고 그리고 나서 구성 입자로 분해된다. 제 1 큰 피크(105)는 SiO2(유리)이다. 제 2 큰 피크(107)는 실리콘(Si)이다. 실리케이트, SiX는 피크(109)로 도시되어 있으며, 여기서 X는 예를 들어 질산 또는 유사한 물질일 수 있다. 이런 형태의 입자는 큰 관심 대상이 되어지는 입자 크기나 입자 수 중 어느 하나에서 쉽게 충분히 크게되지 않는다. 다음 피크(111)는 종종 BB(bead blasting)에 사용된 탄화규소(SiC)로 조각되기 쉽다. BB는 예를 들어 빌딩에서 페인트를 제거하는데 적합한 마이크로 스케일 어 샌드 블라스팅@(Asand blasting@)과 유사하다. 피크(111)는 또한 큰 관심 대상이 되지 않는다. 추가로 본 발명은 SiC를 사용하지 않으며, 양호하게 BB를 사용하지 않는다.FIG. 1B shows XPS / ESCA analysis of Si roof particles (XS / ESCA analysis of Si Roof Particles), which is an X-ray spectrometer and chemical analysis electron spectrometer (XPS / ESCA) for chemical analysis, Si for processing chamber It is used to determine the binding energy and the chemical composition of the particles in the loop. In Fig. 1, the total particle number C / S is shown at 103 and then decomposed into constituent particles. The first large peak 105 is SiO 2 (glass). The second large peak 107 is silicon (Si). Silicate, SiX, is shown as peak 109, where X can be, for example, nitric acid or a similar material. Particles of this type are not easily large enough at either particle size or particle number of great interest. The next peak 111 is often vulnerable to silicon carbide (SiC) used for bead blasting (BB). BB is similar to, for example, Asand blasting @ which is suitable for removing paint from buildings. Peak 111 is also not of great interest. In addition, the present invention does not use SiC and preferably does not use BB.

본 기술 분야의 당업자에게는 분명하듯이, 입자 수를 감소하는 것은 실리콘계 재료 결합을 약화시키지 않을 것이다.As will be apparent to those skilled in the art, reducing the particle number will not weaken the silicon-based material bond.

도 2는 Cu 오염 SIMS 깊이 프로파일 : 프라즈마 사이드(Cu Contamination SIMS Depth Profile : Plasma Side)이며, 예를 들어 Cu 증착을 위해 챔버를 사용한 후 몇몇 프로세싱 챔버의 Si 루프내의 Cu 오염을 설명한다. 도 2에서, 본 기술 분야의 당업자가 알고 있듯이 Cu는 Si계 집적회로와 같은, 집적회로용 치명적 오염물과 상호접촉을 형성하는데 매우 바람직한 물질이다. 본 발명의 챔버는 프로세싱 물질로서 바람직한 Cu를 포함하지만, Cu가 바람직하지 않을 때 가능한 많이 감소한다.FIG. 2 is a Cu Contamination SIMS Depth Profile (Plasma Side), illustrating Cu contamination in the Si loop of several processing chambers after using the chamber for Cu deposition, for example. In FIG. 2, as is known to those skilled in the art, Cu is a highly desirable material for forming mutual contact with deadly contaminants for integrated circuits, such as Si-based integrated circuits. The chamber of the present invention contains Cu, which is preferred as the processing material, but decreases as much as possible when Cu is undesirable.

도 2에 도시된 바와 같이, 동은 짙은 표면 농도를 형성하고, 표면 아래에서 상대적으로 상당한 깊이로 분산된다. 예컨대, 동은 1×1016atoms/cubic centimeter(cc)과 같은 수용불가능한 고 농도(203)에서 실질적으로 1.5 미크론보다 더 깊은 깊이가 되도록 나타나는데, 도 2의 경우에서는 거의 10 미크론의 깊이이다. 본 발명에 의해 결정되는 몇몇 적용에서, 동 오염의 농도는 약 20 미크론의 깊이까지 불확실하게 소멸되며, 루프를 세정하는 예방조치에 따라서 50 미크론까지 소멸되어야 한다.As shown in FIG. 2, copper forms a dense surface concentration and is dispersed to a relatively significant depth below the surface. For example, copper appears to be substantially deeper than 1.5 microns at an unacceptable high concentration 203, such as 1x10 16 atoms / cubic centimeter (cc), which is nearly 10 microns deep in the case of FIG. In some applications as determined by the present invention, the concentration of copper contamination is uncertainly extinguished to a depth of about 20 microns and should be extinguished to 50 microns in accordance with precautions to clean the loop.

도 3은 실리콘 루프 : SEM 표면 미세조직 포스트 비드 블라스팅 & HF 처리(Si Roof : SEM Surface Microstructure Post Bead Blasting & HF Treatment(현재의 BKM))를 도시하며 종래 기술의 SiC BB 및 HF 에칭이 가해지는 실리콘 루프를 도시한다. 표면은 매우 평탄하게 나타나고, 이는 작은 입자가 표면(213, 215)상에 명백히 느슨하게 놓여짐에도 불구하고 미립자 문제가 여전히 루프에 부착될 것이 직관적으로 예상된다. 표면은 종래 기술의 BB 와 에칭이 미립자 문제의 최적 제어를 제공한다는 종래 기술의 가정을 확실하게 나타낸다.FIG. 3 shows a Silicon Loop: SEM Surface Microstructure Post Bead Blasting & HF Treatment (Current BKM) and is subjected to SiC BB and HF etching of the prior art. Shows a loop. The surface appears very flat, which is intuitively expected that the particulate matter will still attach to the loop, even though small particles are clearly laid loose on the surfaces 213 and 215. The surface clearly represents the prior art assumption that prior art BB and etching provide optimal control of the particulate problem.

도 4는 도 3에 도시된 종래 기술의 루프 표면이 상당히 과장해서 어떻게 나타나는지를 도시하고 있다. 도 4에서, 본 기술분야의 당업자들에게는 고형 표면이 보일 것이며, 미립자 문제 분산이 최소화된 것을 확인할 수 있을 것이다. 그러나, 본 발명의 견지에서, 보다 상세한 정보에 입각한 표면의 조사는 평탄역(223)에서와 같은 다른 평탄 표면으로부터 박리(221)의 증거를 보여준다. 이러한 견지에서, 표면은 이번 경우에서처럼 확실시되는 미립자 문제의 박리되는 경향을 예견하게 해준다.4 shows how the prior art roof surface shown in FIG. 3 is so exaggerated that it appears. In FIG. 4, those skilled in the art will see a solid surface and will be able to confirm that particulate matter dispersion is minimized. However, in light of the present invention, more detailed informational examination of the surface shows evidence of delamination 221 from other flat surfaces, such as in flat area 223. In this respect, the surface allows foreseeing the tendency of the particulate problem to be evident as in this case.

도 5는 본 발명의 챔버의 실리콘 루프상에서 에칭 속도와 같은 에칭 활성도를 결정하는데 유용한 HNO3-HF-CH3COOH 3원계 에칭 선도를 도시하고 있다. 도 5에서, 본 발명은 오염물을 트랩시키도록 실리콘을 Si02상에서 산화시키는데 HNO3을 이용한다. HF는 HNO3에 의해 형성된 SiO2를 제거하는데 사용되는 반면에, C2H3OOH는 SiO2의 형성과 후속 제거를 용이하게 하도록 재료를 젖게 한다. 이는 루프의 실리콘계 구조를 거의 손상시키지 않는 상대적으로 말끔한 프로세스이다.5 shows an HNO 3 —HF—CH 3 COOH ternary etch diagram useful for determining etch activity, such as etch rate, on the silicon loop of the chamber of the present invention. In FIG. 5, the present invention uses HNO 3 to oxidize silicon on Si0 2 to trap contaminants. HF is used to remove SiO 2 formed by HNO 3 , while C 2 H 3 OOH wets the material to facilitate the formation and subsequent removal of SiO 2 . This is a relatively neat process that hardly damages the silicon-based structure of the loop.

오염된 표면의 신속한 제거에 이득이 되는 HF의 짙은 농도가 종래 기술에서 공지되었다. 또한, HF는, HF가 왕성하게 침투하는 유리를 제거하는데도 유용하다. 예컨대, SiC BB 작업 이후에 HF 어 클린@(Aclean@)을 적용하는 것이 BB에 의해 생성된 표면 잔해를 제거하는데 특별히 효과적인 것도 공지되었다. SiC는 가장 경질의 재료중 하나로 알려져 있고, 그리하여 상대적으로 소량의 SiC 어 더스트@(Adust@)가 BB내에 발생되고, 그리고 SiC BB는 상대적으로 짧은 시간내에 실질적인 표면 제거를 제공하는 것으로 알려졌다.Dense concentrations of HF that benefit from the rapid removal of contaminated surfaces are known in the art. HF is also useful for removing glass that HF penetrates strongly. For example, it is also known that applying HF Aclean @ after a SiC BB operation is particularly effective at removing surface debris produced by BB. SiC is known as one of the hardest materials, so relatively small amounts of SiC dust @ are generated in the BB, and SiC BB is known to provide substantial surface removal in a relatively short time.

종래 기술은 챔버 표면으로부터 제거하기 매우 어려운, 오염된 챔버 루프 재료, 특히 동으로 오염된 루프 재료를 재생시키도록 SiC BB와 고농도의 HF 세정에 의존되어졌는데, 이는 챔버 표면으로부터 제거하기에 매우 어렵다. 동도 플라즈마를 RF 소오스에 연결하는데 효과적이고, 시스템 안정성의 문제를 발생시킨다. 직관적으로, 왕성한(강하게라고도 불리우는) 에칭으로 연결된 표면의 거친 제거의 오염은 가장 낮은 오염과 미립자 문제를 제공하는 가장 경제적이며 효과적인 방법을 도출하는 것을 나타낸다.The prior art has relied on SiC BB and high concentrations of HF cleaning to regenerate contaminated chamber loop material, especially copper contaminated loop material, which is very difficult to remove from the chamber surface, which is very difficult to remove from the chamber surface. It is effective in coupling copper plasma to RF sources and creates problems of system stability. Intuitively, the contamination of rough removal of the surfaces connected by vigorous (also called strongly) etching represents the most economical and effective way of providing the lowest contamination and particulate problems.

그러나, 본 발명은 종래 SiC BB가 루프 재료에 미립자를 취약하게 결합시키는 결과를 가져온다. 또한, 상대적으로 농축된 HF는 맹백하게 재료의 그레인 바운더리를 침투하는데, 특히 여기에서의 SiC BB는 재료를 취약하게 하여, 높은 미립자 물질 수 및 오염물이 재료로 이동할 가능성을 초래한다. 본 발명은 종래 기술의 BB 와 거친 HF 세정의 재료를 취약하게 하는 것을 피할 수 있다. 이러한 장점의 결과는 BB내에 연한 재료만을 사용함으로써, 또는 SiC BB후에 덜 왕성한 HF 에칭으로써 명백하게 나타나지 않는다. 오히려, 본 발명을 제외한 BB 또는 덜 왕성한 HF 에칭 양자중 하나의 주요 결과는 재료 처리량을 감소시키며 이와 상응하게 비용을 증가시킨다. 그러나, BB와 HF 처리 양자가 적절하게 변형되었을 때나 또는 단지최적화된 베이스인 경우나 또는 바람직하게는, 상기 3원계 선도의 지점(303)에서와 같은 본 발명에 따라 사용된 최적화된 산성 에칭인 경우에는 상당한 개선이 보여진다.However, the present invention results in the conventional SiC BB vulnerably binding the fine particles to the loop material. In addition, relatively concentrated HF infiltrates the grain boundaries of the material, in particular SiC BB here, making the material brittle, resulting in high particulate matter counts and the possibility of contaminants moving to the material. The present invention can avoid fragile materials of prior art BB and coarse HF cleaning. The result of this advantage is not evident by using only soft materials in the BB, or by less vigorous HF etching after SiC BB. Rather, the primary result of either BB or less vigorous HF etching except for the present invention is to reduce material throughput and correspondingly increase cost. However, when both the BB and HF treatments are properly modified or if they are only optimized bases or preferably are optimized acidic etchings used in accordance with the present invention as at point 303 of the ternary diagram above. There is a significant improvement.

도 6은 LPC 입자 수 분석 Si 루프 쿠폰 : 포스트 비드 블라스팅(LPC Particle Count Analysis Si Roof Coupon:Post Bead Blasting)을 포함하는 본 발명의 실시예로서, 포스트 HF 세정 대 무 HF 세정의 미립자 물질의 영향을 나타낸다. 도 6에서, HF 를 이용하는 것 대 HF 를 이용하지 않는 것은 동등한 결과를 초래하는 것 처럼 보이지만, 다수의 초음파화(Ultrasonification) 단계에서, 그리고 본 도면에서 10 이상의 초음파화 단계는 강력한 HF 세정을 이용하는 종래 기술에 따른 방법의 사용으로 인한 열화(劣化)를 나타낸다. 본 발명은 HF를 이용하지만, 종래 기술에 비해 상당히 덜 강력한 세정을 한다. 본 도면에서, 루프 세정시의 HF 사용 감소는 루프로부터의 미립자 물질의 감소를 초래한다는 것을 알 수 있다.FIG. 6 is an embodiment of the present invention that includes LPC Particle Count Analysis Si Roof Coupon: Post Bead Blasting, illustrating the effect of particulate matter in post HF cleaning versus HF free cleaning. Indicates. In FIG. 6, using HF versus not using HF seems to produce equivalent results, but in a number of Ultrasonification steps, and in this figure, more than 10 sonication steps utilize conventional HF cleaning. Deterioration due to the use of the method according to the technique. The present invention utilizes HF but does considerably less powerful cleaning than the prior art. In this figure, it can be seen that the reduction of HF usage in loop cleaning results in a reduction of particulate matter from the loop.

도 7 은 SEM 미세조직 포스트 베이스 솔루션 처리(SEM Microstructure Post Base Solution Treatment)(w/o 비드 블라스팅)를 포함하는 실시예로서, 다결정질 실리콘내에서 높은 패시티드(faceted) 표면들을 BCP 가 어떻게 초래하는지를 도시한다. 또한, BCP 의 이방 특성(anisotropic nature)은 패시티드 결정들 사이의 식별가능한 마이크로 피팅(pitting)에 의해 확인할 수 있다. 도 7 에서, 그레인 바운더리가 어떻게 우선적으로 에칭(503)되는지를 볼 수 있다. 세심한 제어가 없다면, 프로세스가 이러한 바운더리에 손상을 초래할 것이 명백하다.FIG. 7 is an embodiment including SEM Microstructure Post Base Solution Treatment (w / o bead blasting), illustrating how BCP results in high faceted surfaces in polycrystalline silicon. Illustrated. In addition, the anisotropic nature of BCP can be confirmed by discernable micro pitting between the faceted crystals. In FIG. 7, one can see how the grain boundaries are preferentially etched 503. Without careful control, it is clear that the process will cause damage to these boundaries.

도 8은 도 7에서와 같이 보다 고배율로 본 발명에 따른 BCP 를 도시한 것으로서, 주의를 기울이는 한 그레인 바운더리에 대한 손상이 매우 심각하지는 않다는 것을 보여준다. 도 8에서, 주로 이방성 에칭의 결과이며 다소 많은 반사 표면을 가지는 패시트가 있는 것으로 판단되지만, 그 표면의 완전성은 매우 양호하고 종래 기술인 BB 및 HF 에칭 프로세스에서와 같은 명백한 박리는 없다.FIG. 8 shows the BCP according to the invention at a higher magnification as in FIG. 7, showing that damage to the grain boundary is not very serious as long as care is taken. In FIG. 8, it is believed that there are facets which are mainly a result of anisotropic etching and have somewhat more reflective surfaces, but the integrity of the surface is very good and there is no obvious delamination as in the prior art BB and HF etching processes.

도 9는 SEM 미세조직 포스트 ACP 처리 Si 쿠폰 #2(SEM Microstructure Post ACP Treatment Si Coupon #2)에 관한 것으로서, 본 발명에 따른 ACP 를 도시한 것이다. 도 9에는, 보다 흐린 즉 실질적으로 비반사적인 표면이 명확히 도시되어 있다. 피팅 또는 유사한 문제들이 없거나 또는 거의 없는 반면, 보다 밝은 표면들은 매우 작은 크기(scale)의 비교적 거친 표면을 나타낸다.FIG. 9 relates to a SEM microstructure Post ACP Treatment Si Coupon # 2 and illustrates an ACP according to the present invention. In FIG. 9 a more blurred or substantially non-reflective surface is clearly shown. While there are no or little fitting or similar problems, brighter surfaces represent relatively rough surfaces of very small scale.

도 10 은 도 9에서와 같이 본 발명에 따른 실시예의 ACP를 보다 고배율로 도시한 것이다. 도 10에서, 비교적 거친 표면의 특성을 볼 수 있다. 여기서, ACP 의 이방성 에칭은 전술한 바와 같이 매우 작은 크기의 실질적으로 산과 같은 형상을 가지는 매우 작은 융기에 둘러싸인 일련의 물결모양 계곡을 생성한다. BCP 의 물질 표면의 높은 반사성 패시트가 ACP 에 의해 회피된다는 것을 알 수 있다.FIG. 10 shows a higher magnification of the ACP of the embodiment according to the present invention as in FIG. 9. In Figure 10, one can see the properties of the relatively rough surface. Here, the anisotropic etching of the ACP produces a series of wavy valleys surrounded by very small ridges having a very small, substantially acid-like shape, as described above. It can be seen that the highly reflective facet of the material surface of the BCP is avoided by the ACP.

도 11 은 IPS 루프 금속 농도 레벨 베이스 처리 w/o 비드 블라스팅 + BKM2 린스(IPS Roof Metal Concentration level Base Treatment w/o Bead Blasting + BKM2 rinse)로서, 본 발명의 기준 세정의 실시예를 도시한다. 도 11 에서, 예를 들어 제곱 센치미터 당 28,000,000 ×1010개의 Cu 오염 상태의 "더러운" 루프 또는 세정 전 세일링(Ceiling Before Clean)으로, 일반적인 BKM 세정이 세일링 포스트베이스 세정(Ceiling Post Base Clean)과 비교되었다. 모든 미세 금속은 상기 도면에서 감소되고, 가장 중요한 오염 물지인 Cu는 20 이상의 인자만큼 감소되고 기준 레벨인 약 1 ×1010이하이다. 선행 기술의 일반적인 BKM 세정에서 도시되지 않은 칼륨을 제이하고, 모든 미세 금속은 감소되었다. 이러한 감소는 동이 플라즈마 내의 불안정성의 원인이라고 도시되기 때문에, 동과 관련하여 특히 중요하다.FIG. 11 is an IPS Roof Metal Concentration level Base Treatment w / o Bead Blasting + BKM2 rinse, showing an embodiment of a reference cleaning of the present invention as IPS Roof Metal Concentration Level Base Treatment w / o Bead Blasting + BKM2 Rinse. In FIG. 11, a typical BKM cleaning may be combined with a Sailing Post Base Clean with a “dirty” loop or Ceiling Before Clean, for example, 28,000,000 × 10 10 Cu contaminations per square centimeter. Compared. All fine metals are reduced in this figure, and the most important contaminant, Cu, is reduced by a factor of at least 20 and below the reference level of about 1 × 10 10 . Potassium, not shown in the conventional BKM cleaning of the prior art, was eliminated and all fine metals were reduced. This reduction is particularly important with respect to copper, since copper is shown to be the cause of instability in the plasma.

도 12는 IPS 루프 금속 농도 레벨 ACP 처리 w/o 비드 블라스팅 + BKM2 린스(IPS Roof Metal Concentration level ACP Treatment w/o Bead Blasting + BKM2 rinse)로서, 본 발명의 기준 세정의 실시예를 도시한다. 도 12에서, 예를 들어 제곱 센치미터 당 2.8 ×1017개 원자에 해당하는 제곱 센치미터 당 112,000,000 ×1010의 Cu 오염 상태의 "더러운" 루프를 ACP 로 세정하였다. ACP 의 결과는 종래 기술의 일반적인 BKM 세정 이상의 큰 미세 금속 감소이다. 예를 들어, 가장 중요한 미세 금속 오염물질인 Cu 의 감소는 100 개 이상의 인자(factor)에 의해 이루어진다. 도시된 감소 상태에서, 동에 의해 악영향을 받는 IPS 프로세스의 안정성이 감소되며, 그에 따라 통상적으로 세정된 루프가 다시 세정되기 전에 거의 300 (294로 확인 됨)시간동안 사용될 수 있다. 이러한 유리한 결과는 제곱 센치미터 당 0.2 ×1010원자와 같이 제곱 센치미터 당 1 ×1010원자 이하인 동 오염 물질의 레벨에 의해 얻어진다. 종래 기술에서, 세정된 루프는 다시 세정될 때까지 약 200 시간동안만 사용할 수 있었다. 상기 달성된 농도는 미세 금속 농도를 거의 무의미한 레벨까지 감소시키며, 그리고 본질적으로 미세 금속 오염에 관한 사용되지 않은 루프 조건으로 루프를 복귀시킨다.FIG. 12 is an IPS Roof Metal Concentration level ACP Treatment w / o Bead Blasting + BKM2 rinse, showing an embodiment of a reference cleaning of the present invention as IPS Roof Metal Concentration Level ACP Treatment w / o Bead Blasting + BKM2 Rinse. In FIG. 12, a “dirty” loop of 112,000,000 × 10 10 Cu contamination, for example 2.8 × 10 17 atoms per square cm, was cleaned with ACP. The result of ACP is a large fine metal reduction above the conventional BKM cleaning of the prior art. For example, the reduction of Cu, the most important fine metal contaminant, is made by more than 100 factors. In the reduced state shown, the stability of the IPS process adversely affected by copper is reduced, and thus can be used for nearly 300 (identified as 294) hours before the cleaned loop is typically cleaned again. This advantageous result is obtained by the level of copper pollutants that are 1 × 10 10 atoms or less per square centimeter, such as 0.2 × 10 10 atoms per square centimeter. In the prior art, the cleaned loop could only be used for about 200 hours until it was cleaned again. The achieved concentration reduces the fine metal concentration to an almost insignificant level and essentially returns the loop to the unused loop conditions for fine metal contamination.

도 13은 염기 세정(base cleaning, BCP)과 산성 화학 폴리싱(acid chemical polishing, ACP)에 관한 본 발명의 실시예를 설시한다. 도 13에서 본 발명에 따른 프로세스는 동일한 결과를 제시하는 동안, ACP의 경우는 0.5 내지 1 시간 정도인데 비하여 BCP는 대략 6시간을 요한다는 사실에 주목할 것이다. ACP의 등방성 에칭에 대하여 BCP는 이방성으로 에칭하여, 결과적으로 BCP가 제어하기 보다 어려울 것이라는 점이 평가될 것이다. BCP가 반도체 표면에 상당히 깎인 면을 초래하는데 반하여, ACP는 반도체 표면의 둥근 윤곽을 초래한다. 하지만, 본 도면의 중요한 점은 본 발명의 개시 내용에 따라 산이나 염기가 사용될 수도 있다는 점이다.FIG. 13 illustrates an embodiment of the present invention for base cleaning (BCP) and acid chemical polishing (ACP). It will be noted that while the process according to the invention in FIG. 13 presents the same result, the BCP takes about 6 hours compared to about 0.5 to 1 hour for ACP. For isotropic etching of ACP, it will be appreciated that the BCP is anisotropically etched, resulting in more difficult BCP control. ACP results in a rounded contour of the semiconductor surface, whereas BCP results in a significantly shaved surface on the semiconductor surface. However, an important point of this figure is that acids or bases may be used in accordance with the present disclosure.

도 14는 본 발명의 베이스 에칭(BCP) 후에 후속적인 BKM#2, 즉 더욱 개선된 BKM 세정에 의하여 미립자 물질 수가 어떻게 영향을 받는지가 설시되는 실시예이다. 도 14에서, 잔류물만이 BKM#2 프로세스에 의한 제거의 영향을 거의 받지 않기 때문에, ACP는 고유 세정 프로세스라는 점이 명백하다. 이는 음파화 시간(sonification time)의 또는 초음파 교반 환경에서의 시간의 40분 후에 미립자 물질의 차이에 의하여 명백하게 도시된다. 여기서, 제곱 센치미터당 215,698 와 123,529 차이의 순 변화가 생긴다. 본 발명에 따라, 70분 까지의 추가적인 초음파화(ultrasonification)는 BKM#2 처리를 수반하는 경우와 수반하지 않는 경우 모두에 200,000의 기준선 이하로, 그리고 바람직하게는 100,000의 기준선 이하로 미립자 물질 수(PMC)를 감소시킨다.FIG. 14 is an example illustrating how the number of particulate matter is affected by subsequent BKM # 2, ie, further improved BKM cleaning, after base etch (BCP) of the present invention. In Fig. 14, it is evident that ACP is an inherent cleaning process, since only the residue is hardly affected by removal by the BKM # 2 process. This is clearly shown by the difference in particulate matter after 40 minutes of sonication time or in an ultrasonic stirring environment. Here, there is a net change of 215,698 and 123,529 differences per square centimeter. According to the present invention, further ultrasonification up to 70 minutes can be achieved with a particulate matter number below 200,000 baseline and preferably below 100,000 baseline, both with and without BKM # 2 treatment. PMC).

도 15는 본 발명의 산성 에칭(ACP) 후에 후속적인 BKM#2, 즉 더욱 개선된 BKM 세정에 의하여 미립자 물질 수가 어떻게 영향을 받는지를 설시하는 실시예이다. 도 15에서 잔류물은 BKM#2 프로세스에 의한 제거에 거의 영향을 받지 않기 때문에 ACP는 고유 세정 프로세스라는 것이 명백하다. 이는 음파화 시간 또는 초음파 교반 환경에서의 시간의 40분 후에 미립자 물질의 차이에 의하여 명백하게 도시된다. 여기서, 단지 제곱 센치미터당 263,521와 242,936 차의 미립자 수, 또는 제곱 센치미터당 21,000보다 약간 많은 미립자 수만의 순 변화가 생긴다. 이러한 숫자는 대략적인 숫자이며 본 발명의 실행에 따라 변할 것이라는 것은 이해될 것이다. 본 발명에 따라, 70분까지의 추가적인 초음파화는 BKM#2 처리를 수반하거나 또는 수반하지 않고서도 200,000 PMC의 기준선 이하로 PMC를 감소시킨다.FIG. 15 is an example illustrating how particulate matter number is affected by subsequent BKM # 2, ie, further improved BKM cleaning, after acidic etching (ACP) of the present invention. In Figure 15 it is clear that the ACP is an inherent cleaning process since the residue is hardly affected by removal by the BKM # 2 process. This is clearly shown by the difference in particulate matter after 40 minutes of sonication time or time in an ultrasonic stirring environment. Here, only a net change in the number of particles of order 263,521 and 242,936 per square centimeter, or slightly more than 21,000 per square centimeter, occurs. It will be understood that such numbers are approximate and will vary with the practice of the present invention. According to the present invention, further sonication up to 70 minutes reduces PMC below the baseline of 200,000 PMC with or without BKM # 2 treatment.

도 16은 본 발명의 챔버에서 프로세싱된 후에 입자를 구비하는 실리콘 웨이퍼를 도시하는 발명의 실시예이다. 도 16에서, 본 발명의 실시예에서는 루프 표면을 린스하는데 사용되는 물에 입자 수가 밀리리터(mL) 당 100K(100,000) 입자보다 적게 한다. 적은 입자 수는 실리콘 웨이퍼(703)와 같이 본 발명의 챔버에서 프로세싱되는 재료에 미립자 물질과의 비교적 사소한 문제를 일으킬 것이다. 이러한 믿음은 도시된 웨이퍼 상에 입자(705)가 거의 부재한다는 것에 의하여 증명되는데, 웨이퍼는 0.2 미크론이거나 또는 이보다 큰 총 네 개의 입자를 구비한다.16 is an embodiment of the invention showing a silicon wafer with particles after being processed in the chamber of the present invention. In FIG. 16, an embodiment of the present invention results in less than 100K (100,000) particles per milliliter (mL) of water used to rinse the loop surface. Low particle counts will cause relatively minor problems with particulate matter in materials processed in the chamber of the present invention, such as silicon wafer 703. This belief is demonstrated by the almost absence of particles 705 on the illustrated wafer, which have a total of four particles of 0.2 microns or larger.

도 16 하단의 도표(707)는 입자 크기에 관한 PMC를 도시한다. 0.2미크론 보다 약간 큰 지름을 구비하는 세 개의 입자와 그리고 약 0.8 미크론의 지름을 구비한 하나의 입자가 있다.Plot 707 at the bottom of FIG. 16 shows the PMC in terms of particle size. There are three particles with a diameter slightly larger than 0.2 micron and one particle with a diameter of about 0.8 micron.

도 17은 대조를 통하여 종래의 BB 및 HF 에칭으로 달성되는 미립자 총수를 도시한다. 도 17에서, 미립자 물질(803)은 임의로 웨이퍼(805) 상에 산재된다. 웨이퍼의 집적 회로의 크기 뿐만 아니라 이러한 회로의 구조물 크기 및 조밀도(density)에 의존하여, 미립자 물질은 이러한 실리콘 웨이퍼 상에 회로의 어 일드@(Ayield@)라 명명된 제품을 상당히 채울 수 있다.FIG. 17 shows the total particle count achieved with conventional BB and HF etching through contrast. In FIG. 17, particulate material 803 is optionally scattered on wafer 805. Depending on the size of the integrated circuits of the wafer as well as the structure size and density of these circuits, the particulate material can substantially fill the product labeled Ayield @ on these silicon wafers.

도 17의 하부에서의 도표(807)는 웨이퍼의 크기에 관하여 PMC를 도시한다. 대부분의 입자는 지름이 약 0.3 미크론이지만, 이 지름은 약 1.5미크론까지의 범위를 가지며 이 중 네 개는 지름이 1미크론보다 훨씬 크다.Diagram 807 at the bottom of FIG. 17 shows the PMC with respect to the size of the wafer. Most particles are about 0.3 microns in diameter, but these range up to about 1.5 microns, four of which are much larger than 1 micron in diameter.

본 발명의 특정 실시예의 앞선 기술은 설시 목적으로 제공되었다. 이들 실시예들은 본 발명을 남김없이 또는 기술된 정밀한 형태로 제한하려고 의도된 것은 아니고, 그리고 이는 상기 개시 내용의 관점에서 수많은 변형된 실시예가 가능하다는 점을 이해하여야 한다. 실시예들은 본 발명의 원리와 실용적인 실시예를 최적으로 설명하여 당업자가 본 발명과 고려된 특별한 사용에 적합하도록 수정된 다양한 변형예를 사용할 수 있도록 하기 위하여 선택되었고 기술되었다. 첨부된 청구 범위 및 균등예에 의하여 본 발명의 관점이 한정되도록 의도되었다.The foregoing description of certain embodiments of the present invention has been provided for purposes of illustration. It is to be understood that these embodiments are not intended to be exhaustive or to limit the invention to the precise form described, and that numerous modifications are possible in light of the above teaching. The embodiments have been selected and described in order to provide an optimal description of the principles and practical embodiments of the invention to enable those skilled in the art to make various modifications that are suitable to the particular use contemplated by the invention. It is intended that the scope of the invention be limited by the appended claims and equivalents thereof.

Claims (29)

플라즈마 챔버의 실리콘 루프를 세정하는 방법으로서,A method of cleaning a silicon loop of a plasma chamber, 상기 루프를 에칭하는 단계와,Etching the loop; 상기 에칭 단계 후에 상기 루프를 세정하는 단계와,Cleaning the loop after the etching step, 상기 세정 단계 후에 상기 루프를 탈이온수로 린스하는 단계와,Rinsing the loop with deionized water after the washing step; 상기 탈이온수 내부의 일정 크기 이상의 제 1 미립자 물질의 양을 결정하는 단계, 및Determining an amount of the first particulate material of a predetermined size or more inside the deionized water, and 상기 제 1 미립자 물질을 미립자 물질의 소정의 기준량과 비교하는 단계를 포함하는 방법.Comparing the first particulate material to a predetermined reference amount of particulate material. 제 1 항에 있어서, 상기 에칭은 실리콘 구조물에 대한 실질적인 손상없이 수행되는 방법.The method of claim 1, wherein the etching is performed without substantial damage to the silicon structure. 제 1 항에 있어서, 상기 에칭은 산에 의해 수행되는 방법.The method of claim 1 wherein said etching is performed by acid. 제 1 항에 있어서, 상기 에칭은 염기에 의해 수행되는 방법.The method of claim 1 wherein said etching is performed with a base. 제 1 항에 있어서, 상기 실리콘 루프는 다결정질 실리콘인 방법.The method of claim 1, wherein the silicon loop is polycrystalline silicon. 제 1 항에 있어서, 처리될 재료는 실리콘 웨이퍼인 방법.The method of claim 1 wherein the material to be treated is a silicon wafer. 플라즈마 챔버의 실리콘 루프를 세정하는 방법에 있어서,A method of cleaning a silicon loop of a plasma chamber, 미세 금속 오염물이 소정치 이하로 감소될 때까지 상기 루프를 에칭하는 단계, 및Etching the loop until fine metal contaminants are reduced below a predetermined value, and 상기 에칭 단계 이후에 상기 루프를 세정하는 단계를 포함하는 방법.Cleaning the loop after the etching step. 제 1 항에 있어서, 상기 에칭은 산에 의해 수행되는 방법.The method of claim 1 wherein said etching is performed by acid. 제 7 항에 있어서, 상기 에칭은 염기에 의해 수행되는 방법.8. The method of claim 7, wherein said etching is performed with a base. 제 9 항에 있어서, 상기 염기는 수산화 암모늄 또는 수산화 칼륨인 방법.10. The method of claim 9, wherein the base is ammonium hydroxide or potassium hydroxide. 제 7 항에 있어서, 상기 실리콘 루프는 다결정질 실리콘인 방법.8. The method of claim 7, wherein the silicon loop is polycrystalline silicon. 제 7 항에 있어서, 처리될 재료는 실리콘 웨이퍼인 방법.8. The method of claim 7, wherein the material to be treated is a silicon wafer. 플라즈마 챔버의 실리콘 루프를 세정하는 프로세스로서,A process of cleaning the silicon loop of a plasma chamber, 미세 금속 오염물이 소정치 이하로 감소될 때까지 실리콘 구조물의 실질적인 손상없이 상기 루프를 에칭하는 단계와,Etching the loop without substantial damage to the silicon structure until fine metal contaminants are reduced below a predetermined value; 상기 에칭 단계 후에 상기 루프를 세정하는 단계, 및Cleaning the loop after the etching step, and 상기 세정 단계 후에 불활성 물질로 상기 루프를 린스하는 단계를 포함하는 방법.Rinsing the loop with an inert material after the cleaning step. 제 13 항에 있어서, 상기 불활성 물질은 탈이온수인 방법.The method of claim 13, wherein the inert material is deionized water. 제 13 항에 있어서, 상기 미세 금속 오염물은 동인 방법.The method of claim 13, wherein the fine metal contaminants are copper. 제 15 항에 있어서, 상기 동 미세 금속의 양은 1 ×1010 atom/㎤이하인 방법.The method of claim 15, wherein the amount of copper fine metal is 1 × 10 10 atoms / cm 3 or less. 실리콘 루프로부터 미립자 물질의 양을 결정하는 단계를 포함하는, 플라즈마 챔버의 실리콘 루프의 세정 프로세스로서,A process of cleaning a silicon loop of a plasma chamber, the method comprising determining an amount of particulate material from the silicon loop, the method comprising: 상기 실리콘 구조물의 실질적인 손상없이 상기 루프를 에칭하는 단계와,Etching the loop without substantial damage to the silicon structure; 상기 에칭 단계 후에 상기 루프를 세정하는 단계와,Cleaning the loop after the etching step, 불활성 물질로 상기 루프를 린스하는 단계, 및Rinsing the loop with an inert material, and 소정의 미립자 물질의 기준량 이하로 제 1 미립자 물질의 양을 감소시키는 단계를 포함하는 프로세스.Reducing the amount of the first particulate material below a reference amount of the predetermined particulate material. 제 17 항에 있어서, 상기 불활성 물질은 탈이온수인 프로세스.The process of claim 17 wherein the inert material is deionized water. 제 17 항에 있어서, 처리될 물질은 실리콘 웨이퍼인 프로세스.18. The process of claim 17, wherein the material to be treated is a silicon wafer. IPS 플라즈마의 안정성을 개선하는 단계를 포함하는, 실리콘 루프의 세정 프로세스로서,A cleaning process of a silicon loop, comprising improving the stability of an IPS plasma, 상기 루프를 에칭하는 단계와,Etching the loop; 상기 에칭 단계 후에 상기 루프를 세정하는 단계와,Cleaning the loop after the etching step, 불활성 물질로 상기 루프를 린스하는 단계, 및Rinsing the loop with an inert material, and 소정의 동 기준치 이하로 상기 루프의 동 오염물을 감소시키는 단계를 포함하는 프로세스.Reducing copper contaminants in the loop below a predetermined copper threshold. 플라즈마 챔버의 실리콘 루프를 세정하는 장치로서,An apparatus for cleaning a silicon loop of a plasma chamber, 미세 금속 오염물이 소정치 이하로 감소될 때까지 상기 루프를 에칭하는 수단과,Means for etching the loop until fine metal contaminants are reduced below a predetermined value; 상기 에칭 이후에 상기 루프를 세정하는 수단과,Means for cleaning the loop after the etching, 상기 세정 이후에 상기 루프를 린스하는 탈이온수 수단과,Deionized water means for rinsing the loop after the cleaning, 상기 루프의 린스 이후에 탈이온수 내부에 있는 일정 크기 이상의 미립자 물질의 양을 양적으로 결정하는 수단, 및Means for quantitatively determining the amount of particulate material of a predetermined size or more inside deionized water after rinsing the loop, and 상기 미립자 물질의 양을 소정의 기준량과 비교하는 수단을 포함하는 장치.Means for comparing the amount of particulate matter with a predetermined reference amount. 제 21 항에 있어서, 상기 에칭하는 수단은 산인 장치.The apparatus of claim 21, wherein the means for etching is an acid. 제 21 항에 있어서, 상기 에칭하는 수단은 염기인 장치.The apparatus of claim 21, wherein the means for etching is a base. 제 21 항에 있어서, 상기 실리콘 루프는 다결정질 실리콘인 장치.The device of claim 21, wherein the silicon loop is polycrystalline silicon. 제 21 항에 있어서, 처리될 재료는 실리콘 웨이퍼인 장치.The apparatus of claim 21 wherein the material to be treated is a silicon wafer. 플라즈마 챔버의 실리콘 루프를 세정하는 장치로서,An apparatus for cleaning a silicon loop of a plasma chamber, 상기 루프를 에칭하는 수단과,Means for etching the loop, 상기 에칭 이후에 상기 루프를 세정하는 수단과,Means for cleaning the loop after the etching, 상기 세정 이후에 상기 루프를 린스하는 불활성 물질 수단과,Inert material means for rinsing the loop after the cleaning, 상기 루프의 린스 이후에 불활성 물질 내부에 있는 일정 크기 이상의 미립자 물질의 양을 양적으로 결정하는 수단, 및Means for quantitatively determining the amount of particulate material of a predetermined size or more inside the inert material after rinsing the loop, and 소정의 기준량과 상기 미립자 물질의 양을 비교하는 수단을 포함하는 장치.Means for comparing a quantity of said particulate matter with a predetermined reference amount. 제 26 항에 있어서, 상기 불활성 물질은 탈이온수인 장치.27. The apparatus of claim 26, wherein the inert material is deionized water. 제 26 항에 있어서, 상기 염기는 세제곱 센치미터당 200,000 미립자 물질 이하인 장치.27. The apparatus of claim 26, wherein the base is no more than 200,000 particulate matter per cubic centimeter. 제 26 항에 있어서, 상기 염기는 바람직하게 세제곱 센치미터당 100,000 미립자 물질 이하인 장치.27. The device of claim 26, wherein the base is preferably no greater than 100,000 particulate matter per cubic centimeter.
KR1020027013313A 2000-04-03 2001-04-02 Improved cleaning of a plasma processing system silicon roof KR20020087477A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US54117900A 2000-04-03 2000-04-03
US09/541,179 2000-04-03
PCT/US2001/010791 WO2001075189A2 (en) 2000-04-03 2001-04-02 Cleaning of a plasma processing system silicon roof

Publications (1)

Publication Number Publication Date
KR20020087477A true KR20020087477A (en) 2002-11-22

Family

ID=24158498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013313A KR20020087477A (en) 2000-04-03 2001-04-02 Improved cleaning of a plasma processing system silicon roof

Country Status (4)

Country Link
EP (1) EP1274876A2 (en)
JP (1) JP2003534451A (en)
KR (1) KR20020087477A (en)
WO (1) WO2001075189A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061006A (en) * 2016-11-29 2018-06-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Etching using chamber with top plate formed of non-oxygen containing material

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846726B2 (en) 2002-04-17 2005-01-25 Lam Research Corporation Silicon parts having reduced metallic impurity concentration for plasma reaction chambers
US20050048876A1 (en) 2003-09-02 2005-03-03 Applied Materials, Inc. Fabricating and cleaning chamber components having textured surfaces
US7899627B2 (en) 2006-09-28 2011-03-01 Lam Research Corporation Automatic dynamic baseline creation and adjustment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69531880T2 (en) * 1994-04-28 2004-09-09 Applied Materials, Inc., Santa Clara Method for operating a CVD reactor with a high plasma density with combined inductive and capacitive coupling
US5647386A (en) * 1994-10-04 1997-07-15 Entropic Systems, Inc. Automatic precision cleaning apparatus with continuous on-line monitoring and feedback
US6379575B1 (en) * 1997-10-21 2002-04-30 Applied Materials, Inc. Treatment of etching chambers using activated cleaning gas

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061006A (en) * 2016-11-29 2018-06-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Etching using chamber with top plate formed of non-oxygen containing material
US10504720B2 (en) 2016-11-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Etching using chamber with top plate formed of non-oxygen containing material
US11120986B2 (en) 2016-11-29 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Etching using chamber with top plate formed of non-oxygen containing material

Also Published As

Publication number Publication date
WO2001075189A2 (en) 2001-10-11
WO2001075189A3 (en) 2002-02-07
JP2003534451A (en) 2003-11-18
EP1274876A2 (en) 2003-01-15

Similar Documents

Publication Publication Date Title
KR101118004B1 (en) Methods of finishing quartz glass surfaces and components made by the methods
JP4321595B2 (en) Method for producing group III-V compound semiconductor substrate
JP4479657B2 (en) Method for manufacturing gallium nitride based semiconductor substrate
KR101177334B1 (en) Silicon electrode assembly surface decontamination by acidic solution
US20160218003A1 (en) Single-crystal silicon carbide substrate, method for producing single-crystal silicon carbide substrate, and method for inspecting single-crystal silicon carbide substrate
JP2004356252A (en) Method for working silicon wafer
EP1827871A2 (en) Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses
CN109623581A (en) A kind of surface polishing method of hard material
CN1303518A (en) Post-etching alkaline treatment process
JP2008227283A (en) METHOD OF MANUFACTURING SiC PARTICLE MONITOR WAFER
US20030190810A1 (en) Method of reducing particulate contamination during polishing of a wafer
KR20020087477A (en) Improved cleaning of a plasma processing system silicon roof
US5773360A (en) Reduction of surface contamination in post-CMP cleaning
CN113690128A (en) Method for cleaning indium phosphide wafer
JP4785834B2 (en) Manufacturing method of semiconductor coated substrate
JP7160469B2 (en) METHOD FOR REDUCING METAL CONTAMINATION ON THE SURFACE OF A SUBSTRATE
CN1816644A (en) Pvd component and coil refurbishing methods
Faust Jr Studies on surface preparation
JP2005203507A (en) Semiconductor wafer processing method and semiconductor wafer treating apparatus
JP2010092938A (en) Method of cleaning semiconductor wafer, and semiconductor wafer
JPH0297500A (en) Gaas single crystal specular wafer and its production
JP2000049139A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid