[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20020068128A - Harmonic mixer circuit having improved dc offset and linearity - Google Patents

Harmonic mixer circuit having improved dc offset and linearity Download PDF

Info

Publication number
KR20020068128A
KR20020068128A KR1020010008386A KR20010008386A KR20020068128A KR 20020068128 A KR20020068128 A KR 20020068128A KR 1020010008386 A KR1020010008386 A KR 1020010008386A KR 20010008386 A KR20010008386 A KR 20010008386A KR 20020068128 A KR20020068128 A KR 20020068128A
Authority
KR
South Korea
Prior art keywords
terminal
active element
type
bias
active
Prior art date
Application number
KR1020010008386A
Other languages
Korean (ko)
Other versions
KR100390544B1 (en
Inventor
김영진
김본기
이귀로
Original Assignee
인티그런트 테크놀로지즈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인티그런트 테크놀로지즈(주) filed Critical 인티그런트 테크놀로지즈(주)
Priority to KR10-2001-0008386A priority Critical patent/KR100390544B1/en
Priority to PCT/KR2002/000269 priority patent/WO2002075917A1/en
Priority to US10/257,920 priority patent/US7035615B2/en
Publication of KR20020068128A publication Critical patent/KR20020068128A/en
Application granted granted Critical
Publication of KR100390544B1 publication Critical patent/KR100390544B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0047Offset of DC voltage or frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0088Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: A harmonic mixer circuit having improved dc offset and linearity is provided to remedy a DC(Direct Current) offset of a mixing circuit for mixing an LO(Local Oscillator) frequency signal with a high-frequency signal by including only a wanting baseband signal in an output signal. CONSTITUTION: A first circuit includes a first active element(Qn11) and a second active element(Qn12). A second circuit includes a third active element(Qn21) and a fourth active element(Qn22). A first terminal of the first, the second, the third and the fourth active element(Qn11,Qn12,Qn21,Qn22) is connected respectively with a first voltage through a first, a second, a third and a fourth bias and impedance unit to maintain an operation bias voltage. A second terminal of the first and the second active element(Qn11,Qn12) is connected with a second power supply through the first bias and impedance unit. A second terminal of the third and the fourth active element(Qn21,Qn22) is connected with the second power supply through the second bias and impedance unit. A connection point of a third terminal of the first and the third active element(Qn11,Qn21) is connected with a first power supply through a first output tap and a first output-side bias and impedance unit. A connection point of a third terminal of the second and the fourth active element(Qn12,Qn22) is connected with the first power supply through a second output tap and a second output-side bias and impedance unit.

Description

디씨 오프셋 및 선형성이 향상된 하모닉 믹서 회로{Harmonic Mixer Circuit Having Improved DC Offset and Linearity}Harmonic Mixer Circuit Having Improved DC Offset and Linearity

본 발명은 믹서 회로에 관한 것으로서, 더욱 구체적으로는 다이렉트 수신기 등에 활용 가능한 믹서 회로의 DC 오프셋 및 비선형의 개선에 관한 것이다.TECHNICAL FIELD The present invention relates to a mixer circuit, and more particularly, to improvement of DC offset and nonlinearity of a mixer circuit that can be used in a direct receiver or the like.

최근에 휴대형 무선 전화기의 보급에 따라서, 단말기의 소형화, 저전력화, 및 저비용화가 요구되고 있다. 이에 따라, 다이렉트 컨버젼 수신기(DirectConversion Receiver)가 널리 활용되고 있는 실정이다. 다이렉트 컨버젼 수신기를 이용하면, 이미지 주파수 성분이 존재하지 않으므로, 수퍼헤테로다인 수신기에 필수적인 대역 통과 필터(BPF) 형의 채널 필터가 필요치 않다. 그 대신, 채널 필터로서 저대역 필터(LPF)가 사용된다. 따라서, 집적 회로 제 조 공정이 용이하다.Recently, with the spread of portable wireless telephones, there has been a demand for miniaturization, low power consumption, and low cost of terminals. Accordingly, a direct conversion receiver is widely used. Using a direct conversion receiver, there is no image frequency component, and thus no need for a band pass filter (BPF) type channel filter, which is essential for a superheterodyne receiver. Instead, a low band filter (LPF) is used as the channel filter. Therefore, the integrated circuit manufacturing process is easy.

다이렉트 컨버젼 수신기는 기본적으로 입력 고주파수 신호를 기저대역 주파수 신호로 직접 변환한다. 이는 수퍼헤테로다인 수신기에 있어서, 중간 주파수가 0 Hz인 경우에 대응된다고 할 수 있다. 따라서, 입력 고주파수 신호를 기저 대역 주파수 신호로 직접 변환하기 위해서, 입력 주파수와 거의 동일한 주파수의 로컬 오실레이터(LO) 신호를 생성하여 입력 주파수와 믹싱한다. 도 1은 반송 주파수가 ωRF인 입력 신호와, 주파수가 ωLO인 LO 신호와, 이들 양 신호가 믹싱되어 생성된 기저 대역 신호를 주파수 도메인에서 도시한 도면이다. 도 2는 입력 신호(201)와 LO 신호(203)를 믹싱하기 위한 믹서(205)와 관련 회로를 도시한 회로도이다.Direct conversion receivers basically convert the input high frequency signals directly into baseband frequency signals. This may correspond to the case where the intermediate frequency is 0 Hz in the superheterodyne receiver. Thus, in order to directly convert an input high frequency signal to a baseband frequency signal, a local oscillator (LO) signal of approximately the same frequency as the input frequency is generated and mixed with the input frequency. FIG. 1 is a diagram illustrating an input signal having a carrier frequency of ω RF , an LO signal having a frequency of ω LO , and a baseband signal generated by mixing these signals in the frequency domain. 2 is a circuit diagram illustrating a mixer 205 and associated circuits for mixing the input signal 201 and the LO signal 203.

도1에 도시된 바와 같이, RF 변조 신호의 반송 주파수(ωRF)와 동일한 주파수(ωLO)의 LO 신호를 믹서를 사용하여 믹싱함으로써, 주파수가 0 Hz인 중간 주파수(ωIF) 신호를 생성한다. 반송 주파수와 LO 신호의 믹싱을 통해 생성된 주파수가 0 Hz인 중간 주파수 신호는 기저 대역 주파수 신호와, LO 주파수(ωLO) 신호와, 반송파 주파수(ωIF) 신호와, LO 주파수 및 반송파 주파수의 합의 주파수(ωLO+ ωIF) 신호와, LO 주파수 및 반송파 주파수의 차의 주파수(|ωLO- ωIF|) 신호 성분을 포함한다. 이러한 성분 중 기저 대역 주파수 신호를 제 외한 신호는 도 2에 도시된 바와 같이, 저대역 필터(207)를 통해 차단함으로써, 정보 신호 및 LO 주파수 및 반송파 주파수의 차의 주파수(|ωLO- ωIF|) 신호 성분 만을 추출하는 것이 가능하다.As shown in FIG. 1, by mixing a LO signal of the same frequency (ω LO ) as the carrier frequency (ω RF ) of the RF modulated signal using a mixer, an intermediate frequency (ω IF ) signal having a frequency of 0 Hz is generated. do. The intermediate frequency signal having a frequency of 0 Hz generated by mixing the carrier frequency and the LO signal includes a baseband frequency signal, an LO frequency (ω LO ) signal, a carrier frequency (ω IF ) signal, and a LO frequency and a carrier frequency. The sum frequency (ω LO + ω IF ) signal and the frequency (| ω LOIF |) signal component of the difference between the LO frequency and the carrier frequency. Of these components, except for the baseband frequency signal, as shown in FIG. 2, the signal is blocked through the low band filter 207, whereby the frequency of the difference between the information signal and the LO frequency and the carrier frequency (| ω LOIF It is possible to extract only signal components.

이러한, 다이렉트 컨버전 수신기는 다음과 같은 몇가지 문제 점을 갖는다.Such a direct conversion receiver has some problems as follows.

첫째로, 다이렉트 컨버전 수신기는 동일한 주파수 신호의 믹싱으로 인해 발생하는 DC 오프셋(offset) 전압 문제 를 갖는다.First, the direct conversion receiver has a DC offset voltage problem caused by mixing of the same frequency signal.

이러한 DC 오프셋이 발생하는 원인을 설명한다. 도 2에 도시된 바와 같이, 하드웨어의 특성에 의해서 LO 신호의 일부는 믹서(205)의 고주파수 신호 입력 단자를 통해 누출된다. 누출된 LO 신호는 고주파수 신호 증폭부(209)의 출력 포트 및 안테나(211)에서 반사된다. 반사된 LO 신호는 믹서에서 LO 신호와 믹싱되어 출력 신호 중에 DC 성분으로 출현하게 되는 것이다. 이를 다이내믹 DC 오프셋이라 한다. 다이내믹 DC 오프셋의 양은 고주파수 신호 증폭부(209) 및 안테나에서의 반사율에 크게 의존한다. 고주파수 신호 증폭부(209)의 증폭률에 따라서 반사율은 변동적이며, 따라서 다이내믹 DC 오프셋의 양도 시간에 따라 변동적이다.The cause of such a DC offset will be described. As shown in FIG. 2, due to the nature of the hardware, part of the LO signal leaks through the high frequency signal input terminal of the mixer 205. The leaked LO signal is reflected by the output port of the high frequency signal amplifier 209 and the antenna 211. The reflected LO signal is mixed with the LO signal in the mixer to appear as a DC component in the output signal. This is called the dynamic DC offset. The amount of dynamic DC offset largely depends on the reflectance at the high frequency signal amplifier 209 and the antenna. The reflectance is variable according to the amplification factor of the high frequency signal amplifying unit 209, and therefore, the transfer time of the dynamic DC offset is variable depending on the time.

DC 오프셋이 발생하는 다른 원인으로써, LO 주파수 및 반송파 주파수의 차의 주파수(|ωLO- ωIF|) 신호 성분을 정위상 및 역위상의 신호를 획득하는 구성을 취하는 소위 밸런스드 믹서의 경우에, 정위상 및 역위상의 신호에 기여하는 회로간의 비대칭성을 들 수 있다. 이는 곧, 고주파수 신호의 반송 주파수(ωRF)와 LO 신호의주파수(ωLO)의 차의 주파수 신호의 정위상 및 역위상 신호가 서로 비대칭적으로 발생하여 DC 오프셋을 초래하게 된다. 이를 스태틱 DC 오프셋이라 한다.As another cause of the DC offset, in the case of a so-called balanced mixer, in which the frequency (| ω LOIF |) signal component of the difference between the LO frequency and the carrier frequency is configured to acquire signals in phase and antiphase, An asymmetry between circuits that contributes to the signals of the out of phase and the out of phase is mentioned. That is, the normal and antiphase signals of the frequency signal of the difference between the carrier frequency ω RF of the high frequency signal and the frequency ω LO of the LO signal are asymmetrically generated, resulting in a DC offset. This is called static DC offset.

이러한 DC 오프셋은 출력 신호 중에 바람직하지 못한 성분으로 남아 있게 되고, 믹서를 사용하는 다이렉트 컨버전 수신기의 특성을 열화시키는 한 요인이 되고 있다. 따라서 믹서 내에 존재하는 DC 오프셋(offset) 전압을 제 거할 필요가 있다.This DC offset remains an undesirable component in the output signal and is one factor that degrades the characteristics of a direct conversion receiver using a mixer. Therefore, it is necessary to remove the DC offset voltage present in the mixer.

둘째로, 다이렉트 컨버전 수신기는 2차 상호 변조(intermodulation, IMD2) 성분으로 인한 문제 를 갖는다. 대부분의 믹서 회로는 능동 소자에 의해서 구현된다. 능동 소자는, 특히 고주파수 신호가 입력되면 비선형적인 특성을 보인다.Second, the direct conversion receiver has a problem due to the secondary intermodulation (IMD2) component. Most mixer circuits are implemented by active elements. Active elements exhibit non-linear characteristics, especially when high frequency signals are input.

이러한 비선형적 특성은 멱급수에 의해 근사화된다. 멱급수로 근사화된 성분중 우수 차수 성분의 가장 주요한 성분은 2차 급수 성분이므로, 우수 차수 성분은 2차 급수 성분으로 근사화될 수 있다.This nonlinear characteristic is approximated by power series. Since the most important component of the even order component among the components approximated by the power series is the secondary water supply component, the even order component can be approximated to the secondary water supply component.

그러나, 위와 같은 믹서 회로의 비선형적인 특성은 다이렉트 수신기 전체 회로의 성능을 열화시키는 주요한 요인 중 하나로 알려져 있다.However, the above nonlinear characteristics of the mixer circuit are known as one of the major factors that degrade the performance of the entire direct receiver circuit.

본 발명의 목적은 DC 오프셋이 제 거된 믹서 회로를 제 공하고자 하는 것이다.It is an object of the present invention to provide a mixer circuit with a DC offset removed.

본 발명의 다른 목적은 DC 오프셋이 제 거됨과 동시에 비선형적인 특성, 특히 우수 차수 성분으로 인한 비선형적인 특성이 개선된 믹서 회로를 제 공하고자하는 것이다.It is another object of the present invention to provide a mixer circuit with improved DC non-linear characteristics, especially non-linear characteristics due to superior order components.

본 발명의 한 특징에 따르면, 제 1 단자, 제 2 단자, 및 제 3 단자를 구비하고, 상기 제 1 단자 및 제 2 단자간에 인가되는 전압의 크기에 기초하여 상기 제 2 단자로부터 상기 제 3 단자로 흐르는 전류의 크기 및 방향이 변동되는 제 1 능동 소자 및 제 2 능동 소자를 포함하는 제 1 회로와 제 3 능동 소자 및 제 4 능동 소자를 포함하는 제 2 회로를 포함하는 믹서 회로가 제 공된다. 상기 제 1 능동 소자 및 제 2 능동 소자의 상기 제 2 단자는 서로 접속되어 제 2 단자측 제 1 바이어스 및 임피던스부를 통해 제 2 전원과 접속되고, 상기 제 3 능동 소자 및 제 4 능동 소자의 상기 제 2 단자는 서로 접속되어 제 2 단자측 제 2 바이어스 및 임피던스부를 통해 상기 제 2 전원과 접속되며, 상기 제 1 능동 소자 및 제 4 능동 소자의 제 1 단자는 각각 제 1 입력단 및 제 2 입력단과 접속되고, 상기 제 2 능동 소자 및 제 3 능동 소자의 제 1 단자는 서로 접속되어 제 3 입력단과 접속되며, 상기 제 1 능동 소자 내지 제 4 능동 소자의 제 1 단자는 각각 제 1 바이어스 및 임피던스부 내지 제 4 바이어스 및 임피던스부를 통해 제 1 전압과 접속되어 소정의 동작 바이어스 전압이 유지되고, 상기 제 1 능동 소자 및 제 3 능동 소자의 제 3 단자의 접속점은 제 1 출력단 및 제 1 출력측 바이어스 및 임피던스부를 통해 제 1 전원과 접속되고, 상기 제 2 능동 소자 및 제 4 능동 소자의 제 3 단자의 접속점은 제 2 출력단 및 제 2 출력측 바이어스 및 임피던스부를 통해 상기 제 1 전원과 접속된다.According to one feature of the invention, a third terminal comprising a first terminal, a second terminal, and a third terminal, based on the magnitude of the voltage applied between the first terminal and the second terminal, from the second terminal to the third terminal. Provided is a mixer circuit comprising a first circuit comprising a first active element and a second active element and a second circuit comprising a third active element and a fourth active element in which the magnitude and direction of the current flowing in the furnace varies. . The second terminals of the first active element and the second active element are connected to each other and to a second power source through a second terminal side first bias and impedance unit, and the second terminal of the third active element and the fourth active element. The two terminals are connected to each other and are connected to the second power supply through a second bias side and a second impedance side of the terminal, and the first terminals of the first active element and the fourth active element are connected to the first input terminal and the second input terminal, respectively. The first terminals of the second active element and the third active element may be connected to each other to be connected to a third input terminal, and the first terminals of the first to fourth active elements may be formed of a first bias and an impedance unit, respectively. A predetermined operating bias voltage is maintained by being connected to the first voltage through the fourth bias and impedance unit, and a connection point of the third terminal of the first active element and the third active element is connected to the first output terminal. And a first power source via a first output side bias and impedance unit, and a connection point of the third terminal of the second active element and the fourth active element to the first power source through a second output terminal and a second output side bias and impedance unit. Connected.

본 발명의 다른 특징에 따르면, 제 1 단자, 제 2 단자, 및 제 3 단자를 구비하고, 상기 제 1 단자 및 제 2 단자간에 인가되는 전압의 크기에 기초하여 상기 제 2 단자로부터 상기 제 3 단자로 흐르는 전류의 크기 및 방향이 변동되는 제 1 능동 소자 및 제 2 능동 소자를 포함하는 제 1 회로와 제 3 능동 소자 및 제 4 능동 소자를 포함하는 제 2 회로를 포함하는 믹서 회로가 제 공된다. 상기 제 1 능동 소자 및 제 2 능동 소자의 상기 제 2 단자는 서로 접속되어 제 1 소오스측 바이어스 및 임피던스부를 통해 제 1 전원과 접속되고, 상기 제 3 능동 소자 및 제 4 능동 소자의 상기 제 2 단자는 서로 접속되어 제 2 소오스측 바이어스 및 임피던스부를 통해 상기 제 1 전원과 접속되며, 상기 제 1 능동 소자 및 제 4 능동 소자의 제 1 단자는 각각 제 1 고주파수 입력단 및 제 2 고주파수 입력단과 접속되고, 상기 제 2 능동 소자 및 제 3 능동 소자의 제 1 단자는 서로 접속되어 로컬 오실레이터(LO) 신호 입력단과 접속되며, 상기 제 1 능동 소자 내지 제 4 능동 소자의 제 1 단자는 각각 제 1 바이어스 및 임피던스부 내지 제 4 바이어스 및 임피던스부를 통해 제 1 전압과 접속되어 소정의 동작 바이어스 전압이 유지되고, 상기 제 1 능동 소자 및 제 3 능동 소자의 제 3 단자의 접속점은 제 1 출력단 및 제 1 출력측 바이어스 및 임피던스부를 통해 제 2 전원과 접속되고, 상기 제 2 능동 소자 및 제 4 능동 소자의 제 3 단자의 접속점은 제 2 출력단 및 제 2 출력측 바이어스 및 임피던스부를 통해 상기 제 2 전원과 접속된다.According to another feature of the present invention, there is provided a first terminal, a second terminal, and a third terminal, and the third terminal from the second terminal based on the magnitude of the voltage applied between the first terminal and the second terminal. Provided is a mixer circuit comprising a first circuit comprising a first active element and a second active element and a second circuit comprising a third active element and a fourth active element in which the magnitude and direction of the current flowing in the furnace varies. . The second terminals of the first active element and the second active element are connected to each other and to the first power source through a first source side bias and impedance unit, and the second terminal of the third active element and the fourth active element. Are connected to each other and are connected to the first power source through a second source side bias and impedance unit, and the first terminals of the first active element and the fourth active element are respectively connected to the first high frequency input terminal and the second high frequency input terminal, The first terminals of the second active element and the third active element are connected to each other and are connected to a local oscillator (LO) signal input terminal, and the first terminals of the first to fourth active elements are first bias and impedance, respectively. The first to third active elements are connected to the first voltage through the fourth to fourth bias and impedance parts to maintain a predetermined operating bias voltage. The connection point of the third terminal of is connected to the second power supply through the first output terminal and the first output side bias and impedance section, and the connection point of the third terminal of the second active element and the fourth active element is the second output terminal and the second output side. It is connected to the second power supply via a bias and impedance section.

본 발명의 또 다른 특징에 따르면, 제 1 단자, 제 2 단자, 및 제 3 단자를 구비하고, 상기 제 1 단자 및 제 2 단자간에 인가되는 전압의 크기에 기초하여 상기 제 2 단자로부터 상기 제 3 단자로 흐르는 전류의 크기 및 방향이 변동되는 제1형 제 1 능동 소자 및 제 2 능동 소자를 포함하는 제 1 회로와 제 1형 제 3 능동 소자 및 제 4 능동 소자를 포함하는 제 2 회로를 포함하는 제 1형 회로부와, 상기 제 1 내지 제 4 능동 소자와 상보적인 특성을 갖는 제 2형 제 1 능동 소자 내지 제 2 능동 소자를 포함하는 제 1 회로와 제 2형 제 3 능동 소자 및 제 4 능동 소자를 포함하는 제 2 회로를 포함하는 제 2형 회로부를 포함하는 믹서 회로가 제 공된다. 상기 제 1형 제 1 능동 소자 및 제 2 능동 소자의 상기 제 2 단자는 서로 접속되어 제 1형 제 2 단자측 제 1 바이어스 및 임피던스부를 통해 제 2 전원과 접속되고, 상기 제 1형 제 3 능동 소자 및 제 4 능동 소자의 상기 제 2 단자는 서로 접속되어 제 1형 제 2 단자측 제 2 바이어스 및 임피던스부를 통해 상기 제 2 전원과 접속되며, 상기 제 2형 제 1 능동 소자 및 제 2 능동 소자의 상기 제 2 단자는 서로 접속되어 제 2형 제 2 단자측 제 1 바이어스 및 임피던스부를 통해 제 1 전원과 접속되고, 상기 제 2형 제 3 능동 소자 및 제 4 능동 소자의 상기 제 2 단자는 서로 접속되어 제 2형 제 2 단자측 제 2 바이어스 및 임피던스부를 통해 상기 제 2 전원과 접속되며, 상기 제 1형 및 제 2형의 제 1 능동 소자의 제 1 단자의 접속점 및 상기 제 1형 및 제 2형의 제 4 능동 소자의 제 1 단자의 접속점은 각각 제 1 고주파수 입력단 및 제 2 고주파수 입력단과 접속되고, 상기 제 1형 및 제 2형의 제 2 능동 소자 및 제 3 능동 소자의 제 1 단자는 서로 접속되어 로컬 오실레이터(LO) 신호 입력단과 접속되며, 상기 제 1형 및 제 2형 제 1 능동 소자 내지 제 4 능동 소자의 제 1 단자는 각각 제 1형 제 1 단자측 제 1 바이어스 및 임피던스부 내지 제 4 바이어스 및 임피던스부 및 제 2형 제 1 단자측 제 1 바이어스 및 임피던스부 내지제 4 바이어스 및 임피던스부를 통해 제 1 전압과 접속되어 소정의 동작 바이어스 전압이 유지되고, 상기 제 1형 및 제 2형 제 1 능동 소자 및 제 3 능동 소자의 제 3 단자의 접속점은 제 1 출력단 및 제 1 출력측 바이어스 및 임피던스부를 통해 제 1 전원과 접속되고, 상기 제 1형 및 제 2형 제 2 능동 소자 및 제 4 능동 소자의 제 3 단자의 접속점은 제 2 출력단 및 제 2 출력측 바이어스 및 임피던스부를 통해 상기 제 1 전원과 접속된다.According to another feature of the invention, the third terminal having a first terminal, a second terminal, and a third terminal, based on the magnitude of the voltage applied between the first terminal and the second terminal from the second terminal A first circuit including a first type first active element and a second active element and a second circuit including a first type third active element and a fourth active element varying in magnitude and direction of current flowing through the terminal; A first circuit and a second type third active element and a fourth circuit including a first type circuit unit and a second type first to second active element having complementary characteristics to the first to fourth active elements A mixer circuit is provided that includes a second type circuit portion that includes a second circuit that includes an active element. The second terminals of the first type first active element and the second active element are connected to each other and to the second power source through the first type bias terminal and the first bias side of the first type second terminal, and the first type third active The second terminals of the device and the fourth active device are connected to each other and connected to the second power supply through the first bias-side second bias and impedance part of the first type, and the second type first active device and the second active device. The second terminals of are connected to each other and are connected to a first power source through a second biasing-side first bias and impedance section of the second type, and the second terminals of the second type third active element and the fourth active element are mutually Connected to the second power supply via a second bias and impedance section of a second type second terminal, connecting points of the first terminals of the first active elements of the first type and the second type, and the first type and the first type First of the fourth active element of type 2 The connection points of the terminals are respectively connected to the first high frequency input terminal and the second high frequency input terminal, and the first terminals of the second active element and the third active element of the first type and the second type are connected to each other so that the local oscillator (LO) signal is connected. It is connected to the input terminal, and the first terminals of the first type and second type active elements to the fourth active element is the first bias and impedance unit to the fourth bias and impedance unit and the first type on the first type first terminal side, respectively. A first operating voltage is maintained by being connected to the first voltage through the second type first terminal side through the first bias and impedance parts through the fourth bias and impedance parts, and the first and second type first active elements and the third type; The connection point of the third terminal of the active element is connected to the first power supply through the first output terminal and the first output side bias and impedance part, and the third of the first type and second type second active element and the fourth active element. Party connection point is connected to the first power supply through the second output terminal and the second output-side bias, and impedance.

도 1은 반송 주파수가 ωRF인 입력 신호와, 주파수가 ωLO인 LO 신호와, 이들 양 신호가 믹싱되어 생성된 기저 대역 신호를 주파수 도메인에서 도시한 도면.1 illustrates an input signal having a carrier frequency of ω RF , an LO signal having a frequency of ω LO , and a baseband signal generated by mixing these two signals in a frequency domain.

도 2는 입력 신호와 LO 신호(203)를 믹싱하기 위한 믹서(205)와 관련 회로를 도시한 회로도.2 is a circuit diagram showing a mixer 205 and associated circuits for mixing an input signal and an LO signal 203.

도 3은 본 발명에 따라서 DC 오프셋이 차단된 믹서 회로의 한 실시예를 도시한 회로도.3 is a circuit diagram illustrating one embodiment of a mixer circuit with a DC offset cut off in accordance with the present invention.

도 4는 N형 MOSFET과 상보적인 특성을 갖는 P형 MOSFET을 이용하여 도 3에 도시된 실시예와 상보적인 회로를 도시한 회로도.4 is a circuit diagram showing a circuit complementary to the embodiment shown in FIG. 3 using a P-type MOSFET having characteristics complementary to that of the N-type MOSFET.

도 5는 서로 상보적인 능동 소자에 대하여, 게이트 소오스간 전압(Vgs)에 대한 드레인 전류(IDS), 트랜스컨덕턴스(gm), 및 트랜스컨덕턴스(gm)의 1차 도함수(gm')값을 도시한 그래프.FIG. 5 shows the first derivatives (gm ') of drain current (I DS ), transconductance (gm), and transconductance (gm) versus gate source voltage Vgs for mutually complementary active devices. One graph.

도 6은 N형 MOSFET 및 P형 MOSFET의 드레인이 서로 접속되도록 하고, 양 소자의 트랜스컨덕턴스의 1차 도함수값이 극대값 및 극소값을 갖는 영역에서 바이어스되도록 한 회로와 이 회로의 양 소자의 1차 도함수(gm')값을 도시한 그래프.6 shows a circuit in which drains of an N-type MOSFET and a P-type MOSFET are connected to each other, and a first derivative of a transconductance of both devices is biased in a region having a maximum value and a minimum value, and a first derivative of both devices of the circuit. Graph showing (gm ') values.

도 7은 본 발명의 바람직한 실시예에 따라서, 서로 상보적인 능동 소자를 이용하여 선형성이 향상된 믹서 회로를 도시한 회로도.7 is a circuit diagram illustrating a mixer circuit with improved linearity using active elements complementary to each other, in accordance with a preferred embodiment of the present invention.

<도면의 주요한 부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

Qn11: 제 1형 믹서 회로의 제 1 능동 소자Qn11: first active element of the first type mixer circuit

Qn12: 제 1형 믹서 회로의 제 2 능동 소자Qn12: second active element of the first type mixer circuit

Qn21: 제 1형 믹서 회로의 제 3 능동 소자Qn21: third active element of the first type mixer circuit

Qn22: 제 1형 믹서 회로의 제 4 능동 소자Qn22: fourth active element of the first type mixer circuit

Qp11: 제 2형 믹서 회로의 제 1 능동 소자Qp11: first active element of the second type mixer circuit

Qp12: 제 2형 믹서 회로의 제 2 능동 소자Qp12: second active element of the second type mixer circuit

Qp21: 제 2형 믹서 회로의 제 3 능동 소자Qp21: third active element of the second type mixer circuit

Qp22: 제 2형 믹서 회로의 제 4 능동 소자Qp22: fourth active element of the second type mixer circuit

믹서 회로의 실시예Embodiment of the mixer circuit

도 3은 본 발명에 따라서 DC 오프셋이 차단된 믹서 회로의 한 실시예를 도시한 회로도이다.3 is a circuit diagram illustrating one embodiment of a mixer circuit with a DC offset cut off in accordance with the present invention.

본 발명에 따른 믹서 회로는 4개의 능동 소자(Qn1, Qn2, Qn3, Qn4)를 이용한다. 각각의 능동 소자(Qn)는 게이트(gn), 소오스(sn), 및 드레인(dn)을 구비한다. 능동 소자(Qn)는 게이트(gn) 및 소오스(sn)에 인가되는 전압의 크기 및 극성에 따라서, 소오스(sn)로부터 드레인(dn)으로 또는 그 역으로 흐르는 전류의 양 및 방향이 결정되는 특성을 갖는다. 이러한 능동 소자로는 바이폴라 정션 트랜지스터(BJT), 정션 전계 효과 트랜지스터(JFET), 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET), 및 금속 반도체 전계 효과 트랜지스터(MESFET) 등이 있다.The mixer circuit according to the present invention uses four active elements Qn1, Qn2, Qn3 and Qn4. Each active element Qn has a gate gn, a source sn and a drain dn. The active element Qn is characterized in that the amount and direction of the current flowing from the source sn to the drain dn or vice versa is determined according to the magnitude and polarity of the voltage applied to the gate gn and the source sn. Has Such active devices include bipolar junction transistors (BJTs), junction field effect transistors (JFETs), metal oxide semiconductor field effect transistors (MOSFETs), and metal semiconductor field effect transistors (MESFETs).

어떤 능동 소자는 게이트(gn), 소오스(sn), 및 드레인(dn) 이외에 보디 단자(bn)를 더 구비하는 특성을 갖는다. 게이트(gn) 및 보디 단자(bn) 간에 인가되는 전압의 크기 및 극성에 따라서, 소오스(sn)로부터 드레인(dn)으로 또는 그 역으로 흐르는 전류의 양 및 방향이 결정되는 특성을 갖는다. 이러한 능동 소자로는 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET) 등이 있다.Some active devices have a characteristic of further including a body terminal bn in addition to the gate gn, the source sn, and the drain dn. Depending on the magnitude and polarity of the voltage applied between the gate gn and the body terminal bn, the amount and direction of the current flowing from the source sn to the drain dn or vice versa are determined. Such active devices include metal oxide semiconductor field effect transistors (MOSFETs).

이하의 설명에서는 MOSFET을 중심으로 설명하고자 한다. 그러나, 본 발명의 정신은 MOSFET 뿐만 아니라 증폭기로 사용될 수 있는 모든 능동 소자에 적용할 수 있다. 따라서, 비록 본 명세서에서는 MOSFET을 중심으로 설명하지만, 본 발명의 개념과 범위가 MOSFET으로 한정되는 것은 아니다.In the following description, the description will focus on the MOSFET. However, the spirit of the present invention is applicable to all active devices that can be used as amplifiers as well as MOSFETs. Therefore, although the description is centered on the MOSFET herein, the concept and scope of the present invention is not limited to the MOSFET.

도 3에 도시된 바와 같이, 본 발명에 따른 선형성이 향상된 증폭 회로는 제 1 능동 소자(Qn1) 및 제 2 능동 소자(Qn2)를 포함하는 제 1 믹서 회로와, 제 3 능동 소자(Qn3) 및 제 4 능동 소자(Qn4)를 포함하는 제 2 믹서 회로를 포함한다. 도 3에는 전 능동 소자(Qn1, Qn2, Qn3, Qn4)가 모두 N형 MOSFET인 것으로 도시되어 있으며, 이하의 설명에서도 N형 MOSFET인 경우를 중심으로 설명한다. 그러나, 도 3에 도시된 회로와 상보적인 회로를 N형 MOSFET과 상보적인 소자를 이용하여 구현할 수 있음은 당업자에게 자명하며, 이에 관해서는 후술하기로 한다.As shown in FIG. 3, the amplification circuit having improved linearity according to the present invention includes a first mixer circuit including a first active element Qn1 and a second active element Qn2, a third active element Qn3, and And a second mixer circuit comprising a fourth active element Qn4. In FIG. 3, all of the active elements Qn1, Qn2, Qn3, and Qn4 are illustrated as N-type MOSFETs. In the following description, the case of the N-type MOSFETs will be described. However, it will be apparent to those skilled in the art that a circuit complementary to the circuit shown in FIG. 3 can be implemented using an element complementary to the N-type MOSFET, which will be described later.

제 1 믹서 회로 및 제 2 믹서 회로는 소오스-결합 쌍(source-coupled pair)의 구조를 취한다. 즉, 제 1 믹서 회로에 있어서, 제 1 능동 소자(Qn1) 및 제 2 능동 소자(Qn2)의 소오스가 서로 접속되어 소정의 소오스측 바이어스 및 임피던스부(Zsn1)를 통해 제 2 전원과 접속된다. 제 2 믹서 회로에 있어서도, 제 3 능동 소자(Qn1) 및 제 4 능동 소자(Qn2)의 소오스가 서로 접속되어 소정의 소오스측 바이어스 및 임피던스부(Zsn2)를 통해 제 2 전원과 접속된다. 본 발명의 바람직한 실시예에 따르면, 제 2 전원과 접속되는 대신에 접지될 수 있다.The first mixer circuit and the second mixer circuit take the structure of a source-coupled pair. That is, in the first mixer circuit, the sources of the first active element Qn1 and the second active element Qn2 are connected to each other and connected to the second power supply through a predetermined source side bias and impedance unit Zsn1. Also in the second mixer circuit, the sources of the third active element Qn1 and the fourth active element Qn2 are connected to each other and to the second power supply through a predetermined source side bias and impedance portion Zsn2. According to a preferred embodiment of the invention, it can be grounded instead of being connected to a second power source.

제 1 능동 소자(Qn1) 및 제 4 능동 소자(Qn4)의 게이트는 각각 제 1 고주파수 입력단(RF-) 및 제 2 고주파수 입력단(RF+)과 접속된다. 제 1 능동 소자 및 제 4 능동 소자의 게이트에는 게이트측 바이어스 및 임피던스부(Zgn1, Zgn2)를 통해 제 1 전원이 공급되어 각각 동작 바이어스 전압이 유지되도록 한다.Gates of the first active element Qn1 and the fourth active element Qn4 are connected to the first high frequency input terminal RF− and the second high frequency input terminal RF +, respectively. Gates of the first active device and the fourth active device are supplied with a first power source through gate side bias and impedance units Zgn1 and Zgn2 to maintain an operating bias voltage, respectively.

도 3에 도시된 실시예가 믹서 회로로서 동작하기 위해서는 제 1 고주파수 입력단(RF-)과 제 2 고주파수 입력단(RF+)에는 서로 위상이 반전된 고주파수 신호가 입력되는 것이 바람직하다. 제 1 고주파수 입력단(RF-) 및 제 2 고주파수 입력단(RF+)에 입력되는 고주파수 신호는 소정의 고주파수를 갖는 반송파에 의해 정보 신호가 변조된 신호이다. 본 명세서에서는 정보 신호를 변조하기 위한 반송파의 주파수가 ωRF인 것으로 한다.In order for the embodiment shown in FIG. 3 to operate as a mixer circuit, it is preferable that a high frequency signal having a phase inverted from each other is input to the first high frequency input terminal RF- and the second high frequency input terminal RF +. The high frequency signals input to the first high frequency input terminal RF- and the second high frequency input terminal RF + are signals in which an information signal is modulated by a carrier wave having a predetermined high frequency. In this specification, the frequency of the carrier wave for modulating the information signal is assumed to be ω RF .

제 2 능동 소자 및 제 3 능동 소자의 게이트는 서로 접속되어 LO 주파수 입력단(LO)과 접속된다. 제 2 능동 소자 및 제 3 능동 소자의 게이트에는 게이트측 바이어스 및 임피던스부(Zgn3)를 통해 제 1 전원이 공급되어 동작 바이어스 전압이 유지되도록 한다.Gates of the second active element and the third active element are connected to each other and to the LO frequency input terminal LO. The first power is supplied to the gates of the second active device and the third active device through the gate side bias and impedance unit Zgn3 to maintain the operating bias voltage.

도 3에 도시된 실시예가 믹서 회로로서 동작하기 위해서는, LO 주파수 입력단(LO)에 입력되는 신호의 주파수 ωLO는 반송파 주파수 ωRF의 1/2인 것이 바람직하다. LO 주파수 신호는 로컬 오실레이터를 통해 발생될 수 있다.In order for the embodiment shown in FIG. 3 to operate as a mixer circuit, it is preferable that the frequency ω LO of the signal input to the LO frequency input terminal LO is 1/2 of the carrier frequency ω RF . The LO frequency signal can be generated via the local oscillator.

상술한 바와 같이, 제 1 능동 소자 내지 제 4 능동 소자의 게이트에는 게이트측 바이어스 및 임피던스부(Zgn1, Zgn2, Zgn3, Zgn4)를 통해 제 1 전원이 공급되어 동작 바이어스 전압이 유지되도록 한다. 이러한 동작 바이어스 전압은 제 1 능동 소자 내지 제 4 능동 소자의 타입에 따라 적절하게 설정된다. 예를 들면, 도 3에 있어서 제 1 능동 소자 내지 제 4 능동 소자는 N형 MOSFET인 경우에, 각각의 능동 소자가 소망의 동작 영역에서 동작할 수 있도록 N형 MOSFET의 게이트 소오스간 DC 전압이 유지되도록 한다. 본 명세서에서는 이를 N형 MOSFET 바이어스 전압(NMOS_BIAS)이라 칭한다.As described above, the first power is supplied to the gates of the first to fourth active devices through the gate side bias and impedance units Zgn1, Zgn2, Zgn3, and Zgn4 to maintain the operating bias voltage. This operating bias voltage is appropriately set according to the type of the first to fourth active elements. For example, in FIG. 3, when the first to fourth active elements are N-type MOSFETs, DC voltages between the gate sources of the N-type MOSFETs are maintained so that each active element can operate in a desired operating region. Be sure to In this specification, this is referred to as an N-type MOSFET bias voltage (NMOS_BIAS).

각각의 능동 소자(Qn1, Qn2, Qn3, Qn4)의 소오스 단자 및 보디 단자에는 소오스 전압(Vsn) 및 보디 전압(Vbn)이 인가된다. 본 발명의 바람직한 실시예에 따르면, 전원과 각각의 능동 소자(Qn)의 소오스 단자 및 보디 단자간에는 전원과 접속되는 바이어스부가 접속된다. 이에 따라, 소오스 전압(Vsn) 및 보디 전압(Vbn)은 전원으로부터 바이어스부를 통해 조절된다. 본 명세서에서는 전원과 소오스 단자 및 보디 단자간에 접속되는 바이어스부를 동작점 바이어스부라고 칭한다.The source voltage Vsn and the body voltage Vbn are applied to the source terminal and the body terminal of each of the active elements Qn1, Qn2, Qn3, and Qn4. According to a preferred embodiment of the present invention, a bias portion connected to the power supply is connected between the power supply and the source terminal and the body terminal of each active element Qn. Accordingly, the source voltage Vsn and the body voltage Vbn are adjusted from the power supply through the bias portion. In this specification, a bias portion connected between a power supply, a source terminal, and a body terminal is referred to as an operating point bias portion.

제 1 믹서와 제 2 믹서의 출력단은 서로 교차 접속된다. 즉, 제 1 능동 소자 및 제 3 능동 소자의 드레인은 서로 접속되어 제 1 출력단(IF-)과 접속된다. 제 2 능동 소자 및 제 4 능동 소자의 드레인은 서로 접속되어 제 2 출력단(IF+)과 접속된다. 최종 출력은 제 1 출력단(IF-) 및 제 2 출력단(IF+)의 신호를 서로 차동하여 얻을 수 있다.The output terminals of the first mixer and the second mixer are cross-connected with each other. That is, the drains of the first active element and the third active element are connected to each other and to the first output terminal IF−. The drains of the second active element and the fourth active element are connected to each other and to the second output terminal IF +. The final output may be obtained by differentially separating the signals of the first output terminal IF− and the second output terminal IF + from each other.

제 1 능동 소자 및 제 3 능동 소자의 드레인의 접속점은 소정의 드레인측 바이어스 및 임피던스부(Zdn1)을 통해 제 1 전원과 접속된다. 제 2 능동 소자 및 제4 능동 소자의 드레인의 접속점은 소정의 드레인측 바이어스 및 임피던스부(Zdn2)을 통해 제 1 전원과 접속된다. 본 명세서에서는 드레인과 출력단간에 접속되는 바이어스부를 출력측 바이어스부라 칭한다.The connection point of the drain of the first active element and the third active element is connected to the first power supply through a predetermined drain side bias and impedance portion Zdn1. The connection point of the drain of the second active element and the fourth active element is connected to the first power supply through a predetermined drain side bias and impedance portion Zdn2. In this specification, the bias portion connected between the drain and the output stage is referred to as an output side bias portion.

상술한 바와 같이, 제 1 믹서 회로 및 제 2 믹서 회로에는 서로 반전된 위상을 갖는 고주파수 신호(RF-, RF+)가 입력된다. 또한, 제 1 믹서 회로 및 제 2 믹서 회로에는 동일한 LO 신호(LO)가 입력된다. LO 주파수 입력단(LO)에 입력되는 신호의 주파수 ωLO는 반송파 주파수 ωRF의 실질적으로 1/2인 것이 바람직하다. 이 때, 전체 회로의 출력, 즉 제 1 출력단(IF-) 및 제 2 출력단(IF+)의 차동 신호는 좁은 폭을 갖는 펄스의 스트림의 형태를 갖는다. 이 때, 펄스 스트림의 폭은 RF 신호의 진폭과 비례한다.As described above, the high frequency signals RF- and RF + having inverted phases are input to the first mixer circuit and the second mixer circuit. The same LO signal LO is input to the first mixer circuit and the second mixer circuit. It is preferable that the frequency ω LO of the signal input to the LO frequency input terminal LO is substantially 1/2 of the carrier frequency ω RF . At this time, the output of the entire circuit, that is, the differential signal of the first output terminal IF- and the second output terminal IF + has the form of a stream of pulses having a narrow width. At this time, the width of the pulse stream is proportional to the amplitude of the RF signal.

도 3에 도시된 회로에 따르면, 전체 회로의 출력 신호는 RF 신호의 진폭과 비례하는 폭으로 변조된 펄스폭 변조 신호의 형태이다. 따라서, 출력 신호에는 주파수가 ωRF인 반송파 신호로 변조된 주파수 신호에 포함된 소망의 기저대역 신호만이 포함되고, 소망하지 않는 LO 신호 성분은 실질적으로 거의 포함되지 않는다. 이는 곧 DC 오프셋이 개선된 것임을 말한다.According to the circuit shown in Fig. 3, the output signal of the entire circuit is in the form of a pulse width modulated signal modulated with a width proportional to the amplitude of the RF signal. Thus, the output signal contains only the desired baseband signal contained in the frequency signal modulated with the carrier signal having a frequency of ω RF , and substantially no unwanted LO signal components. This means that the DC offset is improved.

또한, 제 1 믹서 회로와 제 2 믹서 회로가 거의 동일한 규모와 구조를 취하는 경우, 제 1 고주파 입력단(RF-) 및 제 2 고주파 입력단(RF+)에 LO 신호 성분이 거의 누출되지 않는다는 효과를 갖는다. 특히, 제 1 믹서 회로와 제 2 믹서 회로를 구성하는 능동 소자를 모두 동일한 기판상에 동일한 계층상에 형성함으로써 이러한효과를 달성할 수 있다.In addition, when the first mixer circuit and the second mixer circuit have substantially the same scale and structure, the LO signal component hardly leaks to the first high frequency input terminal RF- and the second high frequency input terminal RF +. In particular, this effect can be achieved by forming both active elements constituting the first mixer circuit and the second mixer circuit on the same layer on the same substrate.

도 4는 N형 MOSFET과 상보적인 특성을 갖는 P형 MOSFET을 이용하여 도 3에 도시된 실시예와 상보적인 회로를 도시한 것이다.FIG. 4 shows a circuit complementary to the embodiment shown in FIG. 3 using a P-type MOSFET having characteristics complementary to that of the N-type MOSFET.

도 4에 도시된 회로는 도 3에 도시된 회로와 상보적으로 구성되어 있으므로, 도 3과 관련한 상술한 설명이 그대로 적용될 수 있다.Since the circuit illustrated in FIG. 4 is complementary to the circuit illustrated in FIG. 3, the above description of FIG. 3 may be applied as it is.

도 4에 도시된 실시예에 있어서도, 제 1 능동 소자 내지 제 4 능동 소자의 게이트에는 게이트측 바이어스 및 임피던스부(Zgp1, Zgp2, Zgp3, Zgp4)를 통해 제 1 전원이 공급되어 동작 바이어스 전압이 유지되도록 한다. 이러한 동작 바이어스 전압은 제 1 능동 소자 내지 제 4 능동 소자의 타입에 따라 적절하게 설정된다. 예를 들면, 도 4에 있어서 제 1 능동 소자 내지 제 4 능동 소자는 P형 MOSFET인 경우에, 각각의 능동 소자가 소망의 동작 영역에서 동작할 수 있도록 P형 MOSFET의 게이트 소오스간 DC 전압이 유지되도록 한다. 본 명세서에서는 이를 P형 MOSFET 바이어스 전압(PMOS_BIAS)이라 칭한다.Also in the embodiment shown in FIG. 4, the gates of the first to fourth active elements are supplied with first power through the gate side bias and impedance parts Zgp1, Zgp2, Zgp3, and Zgp4 to maintain the operating bias voltage. Be sure to This operating bias voltage is appropriately set according to the type of the first to fourth active elements. For example, in FIG. 4, when the first to fourth active elements are P-type MOSFETs, DC voltages between the gate sources of the P-type MOSFETs are maintained so that each active element can operate in a desired operating region. Be sure to In the present specification, this is referred to as a P-type MOSFET bias voltage (PMOS_BIAS).

또한, 도 3에 도시된 실시예에서는, 제 1 믹서 회로에 있어서, 제 1 능동 소자(Qn1) 및 제 2 능동 소자(Qn2)의 소오스가 서로 접속되어 소정의 소오스측 바이어스 및 임피던스부(Zsn1)를 통해 제 2 전원과 접속되고, 제 2 믹서 회로에 있어서도, 제 3 능동 소자(Qn1) 및 제 4 능동 소자(Qn2)의 소오스가 서로 접속되어 소정의 소오스측 바이어스 및 임피던스부(Zsn2)를 통해 제 2 전원과 접속되는 것으로 설명하였다. 도 4에 있어서는, 제 1 믹서 회로에 있어서, 제 1 능동 소자(Qp1) 및 제 2 능동 소자(Qp2)의 소오스가 서로 접속되어 소정의 소오스측 바이어스 및 임피던스부(Zsp1)를 통해 제 1 전원과 접속되고, 제 2 믹서 회로에 있어서도, 제 3 능동 소자(Qp1) 및 제 4 능동 소자(Qp2)의 소오스가 서로 접속되어 소정의 소오스측 바이어스 및 임피던스부(Zsp2)를 통해 제 1 전원과 접속되는 것이 바람직하다.In addition, in the embodiment shown in Fig. 3, in the first mixer circuit, the sources of the first active element Qn1 and the second active element Qn2 are connected to each other so that a predetermined source side bias and impedance portion Zsn1 is provided. Is connected to the second power supply, and in the second mixer circuit, the sources of the third active element Qn1 and the fourth active element Qn2 are connected to each other through a predetermined source side bias and impedance unit Zsn2. The connection with the second power source has been described. In Fig. 4, in the first mixer circuit, the sources of the first active element Qp1 and the second active element Qp2 are connected to each other so that the first power source and the first power supply are connected through a predetermined source side bias and impedance unit Zsp1. In the second mixer circuit, the sources of the third active element Qp1 and the fourth active element Qp2 are connected to each other and connected to the first power source through a predetermined source side bias and impedance unit Zsp2. It is preferable.

또한, 도 3에 있어서는, 제 1 능동 소자(Qn1) 및 제 3 능동 소자(Qn3)의 드레인의 접속점은 소정의 드레인측 바이어스 및 임피던스부(Zdn1)을 통해 제 1 전원과 접속되고, 제 2 능동 소자(Qn2) 및 제 4 능동 소자(Qn4)의 드레인의 접속점은 소정의 드레인측 바이어스 및 임피던스부(Zdn2)을 통해 제 1 전원과 접속된다. 도 4에 있어서는, 제 1 능동 소자(Qp1) 및 제 3 능동 소자(Qp3)의 드레인의 접속점은 소정의 드레인측 바이어스 및 임피던스부(Zdp1)을 통해 제 2 전원과 접속되고, 제 2 능동 소자(Qp2) 및 제 4 능동 소자(Qp4)의 드레인의 접속점은 소정의 드레인측 바이어스 및 임피던스부(Zdp2)을 통해 제 2 전원과 접속된다.3, the connection point of the drain of the 1st active element Qn1 and the 3rd active element Qn3 is connected with the 1st power supply through the predetermined | prescribed drain side bias and impedance part Zdn1, and the 2nd active element The connection point of the drain of the element Qn2 and the fourth active element Qn4 is connected to the first power supply through a predetermined drain side bias and impedance portion Zdn2. In FIG. 4, the connection point of the drain of the 1st active element Qp1 and the 3rd active element Qp3 is connected with the 2nd power supply through the predetermined drain side bias and impedance part Zdp1, and the 2nd active element ( The connection point of the drain of Qp2) and the fourth active element Qp4 is connected to the second power supply via a predetermined drain side bias and impedance portion Zdp2.

본 실시예 및 본 명세서 전반에 있어서, 제 1 전원은 예를 들면 + 전원이다. 본 발명의 바람직한 실시예에 따르면, + 전원은 +3 V, +5 V 등의 규격화된 양의 전압을 공급할 수 있는 전력 공급원이다. 또한, 제 2 전원은, 예를 들면 - 전원이다. 본 발명의 바람직한 실시예에 따르면, - 전원은 -3 V, -5 V 등의 규격화된 양의 전압을 공급할 수 있는 전력 공급원이다. 경우에 따라서는, 제 1 전원 또는 제 2 전원 중 어느 하나를 접지로 하고 다른 하나를 + 또는 - 전원으로 하는 것도 가능하다. 이러한 변형이 본 발명의 개념을 축소해석하는 것은 아니다.In this embodiment and throughout this specification, the first power source is, for example, a + power source. According to a preferred embodiment of the present invention, the + power supply is a power supply capable of supplying a standardized amount of voltage, such as +3 V, +5 V. The second power supply is, for example, a-power supply. According to a preferred embodiment of the present invention, the power source is a power supply capable of supplying a standardized amount of voltage, such as -3 V, -5 V. In some cases, it is also possible to set either one of the first power supply or the second power supply to ground and the other to the + or-power supply. Such modifications do not reduce the concept of the present invention.

IMD2가 개선된 믹서 회로의 실시예Embodiment of the mixer circuit with improved IMD2

도 3 및 도 4에 도시된 실시예에 있어서, 전체 회로의 주요한 비선형성은 능동 소자의 트랜스컨덕턴스(gm)의 비선형성으로 인한 것일 수 있다.In the embodiments shown in Figures 3 and 4, the main nonlinearity of the overall circuit may be due to the nonlinearity of the transconductance (gm) of the active device.

일반적인 비선형 회로에 두개의 주파수 성분 (f1,f2)을 갖는 입력 신호를 인가하면, 회로 자체의 비선형성에 의하여 입력에 가해진 주파수 이외에 2*f1, 2*f2, f1-f2, f1+f2, 3*f1, 3*f2, 2*f1-f2, 2*f2-f1, 2*f1+f2, 2*f2+f1등등의 주파수 성분이 생성된다.When an input signal having two frequency components (f1, f2) is applied to a general nonlinear circuit, 2 * f1, 2 * f2, f1-f2, f1 + f2, 3 * in addition to the frequency applied to the input by the nonlinearity of the circuit itself Frequency components such as f1, 3 * f2, 2 * f1-f2, 2 * f2-f1, 2 * f1 + f2, and 2 * f2 + f1 are generated.

이러한 비선형성으로 인한 주파수 성분은 출력으로부터 얻고자 하는 소망의 주파수를 중심으로 필터에 의해서 제 거하는 것이 통상적이다.Frequency components due to such nonlinearity are usually removed by a filter around the desired frequency to be obtained from the output.

입력 주파수 f1과 f2가 거의 동일하고, 출력중 소망의 주파수가 기저 대역으로 설정된 애플리케이션에 있어서는, 비선형성으로 인한 주파수 성분 중 기저 대역 주파수와 거의 비슷한 f1 - f2의 성분은 필터에 의하여 거의 제 거되지 않는다. 이러한 성분들은 작은 주파수 차이를 갖는 채널간에 서로 간섭하는 형태로 나타나거나, 혹은 신호 대역 내의 신호들이 상호 간섭함으로써 신호를 왜곡시키는 현상이 있다. 이와 같은 f1 - f2성분을 2차 상호 변조 왜곡(2rd order intermodulation distortion, IMD2)이라 칭한다. 이러한 IMD2양과 입력 주파수가 증폭된 양과의 관계를 통해 회로의 선형성을 나타낼 수 있다. 이러한 회로의 선형성을 나타내는 값을 2차 인터셉트 포인트(2rd order intercept point, IP2)라 칭한다.In applications where the input frequencies f1 and f2 are approximately equal, and the desired frequency is set to baseband during output, the components of f1-f2 that are nearly equal to the baseband frequency among the frequency components due to nonlinearity are almost never removed by the filter. Do not. These components appear to interfere with each other between channels having a small frequency difference, or the signals in the signal band may be distorted by mutual interference. Such f1-f2 components are referred to as 2nd order intermodulation distortion (IMD2). The relationship between the amount of IMD2 and the amount of amplified input frequency can indicate the linearity of the circuit. The value representing the linearity of such a circuit is called a second order intercept point (IP2).

도 3 및 도 4에 있어서, 능동 소자의 드레인 전류는 게이트 소오스간 전압(Vgs) 및 트랜스컨덕턴스(gm)와 수학식 1과 같은 관계를 갖는 것으로 표현할 수 있다.3 and 4, the drain current of the active device may be expressed as having a relationship between the gate source voltage Vgs and the transconductance gm as shown in Equation 1 below.

수학식 1에 있어서, 게이트 소오스간 전압의 제 곱(vgs 2)의 계수, 즉 능동 소자의 게이트 소스간 전압에 대한 gm의 1차 도함수, 즉 gm' 이 2차 상호 변조 왜곡(IMD2) 및 2차 인터셉트 포인트(IP2)에 크게 영향을 미치는 것으로 알려져 있다.In Equation 1, the coefficient of the product of the gate-to-gate voltage (v gs 2 ), that is, the first derivative of gm of the gate-to-gate source voltage of the active element, gm 'is the second order intermodulation distortion (IMD2) and It is known to greatly affect the secondary intercept point (IP2).

도 5는 서로 상보적인 능동 소자에 대하여, 게이트 소오스간 전압(Vgs)에 대한 드레인 전류(IDS), 트랜스컨덕턴스(gm), 및 트랜스컨덕턴스(gm)의 1차 도함수(gm')값을 도시한 그래프이다. 도 1에는 P형 및 N형 MOSFET에 대한 그래프를 도시하였으나, 게이트 소오스간 전압에 대한 드레인 전류 특성이 도 1에 도시된 것과 유사하게 나타나는 어떠한 능동 소자에 대해서도 도 1과 유사한 그래프를 얻을 수 있다.FIG. 5 shows the first derivatives (gm ') of drain current (I DS ), transconductance (gm), and transconductance (gm) versus gate source voltage Vgs for mutually complementary active devices. One graph. Although FIG. 1 shows graphs for P-type and N-type MOSFETs, a graph similar to that of FIG. 1 can be obtained for any active device in which the drain current characteristics of the gate-source voltages are similar to those shown in FIG.

도 5로부터 알 수 있는 바와 같이, 서로 상보적인 능동 소자는 드레인 전류(IDS), 트랜스컨덕턴스(gm), 및 트랜스컨덕턴스(gm)의 1차 도함수(gm')값이 서로 실질적으로 대칭적인 특성을 갖는다. 또한, N형 MOSFET의 트랜스컨덕턴스(gm)의 1차 도함수(gm') 값은 게이트 소오스간 전압이 양의 소정의 전압값(VGSN)을 갖는 영역에서 극대값을 갖고, P형 MOSFET의 트랜스컨덕턴스(gm)의 1차 도함수(gm') 값은게이트 소오스간 전압이 음의 소정의 전압값(VGSP)을 갖는 영역에서 극소값을 갖는다. 본 발명의 실제 구현예에 있어서는, N형 MOSFET의 트랜스컨덕턴스(gm)의 1차 도함수(gm') 값이 극대값을 갖는 게이트 소오스간 전압(VGSN)으로부터 문턱 전압(VTH)을 감한 전압(VGSN- VTH)이 대략 0.3 V였고, P형 MOSFET의 트랜스컨덕턴스(gm)의 1차 도함수(gm') 값이 극소값을 갖는 전압(VGSP) 으로부터 문턱 전압(VTH)을 감한 전압(VGSP- VTH)이 대략 - 0.2 V였다. 이처럼, N형 MOSFET과 P형 MOSFET은 서로 소정의 특성 차이를 보일 수 있다.As can be seen from FIG. 5, active elements complementary to each other have a characteristic in which the drain current I DS , the transconductance gm, and the first derivative of the transconductance gm are substantially symmetrical to each other. Has In addition, the first derivative (gm ') of the transconductance (gm') of the N-type MOSFET has a maximum value in a region where the gate-to-gate voltage has a positive predetermined voltage value (V GSN ), and the transconductance of the P-type MOSFET The first derivative (gm ') of (gm) has a minimum value in the region where the gate-to-gate voltage has a negative predetermined voltage value (V GSP ). In a practical embodiment of the present invention, a voltage obtained by subtracting the threshold voltage (V TH ) from the gate source voltage (V GSN ) where the first derivative (gm ') of the transconductance (gm') of the N-type MOSFET has a maximum value ( V GSN -V TH ) was approximately 0.3 V, and the first derivative (gm ') of the transconductance (gm') of the P-type MOSFET was obtained by subtracting the threshold voltage (V TH ) from the voltage (V GSP ) having a minimum value ( V GSP -V TH ) was approximately -0.2 V. As such, the N-type MOSFET and the P-type MOSFET may exhibit a predetermined characteristic difference from each other.

능동 소자에 대하여 적은 양의 DC 전력을 소모하면서도 포화 영역에서 얻을 수 있는 것과 실질적으로 동일한 정도의 충분한 RF 이득을 확보하기 위해서는, 도 5에 있어서 게이트 소오스간 전압에서 문턱 전압을 감한 전압 값(Vgs - Vth)이 예를 들어, 0.2 V ~ 0.3 V인 범위에서 능동 소자를 동작시키는 것이 바람직하다. 그러나, 상술한 바와 같이, 이 영역에서, 트랜스컨덕턴스의 1차 도함수(gm')값은 극대값 또는 극소값을 갖는다. 즉, 능동 소자에 대하여 적은 양의 DC 전력을 소모하면서도 충분한 RF 이득을 확보할 수 있는 동작 영역에서, 공교롭게도 트랜스컨덕턴스의 1차 도함수(gm')값이 극대값 또는 극소값을 갖게 되어 비선형성이 극대화되는 것이다.In order to obtain a sufficient RF gain that is substantially the same as that obtained in the saturation region while consuming a small amount of DC power for the active element, a voltage value obtained by subtracting the threshold voltage from the gate-to-gate source voltage in FIG. It is preferable to operate the active element in the range where Vth) is, for example, 0.2V to 0.3V. However, as described above, in this region, the first derivative gm 'of the transconductance has a local maximum or local minimum. In other words, the first derivative (gm ') of the transconductance has a maximum value or a minimum value in the operating region that consumes a small amount of DC power for the active device and secures sufficient RF gain, thereby maximizing nonlinearity. will be.

따라서, 서로 상보적인 제 1 형의 능동 소자 및 제 2 형의 능동 소자의 드레인을 서로 접속하고, 게이트 소오스간 바이어스 전압을 적절하게 설정하며, 게이트에 동일한 입력 신호를 가하면, 제 1형의 능동 소자 및 제 2 형의 능동 소자의 트랜스컨덕턴스의1차 도함수(gm')값이 극대값 및 극소값을 갖는 영역이 서로 일치하도록 할 수 있다. 본 발명의 바람직한 실시예에 따르면, 제 1형 능동 소자의 게이트 소오스간 바이어스 전압은 트랜스컨덕턴스의 1차 도함수(gm')값이 극대값을 갖는 영역(VGSN)으로 설정하고, 제 2형 능동 소자의 게이트 소오스간 바이어스 전압은 트랜스컨덕턴스의 1차 도함수(gm')값이 극소값을 갖는 영역(VGSP)으로 설정함으로써, 양 능동 소자의 트랜스컨덕턴스의 1차 도함수값이 극대값 및 극소값을 갖는 영역이 서로 일치하도록 할 수 있다. 이렇게 함으로써, 양 능동 소자의 1차 도함수(gm')값이 극대값 또는 극소값을 갖는 것을 상쇄하는 것이 가능하다. 도 6은 N형 MOSFET 및 P형 MOSFET의 드레인이 서로 접속되도록 구성하고, 양 소자의 트랜스컨덕턴스의 1차 도함수값이 극대값 및 극소값을 갖는 영역에서 바이어스되도록 한 회로와 이 회로의 양 소자의 1차 도함수(gm')값을 도시한 그래프이다.Therefore, if the drains of the active device of the first type and the active device of the second type complementary to each other are connected to each other, the bias voltage between the gate sources is appropriately set, and the same input signal is applied to the gate, the active device of the first type is provided. And regions where the first derivative gm 'of the transconductance of the active element of the second type has a maximum value and a minimum value coincide with each other. According to a preferred embodiment of the present invention, the bias voltage between gate sources of the first type active device is set to a region V GSN where the first derivative (gm ') of the transconductance has a maximum value, and the second type active device The gate-to-gate bias voltage of is set to a region (V GSP ) where the first derivative (gm ') of the transconductance has a minimum value, so that a region where the first derivative of the transconductance of both active devices has a maximum value and a minimum value You can match them. By doing so, it is possible to offset that the first derivative gm 'of both active elements has a local maximum or local minimum. Fig. 6 is a circuit in which the drains of the N-type MOSFET and the P-type MOSFET are connected to each other, and the first derivative of the transconductance of both devices is biased in a region having a maximum value and a minimum value, and the primary of both devices of the circuit. It is a graph showing derivative (gm ') values.

즉, 제 1형 능동 소자(Qn)가 소정의 게이트 소오스간 전압(Vgs)으로 바이어스되는 경우에 있어서, 제 2형 능동 소자(Qp)를 제 1형 능동 소자의 게이트 소오스간 전압(Vgs)의 역의 전압이 게이트 소오스간에 바이어스되도록 함으로써, 상술한 바와 같이 제 2형 능동 소자(Qp)의 트랜스컨덕턴스의 1차 도함수(gm')값을 이용하여 제 1형 능동 소자(Qn)의 트랜스컨덕턴스의 1차 도함수(gm')값이 극대값을 갖는 것을 상쇄할 수 있다.That is, when the first type active element Qn is biased to a predetermined gate source voltage Vgs, the second type active element Qp is set to the gate source voltage Vgs of the first type active element. By allowing the reverse voltage to be biased between the gate sources, as described above, the first derivative (gm ') of the transconductance of the second type active element Qp is used to determine the transconductance of the first type active element Qn. The first derivative (gm ') can be offset by having a local maximum.

도 7은 본 발명의 바람직한 실시예에 따라서, 서로 상보적인 능동 소자를 이용하여 선형성이 향상된 믹서 회로를 도시한 회로도이다.7 is a circuit diagram illustrating a mixer circuit having improved linearity using active elements complementary to each other, according to a preferred embodiment of the present invention.

도 7에 도시된 바와 같이, 본 발명에 따른 상보 소자를 이용한 선형성이 향상된 증폭 회로는 제 1형 능동 소자로 구현되는 제 1형 믹서 회로부와, 제 1형과 상보적인 제 2형 능동 소자로 구현되는 제 2형 믹서 회로부를 포함한다.As shown in FIG. 7, the amplification circuit having improved linearity using the complementary device according to the present invention is implemented as a first type mixer circuit part implemented as a first type active element and a second type active element complementary to the first type. And a second type mixer circuit portion.

제 1형 및 제 2형의 상보 소자는 각각 게이트(Ng, Pg), 소오스(Ns, Ps), 및 드레인(Nd, Pd)을 구비한다. 제 1형 상보 소자는 게이트에 인가되는 전압에 따라서 소오스로부터 드레인으로 흐르는 전류의 크기 및 방향이 결정된다. 제 2형 상보 소자는 게이트에 인가되는 전압에 따라서, 소오스로부터 드레인으로 흐르는 전류의 크기 및 방향이 결정되나, 제 1형 상보 소자와는 상보적으로 결정된다.The complementary elements of the first type and the second type have gates Ng and Pg, sources Ns and Ps, and drains Nd and Pd, respectively. In the first type complementary device, the magnitude and direction of the current flowing from the source to the drain are determined according to the voltage applied to the gate. The size and direction of the current flowing from the source to the drain is determined according to the voltage applied to the gate, but is complementary to the type 1 complementary device.

즉, 제 1형 상보 소자가 게이트 소오스간 전압의 크기에 비례하여 드레인으로부터 소오스로의 전류의 크기가 가변하는 경우에, 제 2형 상보 소자는 소오스 게이트간 전압의 크기에 비례하여 소오스로부터 드레인으로의 전류의 크기가 가변한다. 또한 후술하는 바와 같은 제 1형 믹서 회로 및 제 2형 믹서 회로의 바이어스 및 임피던스 회로는 입력 신호의 극성에 따라서, 제 1형 능동 소자만이 실질적으로 활성화되거나, 제 2형 능동 소자만이 실질적으로 활성화되도록 제 1형 능동 소자 및 제 2 형 능동 소자의 동작점을 결정한다. 이하의 설명에서는 제 1형 상보 소자는 N형 MOSFET이고 제 2형 상보 소자는 P형 MOSFET인 것으로 설명하나. 본 발명의 정신은 이에 국한되지 않음은 당업자에게 자명하다.That is, when the first type complementary element varies in magnitude from the drain to source in proportion to the magnitude of the gate-to-gate voltage, the second type complementary element is drained from source to drain in proportion to the magnitude of the source-to-gate voltage. The magnitude of the current is variable. In addition, the bias and impedance circuits of the first type mixer circuit and the second type mixer circuit, which will be described later, may be substantially activated by only the first type active element or substantially only the second type active element depending on the polarity of the input signal. An operating point of the first type active element and the second type active element is determined to be activated. In the following description, the first type complementary element is an N-type MOSFET and the second type complementary element is a P-type MOSFET. It is apparent to those skilled in the art that the spirit of the present invention is not limited thereto.

도 5에 도시된 바와 같이, 제 1형 믹서 회로는 도 3과 관련하여 상술한 바와 같은 N형 MOSFET을 이용한 믹서 회로와 동일한 구조를 취한다. 또한, 제 2형 믹서회로는 도 4와 관련하여 상술한 바와 같은 P형 MOSFET을 이용한 믹서 회로와 동일한 구조를 취한다.As shown in FIG. 5, the first type mixer circuit has the same structure as the mixer circuit using the N-type MOSFET as described above with reference to FIG. In addition, the second type mixer circuit has the same structure as the mixer circuit using the P-type MOSFET as described above with reference to FIG.

제 1형 믹서 회로는 제 1형의 제 1 능동 소자(Qn11) 및 제 2 능동 소자(Qn12)를 포함하는 제 1 믹서 회로와, 제 3 능동 소자(Qn21) 및 제 4 능동 소자(Qn22)를 포함하는 제 2 믹서 회로를 포함한다. 제 2형 믹서 회로는 제 2형의 제 1 능동 소자(Qp11) 및 제 2 능동 소자(Qp12)를 포함하는 제 1 믹서 회로와, 제 3 능동 소자(Qp21) 및 제 4 능동 소자(Qp22)를 포함하는 제 2 믹서 회로를 포함한다.The first type mixer circuit includes a first mixer circuit including a first active element Qn11 and a second active element Qn12 of the first type, and a third active element Qn21 and a fourth active element Qn22. A second mixer circuit is included. The second type mixer circuit includes a first mixer circuit including a first active element Qp11 and a second active element Qp12 of the second type, and a third active element Qp21 and a fourth active element Qp22. A second mixer circuit is included.

제 1형 및 제 2형 믹서 회로부에 있어서, 제 1 믹서 회로 및 제 2 믹서 회로는 소오스-결합 쌍(source-coupled pair)의 구조를 취한다. 즉, 제 1 믹서 회로부에 있어서, 제 1 믹서 회로의 제 1 능동 소자(Qn11) 및 제 2 능동 소자(Qn12)의 소오스가 서로 접속되어 소정의 소오스측 바이어스 및 임피던스부(Zsn1)를 통해 제 2 전원과 접속되고, 제 2 믹서 회로의 제 3 능동 소자(Qn21) 및 제 4 능동 소자(Qn22)의 소오스가 서로 접속되어 소정의 소오스측 바이어스 및 임피던스부(Zsn2)를 통해 제 2 전원과 접속된다. 본 발명의 바람직한 실시예에 따르면, 제 2 전원과 접속되는 대신에 접지될 수 있다.In the first type and second type mixer circuit sections, the first mixer circuit and the second mixer circuit take the structure of a source-coupled pair. That is, in the first mixer circuit portion, the sources of the first active element Qn11 and the second active element Qn12 of the first mixer circuit are connected to each other, and the second through the predetermined source side bias and impedance portion Zsn1. The source of the third active element Qn21 and the fourth active element Qn22 of the second mixer circuit are connected to each other and connected to the second power source through a predetermined source side bias and impedance unit Zsn2. . According to a preferred embodiment of the invention, it can be grounded instead of being connected to a second power source.

반면, 제 2 형 믹서 회로부에 있어서, 제 1 믹서 회로의 제 1 능동 소자(Qp11) 및 제 2 능동 소자(Qp12)의 소오스가 서로 접속되어 소정의 소오스측 바이어스 및 임피던스부(Zsp1)를 통해 제 1 전원과 접속되고, 제 2 믹서 회로의 제 3 능동 소자(Qp21) 및 제 4 능동 소자(Qp22)의 소오스가 서로 접속되어 소정의 소오스측 바이어스 및 임피던스부(Zsp2)를 통해 제 1 전원과 접속된다.On the other hand, in the second type mixer circuit portion, the sources of the first active element Qp11 and the second active element Qp12 of the first mixer circuit are connected to each other and are formed through a predetermined source side bias and impedance portion Zsp1. Connected to the first power source, and the sources of the third active element Qp21 and the fourth active element Qp22 of the second mixer circuit are connected to each other and connected to the first power source through a predetermined source side bias and impedance unit Zsp2. do.

제 1형 믹서 회로부의 제 1 능동 소자(Qn11)와 제 2형 믹서 회로부의 제 1 능동 소자(Qp11)의 게이트는 제 1 고주파수 입력단(RF-)과 접속된다. 또한, 제 1형 믹서 회로부의 제 4 능동 소자(Qn22)와 제 2형 믹서 회로부의 제 4 능동 소자(Qp22)의 게이트는 제 2 고주파수 입력단(RF+)과 접속된다. 제 1 능동 소자 및 제 4 능동 소자의 게이트에는 게이트측 바이어스 및 임피던스부(Zgn1, Zgn2, Zgp1, Zgp2)를 통해 제 1 전원이 공급되어 각각 동작 바이어스 전압이 유지되도록 한다.The gates of the first active element Qn11 of the first type mixer circuit portion and the first active element Qp11 of the second type mixer circuit portion are connected to the first high frequency input terminal RF−. Further, the gates of the fourth active element Qn22 of the first type mixer circuit portion and the fourth active element Qp22 of the second type mixer circuit portion are connected to the second high frequency input terminal RF +. Gates of the first active device and the fourth active device are supplied with first power through gate side bias and impedance units Zgn1, Zgn2, Zgp1, and Zgp2 to maintain an operating bias voltage, respectively.

도 7에 도시된 실시예에 있어서, 제 1형 믹서 회로부 및 제 2형 믹서 회로부의 제 1 능동 소자 내지 제 4 능동 소자의 게이트에는 게이트측 바이어스 및 임피던스부(Zgn1, Zgn2, Zgn3, Zgn4, Zgp1, Zgp2, Zgp3, Zgp4)를 통해 제 1 전원이 공급되어 동작 바이어스 전압이 유지되도록 한다. 이러한 동작 바이어스 전압은 제 1 능동 소자 내지 제 4 능동 소자의 타입, 즉 제 1형인가 제 2형인가에 따라 적절하게 설정된다. 예를 들면, 도 7에 있어서 제 1형 믹서 회로부를 구성하는 능동 소자는 N형 MOSFET인 경우에, 도 3과 관련하여 상술한 바와 같은 N형 바이어스 전압이 유지되도록 하고, 제 2형 믹서 회로부를 구성하는 능동 소자는 P형 MOSFET인 경우에, 도 4과 관련하여 상술한 바와 같은 P형 바이어스 전압이 유지되도록 한다. 본 발명의 바람직한 실시예에 따르면, N형 MOSFET의 게이트 소오스간 바이어스 전압은 트랜스컨덕턴스의 1차 도함수(gm')값이 극대값을 갖는 영역(VGSN)으로 설정하고, P형 MOSFET의 게이트 소오스간 바이어스 전압은 트랜스컨덕턴스의 1차 도함수(gm')값이 극소값을 갖는 영역(VGSP)으로 설정함으로써, 양 능동 소자의 트랜스컨덕턴스의 1차도함수값이 극대값 및 극소값을 갖는 영역이 서로 일치하도록 할 수 있다. 이렇게 함으로써, 양 능동 소자의 1차 도함수(gm')값이 극대값 또는 극소값을 갖는 것을 상쇄하는 것이 가능하다.In the embodiment shown in FIG. 7, the gate side bias and impedance portions Zgn1, Zgn2, Zgn3, Zgn4, and Zgp1 are provided on the gates of the first to fourth active elements of the first type mixer circuit portion and the second type mixer circuit portion. , Zgp2, Zgp3, Zgp4) is supplied with a first power source to maintain the operating bias voltage. This operating bias voltage is appropriately set according to the type of the first to fourth active elements, that is, the first type or the second type. For example, in the case where the active element constituting the first type mixer circuit portion in FIG. 7 is an N type MOSFET, the N type bias voltage as described above with reference to FIG. 3 is maintained, and the second type mixer circuit portion is maintained. In the case where the constituent active element is a P-type MOSFET, the P-type bias voltage as described above with reference to FIG. 4 is maintained. According to a preferred embodiment of the present invention, the bias voltage between the gate sources of the N-type MOSFET is set to a region V GSN where the first derivative (gm ') of the transconductance has a maximum value, and the gate source between the gate sources of the P-type MOSFET. The bias voltage is set to a region (V GSP ) where the first derivative (gm ') of the transconductance has a minimum value so that the region having the maximum and minimum value of the transconductance of both active elements coincides with each other. Can be. By doing so, it is possible to offset that the first derivative gm 'of both active elements has a local maximum or local minimum.

도 7에 도시된 실시예가 믹서 회로로서 동작하기 위해서는 제 1 고주파수 입력단(RF-)과 제 2 고주파수 입력단(RF+)에는 서로 위상이 반전된 고주파수 신호가 입력되는 것이 바람직하다. 제 1 고주파수 입력단(RF-) 및 제 2 고주파수 입력단(RF+)에 입력되는 고주파수 신호는 소정의 고주파수를 갖는 반송파에 의해 정보 신호가 변조된 신호이다. 본 명세서에서는 정보 신호를 변조하기 위한 반송파의 주파수가 ωRF인 것으로 한다.In order that the embodiment shown in FIG. 7 operates as a mixer circuit, it is preferable that a high frequency signal having a phase inverted from each other is input to the first high frequency input terminal RF- and the second high frequency input terminal RF +. The high frequency signals input to the first high frequency input terminal RF- and the second high frequency input terminal RF + are signals in which an information signal is modulated by a carrier wave having a predetermined high frequency. In this specification, the frequency of the carrier wave for modulating the information signal is assumed to be ω RF .

제 1형 믹서 회로부의 제 2 능동 소자(Qn12) 및 제 3 능동 소자(Qn21)의 게이트는 서로 접속되어 LO 주파수 입력단(LO)과 접속된다. 제 2형 믹서 회로부에 있어서도, 제 2 능동 소자(Qp12) 및 제 3 능동 소자(Qp21)의 게이트는 서로 접속되어 LO 주파수 입력단(LO)과 접속된다. 제 1형 믹서 회로부의 제 2 능동 소자(Qn12) 및 제 3 능동 소자(Qn21)의 게이트 및 제 2형 믹서 회로부의 제 2 능동 소자(Qp12) 및 제 3 능동 소자(Qp21)의 게이트에는 각각 게이트측 바이어스 및 임피던스부(Zgn3, Zgp3)를 통해 제 1 전원이 공급되어 동작 바이어스 전압이 유지되도록 한다.The gates of the second active element Qn12 and the third active element Qn21 of the first type mixer circuit portion are connected to each other and to the LO frequency input terminal LO. Also in the second type mixer circuit section, the gates of the second active element Qp12 and the third active element Qp21 are connected to each other and to the LO frequency input terminal LO. The gates of the second active element Qn12 and the third active element Qn21 of the first type mixer circuit portion and the gates of the second active element Qp12 and the third active element Qp21 of the second type mixer circuit portion are respectively gated. The first power is supplied through the side bias and impedance portions Zgn3 and Zgp3 to maintain the operating bias voltage.

도 7에 도시된 실시예가 믹서 회로로서 동작하기 위해서는, LO 주파수 입력단(LO)에 입력되는 신호의 주파수 ωLO는 반송파 주파수 ωRF의 1/2인 것이 바람직하다.In order for the embodiment shown in FIG. 7 to operate as a mixer circuit, the frequency ω LO of the signal input to the LO frequency input terminal LO is preferably 1/2 of the carrier frequency ω RF .

도 7과 관련한 실시예 및 관련 설명에서는, 제 1 능동 소자 및 제 4 능동 소자의 게이트에는 각각 반송파 주파수(ωRF)를 갖는 서로 위상이 반전된 신호(RF+, RF-)가 입력되고, 제 2 능동 소자 및 제 3 능동 소자의 게이트에는 LO 신호가 입력되는 실시예를 중심으로 설명하고 있으나, 본 발명의 다른 실시예에 따르면, 제 1 능동 소자 및 제 4 능동 소자의 게이트에는 LO 신호가 입력되고, 제 2 능동 소자 및 제 3 능동 소자의 게이트에는 LO 신호가 입력될 수도 있다. 이러한 실시 형태는 특히 반송파 주파수(ωRF)를 갖는 신호로부터 서로 위상이 반전된 신호(RF+, RF-)를 획득하기가 용이하지 않은 경우에 유리하다. 후자에 대하여도 본 발명의 개념은 그대로 적용될 수 있음은 자명하다.In the embodiment and related description related to FIG. 7, the signals RF + and RF− that are inverted in phase with the carrier frequency ω RF are respectively input to the gates of the first active element and the fourth active element, and the second Although an LO signal is input to the gates of the active and third active devices, the LO signal is input to the gates of the first and fourth active devices. The LO signal may be input to the gates of the second active element and the third active element. This embodiment is particularly advantageous when it is not easy to obtain the signals RF + and RF- that are inverted in phase from each other with a signal having a carrier frequency ω RF . It is obvious that the concept of the present invention can be applied to the latter as it is.

각각의 능동 소자의 소오스 단자 및 보디 단자에는 소오스 전압(Vsn) 및 보디 전압(Vbn)이 인가된다. 본 발명의 바람직한 실시예에 따르면, 전원과 각각의 능동 소자(Qn)의 소오스 단자 및 보디 단자간에는 전원과 접속되는 바이어스부가 접속된다. 이에 따라, 소오스 전압(Vsn) 및 보디 전압(Vbn)은 전원으로부터 바이어스부를 통해 조절된다. 본 명세서에서는 전원과 소오스 단자 및 보디 단자간에 접속되는 바이어스부를 동작점 바이어스부라고 칭한다.The source voltage Vsn and the body voltage Vbn are applied to the source terminal and the body terminal of each active element. According to a preferred embodiment of the present invention, a bias portion connected to the power supply is connected between the power supply and the source terminal and the body terminal of each active element Qn. Accordingly, the source voltage Vsn and the body voltage Vbn are adjusted from the power supply through the bias portion. In this specification, a bias portion connected between a power supply, a source terminal, and a body terminal is referred to as an operating point bias portion.

제 1형 믹서 회로부와 제 2형 믹서 회로부에 있어서, 제 1 믹서와 제 2 믹서의 출력단은 서로 교차 접속된다. 즉, 제 1 능동 소자 및 제 3 능동 소자의 드레인은 서로 접속되어 제 1 출력단(IF-)과 접속된다. 제 2 능동 소자 및 제 4 능동 소자의 드레인은 서로 접속되어 제 2 출력단(IF+)과 접속된다. 최종 출력은 제 1 출력단(IF-) 및 제 2 출력단(IF+)의 신호를 서로 차동하여 얻을 수 있다.In the first type mixer circuit section and the second type mixer circuit section, output terminals of the first mixer and the second mixer are cross-connected with each other. That is, the drains of the first active element and the third active element are connected to each other and to the first output terminal IF−. The drains of the second active element and the fourth active element are connected to each other and to the second output terminal IF +. The final output may be obtained by differentially separating the signals of the first output terminal IF− and the second output terminal IF + from each other.

또한, 제 1형 믹서 회로부와 제 2형 믹서 회로부의 대응되는 능동 소자의 드레인은 상호 접속된다. 즉, 제 1형 믹서 회로부의 제 1 능동 소자 내지 제 4 능동 소자의 드레인은 각각 제 2형 믹서 회로부의 제 1 능동 소자 내지 제 4 능동 소자의 드레인과 접속된다. 이로써, 각각의 상보적인 능동 소자 쌍은 도 6에 도시된 바와 같은 상보 쌍을 이루게 된다.Further, the drains of the corresponding active elements of the first type mixer circuit portion and the second type mixer circuit portion are interconnected. That is, the drains of the first to fourth active elements of the first type mixer circuit portion are connected to the drains of the first to fourth active elements of the second type mixer circuit portion, respectively. As such, each complementary pair of active elements forms a complementary pair as shown in FIG. 6.

제 1 형 믹서 회로부 및 제 2형 믹서 회로부에 있어서, 제 1 능동 소자 및 제 3 능동 소자의 드레인의 접속점은 소정의 드레인측 바이어스 및 임피던스부(Zdn1, Zdp1)을 통해 제 1 전원과 접속된다. 제 2 능동 소자 및 제 4 능동 소자의 드레인의 접속점은 소정의 드레인측 바이어스 및 임피던스부(Zdn2, Zdp2)을 통해 제 1 전원과 접속된다. 본 명세서에서는 드레인과 출력단간에 접속되는 바이어스부를 출력측 바이어스부라 칭한다.In the first type mixer circuit portion and the second type mixer circuit portion, the connection points of the drains of the first active element and the third active element are connected to the first power supply through predetermined drain side bias and impedance portions Zdn1, Zdp1. The connection point of the drain of the second active element and the fourth active element is connected to the first power supply through the predetermined drain side bias and impedance portions Zdn2 and Zdp2. In this specification, the bias portion connected between the drain and the output stage is referred to as an output side bias portion.

제 1형 믹서 회로부 및 제 2형 믹서 회로부의 제 1 믹서 회로 및 제 2 믹서 회로의 게이트에는 서로 반전된 위상을 갖는 고주파수 신호(RF-, RF+)가 입력된다. 또한, 제 1 믹서 회로 및 제 2 믹서 회로의 다른 게이트에는 동일한 LO 신호(LO)가 입력된다. LO 주파수 입력단(LO)에 입력되는 신호의 주파수 ωLO는 반송파 주파수 ωRF의 실질적으로 1/2인 것이 바람직하다. 이 때, 전체 회로의 출력, 즉 제 1 출력단(IF-) 및 제 2 출력단(IF+)의 차동 신호는 좁은 폭을 갖는 펄스의 스트림의 형태를 갖는다. 이 때, 펄스 스트림의 폭은 RF 신호의 진폭과 비례한다.High-frequency signals RF- and RF + having inverted phases are input to the gates of the first mixer circuit and the second mixer circuit of the first type mixer circuit portion and the second type mixer circuit portion. The same LO signal LO is input to the other gates of the first mixer circuit and the second mixer circuit. It is preferable that the frequency ω LO of the signal input to the LO frequency input terminal LO is substantially 1/2 of the carrier frequency ω RF . At this time, the output of the entire circuit, that is, the differential signal of the first output terminal IF- and the second output terminal IF + has the form of a stream of pulses having a narrow width. At this time, the width of the pulse stream is proportional to the amplitude of the RF signal.

도 7에 도시된 회로에 따르면, 전체 회로의 출력 신호는 RF 신호의 진폭과 비례하는 폭으로 변조된 펄스폭 변조 신호의 형태이다. 따라서, 출력 신호에는 주파수가 ωRF인 반송파 신호로 변조된 주파수 신호에 포함된 소망의 기저대역 신호만이 포함되고, 소망하지 않는 LO 신호 성분은 실질적으로 거의 포함되지 않는다. 이는 곧 DC 오프셋이 개선된 것임을 말한다. 또한, 제 1 믹서 회로와 제 2 믹서 회로가 거의 동일한 규모와 구조를 취하는 경우, 제 1 고주파 입력단(RF-) 및 제 2 고주파 입력단(RF+)에 LO 신호 성분이 거의 누출되지 않는다는 효과를 갖는다. 이는 상술한 바와 같은 도 3 및 도 4와 관련된 실시예에서 얻을 수 있는 효과와 같다.According to the circuit shown in Fig. 7, the output signal of the entire circuit is in the form of a pulse width modulated signal modulated with a width proportional to the amplitude of the RF signal. Thus, the output signal contains only the desired baseband signal contained in the frequency signal modulated with the carrier signal having a frequency of ω RF , and substantially no unwanted LO signal components. This means that the DC offset is improved. In addition, when the first mixer circuit and the second mixer circuit have substantially the same scale and structure, the LO signal component hardly leaks to the first high frequency input terminal RF- and the second high frequency input terminal RF +. This is the same effect that can be obtained in the embodiment related to FIGS. 3 and 4 as described above.

도 7에 도시된 회로는, 상술한 바와 같이, 제 1형 믹서 회로부의 제 1 능동 소자 내지 제 4 능동 소자의 드레인은 각각 제 2형 믹서 회로부의 제 1 능동 소자 내지 제 4 능동 소자의 드레인과 접속됨으로써, 각각의 상보적인 능동 소자 쌍은 도 6에 도시된 바와 같은 상보 쌍을 이루게 된다. 이에 따라서, 도 6과 관련하여 설명한 바와 같이 모든 능동 소자의 비선형성 중에서 제 2형 능동 소자(Qp)의 트랜스컨덕턴스의 1차 도함수(gm')값을 이용하여 제 1형 능동 소자(Qn)의 트랜스컨덕턴스의 1차 도함수(gm')값이 극대값을 갖는 것을 상쇄할 수 있다. 또한, 그역도 가능하다.In the circuit shown in FIG. 7, as described above, the drains of the first active elements and the fourth active elements of the first type mixer circuit portion are respectively the drains of the first active elements and the fourth active elements of the second type mixer circuit portion. By being connected, each complementary active element pair forms a complementary pair as shown in FIG. Accordingly, as described with reference to FIG. 6, the first derivative of the first type active element Qn is obtained by using the first derivative gm 'of the transconductance of the second type active element Qp among the nonlinearities of all the active elements. The first derivative (gm ') of the transconductance can be offset by having a local maximum. The reverse is also possible.

이는 곧 도 7에 도시된 회로가 IMD2가 향상된 것을 말한다. 따라서, 도 7에 도시된 회로는 우수 함수 비선형성이 상당히 개선된 효과를 누리게 된다.This means that the circuit shown in Fig. 7 has an improved IMD2. Thus, the circuit shown in FIG. 7 enjoys the effect that the even function nonlinearity is significantly improved.

본 발명에 따르면, 고주파수의 반송파에 의해 변조된 고주파수 신호와 LO 주파수 신호를 믹싱하는 믹싱 회로에 있어서, 출력 신호에 반송파 신호로 변조된 주파수 신호에 포함된 소망의 기저 대역 신호만이 포함되고, 소망하지 않는 LO 신호 성분은 실질적으로 거의 포함되지 않는다. 즉, DC 오프셋 문제 상당히 개선되는 효과가 있다.According to the present invention, in a mixing circuit for mixing a high frequency signal modulated by a high frequency carrier wave and an LO frequency signal, only a desired baseband signal included in a frequency signal modulated with a carrier signal is included in the output signal, LO signal components that do not have substantially no inclusion. In other words, the DC offset problem is significantly improved.

또한, MOSFET과 같은 대칭성이 우수한 회로를 이용함으로써, 고주파 입력단 측에 LO 신호 성분이 거의 누출되지 않는다는 효과를 갖는다.In addition, the use of a circuit having excellent symmetry, such as a MOSFET, has an effect that the LO signal component hardly leaks to the high frequency input terminal side.

능동 소자의 비선형성 중에서 트랜스컨덕턴스의 1차 도함수(gm')값이 극대값을 갖는 것을 서로 상보적인 능동 소자를 이용하여 상쇄할 수 있다. 이는 곧 IMD2가 향상된 것을 말한다. 따라서, 본 발명에 따르면, 우수 함수 비선형성이 상당히 개선된 효과를 누리게 된다.Among the nonlinearities of the active devices, those having a maximum value of the first derivative (gm ') of the transconductance may be canceled by using complementary active devices. This means that IMD2 is improved. Thus, according to the present invention, even function nonlinearity enjoys a significantly improved effect.

Claims (23)

제 1 단자, 제 2 단자, 및 제 3 단자를 구비하고, 상기 제 1 단자 및 제 2 단자간에 인가되는 전압의 크기에 기초하여 상기 제 2 단자로부터 상기 제 3 단자로 흐르는 전류의 크기 및 방향이 변동되는 제 1 능동 소자 및 제 2 능동 소자를 포함하는 제 1 회로와 제 3 능동 소자 및 제 4 능동 소자를 포함하는 제 2 회로를 포함하되,And a magnitude and direction of a current flowing from the second terminal to the third terminal based on the magnitude of the voltage applied between the first terminal and the second terminal. A first circuit comprising a varying first active element and a second active element and a second circuit comprising a third active element and a fourth active element, 상기 제 1 능동 소자 및 제 2 능동 소자의 상기 제 2 단자는 서로 접속되어 제 2 단자측 제 1 바이어스 및 임피던스부를 통해 제 2 전원과 접속되고, 상기 제 3 능동 소자 및 제 4 능동 소자의 상기 제 2 단자는 서로 접속되어 제 2 단자측 제 2 바이어스 및 임피던스부를 통해 상기 제 2 전원과 접속되며,The second terminals of the first active element and the second active element are connected to each other and to a second power source through a second terminal side first bias and impedance unit, and the second terminal of the third active element and the fourth active element. Two terminals are connected to each other and to the second power supply via a second bias side and a second impedance side of the terminal; 상기 제 1 능동 소자 및 제 4 능동 소자의 제 1 단자는 각각 제 1 입력단 및 제 2 입력단과 접속되고, 상기 제 2 능동 소자 및 제 3 능동 소자의 제 1 단자는 서로 접속되어 제 3 입력단과 접속되며,The first terminals of the first active element and the fourth active element are connected with a first input terminal and a second input terminal, respectively, and the first terminals of the second active element and the third active element are connected with each other to connect with a third input terminal. , 상기 제 1 능동 소자 내지 제 4 능동 소자의 제 1 단자는 각각 제 1 바이어스 및 임피던스부 내지 제 4 바이어스 및 임피던스부를 통해 제 1 전압과 접속되어 소정의 동작 바이어스 전압이 유지되고,The first terminals of the first to fourth active elements are connected to the first voltage through the first bias and the impedance unit to the fourth bias and the impedance unit, respectively, to maintain a predetermined operating bias voltage. 상기 제 1 능동 소자 및 제 3 능동 소자의 제 3 단자의 접속점은 제 1 출력단 및 제 1 출력측 바이어스 및 임피던스부를 통해 제 1 전원과 접속되고, 상기 제 2 능동 소자 및 제 4 능동 소자의 제 3 단자의 접속점은 제 2 출력단 및 제 2 출력측 바이어스 및 임피던스부를 통해 상기 제 1 전원과 접속되는The connection point of the third terminal of the first active element and the third active element is connected to the first power supply through the first output terminal and the first output side bias and impedance part, and the third terminal of the second active element and the fourth active element. Is connected to the first power supply via a second output terminal and a second output side bias and impedance section. 믹서 회로.Mixer circuit. 제 1 단자, 제 2 단자, 및 제 3 단자를 구비하고, 상기 제 1 단자 및 제 2 단자간에 인가되는 전압의 크기에 기초하여 상기 제 2 단자로부터 상기 제 3 단자로 흐르는 전류의 크기 및 방향이 변동되는 제 1 능동 소자 및 제 2 능동 소자를 포함하는 제 1 회로와 제 3 능동 소자 및 제 4 능동 소자를 포함하는 제 2 회로를 포함하되,And a magnitude and direction of a current flowing from the second terminal to the third terminal based on the magnitude of the voltage applied between the first terminal and the second terminal. A first circuit comprising a varying first active element and a second active element and a second circuit comprising a third active element and a fourth active element, 상기 제 1 능동 소자 및 제 2 능동 소자의 상기 제 2 단자는 서로 접속되어 제 1 소오스측 바이어스 및 임피던스부를 통해 제 1 전원과 접속되고, 상기 제 3 능동 소자 및 제 4 능동 소자의 상기 제 2 단자는 서로 접속되어 제 2 소오스측 바이어스 및 임피던스부를 통해 상기 제 1 전원과 접속되며,The second terminals of the first active element and the second active element are connected to each other and to the first power source through a first source side bias and impedance unit, and the second terminal of the third active element and the fourth active element. Are connected to each other and to the first power source through a second source side bias and impedance unit, 상기 제 1 능동 소자 및 제 4 능동 소자의 제 1 단자는 각각 제 1 고주파수 입력단 및 제 2 고주파수 입력단과 접속되고, 상기 제 2 능동 소자 및 제 3 능동 소자의 제 1 단자는 서로 접속되어 로컬 오실레이터(LO) 신호 입력단과 접속되며,The first terminals of the first active element and the fourth active element are connected to a first high frequency input terminal and a second high frequency input terminal, respectively, and the first terminals of the second active element and the third active element are connected to each other to form a local oscillator ( LO) is connected to the signal input terminal, 상기 제 1 능동 소자 내지 제 4 능동 소자의 제 1 단자는 각각 제 1 바이어스 및 임피던스부 내지 제 4 바이어스 및 임피던스부를 통해 제 1 전압과 접속되어 소정의 동작 바이어스 전압이 유지되고,The first terminals of the first to fourth active elements are connected to the first voltage through the first bias and the impedance unit to the fourth bias and the impedance unit, respectively, to maintain a predetermined operating bias voltage. 상기 제 1 능동 소자 및 제 3 능동 소자의 제 3 단자의 접속점은 제 1 출력단 및 제 1 출력측 바이어스 및 임피던스부를 통해 제 2 전원과 접속되고, 상기 제 2 능동 소자 및 제 4 능동 소자의 제 3 단자의 접속점은 제 2 출력단 및 제 2 출력측 바이어스 및 임피던스부를 통해 상기 제 2 전원과 접속되는The connection point of the third terminal of the first active element and the third active element is connected to the second power supply through the first output terminal and the first output side bias and impedance part, and the third terminal of the second active element and the fourth active element. Is connected to the second power supply via a second output terminal and a second output side bias and impedance section. 믹서 회로.Mixer circuit. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 제 1 입력단에는 소정의 고주파수를 갖는 반송파에 의해 변조된 신호가 입력되고, 상기 제 2 입력단에는 상기 제 1 입력단에 입력되는 신호가 반전된 신호가 입력되며, 상기 제 3 입력단에는 로컬 오실레이터 신호가 입력되는 믹서 회로.A signal modulated by a carrier wave having a predetermined high frequency is input to the first input terminal, a signal inverted by the signal input to the first input terminal is input to the second input terminal, and a local oscillator signal is input to the third input terminal. Mixer circuit input. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 제 1 입력단에는 로컬 오실레이터 신호가 입력되고 상기 제 2 입력단에는 상기 제 1 입력단에 입력되는 신호가 반전된 신호가 입력되며, 상기 제 3 입력단에는 소정의 고주파수를 갖는 반송파에 의해 변조된 신호가 입력되는 믹서 회로.A local oscillator signal is input to the first input terminal, a signal inverted from the signal input to the first input terminal is input to the second input terminal, and a signal modulated by a carrier wave having a predetermined high frequency is input to the third input terminal. Mixer circuit. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 제 1 전원은 소정의 양의 전압을 공급하는 전압 전원이고 상기 제 2 전원은 접지인 믹서 회로.Wherein the first power supply is a voltage power supply supplying a predetermined amount of voltage and the second power supply is ground. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 제 1 전원은 접지이고, 상기 제 2 전원은 소정의 음의 전압을 공급하는 전압 전원인 믹서 회로.Wherein the first power supply is ground and the second power supply is a voltage power supply for supplying a predetermined negative voltage. 제 1항 또는 제 2항에 있어서, 상기 제 1 고주파수 입력단 및 제 2 고주파수 입력단에는 소정의 고주파수 반송파에 의해 정보 신호가 변조된 신호가 입력되고, 상기 LO 신호 입력단에는 상기 고주파수 반송파의 주파수의 1/2의 주파수를 갖는 LO 신호가 입력되는 믹서 회로.3. The signal according to claim 1 or 2, wherein a signal obtained by modulating an information signal by a predetermined high frequency carrier is input to the first high frequency input terminal and the second high frequency input terminal, and one-quarter of the frequency of the high frequency carrier is input to the LO signal input terminal. A mixer circuit into which an LO signal having a frequency of two is input. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 제 1 내지 제 4 능동 소자는 각각 제 4 단자를 더 구비하고, 상기 제 4 단자는 소정의 바이어스 및 임피던스 회로를 통해 상기 제 1 전원과 접속되어 동작 바이어스 전압이 유지되는 믹서 회로.And said first to fourth active elements further comprise a fourth terminal, said fourth terminal being connected to said first power source through a predetermined bias and impedance circuit to maintain an operating bias voltage. 제 1항 내지 제 8항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 8, 상기 제 1 내지 제 4 능동 소자는 MOSFET이고, 상기 제 1 단자, 제 2 단자, 및 제 3 단자는 각각 게이트, 소오스, 및 드레인인 믹서 회로.Wherein the first to fourth active elements are MOSFETs, and wherein the first, second, and third terminals are gate, source, and drain, respectively. 제 8항에 있어서,The method of claim 8, 상기 제 1 내지 제 4 능동 소자는 MOSFET이고, 상기 제 1 단자, 제 2 단자, 제 3 단자, 및 제 4 단자는 각각 게이트, 소오스, 드레인, 및 보디 단자인 믹서 회로.Wherein the first to fourth active elements are MOSFETs, and wherein the first terminal, second terminal, third terminal, and fourth terminal are gate, source, drain, and body terminals, respectively. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 제 1 소자 내지 제 4 소자는 동일한 기판상에 서로 동일한 계층상에 형성되는 믹서 회로.And the first to fourth elements are formed on the same layer and on the same layer. 제 1 단자, 제 2 단자, 및 제 3 단자를 구비하고, 상기 제 1 단자 및 제 2 단자간에 인가되는 전압의 크기에 기초하여 상기 제 2 단자로부터 상기 제 3 단자로 흐르는 전류의 크기 및 방향이 변동되는 제 1형 제 1 능동 소자 및 제 2 능동 소자를 포함하는 제 1 회로와 제 1형 제 3 능동 소자 및 제 4 능동 소자를 포함하는 제 2 회로를 포함하는 제 1형 회로부와,And a magnitude and direction of a current flowing from the second terminal to the third terminal based on the magnitude of the voltage applied between the first terminal and the second terminal. A first type circuit portion including a first circuit including a first type first active element and a second active element that are varied, and a second circuit including a first type third active element and a fourth active element; 상기 제 1 내지 제 4 능동 소자와 상보적인 특성을 갖는 제 2형 제 1 능동 소자 내지 제 2 능동 소자를 포함하는 제 1 회로와 제 2형 제 3 능동 소자 및 제 4 능동 소자를 포함하는 제 2 회로를 포함하는 제 2형 회로부를 포함하되,A second circuit including a second type first active element and a second active element and a second type third active element and a fourth active element having complementary characteristics to the first to fourth active elements Including a second type circuit portion including a circuit, 상기 제 1형 제 1 능동 소자 및 제 2 능동 소자의 상기 제 2 단자는 서로 접속되어 제 1형 제 2 단자측 제 1 바이어스 및 임피던스부를 통해 제 2 전원과 접속되고, 상기 제 1형 제 3 능동 소자 및 제 4 능동 소자의 상기 제 2 단자는 서로 접속되어 제 1형 제 2 단자측 제 2 바이어스 및 임피던스부를 통해 상기 제 2 전원과 접속되며, 상기 제 2형 제 1 능동 소자 및 제 2 능동 소자의 상기 제 2 단자는 서로 접속되어 제 2형 제 2 단자측 제 1 바이어스 및 임피던스부를 통해 제 1 전원과 접속되고, 상기 제 2형 제 3 능동 소자 및 제 4 능동 소자의 상기 제 2 단자는 서로 접속되어 제 2형 제 2 단자측 제 2 바이어스 및 임피던스부를 통해 상기 제 2 전원과 접속되며,The second terminals of the first type first active element and the second active element are connected to each other and to the second power source through the first type bias terminal and the first bias side of the first type second terminal, and the first type third active The second terminals of the device and the fourth active device are connected to each other and connected to the second power supply through the first bias-side second bias and impedance part of the first type, and the second type first active device and the second active device. The second terminals of are connected to each other and are connected to a first power source through a second biasing-side first bias and impedance section of the second type, and the second terminals of the second type third active element and the fourth active element are mutually Connected to the second power supply via a second biasing and impedance portion of a second type second terminal, 상기 제 1형 및 제 2형의 제 1 능동 소자의 제 1 단자의 접속점 및 상기 제 1형 및 제 2형의 제 4 능동 소자의 제 1 단자의 접속점은 각각 제 1 고주파수 입력단 및 제 2 고주파수 입력단과 접속되고, 상기 제 1형 및 제 2형의 제 2 능동 소자 및 제 3 능동 소자의 제 1 단자는 서로 접속되어 로컬 오실레이터(LO) 신호 입력단과 접속되며,Connection points of the first terminals of the first active elements of the first and second types and connection points of the first terminals of the fourth active elements of the first and second types are respectively a first high frequency input terminal and a second high frequency input terminal. And first terminals of the second active element and the third active element of the first type and the second type are connected to each other and to the local oscillator (LO) signal input terminal, 상기 제 1형 및 제 2형 제 1 능동 소자 내지 제 4 능동 소자의 제 1 단자는 각각 제 1형 제 1 단자측 제 1 바이어스 및 임피던스부 내지 제 4 바이어스 및 임피던스부 및 제 2형 제 1 단자측 제 1 바이어스 및 임피던스부 내지 제 4 바이어스 및 임피던스부를 통해 제 1 전압과 접속되어 소정의 동작 바이어스 전압이 유지되고,The first terminals of the first type and the second type first active element to the fourth active element are each of the first bias and impedance unit to the fourth bias and impedance unit and the second type first terminal on the first type first terminal side, respectively. A predetermined operating bias voltage is maintained by being connected to the first voltage through the side first bias and impedance sections through the fourth bias and impedance sections, 상기 제 1형 및 제 2형 제 1 능동 소자 및 제 3 능동 소자의 제 3 단자의 접속점은 제 1 출력단 및 제 1 출력측 바이어스 및 임피던스부를 통해 제 1 전원과 접속되고, 상기 제 1형 및 제 2형 제 2 능동 소자 및 제 4 능동 소자의 제 3 단자의 접속점은 제 2 출력단 및 제 2 출력측 바이어스 및 임피던스부를 통해 상기 제 1 전원과 접속되는The connection points of the third terminals of the first and second type first active elements and the third active elements are connected to a first power source through a first output terminal and a first output side bias and impedance unit, and the first type and second type. The connection point of the third terminal of the second active element and the fourth active element is connected to the first power supply via a second output terminal and a second output side bias and impedance unit. 믹서 회로.Mixer circuit. 제 12항에 있어서,The method of claim 12, 상기 제 1 전원은 소정의 양의 전압을 공급하는 전압 전원이고 상기 제 2 전원은 접지인 믹서 회로.Wherein the first power supply is a voltage power supply supplying a predetermined amount of voltage and the second power supply is ground. 제 12항에 있어서,The method of claim 12, 상기 제 1 전원은 접지이고, 상기 제 2 전원은 소정의 음의 전압을 공급하는 전압 전원인 믹서 회로.Wherein the first power supply is ground and the second power supply is a voltage power supply for supplying a predetermined negative voltage. 제 12항에 있어서, 상기 제 1 고주파수 입력단 및 제 2 고주파수 입력단에는 소정의 고주파수 반송파에 의해 정보 신호가 변조된 신호가 입력되고, 상기 LO 신호 입력단에는 상기 고주파수 반송파의 주파수의 1/2의 주파수를 갖는 LO 신호가 입력되는 믹서 회로.13. The signal of claim 12, wherein a signal obtained by modulating an information signal by a predetermined high frequency carrier is input to the first high frequency input terminal and the second high frequency input terminal, and a frequency of 1/2 of the frequency of the high frequency carrier is input to the LO signal input terminal. Mixer circuit to which the LO signal is input. 제 12항에 있어서,The method of claim 12, 상기 제 1형 및 제 2형 제 1 내지 제 4 능동 소자는 각각 제 4 단자를 더 구비하고, 상기 제 4 단자는 소정의 바이어스 및 임피던스 회로를 통해 상기 제 1 전원과 접속되어 동작 바이어스 전압이 유지되는 믹서 회로.The first type and second type first to fourth active elements each further include a fourth terminal, and the fourth terminal is connected to the first power supply through a predetermined bias and impedance circuit to maintain an operating bias voltage. Mixer circuit. 제 12항에 있어서,The method of claim 12, 상기 제 1형 제 1 내지 제 4 능동 소자는 제 1 단자 및 제 2 단자간 전압에 대한 제 3 단자로부터 제 2 단자로 흐르는 전류의 트랜스컨덕턴스의 1차 도함수값이 극대값을 갖고, 상기 2형 제 1 내지 제 4 능동 소자는 제 1 단자 및 제 2 단자간 전압에 대한 제 3 단자로부터 제 2 단자로 흐르는 전류의 트랜스컨덕턴스의 1차 도함수값이 극소값을 가지며, 상기 제 바이어스 및 임피던스 회로는 상기 제 1형 제 1 내지 제 4 능동 소자의 극대값 영역과 상기 제 2형 제 1 내지 제 4 능동 소자의 극소값 영역이 각각 서로 상쇄되도록 하는In the first type first to fourth active elements, the first derivative value of the transconductance of the current flowing from the third terminal to the second terminal with respect to the voltage between the first terminal and the second terminal has a maximum value, In the first to fourth active elements, the first derivative value of the transconductance of the current flowing from the third terminal to the second terminal with respect to the voltage between the first terminal and the second terminal has a minimum value, and the first bias and impedance circuit includes the first The local maxima of the first to fourth active elements of the first type and the local maxima of the first to fourth active elements of the first type are respectively canceled. 믹서 회로.Mixer circuit. 제 12항 내지 제 15항 중 어느 한 항에 있어서,The method according to any one of claims 12 to 15, 상기 제 1형 및 제 2형 제 1 내지 제 4 능동 소자는 MOSFET이고, 상기 제 1 단자, 제 2 단자, 및 제 3 단자는 각각 게이트, 소오스, 및 드레인인 믹서 회로.And the first type and second type first to fourth active elements are MOSFETs, and the first terminal, the second terminal, and the third terminal are a gate, a source, and a drain, respectively. 제 18항에 있어서,The method of claim 18, 상기 제 1형 제 1 내지 제 4 능동 소자는 N형 MOSFET이고, 상기 제 2형 제 1 내지 제 4 능동 소자는 P형 MOSFET인 믹서 회로.Wherein the first type first to fourth active elements are N-type MOSFETs, and the second type first to fourth active elements are P-type MOSFETs. 제 16항에 있어서,The method of claim 16, 상기 제 1 내지 제 4 능동 소자는 MOSFET이고, 상기 제 1 단자, 제 2 단자, 제 3 단자, 및 제 4 단자는 각각 게이트, 소오스, 드레인, 및 보디 단자인 믹서 회로.Wherein the first to fourth active elements are MOSFETs, and wherein the first terminal, second terminal, third terminal, and fourth terminal are gate, source, drain, and body terminals, respectively. 제 20항에 있어서,The method of claim 20, 상기 제 1형 제 1 내지 제 4 능동 소자는 N형 MOSFET이고, 상기 제 2형 제 1 내지 제 4 능동 소자는 P형 MOSFET인 믹서 회로.Wherein the first type first to fourth active elements are N-type MOSFETs, and the second type first to fourth active elements are P-type MOSFETs. 제 12항에 있어서,The method of claim 12, 제 1형 제 1 내지 제 4 능동 소자 및 이에 대응되는 제 2형 제 1 내지 제 4 능동 소자는 입력 신호의 극성에 따라서 양자 중 어느 한쪽만이 실질적으로 활성화되는In the first type first to fourth active elements and the second type first to fourth active elements corresponding thereto, only one of them is substantially activated according to the polarity of the input signal. 믹서 회로.Mixer circuit. 제 12항에 있어서,The method of claim 12, 상기 제 1형 및 제 2형 제 1 소자 내지 제 4 소자는 동일한 기판상에 서로 동일한 계층상에 형성되는 믹서 회로.And the first type and second type first to fourth elements are formed on the same substrate and on the same layer.
KR10-2001-0008386A 2001-02-20 2001-02-20 Harmonic Mixer Circuit Having Improved DC Offset and Linearity KR100390544B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0008386A KR100390544B1 (en) 2001-02-20 2001-02-20 Harmonic Mixer Circuit Having Improved DC Offset and Linearity
PCT/KR2002/000269 WO2002075917A1 (en) 2001-02-20 2002-02-20 Mixer circuit having improved even order noise, dc offset, and linearity characteristic
US10/257,920 US7035615B2 (en) 2001-02-20 2002-02-20 Mixer circuit having improved even order noise, DC offset, and linearity characteristic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0008386A KR100390544B1 (en) 2001-02-20 2001-02-20 Harmonic Mixer Circuit Having Improved DC Offset and Linearity

Publications (2)

Publication Number Publication Date
KR20020068128A true KR20020068128A (en) 2002-08-27
KR100390544B1 KR100390544B1 (en) 2003-07-04

Family

ID=27694902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0008386A KR100390544B1 (en) 2001-02-20 2001-02-20 Harmonic Mixer Circuit Having Improved DC Offset and Linearity

Country Status (1)

Country Link
KR (1) KR100390544B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7120414B2 (en) 2003-04-28 2006-10-10 Samsung Electronics Co., Ltd. Circuit and method for receiving and mixing radio frequencies in a direct conversion receiver
US7457606B2 (en) 2004-01-30 2008-11-25 Samsung Electronics Co., Ltd. Mixer circuit for direct conversion transceiver with improved IP2

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7120414B2 (en) 2003-04-28 2006-10-10 Samsung Electronics Co., Ltd. Circuit and method for receiving and mixing radio frequencies in a direct conversion receiver
US7457606B2 (en) 2004-01-30 2008-11-25 Samsung Electronics Co., Ltd. Mixer circuit for direct conversion transceiver with improved IP2

Also Published As

Publication number Publication date
KR100390544B1 (en) 2003-07-04

Similar Documents

Publication Publication Date Title
KR100374929B1 (en) Mixer
Crols et al. A 1.5 GHz highly linear CMOS downconversion mixer
KR100487813B1 (en) Single-ended differential circuit using complementary devices
US6748204B1 (en) Mixer noise reduction technique
Kinget et al. A 1-GHz CMOS up-conversion mixer
US6889037B2 (en) Reducing active mixer flicker noise
US8169266B2 (en) Mixer circuits and methods
US7554381B2 (en) Mixer amplifier and radiofrequency front-end circuit
US7915943B2 (en) Mixer circuit
US8050644B1 (en) Highly linear mixer and method for cancelling FET channel resistance modulation
US7035615B2 (en) Mixer circuit having improved even order noise, DC offset, and linearity characteristic
KR20090116169A (en) A low voltage mixter with improved gain and linearity
US7236763B2 (en) Method and apparatus providing improved mixer performance for radio receivers
CA2193153C (en) An efficient rf cmos amplifier with increased transconductance
KR100390544B1 (en) Harmonic Mixer Circuit Having Improved DC Offset and Linearity
US8274320B2 (en) Signal processing circuit with improved linearity
KR101085698B1 (en) Apparatus for mixing frequency
US6954089B2 (en) Frequency converter having low supply voltage
US7271668B2 (en) Mixer circuits and methods with improved spectral purity
US7002412B2 (en) Transconductance circuit
KR100318155B1 (en) The Balun circuit with cross-coupled between gate and source of Field Effect Transistors
US20060017526A1 (en) Balanced gyrator and devices including the balanced gyrator
KR101034125B1 (en) Passive mixer
KR100669246B1 (en) Broadband downstream active mixer
KR20010069649A (en) Single balanced up-conversion mixer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee