KR20020057516A - 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법 - Google Patents
방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법 Download PDFInfo
- Publication number
- KR20020057516A KR20020057516A KR1020010000589A KR20010000589A KR20020057516A KR 20020057516 A KR20020057516 A KR 20020057516A KR 1020010000589 A KR1020010000589 A KR 1020010000589A KR 20010000589 A KR20010000589 A KR 20010000589A KR 20020057516 A KR20020057516 A KR 20020057516A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate strip
- chip mounting
- substrate
- mounting holes
- semiconductor chip
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000011347 resin Substances 0.000 claims abstract description 29
- 229920005989 resin Polymers 0.000 claims abstract description 29
- 229910000679 solder Inorganic materials 0.000 claims abstract description 25
- 238000000465 moulding Methods 0.000 claims abstract description 9
- 238000007789 sealing Methods 0.000 claims description 9
- 238000005538 encapsulation Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000000088 plastic resin Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 볼 그리드 어레이(Ball Grid Array; BGA) 패키지의 제조 방법에 관한 것으로, 패키지 제조 공정안에 방열판을 부착하는 공정을 진행하고, 패키지에서 발생되는 열을 효과적으로 외부로 방출시킬 수 있는 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법을 제공한다. 즉, 본 발명은 (a) 상부면과, 상기 상부면에 반대되는 하부면을 가지며, 상기 상부면과 하부면을 관통하여 소정의 간격을 두고 칩 실장 구멍이 형성된 기판 스트립을 준비하는 단계와; (b) 일면에 반도체 칩이 부착된 방열판들을 상기 칩 실장 구멍에 대응되게 상기 기판 스트립의 하부면에 부착하되, 상기 반도체 칩이 상기 칩 실장 구멍으로 노출되도록 상기 방열판을 부착하는 단계와; (c) 상기 반도체 칩과 기판 스트립을 본딩 와이어로 전기적으로 연결하는 단계와; (d) 상기 기판 스트립 상부면의 칩 실장 구멍으로 노출된 상기 반도체 칩 및 본딩 와이어를 성형수지로 몰딩하여 수지 봉합부를 형성하는 단계와; (e) 상기 수지 봉합부 둘레의 상기 기판 스트립의 상부면에 솔더 볼을 형성하는 단계; 및 (f) 상기 기판 스트립을 개별 볼 그리드 어레이 패키지로 분리하는 단계;를 포함하는 것을 특징으로 하는 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법을 제공한다.
Description
본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 패키지 내부에서 발생되는 열을 외부로 효과적으로 방출할 수 있는 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법에 관한 것이다.
반도체 집적회로 소자의 집적도가 증가함에 따라 입출력 핀 수가 증가되면서 반도체 소자의 소형화가 요구되고 있다. 이러한 요구에 부응하여 개발된 반도체 칩 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; BGA) 패키지이다. 이 BGA 패키지는 리드 프레임을 이용한 통상적인 플라스틱 패키지(Plastic Package)에 비하여, 주 기판(Main Board)에 실장될 때의 실장 면적이 대폭 축소될 수 있으며, 전기적 특성이 우수하다는 장점을 갖고 있다.
BGA 패키지가 통상적인 패키지와 다른 점은 반도체 칩과 주 기판간의 전기적 접속이 리드 프레임 대신에 인쇄회로기판(Printed Circuit Board; PCB)과 같은 회로 기판에 의하여 구현된다는 점이다. BGA 패키지는 반도체 칩이 인쇄회로기판 상에 부착되고 전기적으로 연결되는 구조로서, 인쇄회로기판의 동일면에 반도체 칩과 더불어 형성된 회로 패턴(Circuit Pattern)은 반도체 칩과 전기적으로 연결되면서동시에 인쇄회로기판의 반대면에 형성된 외부 접속 단자들과 신호용 비아 홀(Signal Via Hole)들을 통하여 연결된다. 이와 같은 반도체 칩이 부착되는 인쇄회로기판의 반대면에 외부 접속 단자들이 자유롭게 형성될 수 있어서, 종래의 플라스틱 패키지에 비하여 주 기판에 대한 실장 면적이 훨씬 줄어드는 것이다. 그리고, 통상적인 BGA 패키지의 외부 접속 단자로서는 솔더 볼(Solder Ball)이 융착된 솔더 범프(Solder Bump)가 사용된다.
통상적인 BGA 패키지에서 반도체 칩에서 발생되는 열이 외부로 방출되는 경로를 살펴보면, 배선 패턴과 외부접속단자를 통한 경로와, 수지 봉합부 표면을 통한 경로가 있음을 알 수 있다. 더욱이, 패키지에서 발생되는 열을 더욱 효과적으로 외부로 방출시키기 위해서, 수지 봉합부 표면에 방열판(Thermal Emissive Plate)을 접합하는 기술이 널리 이용되고 있다. 예컨대, 반도체 칩이 실장된 부분이 플라스틱 수지로 봉합된 수지 봉합부를 갖는 BGA의 경우, 방열판는 수지 봉합부의 표면에 직접 접합된다. 따라서, 반도체 칩에서 발생된 열은 수지 봉합부를 통하여 방열판으로 전도되고, 방열판에서 대류를 통하여 반도체 칩에서 발생된 열을 외부로 방출하게 된다.
그런데, 수지 봉합부를 구성하는 플라스틱 수지는 열전도도가 낮기 때문에, 수지 봉합부에 부착된 방열판을 통한 열방출 효율은 높지 못하다.
그리고, 패키지 제조 공정이 완료된 개별 BGA 패키지 상태에서 방열판을 부착하는 공정을 진행하기 때문에, 생산 효율이 높지 못하다.
따라서, 본 발명의 목적은 패키지 제조 공정안에 방열판을 부착하는 공정을 진행할 수 있는 BGA 패키지의 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 BGA 패키지에서 발생되는 열을 효과적으로 외부로 방출시킬 수 있는 BGA 패키지의 제조 방법을 제공하는 데 있다.
도 1은 본 발명에 따른 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법의 일 실시예를 나타내는 공정도,
도 2 내지 도 6은 도 1에 나타난 제조 방법의 각 단계들을 보여주는 도면들로서,
도 2는 칩 실장 구멍이 형성된 기판 스트립을 보여주는 사시도로서, 방열판이 부착된 반도체 칩이 칩 실장 구멍으로 실장되는 상태를 보여주는 사시도,
도 3은 도 2의 3-3선 단면도로서, 와이어 본딩 단계를 보여주는 단면도,
도 4는 몰딩 단계를 보여주는 단면도,
도 5는 솔더 볼 형성 단계를 보여주는 단면도,
도 6은 개별 소자로 분리하는 단계를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10 : 반도체 칩 12 : 전극 패드
20 : 접착제 30 : 기판 스트립
31 : 기판 32 : 기판 몸체
37 : 칩 실장 구멍 39 : 배선 패턴
40 : 방열판 50 : 본딩 와이어
60 : 수지 봉합부 70 : 솔더 볼
100 : BGA 패키지
상기 목적을 달성하기 위하여, (a) 상부면과, 상기 상부면에 반대되는 하부면을 가지며, 상기 상부면과 하부면을 관통하여 소정의 간격을 두고 칩 실장 구멍이 형성된 기판 스트립을 준비하는 단계와; (b) 일면에 반도체 칩이 부착된 방열판들을 상기 칩 실장 구멍에 대응되게 상기 기판 스트립의 하부면에 부착하되, 상기 반도체 칩이 상기 칩 실장 구멍으로 노출되도록 상기 방열판을 부착하는 단계와; (c) 상기 반도체 칩과 기판 스트립을 본딩 와이어로 전기적으로 연결하는 단계와; (d) 상기 기판 스트립 상부면의 칩 실장 구멍으로 노출된 상기 반도체 칩 및 본딩 와이어를 성형수지로 몰딩하여 수지 봉합부를 형성하는 단계와; (e) 상기 수지 봉합부 둘레의 상기 기판 스트립의 상부면에 솔더 볼을 형성하는 단계; 및 (f) 상기 기판 스트립을 개별 BGA 패키지로 분리하는 단계;를 포함하는 것을 특징으로 하는 방열판을 갖는 BGA 패키지의 제조 방법을 제공한다.
본 발명의 제조 방법에 따른 (e) 단계에서 형성된 솔더 볼은, 수지 봉합부보다는 높게 형성하는 것이 바람직하다.
그리고, 기판 스트립은, 상부면과, 상부면에 반대되는 하부면을 가지며, 상부면과 하부면을 관통하여 소정의 간격을 두고 칩 실장 구멍이 형성된 기판 몸체와; 상부면에 형성되며, 칩 실장 구멍을 향하여 뻗어 있는 배선 패턴으로, 반도체 칩과 본딩 와이어로 연결되는 기판 패드와, 기판 패드와 연결되어 수지 봉합부 밖에 형성되며 솔더 볼이 부착되는 솔더 볼 패드를 갖는 배선 패턴으로 구성된다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명에 따른 방열판을 갖는 BGA 패키지의 제조 방법의 일 실시예를 나타내는 공정도(80)이다. 그리고, 도 2 내지 도 6은 도 1에 나타난 제조 방법의 각 단계들을 보여주는 도면들이다. 도 1 내지 도 6을 참조하여 본 발명에 따른 제조 방법의 한가지 실시예에 대하여 설명하겠다. 한편, 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 나타낸다.
본 실시예의 제조 공정은 기판 스트립의 준비 단계로부터 시작된다(81). 기판 스트립(30; substrate strip)은, 도 1 및 도 2에 도시된 바와 같이, 복수개의 BGA 패키지를 동시에 제조할 수 있도록 소정의 간격을 두고 칩 실장 구멍(37)이 일렬로 형성된 기판 몸체(32)와, 기판 몸체(32)에 형성된 배선 패턴(38)으로 구성된다. 기판 몸체(32)는 유리 섬유가 함유된 에폭시 수지(Glass-Epoxy Resin) 또는 비티 수지(BT Resin)로 된 절연판으로, 상부면(33)과, 상부면(33)에 반대되는 하부면(35)을 갖는다. 그리고, 기판 몸체(32)를 관통하여 소정의 간격을 두고 칩 실장 구멍(37)이 형성되는데, 칩 실장 구멍(37)은 적어도 기판 스트립(30)에 실장되는 반도체 칩(10)의 크기보다는 크게 형성된다. 배선 패턴(38)은 기판 몸체의 상부면(33)에 형성되며 칩 실장 구멍(37)을 향하여 뻗어 있으며, 칩 실장 구멍(37)에 근접한 기판 패드(34)와, 기판 패드(34)와 연결되어 수지 봉합부가 형성될 영역 밖에 형성된 솔더 볼 패드(36)로 구성된다. 그리고, 패키지 제조 공정이 완료된 이후에 개별 BGA 패키지로 분리하는 공정을 용이하게 진행할 수 있도록, 칩 실장 구멍(37)을 중심으로 외곽에 불연속적으로 분리 구멍(39)이 형성되어 있다. 이때, 하나의 칩 실장 구멍(37)을 중심으로 외측에 형성된 분리 구멍(39)으로 나누어진 부분이 BGA 패키지를 구성하는 기판(31) 부분이다.
다음으로 도 2에 도시된 바와 같이 방열판(40)이 부착된 반도체 칩(10)을 실장하는 단계가 진행된다(82). 즉, 일면에 반도체 칩(10)이 부착된 방열판(40)을 칩 실장 구멍(37)에 대응되게 기판 스트립의 하부면(35)에 부착하되, 반도체 칩(10)이 칩 실장 구멍(37)으로 노출되도록 방열판(40)을 부착한다. 물론, 방열판(40)은 칩 실장 구멍(37)보다는 크게 형성하는 것이 바람직하다. 반도체 칩(10)은 활성면의 가장자리 부분에 복수개의 전극 패드(도 3의 12)가 형성되어 있다. 도면부호 20은 반도체 칩(10)의 배면을 방열판(40)에 부착시키는 접착제를 가리키며, 접착제(20)로는 열전도성이 양호한 금속성 접착제를 사용하는 것이 바람직하다.
이때, 본 발명의 실시예에서는 BGA 패키지에서 발생되는 열을 효과적으로 외부로 방출시킬 수 있는 방열판(40)을 부착하는 공정이 패키지 제조 공정 중에 진행된다.
다음으로 도 3에 도시된 바와 같이 와이어 본딩 단계가 진행된다(83). 즉, 반도체 칩의 전극 패드(12)와 칩 실장 구멍(37)에 근접하게 형성된 기판 패드(34)를 본딩 와이어(50)로 전기적으로 연결하는 공정이 진행된다.
다음으로 도 4에 도시된 바와 같이 몰딩 공정이 진행된다(84). 즉, 기판 스트립 상부면(33)의 칩 실장 구멍(37)으로 노출된 반도체 칩(10), 본딩 와이어(50) 및 기판 패드(34)를 포함한 배선 패턴(38)의 일부분이 액상의 성형수지로 몰딩되어 수지 봉합부(60)를 형성한다. 몰딩 공정은 통상적인 트랜스퍼 몰딩 방법(transfer molding method)으로 진행할 수도 있고, 포팅 방법(potting method)으로 진행할 수도 있다.
다음으로 도 5에 도시된 바와 같이 솔더 볼 형성 공정이 진행된다(85). 즉, 수지 봉합부(60) 둘레의 솔더 볼 패드(36)에 솔더 볼(70)을 형성하는 단계가 진행된다. 솔더 볼 패드(36)에 플럭스(flux)를 도포한 후 구형의 솔더 볼을 올리고 리플로우(reflow)시킴으로써 솔더 볼(70)이 형성된다. 이때, 제조될 BGA 패키지를 전자 제품의 인쇄회로기판에 실장할 수 있도록, 솔더 볼(70)은 수지 봉합부(60)의 상부면보다는 높게 형성하는 것이 바람직하다.
솔더 볼(70)이 형성되면 마지막 단계로서, 도 6에 도시된 바와 같이, 각각의 개별 소자로 분리하는 단계가 진행된다(86). 즉, 수지 봉합부(60) 외측에 형성된 분리 구멍(도 5의 39)을 따라서 기판 스트립(도 5의 30)을 절단함으로써 개별 BGA 패키지(100)가 얻어진다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 예컨대, 본 발명의 실시예에서는 일렬의 기판 스트립 상태의 제조 공정을 개시하였지만, 하나의 BGA 패키지를 제조할 수 있는 기판 상태에서 제조 공정을 진행할 수도 있고, n행m렬(n, m 자연수)의 매트릭스(matrix) 형태의 기판 스트립을 이용하여 제조 공정을 진행할 수도 있다. 또한, 본 발명의 실시예에서는 수지 봉합부가 형성된 기판 몸체의 상부면에 솔더 볼을 형성하였지만, 방열판이 부착되는 기판 몸체의 하부면에 솔더 볼을 형성할 수도 있다.
본 발명의 제조 방법을 따르면, 기판 스트립 상태에서 방열판을 부착하는 공정을 패키지 제조 공정의 칩 실장 공정과 함께 진행할 수 있기 때문에, 생산 효율을 높일 수 있다.
그리고, 방열판이 반도체 칩의 하부면에 직접 부착되어 있고, 더욱이 BGA 패키지가 전자 제품의 인쇄회로기판에 실장될 때, 솔더 볼이 형성된 면의 반대면에 방열판이 부착되어 있기 때문에, 반도체 칩에서 발생되는 열을 효과적으로 외부로 방출시킬 수 있다.
Claims (3)
- (a) 상부면과, 상기 상부면에 반대되는 하부면을 가지며, 상기 상부면과 하부면을 관통하여 소정의 간격을 두고 칩 실장 구멍이 형성된 기판 스트립을 준비하는 단계와;(b) 일면에 반도체 칩이 부착된 방열판들을 상기 칩 실장 구멍에 대응되게 상기 기판 스트립의 하부면에 부착하되, 상기 반도체 칩이 상기 칩 실장 구멍으로 노출되도록 상기 방열판을 부착하는 단계와;(c) 상기 반도체 칩과 기판 스트립을 본딩 와이어로 전기적으로 연결하는 단계와;(d) 상기 기판 스트립 상부면의 칩 실장 구멍으로 노출된 상기 반도체 칩 및 본딩 와이어를 성형수지로 몰딩하여 수지 봉합부를 형성하는 단계와;(e) 상기 수지 봉합부 둘레의 상기 기판 스트립의 상부면에 솔더 볼을 형성하는 단계; 및(f) 상기 기판 스트립을 개별 볼 그리드 어레이 패키지로 분리하는 단계;를 포함하는 것을 특징으로 하는 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법.
- 제 1항에 있어서, 상기 (e) 단계에서 형성된 상기 솔더 볼은 상기 수지 봉합부보다는 높게 형성된 것을 특징으로 하는 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법.
- 제 1항에 있어서, 상기 기판 스트립은,상부면과, 상기 상부면에 반대되는 하부면을 가지며, 상기 상부면과 하부면을 관통하여 소정의 간격을 두고 칩 실장 구멍이 형성된 기판 몸체와;상기 상부면에 형성되며, 상기 칩 실장 구멍을 향하여 뻗어 있는 배선 패턴으로, 상기 반도체 칩과 본딩 와이어로 연결되는 기판 패드와, 상기 기판 패드와 연결되어 상기 수지 봉합부 밖에 형성되며 상기 솔더 볼이 부착되는 솔더 볼 패드를 갖는 배선 패턴;으로 구성되는 것을 특징으로 하는 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010000589A KR20020057516A (ko) | 2001-01-05 | 2001-01-05 | 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010000589A KR20020057516A (ko) | 2001-01-05 | 2001-01-05 | 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020057516A true KR20020057516A (ko) | 2002-07-11 |
Family
ID=27690871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010000589A KR20020057516A (ko) | 2001-01-05 | 2001-01-05 | 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020057516A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044135B1 (ko) * | 2009-11-30 | 2011-06-28 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
-
2001
- 2001-01-05 KR KR1020010000589A patent/KR20020057516A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044135B1 (ko) * | 2009-11-30 | 2011-06-28 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439099B1 (en) | Thin ball grid array package | |
| US5262927A (en) | Partially-molded, PCB chip carrier package | |
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US5684330A (en) | Chip-sized package having metal circuit substrate | |
| JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
| WO2003083956A2 (en) | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package | |
| US20120306064A1 (en) | Chip package | |
| JP2002110718A (ja) | 半導体装置の製造方法 | |
| KR100271676B1 (ko) | 반도체장치용패키지및반도체장치와그들의제조방법 | |
| WO1992011654A1 (en) | Leadless pad array chip carrier | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| JPH09312355A (ja) | 半導体装置とその製造方法 | |
| KR19980068343A (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| KR100351922B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
| KR20020057516A (ko) | 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| KR100737217B1 (ko) | 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법 | |
| KR100308116B1 (ko) | 칩스케일반도체패키지및그제조방법_ | |
| KR100704311B1 (ko) | 내부리드 노출형 반도체 칩 패키지와 그 제조 방법 | |
| KR100462373B1 (ko) | 칩스케일 패키지 및 그 제조방법 | |
| JP2000058699A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010105 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |