KR20020049166A - 코드 분할 다중 접속시스템의 수신기에서 초기 동기획득장치 및 방법 - Google Patents

Abstract

본 발명은 코드 분할 다중 접속 시스템에서 초기 동기를 신속하고 정확하기 하기 위한 것으로, 본 발명에 따른 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득 방법은, 수신된 부호를 일정 샘플의 디지털 신호로 변화시킨 후 그 변환된 값을 일정 비로 데시메이션 처리하는 단계; 상기 데시메이션 처리된 확산 부호의 위상을 복수개의 정합필터를 이용하여 서로 한 칩의 위상차이가 발생하도록 반칩씩 위상 천이하여 정합필터링하는 단계; 상기 정합필터링된 각 정합필터의 출력값을 정해진 임계값과 비교하는 단계; 상기 비교결과 임계값 보다 큰 값 중에서 큰 값을 선택하고 그 선택된 값에 대해 확인절차를 진행하는 단계; 상기 확인 절차 후 국부 발생 부호 위상과 입력 부호의 위상과의 차이를 검출하는 위상차 검출단계; 상기 검출된 입력 부호의 위상과 국부 발생 부호와의 차이 값에 따라 국부 발생 부호의 발생 위상을 입력 수신신호와의 위상 차 만큼 변화시키는 위상 차 보정단계를 포함하는 것을 특징으로 한다.

이 같은 본 발명에 의하면, 코드 분할 다중 접속 시스템의 이동국 수신기에서 복수개의 정합필터를 이용하여 수신 신호의 위상 포착 및 추적을 병행할 수 있도록 함으로써, 칩 속도의 빠른 추적을 통하여 초기 동기 시간을 단축시킬 수 있도록 한 이동국 수신기를 제공함에 있다.

Description

코드 분할 다중 접속시스템의 수신기에서 초기 동기 획득장치 및 방법{ACQUISITION DEVICE AND METHOD FOR EARLY SYNCHRONIZATION IN RECEIVER OF CODE DEVISION MULTIPLE ACCESS SYSTEM}

본 발명은 CDMA 시스템에서 초기 동기 획득장치에 관한 것으로, 복수개의 정합필터를 이용하여 위상을 포착 및 추적장치를 구성하여 칩 속도의 빠른 추적을 통하여 이동국 수신기에서의 초기 동기 시간을 단축할 수 있도록 한 수신기에서 초기 동기 획득장치 및 방법에 관한 것이다.

일반적으로, 코드 분할 다중 접속(CDMA)은 광대역 주파수 확산기술을 바탕으로 셀룰라 주파수의 전 채널에 걸쳐 다수의 통화가 가능하도록 설계되었다. CDMA 방식은 여러 사용자가 주파수와 시간을 공유하면서 각 사용자에게 의사 임의 시퀀스(Pseudo Random Sequence)를 할당하여 각 사용자는 송신신호를 확산(spreadig)하여 전송하고, 수신부에서는 송신측에서 사용한 것과 동일한 PN 시퀀스를 발생시켜 동기를 맞추고 수신된 신호를 역확산(Despreading)하여 신호를 복원하는 방식이다.

도 1은 무선 데이터 통신(3GPP) 시스템의 동기 채널 신호 형식을 보인 도면이다. 이에 도시된 바와 같이, 하나의 수퍼 프레임은 72개의 무선 프레임(10ms)으로 구성되고, 각각의 무선 프레임은 총 15개의 타임 슬롯(0.625ms)으로 구성되며, 하나의 타임 슬롯(time slot)은 총 10개의 심볼 구간으로서 구성된다. 제 1 및 제 2(primary, secondary)의 동기채널의 심볼 속도는 15ksps로 정의하고 있으며, 이러한 심볼들은 3.84Mcps의 칩 속도를 갖는 확산 부호로서 확산을 시킨다. 따라서 동기채널의 한 심벌은 256개의 동기부호로 확산된다.

그리고, 제 1의 동기채널(PSC:Primary Synchronization Channel)에서 각 타임 슬롯의 첫 번째 심볼 구간은 이동국의 전원 기동시, 셀 선택의 고속화를 위해 모든 셀에서 공통인 제 1동기 부호(Cpsc:Primary Synchronization Code)로 확산되어 송신된다. 제 2의 동기채널(SSC:Secondary Synchronization Channel)은 총 15개의 타임 슬롯(1무선 프레임 구간)에 걸쳐 제 1의 동기채널과 동일한 심볼 구간 동안에 현재의 기지국에서 사용되고 있는 긴 스크램블링(long scrambling) 부호의 식별 부호가 전송된다. 이때 전송되는 식별 부호를 그룹 식별 부호(GIC:Group Identification Code)로 표기하며, 총 64개의 그룹 식별 부호를 사용한다.

도 2에서는 제 1 및 제 2의 동기채널의 송신 타이밍과 스크램블링 부호와의 위상 관계를 보이고 있다. 도시한 바와 같이 스크램블링 부호는 매 프레임의 시작점을 위상 0으로 하여 10ms까지의 위상(38400칩)을 반복하게 된다. 즉 스크램블링 부호는 1무선 프레임 구간을 주기로 갖고 그룹 식별 부호의 첫 번째 타임 슬롯 구간에서의 제 2 동기부호 시작점은 항상 스크램블링 부호 위상 0와 일치하게 된다.

이러한, 코드 분할 다중 접속 시스템에서의 초기 동기는 크게 3단계로 나뉘어 진행되는 데, 1단계는 제 1의 동기부호의 존재 구간을 알아내는 것이고, 2단계는 그룹 식별 부호 및 프레임 동기를 판별하는 단계이며, 3단계는 2단계 동기절차에서 알아낸 그룹 식별 부호 및 프레임 정보를 이용하여 현재 기지국에서 사용하고 있는 스크램블링 부호를 알아내는 단계이다.

이러한 초기 동기 절차 중 특히 1단계 즉, 정합필터(Mateched Filter)를 이용한 제 1의 동기 부호구간 검출 절차는 전체적인 동기 성능에 있어 가장 중요한 요소이다. 만약 1단계에서 잘못된 부호 구간을 검출한다면 2,3단계에서는 올바른 동작을 할 수 없게 된다. 이러한 초기 동기는 비동기 시스템 뿐 만 아니라 동기 방식에 있어서도 전체적인 성능을 좌우하는 매우 중요한 요소가 된다.

도 3은 종래 정합필터를 이용한 초기동기 회로를 보인 도면이다. 도 3을 참조하면, 수신된 의사잡음(PN) 시퀀스의 한 주기(L)을 임의의 부분적인 상관 구간(n)으로 나눈(L/n) 길이의 제1 PN 시퀀스와 상기 제1 PN 시퀀스의 길이와 동일하게 국부 발생기에서 발생되는 제2 PN 시퀀스를 상기 PN 시퀀스의 한 주기(L)가 될 때까지 논리연산하는 정합필터(20)와, 상기 정합필터(20)에서 논리연산된 각 결과의 값이 프로세서(40)의 제어에 의해 L/n 시간마다 일시 기억되는 램(RAM, 50)과, 상기 램(50)에 기억된 각 결과값과 자체에 기억된 소정의 임계값을 비교 제어하는 프로그램이 기억된 롬(ROM, 50)과, 상기 롬(50)에 기억된 각 결과값의 총 합값을 구하고, 그 총합 값을 상기 롬(60)에 기억된 임계값을 비교에 따라 초기동기를 획득하는 프로세서(40)로 구성되어 있다.

여기에서, 정합필터(20)는 상기 제1 PN 시퀀스를 입력 받는 입력데이타용 쉬프트 레지스터(21)와, 상기 입력데이타용 쉬프트 레지스터(21)에 입력된 제1 PN 시퀀스의 순서와 맞추기 위해 국부발생기에서 조정되는 클럭에 따라 발생된 제2 PN 시퀀스가 입력 되는 입력데이타용 쉬프트 레지스터(22)와, 상기 입력 데이타용 쉬프트 레지스터(21)에입력된 제1 PN 시퀀스와 상기 수신용 쉬프트 레지스터(22)에서발생된 제2 PN 시퀀스가 동일한지를 판단하기 위해 논리연산하는 논리연산부(25)로 구성되어 있다.

상기 논리연산부(25)는 제1 PN 시퀀스와 제2 PN 시퀀스를 배타적 논리합하는 배타적 논리합 게이트로 이루어진 다수개의 상관기(25a)와, 상기 다수개의 상관기(25a)에 의해 각각 배타적 논리합된 결과를 논리반전시키는 인버터(25b)로 구성되는제1 PN 시퀀스와 제2 PN 시퀀스가 동일한지를 판단한다.

상기와 같이 구성되는 종래의 코드분할 다중 접속 시스템의 수신부에서 초기동기시간을 획득하기 위한 것으로, 이를 간략하게 설명하면,

수신된 PN 시퀀스는 0과 1의 무작위 시퀀스로서, 긴 한 주기(L)를 가지고 반복적으로 전송되며, 이러한 한 주기 L 속의 0과 1의 조합은 특정 PN 시퀀스를 만들어내는 회로에 의해 결정된다. 상기 수신된 PN 시퀀스는 입력데이타용 쉬프트 레지스터(21)에 입력된다.

이때, 상기 PN 시퀀스의 한 주기(L)가 만약 100 비트라면, 입력 데이타용 쉬프트 레지스터(21)에는 상기 100비트 중 설계상에서 결정된 부분적인 상관구간(n ; 임의의 가변기능)을 10으로 설정하였을 경우, L/n=100/10 만큼의 길이에 해당하는 제1 PN 시퀀스가 입력된다.

아울러, 수신용 쉬프트 레지스터(22)도 역시 상기 입력데이타용 쉬프트 레지스터(21)에 입력되는 제1 PN 시퀀스의 길이(비트수)와 동일하게 순서를 맞추기 위해 제2 PN 시퀀스가 입력된다.

여기서의 상기 제2 PN 시퀀스는 수신된 상기 제1 PN 시퀀스에 맞게 미리 설정되었지만 상술한 바와같이 순서가 서로 어긋나서 초기동기를 획득할 수는 없다.

따라서, 이러한 순서를 맞추기 위해서는 수신부의 클럭을 조정하여 상기 제2 PN 시퀀스를 좌 또는 우로 이동시켜야 한다.

한편, 상기와 같이 상기 입력데이타용 쉬프트 레지스터(21)는 L/n 만큼 나누어 입력받되, 이는 PN 시퀀스의 한 주기(L=100)에 해당하는 시간이 될 때까지 L/n 만큼 나누어 받아들인다.

이에 따라, 만약 상기 입력데이타용 쉬프트 레지스터(21)에 입력된 제1 PN 시퀀스가 0001101011이고, 수신용 쉬프트 레지스터(22)에 입력된 제2 PN 시퀀스가 110001101011... 이라면, 상기 제2 PN 시퀀스의 처음부터 두개의 비트가 일치하지 않는다. 그러면, 수신부의 클럭 조정에 의해 좌로 2번 이동시키면 제1 PN 시퀀스와 제2 PN 시퀀스와 순서가 맞는다.

이렇게 순서가 맞았을 경우 다수개의 상관기(25a)의 배타적 논리합과 인버터(25b)의 반전에 의해 같으면 1, 다르면 0이되므로 그 논리연산된 값은 '10'이 된다. 이 논리연산된 값 10은 데이타 버스(30)를 통해 램(50)에 기억된다.

마찬가지로, 이와 같은 동작을 상기 PN 시퀀스와 한 주기(또는 길이)(L=100)에 상응하게 L/n 만큼 나누어 반복 수행한다. 이에 상응하게 L/n 시간 마다 상기 램(50)에 기억된 값들의 총 합은 프로세서(40)에 의해서 구해진다.

또한, 프로세서(40)는 이 구해진 총합 값과 롬(60)에 저장된 임계값을 크거나 같은지 비교한다. 이 비교에 의해 프로세서(40)는 그 총 합 값이 소정의 임계값보다 크거나 같으면 초기동기가 획득된 것으로 판단한다.

반면에, 프로세서(40)는 그 총합 값이 소정의 임계값보다 작으면 초기동기가 획득되지 않은 것으로 판단한다. 이때에는 초기동기가 획득될 때까지 상기 동작을 반복한다.

이와 같은 일반적 디지털 통신, 특히 확산 대역 통신에 있어 칩 동기는 크게 포착(Acquisition)과 추적(Tracking)으로 나뉜다. 포착이란 입력 수신신호의 부호위상과 국부 발생신호와의 위상 오차가 ±0.5칩 내에 들도록 하는 것이고, 추적이란 포착이 완료된 후 구동되는 보조회로로서 좀더 정밀하게 위상 오차를 줄이는 역할을 하는 것이다. 즉, 위상 오차가 0이 되도록 하는 것이 추적 회로의 주 목적이다.

현재 사용되고 있는 확산 대역신호의 추적회로로는 일정 칩 구간 동안의 상관값을 유도하여 출력하는 DLL(Delayed Lock Loop)과 TDL(Tau Dither Loop)을 있는데, 디지털 회로 구성에 있어서는 성능이나 구현면에서 DLL이 유리한 것으로 알려져 있다. 따라서, 비동기 방식에서의 정확한 1단계 동기를 위해서는 DLL 회로의 사용이 고려되어야 하나, 도 2에서 보인 바와 같이 3GPP 시스템에서의 동기 채널은 각 타임 슬롯의 첫 번째 심볼 구간에서만 짧은 코드가 전송되므로 상관기(correlator)를 이용하는 DLL로는 보다 신속한 추적이 어렵게 된다.

본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 복수개의 정합필터를 이용하여 수신 확산 부호의 포착과 함께 국부 발생기의 위상을 입력 수신 부호의 위상과 국부 발생기의 위상과의 오차만큼 변화시켜 주어, 상기 정합필터에서 입력 수신신호의 위상을 추적할 수 있도록 함으로써, 복수개의 정합필터를 포착 및 추적회로에 공통으로 사용하여 이동국 수신기에서 보다 빠르고 신속한 확산 부호의 포착 및 추적이 가능하도록 한 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득장치 및 방법을 제공함에 그 목적이 있다.

도 1은 코드 분할 다중 접속시스템에서 동기 채널 신호 형식을 보인 구성도.

도 2는 코드 분할 다중 접속시스템에서 동기채널과 스크램블링 부호와의 위상관계를 보인 도면.

도 3은 종래 코드 분할 다중 접속 시스템의 수신기에서 정합필터를 이용한 초기동기 획득회로 구성도.

도 4는 본 발명 실시예에 따른 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득 장치를 나타낸 구성도.

도 5는 본 발명 실시예에 따른 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득 방법을 나타내는 플로우 챠트.

<도면의 주요 부분에 대한 부호의 설명>

110...아날로그/디지털 변환기120...데시메이션부

130...포착수단 140...추적수단

131...국부 발생기134...비교기

135,136...스위치141,142...밴드패스필터

143,144...자승기145...감산기

146...루프필터147...전압제어발진기

상기한 목적 달성을 위한, 본 발명에 따른 정합필터를 이용한 초기 동기 획득장치는,

수신되는 부호를 일정 샘플의 디지털 신호로 변환하는 아날로그/디지털 변환수단과; 상기 디지털 변환된 신호를 일정 비로 축소하는 데시메이션하는 데시메이션 수단과; 상기 데시메이션 처리된 부호의 위상을 국부 부호의 기준 위상보다 한 칩 정도의 위상 차이가 나도록 복수개의 정합필터로 위상 천이하여 정합필터링하고 상기 위상 천이된 수신 부호의 위상을 정해진 임계값과 비교하여 임계값 보다 출력이 큰 것을 선택하는 포착수단과; 상기 포착수단으로부터 입력되는 한 칩 정도로 위상 천이된 각 부호 중 임의의 위상을 기준으로 차를 구한 후 그 차의 값을 기준으로 상기 국부 부호 위상을 변화시켜 주어 상기 포착수단에서 추적할 수 있게 하는 추적수단을 포함하는 것을 특징으로 한다.

상세하게는, 상기 포착수단은 임의의 기준 위상을 발생하는 국부 발생기와, 상기 데시메이션 처리된 수신 부호 위상을 상기 임의의 기준 위상 보다 반칩 빠르게 위상 천이하고 메모리에 적재하는 제 1정합 필터와, 상기 데시메이션 처리된 수신 부호의 위상을 상기 임의의 기준 위상 보다 반칩 늦게 위상 천이시키고 메모리에 적재하는 제 2정합필터와, 상기 제 1 및 제 2정합필터에 의해 위상 천이된 각 출력값을 정해진 임계값과 비교하여 임계 값 보다 큰 하나의 값을 선택하는 비교기를 포함하는 것을 특징으로 한다.

상세하게는, 상기 추적수단은 제 1 정합필터 및 제 2정합필터의 각 출력값을 밴드패스 필터링하는 제 1 및 제 2밴드패스 필터와, 상기 제 1 및 제 2밴드패스 필터의 출력값의 자승을 구하는 제 1 및 제 2자승기와, 상기 제 1 및 제 2자승기의 출력값을 가산하여 차를 구하는 가산기와, 상기 가산기의 차의 값에 따라 전압제어발진기를 구동시켜 상기 국부발생기에서 발생된 임의의 기준 위상을 변화시켜주기 위한 루프필터를 포함한 것을 특징으로 한다.

본 발명 실시예에 따른 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득방법은, 수신된 부호를 일정 샘플의 디지털 신호로 변화시킨 후 그 변환된 값을 일정 비로 데시메이션 처리하는 단계;

상기 데시메이션 처리된 확산 부호의 위상을 복수개의 정합필터를 이용하여 서로 한 칩의 위상차이가 발생하도록 반칩씩 위상 천이하여 정합필터링하는 단계;

상기 정합필터링된 각 정합필터의 출력값을 정해진 임계값과 비교하는 단계;

상기 비교결과 임계값 보다 큰 값 중에서 큰 값을 선택하고 그 선택된 값에 대해 확인절차를 진행하는 단계;

상기 확인 절차 후 국부 발생 부호 위상과 입력 부호의 위상과의 차이를 검출하는 위상차 검출단계;

상기 검출된 입력 부호의 위상과 국부 발생 부호와의 차이 값에 따라 국부발생 부호의 발생 위상을 입력 수신신호와의 위상 차 만큼 변화시키는 위상 차 보정단계를 포함하는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 4는 본 발명에 따른 코드 분할 다중 접속 시스템의 수신기에서 초기동기 획득장치를 나타낸 구성도이고, 도 5는 본 발명에 따른 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득방법을 나타낸 플로우챠트이다.

도 4를 참조하면, 수신된 확산 부호를 칩당 8샘플로 디지털 변환하는 아날로그/디지털 변환기(ADC)(110)와, 상기 디지털 변환된 확산 부호를 8:1로 데시메이션 처리하는 데시메이션부(Decimation)(120)와, 상기 데시메이션 처리된 확산 부호를 국부 발생 위상신호를 기준으로 하여 ±0.5칩 위상 천이시켜 정합필터링하고 위상 천이된 값 중에서 큰 것을 선택하는 포착수단(130)과, 상기 포착수단(130)으로부터 위상 천이된 출력값에 따라 국부 발생 위상과 수신 부호와의 위상 차 만큼 상기 국부 발생 위상을 변화시키는 추적수단(140)을 포함한다.

여기서, 상기 포착수단(130)은 임의의 위상을 갖는 국부 발생신호를 발생하는 국부 발생기(131)와, 상기 국부 발생신호의 위상을 입력받아 이 위상 보다 데시메이션 처리된 수신 부호의 위상이 반칩 빠르게(+0.5chip) 정합필터링하고 쉬프트 시키면서 메모리(미도시)에 적재하는 제 1정합필터(Early MF)(132)와, 상기 국부 발생신호의 위상을 입력받아 이 위상 보다 수신 부호의 위상이 반칩 느리게(-0.5chip) 정합필터링하고 쉬프트 시키면서 메모리(미도시)에 적재하는 제 2정합필터(Late MF)(133)와, 상기 제 1 및 제 2정합필터(132,133)의 출력값을 쉬프트 시키면서 정해진 임계값과 비교하여 큰 값을 출력하는 비교기(134)와, 상기 비교기(134)의 출력에 따라 선택적으로 제 1 및 제 2정합필터(132,133)의 출력값을 내 보내는 제 1 및 제 2스위치(135,136)로 구성된다.

상기 추적수단(140)은 제 1 및 제 2정합필터(132,133)로부터 출력된 값을 밴드패스 필터링하는 제 1 및 제 2밴드패스 필터(BPF)(141,142)와, 상기 밴드 패스 필터링된 확산부호를 자승하는 제 1 및 제 2자승기(143,144)와, 제 2자승기(144)의 출력값에서 제 1자승기(143)의 출력값의 차 값을 구하기 위해 가산하는 가산기(145)와, 상기 가산기(145)의 출력에 따라 구동되는 루프필터(loop filter)(146)와, 상기 루프필터(146)의 출력값에 따라 구동되어 상기 국부부호 발생기(131)의 국부 발생 위상을 변화시키는 전압제어 발진기(VCO)(147)로 구성된다.

상기와 같이 구성되는 본 발명 실시예에 따른 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득장치 및 방법에 대하여 첨부된 도 5 및 도 6을 참조하여 설명하면 다음과 같다.

먼저, 이동국 수신기에 수신되는 확산부호(PN Sequence)는 아날로그 디지털 변환기(110)에 의해 8샘플로 디지털 변환되며(S201,S202), 디지털 변환된 신호는 데시메이션부(Decimation)(120)에서 8:1로 데시메이션 처리된다(S203).

이와 같이 데시메이션 처리된 확산 부호를 입력받은 후, 칩 동기를 위해 포착과 추적 동작을 수행하게 되는데, 포착은 입력 수신신호의 부호 위상과 국부 발생 부호의 위상이 ±0.5칩 내에 들도록 하는 것이고, 추적은 포착이 완료된 후 구동되는 보조회로로서 좀더 정밀한 오차를 줄이는 역할을 한다. 즉, 위상 오차가 0이 되도록 하는 것이 추적하는 목적이다.

이를 위해서 포착수단(130)은 상기 데시메이션 처리된 신호를 정합필터(302,303)에서 입력받아 한 칩 차이가 나도록 위상 천이시킨 후 정합필터링을 수행하고, 이 값 중에서 임계값 보다 큰 값을 출력해 줄 수 있도록, 국부 발생기(131), 제 1 및 제 2정합필터(132,133), 비교기(134), 제 1 및 제 2스위치(135,136)로 구성된다.

그러면, 국부부호 발생기(131)는 임의의 기준 위상을 갖는 국부 발생신호(PN코드)를 발생시켜 제 1 및 제 2정합필터(132,133)로 출력하고, 제 1정합필터(Early MF)(132)는 상기 국부 발생신호의 기준 위상 보다 데시메이션 처리된 수신 입력 부호의 위상을 반칩 빠르게(+0.5chip) 정합필터링하여 쉬프트시키면서 메모리(미도시)에 적재시킨다(S204). 제 2정합필터(Late MF)(133)는 상기 국부 발생신호의 기준 위상 보다 데시메이션 처리된 수신 입력 부호의 위상을 반칩 느리게(-0.5chip) 정합필터링하여 쉬프트시키면서 메모리(미도시)에 적재시킨다(S204). 그러므로, 두 개의 정합필터(132,133)는 한 칩 만큼의 위상 차이를 갖는다. 이때 각 정합필터(132,133)의 메모리에는 입력신호와 동일한 속도로 확산부호가 적재된다.

이때 이동국 수신기에서는 입력 수신 부호 위상의 포착으로서 수신신호를 쉬프트 레지스터(미도시)를 통하여 계속 입력받아 제 1정합필터(132)의 출력값과 제 2정합필터(133)의 출력값 각각을 비교기(134)에서 정해진 임계값과 비교하게 된다(S205). 즉, 수신되어 입력되는 확산부호 위상과 정합필터(132,133)의 메모리에 저장되어 있는 부호 위상을 비교하여 출력하게 된다.

상기 비교기(134)의 비교결과 제 1정합필터(132)의 출력값이 임계값을 넘었을 경우 이동국 수신기는 확인절차를 거쳐 추적 단계로 진입하게 된다(S206)(S209). 마찬가지로, 제 2정합필터(133)의 출력값이 임계값을 넘었을 경우 이를 선택한 후 이동국 수신기는 확인절차를 거쳐 추적단계로 진입하게 된다(S207)(S209). 만약, 두 개의 정합필터(132,133)의 출력값이 모두 임계값을 넘었을 경우에는 두 출력값 중에서 큰 것을 선택하고 확인절차를 진입하게 된다(S208)(S209).

또한, 비동기 방식과 같이 동기 부호가 없는 구간에서는 추적수단(140)의 오동작을 방지하기 위해 일시적으로 칩 카운터(미도시)를 이용하여 다음 동기부호 구간까지의 추적회로의 동작을 일시적으로 중지시켜 준다.

여기서의 확인절차(S209)는 채널 전송상 부가된 잡음이나 페이딩 또는 신호 처리상의 오류로 인하여 현재 수신 입력된 부호 위상과 정합 필터 메모리의 부호간에 위상이 맞지 않을 경우에도 임계값을 넘을 수 있기 때문에 거치는 과정이다. 그리고 제 1 및 제 2정합필터(132,133)의 출력값이 임계값을 넘지 않았다면 정합필터(132,133)의 쉬프트 레지스터를 통해서 수신신호를 계속 입력받아 비교후 출력한다.

그리고, 제 1정합필터 및 제 2정합필터(132,133)의 출력값은 국부발생신호와의 오차를 보상해 주기 위해 이 제 1 및 제 2 스위치(134,135)를 통해 추적수단(140)에 입력되면, 시스템 제어로직에 의해 추적수단(140)이 구동한다(S210). 추적 단계에서는 선택된 제 1정합필터(132) 또는 제2정합필터(133)의 부호 위상을 기준으로 국부 부호 위상을 반 칩씩 변화시켜 칩 속도의 추적이 가능하게 한다. 즉, 기존의 DLL에서는 일정 칩 구간동안의 상관값을 유도하여 출력하게 되나, 본 발명은 정합필터를 이용하게 되므로 칩 속도의 출력을 낼 수 있어, 보다 신속하고 정확한 추적이 가능하게 된다.

이를 위해서 추적수단(140)은 제 1 및 제 2밴드패스 필터(BPF)(141,142), 제 1 및 제 2자승기(143,144), 가산기(145), 루프필터(Loop Filter)(146), 전압제어발진기(VCO)(147)로 구성되며, 제 1 및 제 2밴드패스 필터(141,142)는 제 1 및 제 2정합필터(131,132)의 출력값을 각각 밴드패스 필터링하여 출력하고, 제 1 및 2자승기(143,144)는 상기 밴드패스 필터링된 값을 각각 자승하여 출력하게 된다.

그리고, 가산기(145)는 제 2자승기(144)의 출력값에서 제 1자승기(143)의 출력값을 감산하여 그 감산한 값이 루프필터(146)에 입력된다(S211). 이때 감산한 값은 입력 수신신호의 부호 위상과 국부 발생 부호 위상과의 차이 만큼이 발생된다.

여기서, 감산기(145)의 출력값이 음(-)의 값일 경우에는 국부 발생 부호의 위상이 입력 수신부호의 위상보다 느린 경우이며, 양(+)의 값일 경우에는 국부 발생 부호의 위상이 입력 수신부호의 위상 보다 빠른 경우이고, 영(0)의 출력값일 경우에는 위상차이가 없다는 것이다.

그러면, 입력신호의 부호 위상과 국부 부호 발생기(131)의 부호 위상과의 차가 음(-)의 값일 경우(S212), 그 값으로서 루프필터(146)가 구동하고, 이 값에 따라 루프필터(146)는 전압제어발진기(147)를 구동하여 국부부호 발생기(131)의 발생시점을 그 출력값 만큼 앞당긴다(S216).

그리고, 입력신호의 부호 위상과 국부부호 발생기(131)의 부호 위상과의 차가 양(+)의 값일 경우(S213), 그 값으로서 루프필터(146)가 구동하고, 이 값에 따라 루프필터(146)는 전압제어발진기(147)를 구동하여 국부 부호 발생기(131)의 발생시점을 그 출력값 만큼 늦춘다(S217).

또한, 입력신호의 부호 위상과 국부부호 발생기(131)의 부호 위상과의 차가 없을 경우(S215), 그 값(0)으로서 루프필터(146)가 구동되는데, 이 값에 따라 루프필터(146)는 전압제어발진기(147)를 구동하여 국부부호 발생기(131)의 발생시점을 현재의 국부부호 발생 위상을 유지한다(S218).

이러한 추적수단(140)의 위상 검출 특성은 시간오차 판별기 특성(S-curve)이라 불리우며, 그 형태가 일반적인 사인(SIN) 함수와 유사한 형태를 갖는다.

그러므로, 추적수단(140)에 의해 국부부호 발생기(131)에서 발생되는 임의의 기준위상을 변화시켜 주고 포착수단(130)의 정합필터(132,133)로 다시 추적하게 함으로써, 입력 수신신호의 위상 차이가 없어지게 된다. 이는 칩 속도로 위상 오차를 추적하게 되므로 비동기 방식과 같이 불 연속적인 부호 전송이 이루어지는 시스템에서 보다 고속의 위상 오차 추적이 가능해 진다. 이는 기존의 DLL에서 일정 칩 구간의 누적시간이 필요하기 때문에 보다 신속한 추적이 어려운 반면에, 정합필터를 이용하여 칩 속도로 위상 오차를 추적하게 되므로 보다 고속의 위상 오차 추적이 가능해 진다.

즉, DLL을 이용하여 추적회로를 구성할 경우, 특히 DLL에서의 심벌 상관 구간이 64칩 이라고 한다면, 하나의 타임 슬롯 내에서 첫 심볼 구간에만 존재하는 동기 부호 구간에서의 추적은 단지 4번밖에 이루어지지 않기 때문에, 상관길이를 128칩으로 늘인다면 하나의 동기 부호 구간내에서는 2번의 위상 추적만이 가능해 진다.

이와 같이 상관기의 사용은 신속한 추적이 어렵게 된다. 이에 반해, 본 발명은 정합필터를 이용하므로 칩 속도, 즉, 하나의 동기 부호 구간내에서 256번의 추적이 가능하다. 이에 따라 아주 짧은 구간동안에만 존재하는 동기 부호를 항상 최소의 위상 오차로서 추적할 수 있다.

이상에서 설명한 바와 같이, 본 발명은 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득장치 및 방법은 확산 부호의 포착 및 추적을 위한 두 개의 정합필터를 공통으로 사용하므로, 확산 부호의 포착 및 추적이 보다 빠르고 신속하게 이루어져 전체적인 시스템의 초기 동기 시간을 줄일 수 있는 효과가 있다.

또한, 동기 방식과 같은 연속적인 신호 전송 뿐만 아니라, 비동기 방식에서의 불 연속적인 부호 전송에 있어서도 신속하고 정확한 포착 및 추적이 가능하여, 신속 정확한 동기를 통하여 신뢰성 있는 시스템의 구축이 가능하다.

또한, 두 개의 정합필터를 포착 및 추적수단에서 공통으로 사용하므로, 하드웨어의 복잡성 증가를 억제할 수 있는 효과가 있다.

Claims (7)

1. 수신되는 부호를 일정 샘플의 디지털 신호로 변환하는 아날로그/디지털 변환수단과;

   상기 디지털 변환된 신호를 일정 비로 축소하는 데시메이션하는 데시메이션 수단과;

   상기 데시메이션 처리된 부호의 위상을 국부 부호의 기준 위상보다 한 칩 정도의 위상 차이가 나도록 복수개의 정합필터로 위상 천이하여 정합필터링하고 상기 위상 천이된 수신 부호의 위상을 정해진 임계값과 비교하여 임계값 보다 출력이 큰 것을 선택하는 포착수단과;

   상기 포착수단으로부터 입력되는 한 칩 정도로 위상 천이된 각 부호 중 임의의 위상을 기준으로 차를 구한 후 그 차의 값을 기준으로 상기 국부 부호 위상을 변화시켜 주는 추적수단을 포함하는 것을 특징으로 하는 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득장치.
2. 제 1항에 있어서, 상기 포착수단은 임의의 기준 위상을 발생하는 국부 발생기와, 상기 데시메이션 처리된 수신 부호 위상을 상기 임의의 기준 위상 보다 반칩 빠르게 위상 천이하고 메모리에 적재하는 제 1정합 필터와, 상기 데시메이션 처리된 수신 부호의 위상을 상기 임의의 기준 위상 보다 반칩 늦게 위상 천이시키고 메모리에 적재하는 제 2정합필터와, 상기 제 1 및 제 2정합필터에 의해 위상 천이된각 출력값을 정해진 임계값과 비교하여 임계 값 보다 큰 하나의 값을 선택하는 비교기를 포함하는 것을 특징으로 하는 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득장치.
3. 제 1항에 있어서, 상기 추적수단은 제 1 정합필터 및 제 2정합필터의 각 출력값을 밴드패스 필터링하는 제 1 및 제 2밴드패스 필터와, 상기 제 1 및 제 2밴드패스 필터의 출력값의 자승을 구하는 제 1 및 제 2자승기와, 상기 제 1 및 제 2자승기의 출력값을 가산하여 차를 구하는 가산기와, 상기 가산기의 차의 값에 따라 전압제어발진기를 구동시켜 상기 국부발생기에서 발생된 임의의 기준 위상을 변화시켜주기 위한 루프필터를 포함한 것을 특징으로 하는 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득장치.
4. 수신된 부호를 일정 샘플의 디지털 신호로 변화시킨 후 그 변환된 값을 일정 비로 데시메이션 처리하는 단계;

   상기 데시메이션 처리된 확산 부호의 위상을 복수개의 정합필터를 이용하여 서로 한 칩의 위상차이가 발생하도록 반칩씩 위상 천이하여 정합필터링하는 단계;

   상기 정합필터링된 각 정합필터의 출력값을 정해진 임계값과 비교하는 단계;

   상기 비교결과 임계값 보다 큰 값 중에서 큰 값을 선택하고 그 선택된 값에 대해 확인절차를 진행하는 단계;

   상기 확인 절차 후 국부 발생 부호 위상과 입력 부호의 위상과의 차이를 검출하는 위상차 검출단계;

   상기 검출된 입력 부호의 위상과 국부 발생 부호와의 차이 값에 따라 국부 발생 부호의 발생 위상을 입력 수신신호와의 위상 차 만큼 변화시키는 위상 차 보정단계를 포함하는 것을 특징으로 하는 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득방법.
5. 제 4항에 있어서, 상기 위상 차 보정 단계에서 수신 확산부호의 위상과 국부 발생기에서 발생된 부호 위상과의 차이가 음의 값일 경우 그 음의 출력 값 만큼 국부 발생기의 발생 시점을 빠르게 가져가는 것을 특징으로 하는 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득방법.
6. 제 4항에 있어서, 상기 위상 차 보정 단계에서 수신 확산부호의 위상과 국부 발생기에서 발생된 부호 위상과의 차이가 양의 값일 경우 그 양의 출력 값 만큼 국부 발생기의 발생시점을 느리게 가져가는 것을 특징으로 하는 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득방법.
7. 제 4항에 있어서, 상기 위상 차 보정 단계에서 수신 확산 부호의 위상과 국부 부호 위상과의 부호 위상과의 차가 영일 경우 현재의 국부 발생기의 위상 발생 시점을 유지하는 것을 특징으로 하는 코드 분할 다중 접속 시스템의 수신기에서 초기 동기 획득 방법.