KR20020039466A - Method for manufacturing liquid crystal display device - Google Patents
Method for manufacturing liquid crystal display device Download PDFInfo
- Publication number
- KR20020039466A KR20020039466A KR1020000069292A KR20000069292A KR20020039466A KR 20020039466 A KR20020039466 A KR 20020039466A KR 1020000069292 A KR1020000069292 A KR 1020000069292A KR 20000069292 A KR20000069292 A KR 20000069292A KR 20020039466 A KR20020039466 A KR 20020039466A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- thin film
- film layer
- ito
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000011521 glass Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 76
- 229910000838 Al alloy Inorganic materials 0.000 claims description 36
- 239000011241 protective layer Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 description 13
- 229910001182 Mo alloy Inorganic materials 0.000 description 9
- 239000002356 single layer Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 3
- 238000002076 thermal analysis method Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010406 interfacial reaction Methods 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
Description
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 TFT-LCD의 TFT-어레이를 형성하는 과정에서 게이트 및 데이터전극의 형성과 그 게이트/데이터전극과 ITO(Indium Tin Oxide)의 투명한 화소전극사이의 전기적 접속을 보장하도록 하기 위한 액정표시장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display, and more particularly, to forming a gate and a data electrode in the process of forming a TFT-array of a TFT-LCD, and transparent of the gate / data electrode and an indium tin oxide (ITO). The present invention relates to a method of manufacturing a liquid crystal display device for ensuring electrical connection between pixel electrodes.
R/G/B전자총으로부터 발생되는 컬러비임을 형광패널상에 형성된 R/G/B화소에 부딪히도록 해서 컬러영상을 재현하는 CRT(Cathod Ray Tube)디스플레이장치에 비해 평판형이면서 저소모전력 및 경량박형화로 설계된 LCD장치가 다양한 전자제품(예컨대, 벽걸이형 텔레비전 등)에 적용되고 있다.Compared to the CRT (Cathod Ray Tube) display device that reproduces color images by hitting the color ratio generated from the R / G / B electron gun against the R / G / B pixels formed on the fluorescent panel, LCD devices designed to be lightweight and thin have been applied to various electronic products (for example, wall-mounted televisions).
그 LCD장치는 TFT어레이가 형성되는 제 1기판과, R/G/B화소로 이루어진 컬러필터가 형성된 제 2기판 및, 그 제 1기판과 제 2기판의 사이에 주입되는 액정셀로 이루어지고, 상기 제 1기판의 TFT어레이에 그래픽데이터신호를 인가하여 액정셀의 배열방향을 변화시키게 되면 그 액정셀을 투과하는 광이 컬러필터를 통과하면서 특정의 컬러를 발색함으로써 컬러화상의 재현이 이루어지게 된다.The LCD device comprises a first substrate on which a TFT array is formed, a second substrate on which a color filter composed of R / G / B pixels is formed, and a liquid crystal cell injected between the first substrate and the second substrate, When the arrangement direction of the liquid crystal cell is changed by applying a graphic data signal to the TFT array of the first substrate, the light transmitted through the liquid crystal cell passes through the color filter and generates a specific color to reproduce the color image. .
그 TFT-LCD장치에서 단위 TFT소자에는 게이트전극 및 데이터전극(소오스/드레인전극)에 대해서는 대화면/고정세에 대응가능한 전극재료로서 대개는 알루미늄(Al)-합금이 적용되고, 그 최상층에는 화소전극으로서의 ITO가 적층되어 패터닝되게 된다.In the TFT-LCD device, an aluminum (Al) -alloy is generally applied to the unit TFT element as a large electrode / definable electrode material for the gate electrode and the data electrode (source / drain electrode), and the pixel electrode is disposed on the uppermost layer. ITO as is laminated and patterned.
그러한 이유에서, Al-합금과 ITO의 접촉저항 증가를 방지하기 위해 Mo에 의한 버퍼층을 사용하게 되는 바, 그 버퍼층의 적용예에 따르면 도 1a의 경우에는 Al합금층(1)의 상측과 하측에 Mo에 의한 버퍼층(2a,2b)이 형성되고, 도 1b의 경우에는 Al합금층(1)의 상측에만 버퍼층(2)이 형성되며, 도 1c의 경우에는 Al합금층(1)의 외주변을 따라 버퍼층(2)이 형성된다.For this reason, a buffer layer made of Mo is used to prevent an increase in contact resistance between Al-alloy and ITO. According to the application example of the buffer layer, in the case of FIG. 1A, the upper and lower portions of the Al alloy layer 1 are used. Buffer layers 2a and 2b are formed by Mo, and in the case of FIG. 1B, the buffer layer 2 is formed only on the Al alloy layer 1. In the case of FIG. 1C, the outer periphery of the Al alloy layer 1 is formed. Accordingly, the buffer layer 2 is formed.
여기서, 상기 버퍼층(2a,2b;2)은 통상 수백 Å∼수천 Å정도의 Mo층을 증착하여 Al합금층(1)에 의한 전극과 투명전극(ITO)의 접촉을 위한 접촉공(Via hole) 등의 에칭시에도 Mo층이 충분히 잔존하는 조건이 되도록 형성된다.Here, the buffer layers 2a, 2b; 2 generally deposit Mo layers in the range of several hundreds to several thousand kilos, and contact holes for contacting the electrode by the Al alloy layer 1 and the transparent electrode ITO. Even when etching etc., it forms so that the Mo layer may remain | survives enough.
그런데, 상기한 버퍼층(2a,2b;2)이 개입되는 경우에는 순수한 Al 또는 Al-합금에 대해 ITO와의 사이에서 접촉저항이 일정 수준 이하로 유지되도록 하는 점에서는 유리하지만, 그 버퍼층의 형성을 위한 증착과정이 복잡해질 뿐만 아니라 공정시간과 단가의 상승이 초래되고, 전극의 두께가 증가하여 소자의 신뢰성이 저하된다는 불리함이 있게 된다.By the way, when the buffer layer (2a, 2b; 2) described above is involved, it is advantageous in that the contact resistance with ITO is kept below a certain level for pure Al or Al-alloy, but for forming the buffer layer Not only is the deposition process complicated, there is a disadvantage that the process time and the cost are increased, and the thickness of the electrode is increased, thereby reducing the reliability of the device.
따라서, 본 발명은 상기한 종래 기술을 감안하여 이루어진 것으로, Al-합금층의 단일 층으로부터 형성된 전극의 ITO 등의 투명전극과의 접촉부위에 얇은 Mo층을 형성하여 Al-합금층과 Mo층을 반응시켜 투명전극과의 접촉저항 증가를 방지하도록 된 액정표시장치의 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made in view of the above-described prior art, and a thin Mo layer is formed on a contact portion with a transparent electrode such as ITO of an electrode formed from a single layer of an Al-alloy layer to form an Al-alloy layer and a Mo layer. It is an object of the present invention to provide a method for manufacturing a liquid crystal display device which is made to react to prevent an increase in contact resistance with a transparent electrode.
상기한 목적을 달성하기 위해, 본 발명의 바람직한 일실시예에 따르면 글래스기판에 Al계열의 게이트금속을 적층하여 게이트전극을 형성하고서 그 상측에 게이트절연막과 활성층을 패터닝형성하는 과정과, 상기 게이트절연막상에 데이터전극을 적층형성하고나서 보호층을 형성하고 상기 게이트전극과 상기 데이터전극에 대응하는 위치에 접촉공을 형성하는 과정, 상기 접촉공을 포함하는 전체 면에 Mo박막층을 적층하는 과정, 상기 Mo박막층에 의해 접촉저항의 증가가 방지되는 형태로 상기 게이트전극과 상기 데이터전극에 접촉이 이루어지는 ITO를 패터닝형성하는 과정으로 이루어진 액정표시장치의 제조방법이 제공된다.In order to achieve the above object, according to a preferred embodiment of the present invention, a process of forming a gate electrode by stacking an Al-based gate metal on a glass substrate and patterning a gate insulating film and an active layer on the gate electrode, Forming a protective layer on the film, forming a protective layer, forming a contact hole at a position corresponding to the gate electrode and the data electrode, laminating a Mo thin film layer on the entire surface including the contact hole, and Provided is a method of manufacturing a liquid crystal display device comprising patterning and forming ITO in contact with the gate electrode and the data electrode in such a manner that an increase in contact resistance is prevented by the Mo thin layer.
본 발명의 일실시예에 따르면, 상기 Mo박막층에 대해서는 그 Mo박막층이 상기 게이트전극과 데이터전극에 형성된 접촉공의 부위에만 잔류하여 Mo과 Al-합금 결합층을 형성하도록 Mo 증착 온도 혹은 열처리 온도 조건을 설정하여 주며 이어서 전면에치공정이 행해지고, 그 잔류되는 Mo박막층에 접촉되는 ITO가 패터닝형성된다.According to an embodiment of the present invention, the Mo thin film layer has a Mo deposition temperature or a heat treatment temperature condition so that the Mo thin film layer remains only in the contact hole formed in the gate electrode and the data electrode to form Mo and Al-alloy bonding layer. Then, the entire surface etching process is performed, and ITO in contact with the remaining Mo thin layer is patterned.
그에 대해, 본 발명의 다른 실시예에서는 상기 Mo박막층의 전체 면에 상기 ITO가 적층되는 구조로 상기 액정표시장치를 제조하게 된다.On the other hand, in another embodiment of the present invention, the liquid crystal display device is manufactured in a structure in which the ITO is laminated on the entire surface of the Mo thin film layer.
상기한 본 발명에 따른 액정표시장치의 제조방법에 의하면, 게이트전극과 데이터전극을 Al-합금의 단일층으로 형성하고나서 Mo박막층을 형성하여 상기 게이트전극과 데이터전극의 Al-합금과 버퍼층으로서의 Mo를 반응시켜 투명전극(ITO)과의버촉저항의 증가를 방지하게 된다.According to the manufacturing method of the liquid crystal display device according to the present invention, a Mo thin film layer is formed by forming a gate electrode and a data electrode as a single layer of Al-alloy, and then Mo as Al-alloy and buffer layer of the gate electrode and data electrode. The reaction is prevented from increasing the buckle resistance with the transparent electrode ITO.
도 1a 내지 도 1c는 종래의 액정표시장치의 제조방법에 따라 형성되는 전극의 구조를 설명하는 도면,1A to 1C are views for explaining a structure of an electrode formed according to a conventional method for manufacturing a liquid crystal display device;
도 2는 액정표시장치의 게이트전극/데이터전극의 적층구조를 이루는 Mo과 Al-합금 시료의 과다 에칭시의 접촉저항을 설명하는 표,FIG. 2 is a table for explaining contact resistance during excessive etching of Mo and Al-alloy samples forming a stacked structure of a gate electrode and a data electrode of a liquid crystal display;
도 3은 액정표시장치의 게이트전극/데이터전극의 적층구조를 이루는 Mo과 Al-합금 시료의 과다 에칭에 대한 분석결과를 설명하는 그래프,FIG. 3 is a graph illustrating an analysis result of overetching of Mo and Al-alloy samples forming a stacked structure of a gate electrode and a data electrode of a liquid crystal display;
도 4은 액정표시장치의 게이트전극/데이터전극의 적층구조를 이루는 Mo과 Al-합금 시료의 열처리에 의한 저항변화를 나타낸 표,FIG. 4 is a table showing resistance change due to heat treatment of Mo and Al-alloy samples forming a stacked structure of a gate electrode and a data electrode of a liquid crystal display;
도 5는 액정표시장치의 게이트전극/데이터전극의 적층구조를 이루는 Mo/Al-합금/Mo구조의 열분석결과를 나타낸 그래프,5 is a graph illustrating thermal analysis results of an Mo / Al-alloy / Mo structure forming a stacked structure of a gate electrode and a data electrode of a liquid crystal display device;
도 6a 내지 도 6i는 본 발명의 바람직한 실시예에 따른 액정표시장치의 제조방법을 설명하는 공정도,6A to 6I are flowcharts illustrating a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention;
도 7a 내지 도 7c는 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법을 설명하는 공정도이다.7A to 7C are flowcharts illustrating a manufacturing method of a liquid crystal display according to another exemplary embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10: 게이트전극, 12: 게이트절연층,10: gate electrode, 12: gate insulating layer,
18: 데이터전극, 20: 보호층,18: data electrode, 20: protective layer,
22: 접촉공, 24: Mo박막층,22: contact hole, 24: Mo thin layer,
26: ITO.26: ITO.
이하, 본 발명에 대해 첨부도면을 참조하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.
먼저, 도 1a 내지 도 1c에 도시된 전극구조를 기초로 본 발명의 기술적인 원리에 대해 설명한다. Mo의 버퍼층이 과다 에칭되는 경우에 대해 살펴보면, 도 2에 도시된 표 1에 나타낸 바와 같이 300Å의 상층-Mo 버퍼층을 증착하고 건식에칭에 의해 1200Å수준까지 과다에칭(Over etching)이 이루어져도 그 에칭후에 증착된 ITO와의 접촉저항은 통상조건(즉, Mo이 잔류하는 조건)에 비하여 증가하지는 않게 되지만, 상층-Mo버퍼층이 처음부터 존재하지 않는 경우에는 열처리 후에 접촉저항이 상당히 증가하여 실용적으로 사용하지 못하는 값이 된다.First, the technical principle of the present invention will be described based on the electrode structure shown in FIGS. 1A to 1C. In the case where the Mo buffer layer is over-etched, as shown in Table 1 shown in FIG. 2, the 300-μM upper-Mo buffer layer is deposited, and the etching is performed even if the over-etching is performed to over 1200 to the level of 1200 by dry etching. The contact resistance with the ITO deposited later does not increase as compared with the normal conditions (ie, the condition in which Mo remains). However, when the upper-Mo buffer layer does not exist from the beginning, the contact resistance increases considerably after the heat treatment and is not practically used. It will not be possible.
또, 도 2에서 과다에칭한 시료의 조성분포를 조사하면 도 3에 도시된 결과를 얻게 되는 바, 과다에칭의 경우라해도 미량의 Mo이 잔류하게 된다는 점을 알 수 있다. 그 경우에 사용된 시료는 게이트전극(도 1a에 도시된 형태의 Mo-Al-Mo)의 형성후 350℃이상에서 게이트절연층의 증착과정을 거치게 되고, 이 과정에서 Mo과 Al합금의 사이에서 계면반응이 일어나는 것으로 판단된다. 이와 같이 형성된 Mo-Al합금층의 계면반응은 Mo의 건식에칭개스(SF6 등)로 에칭이 이루어지지 않고 잔류하게 되는 것으로 보인다(Al계열 건식에칭개스: BCl3 + Cl2 등). 그 반응층이 Al합금과 ITO와의 접촉저항의 증가를 방지하게 된다.In addition, when the composition distribution of the sample over-etched in FIG. 2 is examined, the result shown in FIG. 3 is obtained. Thus, even in the case of over-etching, a small amount of Mo remains. In this case, the sample used was subjected to the deposition of the gate insulating layer at 350 ° C. or higher after the formation of the gate electrode (Mo-Al-Mo in the form shown in FIG. 1A), and in the process, between the Mo and Al alloys. It is believed that an interfacial reaction occurs. The interfacial reaction of the Mo-Al alloy layer thus formed seems to remain without etching with Mo dry etching gas (SF6, etc.) (Al dry dry etching gas: BCl3 + Cl2, etc.). The reaction layer prevents an increase in contact resistance between Al alloy and ITO.
다음에, Mo/Al-합금층/Mo구조와 Al(-합금)구조의 열처리(350℃)에 의한 저항변화를 고려해보면, 도 4에 나타낸 바와 같이 Mo버퍼층이 존재하는 경우에는 350℃열처리를 하는 경우 저항이 증가되며, 버퍼층이 존재하지 않는 경우에는 350℃의 열처리를 실행해도 저항의 증가가 없는 것을 알 수 있다. 즉, Mo버퍼층이 존재하는 경우 350℃ 이상의 온도에서는 Al-합금층과 Mo버퍼층의 사이에 어떠한 반응이 존재하는 것으로 볼 수 있다.Next, considering the resistance change due to the heat treatment (350 ° C.) of the Mo / Al-alloy layer / Mo structure and the Al (-alloy) structure, as shown in FIG. 4, when the Mo buffer layer is present, 350 ° C. heat treatment is performed. In this case, the resistance is increased, and when the buffer layer is not present, it can be seen that there is no increase in the resistance even if heat treatment is performed at 350 ° C. That is, when the Mo buffer layer is present it can be seen that there is any reaction between the Al-alloy layer and the Mo buffer layer at a temperature of 350 ℃ or more.
그리고, Mo/Al(-합금층)/Mo구조의 열분석결과를 고려하면, 도 5에 도시된 열분석결과에서는 350℃부근에서부터 Al(-합금) 및 Mo의 반응이 형성됨을 알 수 있다.And, considering the thermal analysis results of the Mo / Al (-alloy layer) / Mo structure, it can be seen that the reaction of Al (-alloy) and Mo is formed from around 350 ℃ in the thermal analysis results shown in FIG.
따라서, 본 발명에서는 상기한 결과를 기초로 Al-합금의 단일층으로 형성된 전극의 ITO 등의 투명화소전극과의 접촉부위에만 얇은 Mo층을 형성하여 Al-합금과 Mo를 반응시켜 투명전극과의 접촉저항 증가를 방지하게 된다.Therefore, in the present invention, a thin Mo layer is formed only at a contact portion with a transparent pixel electrode such as ITO of an electrode formed of a single layer of Al-alloy based on the above-described results to react the Al-alloy with Mo to form a transparent electrode. This prevents an increase in contact resistance.
도 6a 내지 도 6i는 본 발명의 바람직한 일실시예에 따른 액정표시장치의 제조방법을 설명하는 공정도이다.6A to 6I are flowcharts illustrating a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention.
본 발명에 따르면, 도 6a에서 글래스기판상에는 게이트전극(10)이 형성되는 바, 그 게이트전극(10)은 Al-합금 단일 층으로 형성된다.According to the present invention, the gate electrode 10 is formed on the glass substrate in FIG. 6A, and the gate electrode 10 is formed of an Al-alloy single layer.
상기 게이트전극(10)이 형성되고나면 도 6b에서 상기 게이트전극(10)을 포함하는 전체의 면에 게이트절연층(12)과 a-Si층(14) 및 n+ a-Si층(16)이 순차적으로 적층되고나서 소정의 형상으로 패터닝된다(도 6c).After the gate electrode 10 is formed, the gate insulating layer 12, the a-Si layer 14, and the n + a-Si layer 16 are formed on the entire surface including the gate electrode 10 in FIG. 6B. The layers are sequentially stacked and then patterned into a predetermined shape (Fig. 6C).
도 6d에서 상기 게이트절연층(12)을 포함하는 구조상에는 데이터전극(18)을 형성하기 위해 Al-합금 단일층이 적층되고나서 예컨대 S/D마스크를 사용하여 에칭처리가 이루어지게 되고, 그 데이터전극(18)이 형성된 구조에는 보호층(20)이 형성된다(도 6e).In FIG. 6D, the Al-alloy single layer is stacked to form the data electrode 18 on the structure including the gate insulating layer 12, and then etching is performed using, for example, an S / D mask. The protective layer 20 is formed in the structure in which the electrode 18 was formed (FIG. 6E).
상기 보호층(20)의 형성이 행해지고나서 상기 게이트전극(10)과 상기 데이터전극(18)에 대응하는 위치에는 접촉공(22)이 형성(도 6f)되는 바, 상기한 공정단계는 게이트전극의 형성을 위한 게이트금속을 Al-합금 단일층으로 하여 5-마스크공정의 절차에 관련된다.After the protective layer 20 is formed, a contact hole 22 is formed at a position corresponding to the gate electrode 10 and the data electrode 18 (FIG. 6F). The gate metal for the formation of Al-alloy monolayer is involved in the procedure of the 5-mask process.
상기 접촉공(22)이 형성되고나서, 그 전체적인 면에는 300℃이상의 고온공정에서 Mo박막층(24)이 증착도거나 그보다 저온에서 증착할 경우는 증착에 이어서 300℃정도 이상에서 열처리된다(도 6g). 여기서, 상기 Mo박막층(24)의 두께는 공정시간을 고려하여 최대한 얇게 설정되도록 함이 유리하게 되고, 그 증착시에는 기판의 온도를 350℃정도 이상의 고온으로 유지해야하는 점에 유의해야만 되는 바, 이는 접촉공(22)의 면에서 Mo과 Al-합금의 반응을 보장하기 위함이고, 그 과정에 의해 고온에서 Mo를 전면 증착하게 되면 Al-합금과의 접면구조에서 Mo는 Al-합금과 반응을 하게 된다.After the contact hole 22 is formed, the entire surface of the Mo thin film layer 24 is deposited at a high temperature process of 300 ° C. or higher, or when it is deposited at a lower temperature, the film is heat-treated at 300 ° C. or higher following the deposition (FIG. 6G). ). Here, the thickness of the Mo thin film layer 24 is advantageous to be set as thin as possible in consideration of the process time, it should be noted that during the deposition temperature of the substrate should be maintained at a high temperature of about 350 ℃ or more, which is This is to ensure the reaction of Mo and Al-alloy on the contact hole 22 surface. When the entire surface of Mo is deposited by the process, Mo reacts with Al-alloy in the interface with Al-alloy. do.
그리고나서, 상기 Mo박막층(24)에 대해 전면에칭공정이 이루어지게 되는 바, 그 에칭은 Mo의 에칭이 가능한 개스(SF6 등)를 사용하여 건식에칭에 의해 진행되고, 그 에칭정도는 보호층(20)에 심각한 손상을 주지 않는 정도의 이하로 설정하는 반면 상기 보호층(20)상의 모든 Mo층이 모두 에칭제거되는 정도 이상으로 설정해서 실행하게 된다. 그 경우 상기 접촉공(22)의 표면에서 Al-합금과 Mo가 반응한 층은 에칭제거되지 않고 Mo성분이 잔류하게 된다.Then, the entire surface etching process is performed on the Mo thin film layer 24. The etching is performed by dry etching using a gas (SF6 or the like) capable of etching Mo, and the etching degree thereof is a protective layer ( While 20 is set to a level that does not cause serious damage, all Mo layers on the protective layer 20 are set to a level which is higher than that of etching removal. In this case, the layer on which the Al-alloy and Mo react on the surface of the contact hole 22 is not etched away and the Mo component remains.
즉, 상기 접촉공(22)의 위치에는 Mo과 Al-합금의 결합층 구조가 형성되고(도6h), 상기 게이트전극(12)과 상기 데이터전극(18)의 사이에 ITO접촉이 이루어짐과 더불어 상기 데이터전극(18)과 투명한 화소전극과의 사이에 ITO접촉이 이루어지도록 ITO의 적층이 행해지게 된다(도 6i).That is, a bonding layer structure of Mo and Al-alloy is formed at the position of the contact hole 22 (FIG. 6H), and the ITO contact is made between the gate electrode 12 and the data electrode 18. The ITO is stacked so that ITO contact is made between the data electrode 18 and the transparent pixel electrode (FIG. 6I).
따라서, 본 발명의 일실시예에 따르면 Al-합금의 단일층으로 형성된 전극의 ITO 등의 투명전극과의 접촉부위에만 Mo박막층이 형성되고, 그에 따라 Al-합금과 Mo를 반응시켜 투명전극과의 접촉저항의 증가가 방지된다.Therefore, according to an embodiment of the present invention, the Mo thin film layer is formed only at the contact portion with the transparent electrode such as ITO of the electrode formed of a single layer of Al-alloy, thereby reacting the Al-alloy with Mo to form a transparent electrode. An increase in contact resistance is prevented.
도 7a 내지 도 7c는 본 발명의 다른 실시예에 따른 액정표시장치의 제조방법을 설명하는 도면으로, 본 실시예는 상기한 실시예에 비해 보다 단순화된 공정구조를 제공하게 된다.7A to 7C illustrate a method of manufacturing a liquid crystal display according to another exemplary embodiment of the present invention. The present exemplary embodiment provides a more simplified process structure than the aforementioned exemplary embodiment.
즉, 도 7a는 도 6f에 대응하는 공정으로서 상기 도 6a 내지 도 6e에 대응하는 공정이 수행된 상태에서 상기 보호층(20)의 형성이 행해지고나서 상기 게이트전극(10)과 상기 데이터전극(18)에 대응하는 위치에는 접촉공(22)이 형성되고, 상기 도 6g에 대응하는 도 7b에서는 상기 전체적인 구조에 수십Å의 Mo박막층(24)이 형성되고나서 그 상부에 ITO(26)가 형성되며, 상기 Mo박막층(24)과 상기 ITO(26)의 동시적인 패터닝에 의해 도 6h에 대응하는 도 7c의 구조가 얻어지게 된다.That is, FIG. 7A is a process corresponding to FIG. 6F and the gate electrode 10 and the data electrode 18 are formed after the protective layer 20 is formed in a state in which the process corresponding to FIGS. 6A to 6E is performed. The contact hole 22 is formed at a position corresponding to), and in FIG. 7B corresponding to FIG. 6G, after several tens of Mo thin film layers 24 are formed in the overall structure, an ITO 26 is formed thereon. By the simultaneous patterning of the Mo thin film layer 24 and the ITO 26, the structure of FIG. 7C corresponding to FIG. 6H is obtained.
여기서, 상기 Mo박막층(24)의 두께는 가시광이 투과하기에 충분한 두께(∼수십Å)이하로 제한되는 바, 이는 상기 ITO(26)의 하부에 상기 Mo박막층(24)이 배치되기 때문에 화소에서의 투과율을 보장하기 위함이다.Here, the thickness of the Mo thin film layer 24 is limited to a thickness (~ several tens of microseconds) or less sufficient to transmit visible light, which is because the Mo thin film layer 24 is disposed below the ITO 26. This is to ensure the transmittance of.
따라서, 도 7c에 도시된 구조에서 투명전극과 Al-합금사이에는 Mo가 잔류되기 때문에 그 사이의 접촉이 보장되게 된다.Therefore, since Mo remains between the transparent electrode and the Al-alloy in the structure shown in FIG. 7C, the contact therebetween is ensured.
한편, 본 발명은 상기한 예로 한정되지는 않고 발명의 기술적 요지 및 요점을 이탈하지 않는 범위내에서 다양한 변경 및 변형실시가 가능함은 물론이다.On the other hand, the present invention is not limited to the above examples and various changes and modifications can be made within the scope not departing from the technical gist and gist of the invention.
상기한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법에 의하면, Al-합금의 단일층으로 형성된 게이트전극(데이터전극)의 ITO 등의 투명전극과의 접촉부위에만 Mo박막층을 형성해줌으로써, 다층구조를 채용하지 않으면서도 Al-합금과 Mo의 반응에 의해 투명전극과의 접촉저항의 증가가 방지될 수 있게 된다.As described above, according to the manufacturing method of the liquid crystal display device according to the present invention, the Mo thin film layer is formed only on the contact portion of the gate electrode (data electrode) formed of a single layer of Al-alloy with the transparent electrode such as ITO. The increase in contact resistance with the transparent electrode can be prevented by the reaction of Al-alloy with Mo without employing the structure.
또, 본 발명에서는 게이트전극/데이터전극에 다층구조를 채용하지 않게 됨에 따라 소자의 전체적인 수직크기가 감소되면서 그 공정단계의 축소가 가능하게 되어 장비의 운영이 수월해지면서 생산량의 제고와 제품의 수율 및 신뢰성의 향상이 가능하게 된다.In addition, in the present invention, as the overall vertical size of the device is reduced as the multi-layer structure is not adopted for the gate electrode / data electrode, the process steps can be reduced, so that the operation of the equipment is easier, and the production yield and product yield and The reliability can be improved.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000069292A KR100658069B1 (en) | 2000-11-21 | 2000-11-21 | Method for manufacturing liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000069292A KR100658069B1 (en) | 2000-11-21 | 2000-11-21 | Method for manufacturing liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020039466A true KR20020039466A (en) | 2002-05-27 |
KR100658069B1 KR100658069B1 (en) | 2006-12-15 |
Family
ID=19700322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000069292A KR100658069B1 (en) | 2000-11-21 | 2000-11-21 | Method for manufacturing liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100658069B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604469B2 (en) | 2008-06-05 | 2013-12-10 | Samsung Display Co., Ltd. | Thin film transistor array panel |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100269521B1 (en) * | 1997-11-01 | 2000-10-16 | 구본준 | Thin film transistor and its manufacturing method |
KR100296112B1 (en) * | 1999-01-15 | 2001-07-12 | 구본준, 론 위라하디락사 | Method of fabricating Thin film Transistor |
-
2000
- 2000-11-21 KR KR1020000069292A patent/KR100658069B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604469B2 (en) | 2008-06-05 | 2013-12-10 | Samsung Display Co., Ltd. | Thin film transistor array panel |
Also Published As
Publication number | Publication date |
---|---|
KR100658069B1 (en) | 2006-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101002521B1 (en) | Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit | |
KR101218090B1 (en) | Oxide thin film transistor and method of fabricating the same | |
KR100320661B1 (en) | Liquid crystal display, matrix array substrate and manufacturing method thereof | |
US20060243979A1 (en) | TFT array panel, liquid crystal display including same, and method of manufacturing TFT array panel | |
US10651204B2 (en) | Array substrate, its manufacturing method and display device | |
JP2002055362A (en) | Method for manufacturing thin film transistor substrate for liquid crystal display device | |
KR20080084084A (en) | Method for fabricating thin film transistor and array substrate for lcd including the same | |
KR100493382B1 (en) | Method For Manufacturing of Liquid Crystal Display Device | |
JP2007108737A (en) | Array substrate for display panel, method for manufacturing substrate, display panel having substrate, and liquid crystal display apparatus having panel | |
KR101308437B1 (en) | Method for manufacturing of liquid crystal display | |
US20070231974A1 (en) | Thin film transistor having copper line and fabricating method thereof | |
KR100720445B1 (en) | contact line of liquid crystal display device and method for fabricating the same | |
KR100658069B1 (en) | Method for manufacturing liquid crystal display device | |
JPH11271807A (en) | Active matrix substrate and liquid crystal display | |
KR20080012448A (en) | Liquid crystal display and method for manufacturing of the same | |
US20070273814A1 (en) | Transflective display apparatus and method of manufacturing the same | |
KR20130025269A (en) | Oxide thin film transistor and method for fabricating the same | |
KR100928493B1 (en) | Formation method of thin film transistor | |
KR20040095761A (en) | method for manufacturing array substrate of the liquid crystal display device | |
JP2004170724A (en) | Manufacturing method of liquid crystal display | |
JPH07134312A (en) | Liquid crystal display device and its production | |
KR100202224B1 (en) | Thin film transistors and manufacturing method thereof | |
KR100308155B1 (en) | A liquid crystal display device and a method of fabricating thereof | |
KR20020076932A (en) | Method for manufacturing of thin film transistor | |
KR100471765B1 (en) | Thin film transistor substrate with single film gate line and manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121107 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141118 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151116 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 13 |