[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20020024962A - 멀티레이어 패킷 처리 장치 - Google Patents

멀티레이어 패킷 처리 장치 Download PDF

Info

Publication number
KR20020024962A
KR20020024962A KR1020000056825A KR20000056825A KR20020024962A KR 20020024962 A KR20020024962 A KR 20020024962A KR 1020000056825 A KR1020000056825 A KR 1020000056825A KR 20000056825 A KR20000056825 A KR 20000056825A KR 20020024962 A KR20020024962 A KR 20020024962A
Authority
KR
South Korea
Prior art keywords
packet
header
processor
delivered
destination address
Prior art date
Application number
KR1020000056825A
Other languages
English (en)
Other versions
KR100699470B1 (ko
Inventor
정진우
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR20000056825A priority Critical patent/KR100699470B1/ko
Priority to US09/899,531 priority patent/US7116662B2/en
Priority to CNB011324104A priority patent/CN1169060C/zh
Priority to JP2001276883A priority patent/JP3602485B2/ja
Publication of KR20020024962A publication Critical patent/KR20020024962A/ko
Priority to US11/414,418 priority patent/US7593406B2/en
Application granted granted Critical
Publication of KR100699470B1 publication Critical patent/KR100699470B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/60—Software-defined switches
    • H04L49/608—ATM switches adapted to switch variable length packets, e.g. IP packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/4608—LAN interconnection over ATM networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/742—Route cache; Operation thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3063—Pipelined operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
    • H04L2012/5607—Radio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5665—Interaction of ATM with other protocols
    • H04L2012/5667—IP over ATM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 패킷을 고속처리할 수 있도록 한 패킷 처리 장치에 관한것으로서, 연결된 네트워크와 IP패킷을 인터페이싱하기 위한 제 1 인터페이스와, 수신된 패킷의 요청 내용을 파악하기 위한 패킷 서비스 모듈과 인터페이싱하기 위한 제 2 인터페이스와, 상기 제 1 인터페이스를 통해 전달된 패킷의 처음부분부터 일부에 태그를 덧붙여 제 1 패킷으로 출력하고, 나머지 부분을 저장하는 헤더출력부와, 상기 헤더출력부로부터 제 1 패킷을 전달받아 각각 해당하는 헤더에 대응하는 처리를 순차적으로 수행한 후, 처리가 완료되면 상기 헤더출력부로부터 저장된 상기 나머지 부분을 전달받아 함께 패킷이 출력될 수 있도록 파이프라인 구조로 연결된 복수의 패킷 처리부 및 상기 복수의 패킷 처리부를 통해 처리 완료된 패킷의 태그로부터 출력 경로를 파악하여 상기 제 1 또는 제 2 인터페이스로 출력하는 출력 경로 결정부가 구비된다.
이상과 같은 본 발명의 패킷 처리 장치는 수신된 멀티레이어 패킷에 대하여 파이프라인 구조로 연결된 복수의 프로세서세에서 각각 해당하는 헤더에 대응하는 처리를 순차적으로 수행하도록 함으로써 하드웨어적으로 멀티레이어 패킷을 고속처리할 수 있게 된다.

Description

멀티레이어 패킷 처리 장치{Device for Processing multi-layer packet}
본 발명은 패킷 처리 장치에 관한 것으로서, 특히 수신된 멀티레이어 패킷을 하드웨어적으로 고속처리할 수 있도록 한 멀티레이어 패킷 처리 장치에 관한 것이다.
일반적으로 네트워크 상에서 데이터 통신을 하기 위해서는 널리 알려진 OSI 참조 모델을 바탕으로 상위계층에서 하위계층을 통해 데이터를 전송하고, 다시 하위계층에서 전송된 데이터를 전달받고 상위계층으로 전달하도록 하는 일련의 과정이 선행되어야 한다. 이 때 상위계층에서 하위계층으로 정보가 전달될 때에는 제어 정보를 갖는 헤더가 추가되는데, 이를 캡슐화 과정이라고 한다.
또한 통신에서의 캡슐화는 다른 구조 속에 하나의 데이터 구조를 포함시키는 것으로, 최종 목적지에 도달하기까지 데이터 구조가 감추어진다. 예를 들어, 하나의 TCP/IP 형식의 데이터 패킷은 셀 단위로 전송되는 ATM 프레임 속에 캡슐화될 수 있는데, ATM 프레임이 송수신 되는 상황 속에서, 캡슐화된 패킷은 단지 ATM 데이터들 사이의 비트 스트림으로 간주될 뿐이다.
네트워크 환경에 있는 장치들의 기능들중 하나는 위와 같이 캡슐화된 데이터 패킷의 헤더/트레일러에 대한 처리(확인, 변환, 업데이트 등)를 수행하는 것이며, 고속 통신을 위해서 빠른 처리속도가 요구된다. 부연하면 트레일러에는 데이터의길이 정보 및 순회 중복 검사(Cyclic Redundancy Check:CRC) 정보가 수록된다.
도 1은 종래의 패킷 처리 동작을 설명하기 위한 도면으로서, 데이터 패킷이 입력 인터페이스(1-1)를 통해 메모리(1-3)에 전달되면 중앙처리장치(1-4)에서 메모리(1-3)에 저장된 패킷의 헤더정보를 읽어들여 분석하는 것 및 처리한 후, 출력 인터페이스(1-2)를 통해 출력하게 된다.
이러한 종래의 데이터 패킷 처리 방식은 중앙처리장치(CPU)에서 메모리(1-3)에 저장된 패킷의 헤더에 실린 여러 정보를 억세스하여 처리하는 것 및 메모리(1-3)에 저장하는 동작을 반복적으로 수행하게 되므로 패킷의 처리속도가 다소 떨어지게 되며, 그로 인해 후속 입력되는 패킷이 메모리에서 대기 상태가 된다.
결과적으로 종래의 중앙집중식 패킷 처리방식은 패킷의 고속처리에 있어서 효율적이지 못하다는 것을 알 수 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 멀티프로세서를 이용하여 수신된 멀티 레이어 패킷을 하드웨어적으로 고속처리할 수 있도록 한 멀티레이어 패킷 처리 장치를 제공하는 데 있다.
도 1은 종래의 패킷 처리 동작을 설명하기 위한 도면.
도 2는 ATM 전송 방식에 이용되는 본 발명에 따른 멀티레이어 패킷 처리 장치를 나타낸 블록도.
도 3은 도 2에 부가되는 장치를 함께 나타낸 블록도.
도 4a 및 6은 도 3의 IP 프로세서 동작을 설명하기 위한 부분 블록도.
도 4b는 도 3의 IP 프로세서 동작을 설명하기 순서도.
도 5a는 도 3의 GTP 및 UDP 프로세서 동작을 설명하기 위한 부분 블록도.
도 5b는 도 3의 GTP 및 UDP 프로세서 동작을 설명하기 위한 순서도.
*도면의 부호에 대한 설명*
10 : 메인 모듈 인터페이스 20 : 리어셈블리
20-1 : 셀 메모리 20-2 : 커넥션 메모리
22 : 진입 IP 프로세서 22-1 : 모바일 IP 프로세서
24 : 진출 IP 프로세서 30 : IP 프로세서
40 : GTP 및 UDP 프로세서 40-1 : TEID 테이블
50 : 룩-업 프로세서 50-1 : 룩-업 테이블
60 : 세그먼트부 60-1 : 인덱스 테이블
70 : ATM 스위치 인터페이스
상기의 목적을 달성하기 위한 본 발명의 멀티프로세싱 장치는 연결된 네트워크와 IP패킷을 인터페이싱하기 위한 제 1 인터페이스와, 수신된 패킷의 요청 내용을 파악하기 위한 패킷 서비스 모듈과 인터페이싱하기 위한 제 2 인터페이스와, 상기 제 1 인터페이스를 통해 전달된 패킷의 처음부분부터 일부에 태그를 덧붙여 제1 패킷으로 출력하고, 나머지 부분을 저장하는 헤더출력부와, 상기 헤더출력부로부터 제 1 패킷을 전달받아 각각 해당하는 헤더에 대응하는 처리를 순차적으로 수행한 후, 처리가 완료되면 상기 헤더출력부로부터 저장된 상기 나머지 부분을 전달받아 함께 패킷이 출력될 수 있도록 파이프라인 구조로 연결된 복수의 패킷 처리부 및 상기 복수의 패킷 처리부를 통해 처리 완료된 패킷의 태그로부터 출력 경로를 파악하여 상기 제 1 또는 제 2 인터페이스로 출력하는 출력 경로 결정부를 구비한다.
이하 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.
본 발명에 따른 멀티레이어 패킷 처리장치는 메인모듈로부터 인터페이스를 통하여 ATM AAL5 프로토콜의 셀 형식으로 캡슐화된 다양한 타입의 패킷을 받아들이며, 다음 표 1은 그러한 패킷 타입과 패킷 형식의 리스트를 나타낸다.
구 분 종 류 형식
UMTS PLMN core NETWORK GGSN_incoming 정상 IP IP(20) | 패이로드
모바일 IP (IP in IP) MIP(20)| IP(20) | 패이로드
모바일 IP (Min IP) Modifed IP(20)| Min Header(8 또는 12)|패이로드
모바일 IP (GRE)
스페셜 UDP (L2TP, RADIUS, MIP registration, etc.) IP | UDP | L2TP, etc| 패이로드
UMTS PLMN core NETWORK GGSN_outgoing or SGSN 정상 IP IP(20) | UDP(ignored) | GTP(ignored) | 패이로드
GTP_c IP(20) | UDP(8) | GTP(12) | 패이로드
GTP_u IP(20) | UDP(8) | GTP(12) | 패이로드
PPP (설정된 TEID 값을 갖는GTP) IP(20) | UDP(8) | GTP(12) | PPP | 패이로드
특히 위의 표 1은 광대역 이동 통신 시스템(Universal Mobile Telecommunication System: 이하 UMTS라 한다.)에 적용되는 패킷 형식을 나타낸 것이다.
광대역 이동 통신 시스템은 IP 주소를 갖는 모바일 기기를 통해 멀티미디어 데이터를 송수신할 수 있도록 하는 시스템으로서, 해당 영역 내의 모바일 기기들을 관리하는 HA(Home Agent)와 모바일 기기의 이동에 따른 수신 경로를 재조정하는 FA(Foreign Agent)가 이용된다. 표 1은 이러한 광대역 시스템에도 본 발명이 적용될 수 있음을 나타내기 위한 것이다.
표 1에 보인 것과 같은 패킷이 ATM AAL5 셀에 캡슐화 되어 전송될 때, 패킷을 하드웨어적으로 처리하기 위한 구조를 도 2에 보이고 있다. 도 2는 메인모듈 인터페이스(10), ATM 리어셈블리(20), 진입 IP 프로세서(22), GTP(GPRS Tunnel Protocol) 및 UDP(User Datagram Protocol) 프로세서(40), 룩-업(Look-up) 프로세서(50), 진출 IP 프로세서(24), 세그먼트부(60) 그리고 ATM 스위치 인터페이스(70)가 파이프라인 구조로 연결된 모습을 나타내고 있다.
ATM 리어셈블리부(20)는 메인모듈 인터페이스(10)를 통해 입력되는 ATM 셀을 패킷으로 재조립하고, 재조립된 패킷에서 헤더가 포함될 수 있도록 설정된 크기의 일부분에 태그를 덧붙여 제 1 패킷으로 출력한다.
IP 프로세서(22)는 리어셈블리부(20)로부터 전달된 제 1 패킷의 IP 헤더를 분석하고, 목적지 주소가 시스템의 주소와 일치하는 경우에는 IP헤더를 제외한 제 2 패킷을 GTP 및 UDP 프로세서(40)에 출력한다. 만일 주소가 일치하지 않으면 제 1 패킷을 바이패스 신호와 함께 출력한다.
GTP 및 UDP 프로세서(40)는 바이패스 신호와 함께 제 1 패킷이 전달되면 아무런 처리없이 제 1 패킷을 룩-업 프로세서(50)에 전달하게 되며, 제 2 패킷이 전달된 경우에는 UDP 헤더의 포트 번호를 체크하고, GTP 헤더의 메시지 타입 및 TEID(Tunnel end point ID) 필드를 체크를 통해 GTP 패킷으로 판단되면 유효 인덱스 값을 찾아 태그에 기록하고, 태그에 유효 인덱스 값이 기록된 제 3 패킷을 룩-업_바이패스 신호와 함께 출력한다. 이 때, UDP 헤더는 전달되지 않는다.
룩-업 프로세서(50)는 제 3 패킷이 바이패스 신호와 함께 입력되면 아무 처리없이 신호를 바이패스하게 되며, 제 1 패킷이 전달되면 전달된 패킷의 목적지 주소가 시스템의 주소와 일치하지 않는 패킷이므로 목적지 주소를 라우팅하여 목적지 주소가 업데이트 된 제 1 패킷을 출력한다.
IP 프로세서(24)는 목적지 주소가 업데이트된 제 1 패킷 또는 태그에 유효 인덱스 값을 갖는 제 3 패킷이 전달되면 리어셈블리부(20)에 일시 저장된 패킷의 나머지 패이로드 부분을 요청하여 목적지 주소가 업데이트된 제 1 패킷 또는 태그에 유효 인덱스 값을 갖는 제 3 패킷과 함께 세그먼트부(60)에 패킷을 출력한다.
세그먼트부(60)는 진출 IP 프로세서(24)에서 목적지 주소가 업데이트된 제 1 패킷과 함께 나머지 패이로드부분이 전달되면 적절한 VPI/VCI 값을 찾아 ATM 셀로 분할하여 메인모듈 인터페이스(10)에 출력하며, 태그에 유효 인덱스 값을 갖는 제 3 패킷과 함께 나머지 패이로드부분이 전달되면 태그를 ATM 셀에 포함시켜 ATM 스위치 인터페이스(70)로 출력한다.
여기에서 리어셈블리(20)는 커넥션 메모리(20-2)와 셀 메모리(20-1) 두 개의 메모리를 가진다. 셀메모리(20-1)는 리어셈블리부(20)와 보드의 메인저장 기능을 한다. GTP 및 UDP 프로세서(40)는 TEID 룩-업 데이블(40-1)을 가진다. 룩-업 프로세서(50)는 IP 주소 룩-업 테이블(50-1)을 가진다. 세그먼트부(60)는 인덱스 테이블(60-1)을 가진다. 이러한 전체적인 패킷 처리 장치의 구조를 도 3에 나타내었다.
도 3과 도 4a를 참조하여 IP 프로세서의 동작을 설명한다.
먼저 상기 리어셈블리부(20)에서 메인모듈 인터페이스(10)를 통해 전달된ATM 셀들중 처음 수신된 부분부터 각 헤더가 제거된 4개의 셀을 취합한 192 바이트에 태그를 덧붙여 제 1 패킷(P1)으로 IP 프로세서(30)에 전달하면,(여기서 제 1 패킷(P1)의 구조는 맨 앞에 태그가 붙고, 그 뒤로 IP(20), UDP(8), GTP(12) 그리고 패이로드 첫부분이 포함될 것이다. 괄호안의 숫자는 각 헤더의 바이트 수를 나타낸다.) IP 프로세서(30)는 제 1 패킷(P1)을 수신(S1)하고, IP 헤더 확인을 한 후에 먼저 IP 목적지 주소가 자신의 주소와 일치하는지를 검사(S2)하여 일치하지 않을 경우에는 UDP와 GTP 처리가 필요 없으므로 제 1 패킷(P1)과 함께 GTP_바이패스 신호를 GTP 및 UDP 프로세서(40)에 전달(S2-2)한다. 이 경우 GTP 및 UDP 프로세서(40)는 아무런 처리없이 제 1 패킷(P1)을 룩-업 프로세서(50)로 바이패스한다. 한편 IP 프로세서(30)에서 주소가 일치하는 것으로 판단(S2)된 경우에는 IP 헤더가 누락된 제 2 패킷(P2)을 GTP 및 UDP 프로세서(40)에 전송(S3)한다.
또한 도 5a 및 도 5b에서 GTP 및 UDP 프로세서(40)는 IP 프로세서(30)로부터 제 2 패킷(P2)이 수신(S11)되면 먼저 UDP 패킷인지를 검사한다. GGSN(Gateway GSN)_아웃고잉이고, 목적지 주소가 시스템의 주소와 일치하는 경우에는 항상 IP/UDP/GTP의 형식을 가져야 하므로 UDP가 아니면 에러로 판단(S12-1)한다. UDP패킷으로 판단되면 포트번호를 체크(S13)한다. 그리고 다시 GTP 패킷 여부를 파악(S14)하여 GTP 패킷이 아니면 에러로 판단(S12-1)한다. GTP로 판단되면 TEID 테이블(40-1)을 룩-업(S15)하여 유효 인덱스 값을 찾는다. GTP 패킷 여부는 GTP 헤더의 메시지 타입과 TEID 필드를 체크하여 메시지 타입이 255로 판단되면 GTP 패킷으로 판단한다. 그리고 TEID 룩-업 테이블(40-1)에서 찾은 인덱스 값을 제 2패킷(P2)의 태그에 기록하고, UDP 헤더를 누락시킨 제 3 패킷(P3)을 룩업_바이패스 신호와 함께 룩업 프로세서(50)로 출력(S17)한다.
도 5a에서처럼 룩-업 프로세서(50)에서는 할 일이 없으므로 룩-업_바이패스 신호에 응답하여 아무런 처리없이 제 3 패킷(P3)을 IP 프로세서(30)에 바이패스 한다.
한편 룩 업 프로세서(50)는 제 1 패킷(P1)이 전달되면 전달된 패킷의 목적지 주소가 시스템의 주소와 일치하지 않는 패킷이므로 목적지 주소를 룩업 테이블(50-1)에서 룩업하여 목적지 주소를 업데이트한 제 1 패킷을 IP 프로세서(30)에 출력한다.
다시 도 4b 및 도 6을 참조하여 IP 프로세서의 동작을 살펴보자. 룩-업 프로세서(50)로부터 태그에 유효 인덱스를 포함한 제 3 패킷(P3)이 전달(S4)되면 진출 IP 프로세서(30)는 태그에서 EOP(End Of Packet) 필드를 찾는다. 그리고 그것이 세트되지 않았으면 태그에서 패킷 주소 필드를 이용하여 리어셈블리(20)에 패킷의 나머지 패이로드 부분을 요구(S5)한다. 그동안에 SOP(Start Of Packet:태그, 헤더, 패이로드 첫부분)는 세그먼트부(60)에 전송되고 요구된 패이로드의 나머지부분이 전달(S6)되면 연속적으로 세그먼트부(60)에 출력(S7)한다. 여기서 패이로드 나머지 부분의 전송이 완료되기 까지 다른 SOP는 세그먼트부(60)에 보내지 말아야 한다.
그리하면 세그먼트부(60)는 태그에 유효 인덱스 값을 갖는 제 3 패킷과 함께 나머지 패이로드부분이 전달되면 태그를 ATM 셀에 포함시켜 ATM 스위치 인터페이스(70)로 출력한다. 한편 목적지 주소가 업데이트된 제 1 패킷(P1)과 함께나머지 패이로드 부분이 전달되면 적절한 VPI/VCI 값을 찾아 ATM 셀로 분할하여 메인모듈 인터페이스(10)에 출력한다.
또한 본 발명에 따른 패킷 처리 장치는 수신된 패킷이 캡슐화된 모바일 IP 패킷이면 원래의 IP 헤더를 복구한다. 그리고 시스템이 패킷이 도달해야 할 최종목적지의 중간 노드 였다면 IP 헤더를 업데이트 한다.
이상과 같이 파이프라인 구조의 멀티프로세서가 각각 해당하는 기능을 수행하고, 다음 프로세서에 처리된 헤더 부분이 제외되어 출력되도록 함으로써 패킷의 처리속도를 향상 시킬 수 있게 된다. 또한 상기와 같이 순차적으로 패킷을 처리하는 경우 기능 모듈을 더욱 세분하여 나누면 나눌수록 동시에 처리할 수 있는 패킷의 수가 늘어나므로 일정시간 내에 데이터 처리량을 증가시킬 수 있게 된다.
따라서 본 발명은 수신된 멀티레이어 패킷에 대해 파이프라인 구조를 갖는 멀티프로세서를 이용하여 하드웨어적으로 고속 처리가 가능하게 된다.

Claims (4)

  1. 연결된 네트워크와 IP패킷을 인터페이싱하기 위한 제 1 인터페이스;
    수신된 패킷의 요청 내용을 파악하기 위한 패킷 서비스 모듈과 인터페이싱하기 위한 제 2 인터페이스;
    상기 제 1 인터페이스를 통해 전달된 패킷의 처음부분부터 일부에 태그를 덧붙여 제 1 패킷으로 출력하고, 나머지 부분을 저장하는 헤더출력부;
    상기 헤더출력부로부터 제 1 패킷을 전달받아 각각 해당하는 헤더에 대응하는 처리를 순차적으로 수행한 후, 처리가 완료되면 상기 헤더출력부로부터 저장된 상기 나머지 부분을 전달받아 함께 패킷이 출력될 수 있도록 파이프라인 구조로 연결된 복수의 패킷 처리부; 및
    상기 복수의 패킷 처리부를 통해 처리 완료된 패킷의 태그로부터 출력 경로를 파악하여 상기 제 1 또는 제 2 인터페이스로 출력하는 출력 경로 결정부가 구비된 것을 특징으로 하는 멀티레이어 패킷 처리 장치.
  2. 제 1 항에 있어서,
    상기 헤더 출력부는 상기 제 1 인터페이스를 통해 ATM셀로 전달되는 경우 패킷으로 재조립하는 것을 특징으로 하는 멀티레이어 패킷 처리 장치.
  3. 제 1 항에 있어서,
    상기 복수의 패킷처리부는 상기 제 1 패킷이 전달되면 목적지 주소와 시스템의 주소 일치여부를 판단하여 일치하는 경우 IP 헤더가 제거된 제 2 패킷을 출력하는 진입 IP 프로세서;
    상기 진입 IP 프로세서로부터 상기 제 2 패킷이 전달되면 프로토콜 전송 타입 및 캡슐화된 데이터의 헤더를 분석하여 상기 태그에 분석 내용을 반영하고, 전송 프로토콜 타입 헤더가 제거된 제 3 패킷을 출력하는 캡슐화 데이터 헤더 분석부;
    상기 헤더 분석부로부터 전달된 바이패스 신호에 응답하여 상기 제 3 패킷을 처리없이 전달하며, 상기 진입 IP 프로세서에서 목적지 주소와 시스템의 주소가 일치하지 않아 상기 헤더분석부를 통해 제 1 패킷을 전달하면 목적지 주소를 업데이트 하여 출력하는 룩-업 프로세서; 및
    상기 룩-업 프로세서로부터 제 3 패킷 또는 목적지 주소가 업데이트된 제 1 패킷이 전달되면 상기 헤더 출력부에 저장된 상기 나머지 부분과 함께 상기 출력 경로 결정부에 제 4 패킷 또는 목적지 주소가 업데이트된 패킷을 출력하는 진출 IP 프로세서가 구비된 것을 특징으로 하는 멀티레이어 패킷 처리 장치.
  4. 제 1 항에 있어서,
    상기 출력 경로 결정부는 전달된 패킷을 ATM셀로 분할하여 출력되도록 하는 것을 특징으로 하는 멀티레이어 패킷 처리 장치.
KR20000056825A 2000-09-27 2000-09-27 멀티레이어 패킷 처리 장치 KR100699470B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR20000056825A KR100699470B1 (ko) 2000-09-27 2000-09-27 멀티레이어 패킷 처리 장치
US09/899,531 US7116662B2 (en) 2000-09-27 2001-07-06 Multi-layered packet processing device
CNB011324104A CN1169060C (zh) 2000-09-27 2001-08-30 多层分组处理装置
JP2001276883A JP3602485B2 (ja) 2000-09-27 2001-09-12 マルチレイヤパケット処理装置
US11/414,418 US7593406B2 (en) 2000-09-27 2006-05-01 Multi-layered packet processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20000056825A KR100699470B1 (ko) 2000-09-27 2000-09-27 멀티레이어 패킷 처리 장치

Publications (2)

Publication Number Publication Date
KR20020024962A true KR20020024962A (ko) 2002-04-03
KR100699470B1 KR100699470B1 (ko) 2007-03-26

Family

ID=19690757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20000056825A KR100699470B1 (ko) 2000-09-27 2000-09-27 멀티레이어 패킷 처리 장치

Country Status (4)

Country Link
US (2) US7116662B2 (ko)
JP (1) JP3602485B2 (ko)
KR (1) KR100699470B1 (ko)
CN (1) CN1169060C (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057698A (ja) * 2000-08-09 2002-02-22 Fujitsu Ltd パケットデータ処理装置
US8266677B2 (en) * 2000-12-20 2012-09-11 Intellisync Corporation UDP communication with a programmer interface over wireless networks
JP4211282B2 (ja) * 2002-05-14 2009-01-21 ソニー株式会社 データ蓄積方法及びデータ蓄積システム、並びに、データ記録制御装置、データ記録指令装置、データ受信装置及び情報処理端末
US7609718B2 (en) * 2002-05-15 2009-10-27 Broadcom Corporation Packet data service over hyper transport link(s)
US7515612B1 (en) * 2002-07-19 2009-04-07 Qlogic, Corporation Method and system for processing network data packets
US7571258B2 (en) * 2002-12-12 2009-08-04 Adaptec, Inc. Method and apparatus for a pipeline architecture
EP1599804A1 (en) * 2003-03-05 2005-11-30 Intellisync Corporation Virtual private network between computing network and remote device
US20040179527A1 (en) * 2003-03-10 2004-09-16 Cypher Robert E. Stripping packet routing prefixes in a computer system network
KR100524069B1 (ko) * 2003-04-04 2005-10-26 삼성전자주식회사 홈 에이전트 관리장치 및 관리방법
GB2414367B (en) * 2004-05-20 2009-03-04 Vodafone Plc Data transmission
US8170019B2 (en) * 2004-11-30 2012-05-01 Broadcom Corporation CPU transmission of unmodified packets
US7639715B1 (en) 2005-09-09 2009-12-29 Qlogic, Corporation Dedicated application interface for network systems
US8125486B2 (en) * 2006-02-23 2012-02-28 Los Alamos National Security, Llc Combining multi-layered bitmap files using network specific hardware
JP4858468B2 (ja) * 2008-03-12 2012-01-18 日本電気株式会社 プロトコル処理装置及び処理方法
KR20090099734A (ko) * 2008-03-18 2009-09-23 삼성전자주식회사 스트림 기반의 인터페이스 시스템 및 그 제어 방법
CN101640631B (zh) * 2008-07-28 2011-11-16 成都市华为赛门铁克科技有限公司 一种数据包处理的方法和装置
CN101667958B (zh) * 2008-09-01 2012-08-29 华为技术有限公司 选择哈希函数的方法、存储及查找路由表的方法及装置
WO2010069402A1 (en) * 2008-12-19 2010-06-24 Telefonaktiebolaget L M Ericsson (Publ) Gre user-plane
CN101932006A (zh) * 2009-06-19 2010-12-29 中兴通讯股份有限公司 数据包发送、接收、传输方法及装置
US8613073B2 (en) 2009-10-16 2013-12-17 Tekelec, Inc. Methods, systems, and computer readable media for providing diameter signaling router with firewall functionality
CN103460648B (zh) 2011-01-21 2017-04-19 泰克莱克股份有限公司 用于在Diameter信令路由器(DSR)内屏蔽Diameter消息的方法和系统
US8472452B2 (en) 2011-08-02 2013-06-25 Cavium, Inc. Lookup cluster complex
US9276846B2 (en) 2013-03-15 2016-03-01 Cavium, Inc. Packet extraction optimization in a network processor
US20150242429A1 (en) * 2014-02-25 2015-08-27 Alcatel Lucent Data matching based on hash table representations of hash tables
US10117127B2 (en) 2015-07-08 2018-10-30 Oracle International Corporation Methods, systems, and computer readable media for communicating radio access network congestion status information for large numbers of users
US20230117218A1 (en) * 2021-08-31 2023-04-20 Marvell Israel (M.I.S.L) Ltd. Cloud-edge forwarding in a network

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171358B2 (ja) 1993-09-01 2001-05-28 株式会社ブリヂストン 床構造
US5903559A (en) * 1996-12-20 1999-05-11 Nec Usa, Inc. Method for internet protocol switching over fast ATM cell transport
EP0866630A1 (en) * 1997-02-14 1998-09-23 Nec Corporation ATM network with a filtering table for securing communication
JP3575225B2 (ja) * 1997-05-19 2004-10-13 株式会社日立製作所 パケット交換機、パケット交換網及びパケット交換方法
US6122670A (en) * 1997-10-30 2000-09-19 Tsi Telsys, Inc. Apparatus and method for constructing data for transmission within a reliable communication protocol by performing portions of the protocol suite concurrently
KR100258143B1 (ko) * 1997-12-30 2000-06-01 윤종용 에이에이엘5 패킷 버퍼 관리 방법
JP3233353B2 (ja) 1998-01-23 2001-11-26 日本電気株式会社 ヘッダ処理装置とそのヘッダ処理方法
US6513108B1 (en) * 1998-06-29 2003-01-28 Cisco Technology, Inc. Programmable processing engine for efficiently processing transient data
US6119215A (en) * 1998-06-29 2000-09-12 Cisco Technology, Inc. Synchronization and control system for an arrayed processing engine
FI105969B (fi) 1998-08-10 2000-10-31 Nokia Networks Oy Palvelunlaadun hallinta matkaviestinjärjestelmässä
KR100275528B1 (ko) * 1998-11-17 2000-12-15 정선종 비동기식 전달 모드용 비대칭 디지털 가입자선가입자 단말 정합장치
US6633563B1 (en) * 1999-03-02 2003-10-14 Nortel Networks Limited Assigning cell data to one of several processors provided in a data switch
US6466976B1 (en) * 1998-12-03 2002-10-15 Nortel Networks Limited System and method for providing desired service policies to subscribers accessing the internet
US6757249B1 (en) * 1999-10-14 2004-06-29 Nokia Inc. Method and apparatus for output rate regulation and control associated with a packet pipeline
KR100579139B1 (ko) * 1999-12-24 2006-05-12 한국전자통신연구원 비동기전송모드 기반의 스위칭 시스템을 위한 고속 인터넷프로토콜 패킷 포워딩 장치 및 그 방법과 그를 이용한 라우팅 시스템
US6704794B1 (en) * 2000-03-03 2004-03-09 Nokia Intelligent Edge Routers Inc. Cell reassembly for packet based networks

Also Published As

Publication number Publication date
CN1169060C (zh) 2004-09-29
US7593406B2 (en) 2009-09-22
KR100699470B1 (ko) 2007-03-26
JP2002152268A (ja) 2002-05-24
US20060209897A1 (en) 2006-09-21
JP3602485B2 (ja) 2004-12-15
US7116662B2 (en) 2006-10-03
US20020057669A1 (en) 2002-05-16
CN1347039A (zh) 2002-05-01

Similar Documents

Publication Publication Date Title
KR100699470B1 (ko) 멀티레이어 패킷 처리 장치
USRE41772E1 (en) Router device and datagram transfer method for data communication network system
US8077711B2 (en) Address converter for gateways interconnecting networks of different address formats
CA2304652C (en) Efficient transport of internet protocol packets using asynchronous transfer mode adaptation layer two
JP3682082B2 (ja) パケットスイッチングネットワークにおけるパケット処理のための装置および方法ならびにフレームリレーネットワークのためのフレーム処理システム
US5859848A (en) Asynchronous transfer mode packet conversion to one of plural formats
US20160337146A1 (en) Method of data delivery across a network fabric in a router or ethernet bridge
US9203728B2 (en) Metadata capture for testing TCP connections
US7269661B2 (en) Method using receive and transmit protocol aware logic modules for confirming checksum values stored in network packet
EP1142263B1 (en) Method and device for reducing the processing time of data in communication networks
JPH0998189A (ja) ネットワーク中継装置
US7310337B2 (en) Packet header alignment
US20030123387A1 (en) Device and method for filtering network traffic
US6311222B1 (en) Translator memory management system
FI104670B (fi) Pakettien reititys tietoliikennejärjestelmässä
US7496679B2 (en) Packet communication apparatus
FI103309B (fi) Pakettien reititys tietoliikennejärjestelmässä
JP3655623B2 (ja) ルータ装置、データ通信ネットワークシステム及びデータ転送方法
JPH10224371A (ja) データ通信装置
JP2000138683A (ja) Ａｔｍ中継装置とそのａｔｍスイッチユニット
JPH1127317A (ja) ルータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee