[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20020017845A - 반도체소자의 비트라인 형성방법 - Google Patents

반도체소자의 비트라인 형성방법 Download PDF

Info

Publication number
KR20020017845A
KR20020017845A KR1020000051360A KR20000051360A KR20020017845A KR 20020017845 A KR20020017845 A KR 20020017845A KR 1020000051360 A KR1020000051360 A KR 1020000051360A KR 20000051360 A KR20000051360 A KR 20000051360A KR 20020017845 A KR20020017845 A KR 20020017845A
Authority
KR
South Korea
Prior art keywords
forming
hard mask
etching
semiconductor substrate
mask layer
Prior art date
Application number
KR1020000051360A
Other languages
English (en)
Inventor
최동구
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000051360A priority Critical patent/KR20020017845A/ko
Publication of KR20020017845A publication Critical patent/KR20020017845A/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 비트라인 형성방법에 관한 것으로, 반도체기판의 주변회로부의 반도체기판과 게이트전극에 비트라인 콘택 식각 공정을 실시하는 반도체소자의 비트라인 형성방법에 있어서, 반도체기판에 게이트절연막, 게이트전극 및 하드마스크층의 적층구조를 형성하는 공정과, 상기 적층구조 상부를 평탄화시키는 층간절연막을 형성하는 공정과, 상기 층간절연막 상부에 반사방지막을 형성하는 공정과, 상기 반사방지막, 층간절연막 및 하드마스크층을 식각하여 상기 게이트전극을 노출시키는 제1콘택홀을 형성하는 동시에 상기 반도체기판의 콘택 예정 부분 상측의 반사방지막과 일정두께의 층간절연막을 식각하는 공정과, 상기 반도체기판의 콘택 예정 부분 상측의 층간절연막을 식각하여 상기 반도체기판을 노출시키는 제2콘택홀을 형성하는 공정으로 게이트전극이나 반도체기판의 손상을 최소하며 비트라인 콘택 식각공정을 실시함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 비트라인 형성방법{A method for forming a bit line of a semiconductor device}
본 발명은 반도체소자의 비트라인 형성방법에 관한 것으로, 특히 반도체소자의 주변회로부에서 반도체기판 및 워드라인에 접속되는 비트라인을 형성하기 위한 비트라인 콘택 식각 공정을 설명하는 것이다.
반도체소자 제조 공정중 비트라인 콘택공정은 주변회로부의 반도체기판과 게이트전극 상부에 동시에 연결하도록 형성한다.
식각공정에서 요구되는 사항은 게이트전극 상부에 하드마스크층인 질화막을 완벽히 제거하여 게이트전극과의 접촉이 잘 이루어져야 하며, 반도체기판의 손실을 최소화하는 것이다.
반도체소자의 고집적화에 따라 비트라인 콘택홀의 크기가 감소함에 따라 노광 마진의 확보를 위하여 유기물 또는 무기물 반사방지막을 사용한다.
따라서, 비트라인 콘택 식각공정은 반사방지막, 산화막, 질화막은 식각이 잘되고 폴리실리콘에 대한 선택비가 우수한 식각 조건이 요구된다.
그러나, 하나의 식각조건으로 상부의 모든 조건을 만족하기는 어렵기 때문에 두가지 다른 식각조건을 연이어 행함으로써 만족시킬 수 있다.
종래기술에서는 반사방지막을 제거한 후에 두 번째 단계에서 폴리실리콘에 대한 선택비가 질화막에 대한 선택비보다 높은 혼합가스로 식각한다.
그러나, 일반적으로 질화막 식각과 폴리실리콘의 손실 최소화는 트레이드 오프 ( trade-off ) 관계에 있기 때문에 최고의 공정확보가 어렵다.
일례로, 질화막의 식각마진을 높이기 위하여 산소가스가 필요한데, 산소가스는 반도체기판 식각에도 크게 기여하기 때문에 동일한 식각조건으로 두가지 요구사항을 최대로 만족시키기 어렵다.
상기한 바와같이 종래기술에 따른 반도체소자의 비트라인 형성방법은, 게이트전극 상부의 하드마스크층을 완벽히 제거하고 반도체기판과 게이트전극에 손상을 주지않는 조건으로 콘택식각공정을 실시할 수 없어 반도체소자의 비트라인 콘택공정을 어렵게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 게이트전극 상측의 하드마스크층, 산화막, 반사방지막을 일차 식각하고 산화막과 폴리실리콘의 식각선택비 차이를 이용하여 반도체기판 상부의 산화막을 식각함으로써 비트라인 콘택식각공정을 용이하게 실시하는 반도체소자의 비트라인 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c 는 본 발명의 실시예에 따라 형성된 반도체소자의 비트라인 형성방법을 도시한 단면도.
도 2 는 본 발명의 콘택 식각 공정후를 각각 도시한 사진.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 게이트산화막
15 : 게이트전극 17 : 하드마스크층
19 : 층간절연막 21 : 반사방지막
23 : 감광막패턴 25 : 제1콘택홀
27 : 제2콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 비트라인 형성방법은, 반도체기판의 주변회로부의 반도체기판과 게이트전극에 비트라인 콘택 식각 공정을 실시하는 반도체소자의 비트라인 형성방법에 있어서, 반도체기판에 게이트절연막, 게이트전극 및 하드마스크층의 적층구조를 형성하는 공정과, 상기 적층구조 상부를 평탄화시키는 층간절연막을 형성하는 공정과, 상기 층간절연막 상부에반사방지막을 형성하는 공정과, 상기 반사방지막, 층간절연막 및 하드마스크층을 식각하여 상기 게이트전극을 노출시키는 제1콘택홀을 형성하는 동시에 상기 반도체기판의 콘택 예정 부분 상측의 반사방지막과 일정두께의 층간절연막을 식각하는 공정과, 상기 반도체기판의 콘택 예정 부분 상측의 층간절연막을 식각하여 상기 반도체기판을 노출시키는 제2콘택홀을 형성하는 공정을 포함하는 것을 특징으로한다.
본 발명의 원리는, 게이트전극 상부에 질화막으로 구비되는 하드마스크층과, 층간절연막으로 구비되는 산화막과, 그 상부에 형성되는 반사방지막을 비슷한 식각선택비 차이로 식각하여 상기 게이트전극을 노출시키는 제1차 식각공정을 실시하고, 반도체기판의 비트라인 콘택 예정영역 상부에 남아 있는 층간절연막인 산화막과 반도체기판인 실리콘과의 식각선택비 차이를 이용하여 제2차 식각공정을 실시하여 반도체기판과 게이트전극을 각각 노출시키는 비트라인 콘택홀을 형성하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1c 는 본 발명의 실시예에 따른 반도체소자의 비트라인 형성방법을 도시한 단면도이다.
도 1a 에 도시된 바와같이, 반도체기판(11) 상에 게이트전극을 형성한다.
이때, 상기 게이트전극은 반도체기판(11)과의 계면에 게이트산화막(13)이 구비되고, 상측에 하드마스크층(17)이 질화막이나 산화막으로 500 - 3000 Å 두께 형성되어 구비된다.
그 다음, 전체표면상부를 평탄화시키는 층간절연막(19)을 산화막으로 형성한다. 이때, 상기 층간절연막(19)은 인슈트 ( in-situ ) 방법이나 증착후 CMP 나 에치백공정을 이용하여 상기 하드마스크층(17) 상측으로 500 - 3000 Å 두께 형성한다.
그리고, 상기 층간절연막(19) 상부에 반사방지막(21)을 형성한다.
그 다음, 상기 반사방지막(21) 상부에 감광막패턴(23)을 형성한다.
이때, 상기 감광막패턴(23)은 주변회로부의 비트라인 콘택홀을 형성하기 위하여 비트라인 콘택마스크를 이용한 노광 및 현상공정으로 형성한 것이다.
도 1b 에 도시된 바와같이, 상기 감광막패턴(23)을 마스크로하여 상기 반사방지막(21)과 층간절연막(19) 및 하드마스크층(17)을 식각하여 제1콘택홀(25)을 형성한다.
이때, 상기 반도체기판(11)의 예정된 부분 상부의 층간절연막(19)도 상기 제1콘택홀(25)과 유사한 깊이로 식각된다.
그리고, 상기 식각공정은 반사방지막(21), 층간절연막(19) 및 하드마스크층(17)의 식각선택비 차이를 비슷하게 하기 위하여 CF4/O2/Ar 혼합가스를 이용하여 실시한 것이다.
또한, 상기 식각공정은, 상기 하드마스크층(17)이 산화막인 경우 -20 ∼ +20 퍼센트의 타겟으로 하드마스크층(17)을 식각하고, 질화막인 경우는 0 ∼ 50 퍼센트 범위내에서 과도식각한다.
그리고, 상기 하드마스크층(17)인 질화막인 경우는, 상기 반사방지막(21) 식각이 가능하고 산화막의 질화막에 대한 식각선택비가 0.25 - 4 : 1 인 범위를 갖는 조건으로 식각한다.
도 1c 에 도시된 바와같이, 도 1b 의 공정후 연속적으로 상기 반도체기판(11)과 층간절연막(19)의 식각선택비 차이를 이용하여 CHF3/CO/Ar 혼합가스로 상기 층간절연막(19)을 식각함으로써 상기 반도체기판(11)의 예정된 부분을 노출시키는 제2콘택홀(27)을 형성한다
이때, 상기 식각공정은 카본-불소계 가스, 예를들면 CF4, C2F6, C3F8, C4F8, C5F8, CHF3, CH2F2등의 가스를 사용하며, ICP, ECR, RIE, SWP 및 헬리콘 식각장비로 실시한다.
도 2 는, 도 1a 내지 도 1c 의 단계에 따라 게이트전극 상측과 반도체기판 상측의 비트라인 콘택홀 형태를 도시하는 사진이다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 비트라인 형성방법은, 게이트전극 상부의 하드마스크층을 먼저 식각하여 제1콘택홀을 형성하고 남아 있는 반도체기판 상부의 층간절연막을 식각하는 제2콘택홀을 형성하는 공정으로 주변회로부에 비트라인 콘택홀을 형성하되, 식각선택비 차이를 이용하여 실시함으로써 게이트전극 및 반도체기판의 손상을 최소화하여 반도체소자의 특성 및 신뢰성을 향상시키는 효과를 제공한다.

Claims (7)

  1. 반도체기판의 주변회로부의 반도체기판과 게이트전극에 비트라인 콘택 식각 공정을 실시하는 반도체소자의 비트라인 형성방법에 있어서,
    반도체기판에 게이트절연막, 게이트전극 및 하드마스크층의 적층구조를 형성하는 공정과,
    상기 적층구조 상부를 평탄화시키는 층간절연막을 형성하는 공정과,
    상기 층간절연막 상부에 반사방지막을 형성하는 공정과,
    상기 반사방지막, 층간절연막 및 하드마스크층을 식각하여 상기 게이트전극을 노출시키는 제1콘택홀을 형성하는 동시에 상기 반도체기판의 콘택 예정 부분 상측의 반사방지막과 일정두께의 층간절연막을 식각하는 공정과,
    상기 반도체기판의 콘택 예정 부분 상측의 층간절연막을 식각하여 상기 반도체기판을 노출시키는 제2콘택홀을 형성하는 공정을 포함하는 반도체소자의 비트라인 형성방법.
  2. 제 1 항에 있어서,
    상기 하드마스크층은 500 - 3000 Å 두께의 산화막이나 질화막으로 형성하는 것을 특징으로하는 반도체소자의 비트라인 형성방법.
  3. 제 1 항에 있어서,
    상기 층간절연막은 인슈트 공정으로 상기 하드마스크층 상부로 500 - 3000 Å 두께 만큼 형성하는 것을 특징으로하는 반도체소자의 비트라인 형성방법.
  4. 제 1 항에 있어서,
    상기 층간절연막은 증착 공정후 상기 하드마스크층 상부로 500 - 3000 Å 두께 만큼 형성하는 것을 특징으로하는 반도체소자의 비트라인 형성방법.
  5. 제 1 항에 있어서,
    상기 하드마스크층 식각공정시 상기 하드마스크층이 산화막일 때 -20 ∼ +20 퍼센트의 타겟으로 실시하는 것을 특징으로하는 반도체소자의 비트라인 형성방법.
  6. 제 1 항에 있어서,
    상기 하드마스크층 식각공정시 상기 하드마스크층이 질화막일 때 0 - 50 퍼센트의 과도식각으로 실시하는 것을 특징으로하는 반도체소자의 비트라인 형성방법.
  7. 제 1 항에 있어서,
    상기 제2콘택홀을 형성하는 식각공정은, 카본-불소계 가스를 사용하여 ICP, ECR, RIE, SWP 및 헬리콘 식각장비로 실시하는 것을 특징으로하는 반도체소자의 비트라인 형성방법.
KR1020000051360A 2000-08-31 2000-08-31 반도체소자의 비트라인 형성방법 KR20020017845A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000051360A KR20020017845A (ko) 2000-08-31 2000-08-31 반도체소자의 비트라인 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000051360A KR20020017845A (ko) 2000-08-31 2000-08-31 반도체소자의 비트라인 형성방법

Publications (1)

Publication Number Publication Date
KR20020017845A true KR20020017845A (ko) 2002-03-07

Family

ID=19686596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000051360A KR20020017845A (ko) 2000-08-31 2000-08-31 반도체소자의 비트라인 형성방법

Country Status (1)

Country Link
KR (1) KR20020017845A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7534678B2 (en) 2007-03-27 2009-05-19 Samsung Electronics Co., Ltd. Methods of forming CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein and circuits formed thereby
US7781276B2 (en) 2006-11-16 2010-08-24 Samsung Electronics Co., Ltd. Methods of forming CMOS integrated circuits that utilize insulating layers with high stress characteristics to improve NMOS and PMOS transistor carrier mobilities
US7785951B2 (en) 2006-09-28 2010-08-31 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having tensile and compressive stress layers therein and devices formed thereby
US7902082B2 (en) 2007-09-20 2011-03-08 Samsung Electronics Co., Ltd. Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers
US7923365B2 (en) 2007-10-17 2011-04-12 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon
CN113097146A (zh) * 2021-03-31 2021-07-09 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7785951B2 (en) 2006-09-28 2010-08-31 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having tensile and compressive stress layers therein and devices formed thereby
US7781276B2 (en) 2006-11-16 2010-08-24 Samsung Electronics Co., Ltd. Methods of forming CMOS integrated circuits that utilize insulating layers with high stress characteristics to improve NMOS and PMOS transistor carrier mobilities
US7534678B2 (en) 2007-03-27 2009-05-19 Samsung Electronics Co., Ltd. Methods of forming CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein and circuits formed thereby
US7800134B2 (en) 2007-03-27 2010-09-21 Samsung Electronics Co., Ltd. CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein
US7902082B2 (en) 2007-09-20 2011-03-08 Samsung Electronics Co., Ltd. Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers
US7923365B2 (en) 2007-10-17 2011-04-12 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon
CN113097146A (zh) * 2021-03-31 2021-07-09 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Similar Documents

Publication Publication Date Title
KR100512904B1 (ko) 반도체소자의 제조방법
KR20020017845A (ko) 반도체소자의 비트라인 형성방법
KR100576463B1 (ko) 반도체소자의 콘택 형성방법
KR100641491B1 (ko) 반도체의 극 미세 컨택 플러그 형성방법
KR20000045442A (ko) 반도체소자의 콘택 형성방법
KR100400321B1 (ko) 반도체소자의 형성방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR101081851B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100372770B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR100505596B1 (ko) 반도체 장치의 제조공정에 있어서 콘택 형성방법
KR20040076982A (ko) 플래시 메모리 소자의 제조 방법
KR100504551B1 (ko) 반도체 소자의 제조방법
KR20030058636A (ko) 반도체소자의 형성방법
KR100365557B1 (ko) 반도체 소자의 플러그 형성 방법
KR20110075206A (ko) 반도체 소자 및 그의 형성 방법
KR100843903B1 (ko) 반도체 소자의 제조방법
KR20050002005A (ko) 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법
KR20030001978A (ko) 반도체 소자의 콘택홀 형성방법
KR20010004381A (ko) 반도체 소자의 자기정렬 콘택홀 형성방법
KR20050066190A (ko) 반도체소자의 콘택 형성방법
KR20040078414A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20050116665A (ko) 반도체 소자의 형성 방법
KR20020050514A (ko) 반도체 소자의 플러그 형성방법
KR20070036210A (ko) 반도체소자의 비트라인콘택홀 형성 방법
KR20020040270A (ko) 반도체소자 콘택 식각 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid