[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20010107651A - 실리콘막을 스퍼터링하기 위한 장치 및 방법 - Google Patents

실리콘막을 스퍼터링하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20010107651A
KR20010107651A KR1020010028085A KR20010028085A KR20010107651A KR 20010107651 A KR20010107651 A KR 20010107651A KR 1020010028085 A KR1020010028085 A KR 1020010028085A KR 20010028085 A KR20010028085 A KR 20010028085A KR 20010107651 A KR20010107651 A KR 20010107651A
Authority
KR
South Korea
Prior art keywords
vapor deposition
physical vapor
sputtering gas
substrate
thin film
Prior art date
Application number
KR1020010028085A
Other languages
English (en)
Other versions
KR100453315B1 (ko
Inventor
나카타유키히코
보우차스아포스톨로스
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20010107651A publication Critical patent/KR20010107651A/ko
Application granted granted Critical
Publication of KR100453315B1 publication Critical patent/KR100453315B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 타겟 재료를 선택하는 공정; 2개 이상의 가스를 혼합하여 스퍼터링 가스 혼합물을 형성하는 공정, 이때 제1 스퍼터링 가스는 헬륨이고 제2 스퍼터링 가스는 네온, 아르곤, 크립톤, 크세논 및 라돈으로 구성된 가스로부터 선택하며; 및 상기 스터링 가스 혼합물 분위기중에서 플라즈마를 형성하여 타겟 재료로부터의 원자를 기판상에 스퍼터링시켜 기판상에 타겟 재료층을 형성하는 공정을 포함하는, 물리적 기상 퇴적법에 관한 것이다. 본 발명은 또한 타겟 홀더내의 타겟, 기판 홀더내의 기판, 플라즈마 아크 발생기, 및 가열 로드를 포함하는 향상된 물리적 기상퇴적 진공챔버도 제공한다. 스퍼터링 가스의 혼합물을 상기 챔버에 도입하기 위해 스퍼터링 가스 공급 시스템이 제공되고 또 퇴적하는 동안 16 mTorr 미만의 압력으로 챔버를 배기시키기 위해 하나 이상의 터보 펌프를 포함하는 진공 메카니즘도 제공된다. 상기 방법과 장치는 박막 트랜지스터를 갖는 박막 트랜지스터 및 액정표시장치를 형성하기에 특히 적합하다.

Description

실리콘막을 스퍼터링하기 위한 장치 및 방법{Apparatus and method to sputter silicon films}
본 발명은 박막 집적회로 디바이스의 제조에 사용되는 박막 재료를 퇴적하기 위한 장치와 방법, 및 상기 방법과 장치에 따라 제조된 박막 디바이스에 관한 것이다.
박막 트랜지스터(TFT)와 같은 박막(TF) IC 디바이스의 형성시에는 디바이스를 구성하는 다양한 층을 형성하기 위한 방법과 장치를 필요로한다. 실리콘 재료, 전형적으로 무정형 실리콘(a-Si) 또는 폴리실리콘이 디바이스의 활성층으로 사용되고 또 실리콘 기제 절연층, 전형적으로 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)이 활성층간에 존재하는 절연체로서 사용된다. 이들 막을 퇴적하는데는 몇가지 방법이 있다. 일부 방법은 TF 디바이스가 작성되는 기판상에 실리콘-기제 막을 퇴적하기 위한 일개 이상의 적합한 가스상 종간의 화학반응에 의존한다. 이들 반응은 화학기상퇴적법(CVD)과 같은 열적 에너지, 플라즈마 향상 CVD(PE-CVD)와 같은 플라즈마 에너지, 광-향상되거나 또는 열 배선 CVD의 경우와 같이 촉매 존재하에서 레이저 열분해 CVD와 같은 광자 에너지 형태로 공급될 수 있는 에너지를 필요로한다.
다른 유형의 퇴적 방법은 소위 물리적 기상 퇴적법(PVD)법이다. 한가지 방법은 소망하는 재료의 적합한 타겟을 충분한 에너지를 갖는 전형적으로 중성이거나 불활성인 가스 요소의 원소로 충격을 주는(bombarding) 것에 의해 퇴적한다. 이 방법은 스퍼터링이라 불리며 전형적으로 타겟 재료와 그 재료가 퇴적될 기판 사이의 갭에 가스 플라즈마를 형성하는 것에 의해 달성된다. 아르곤이 스퍼터링 공업에 가장 흔히 사용되는 가스이다. 스퍼터링은 다음과 같은 이유로 다양한 실리콘 기제TF 디바이스층을 형성하기 위한 아주 적합한 방법이다: (1) 스퍼터링은 안전하고 친환경적 기술이다; (2) 스퍼터링은 실온에서 이용될 수 있어 어떤 기판 유형에도 적용가능하다; (3) 아주 적은 H2함량을 갖는 실리콘막이 전형적으로 퇴적되므로 과량의 수소를 방출하기 위한 탈수소화반응을 할 필요가 없거나, 필요하다면 수소를 막에 혼입할 수 있고; (4) 화학에 기초한 다른 경쟁 방법에 비하여 훨씬 간단하고 용이한 규모의 방법이며; 또 (5) TFT-LCD와 같은 TF 디바이스에서 금속을 퇴적하는데 성공적으로 이용된다.
그러나, 실리콘 스퍼터링과 관련한 문제도 있다. 1 at%(원자%) 미만의 농도를 갖는 Ar을 스퍼터링 가스로 사용한 경우, 스퍼터링된 막에 의해 Ar을 포획하면 구조 변형을 초래하여 퇴적된 막질을 악화시킨다. 이 현상은 무정형 실리콘 (a-Si) TFT 디바이스의 성능을 감소시키며 또한 폴리실리콘 TFT 기술에서 중요한 공정인 a-Si 결정화에 문제를 초래한다.
고유 실리콘은 저항력을 가진 재료이며, DC 모드의 스퍼터링과 조합되면 소정 DC 전력 셋포인트(set point)를 유지하기 위해 현저한 전압 강하를 필요로한다. 이 문제는 전력 공급 디자인을 복잡하게하여 아크 확률을 증가시키고 고도의 에너지를 지닌 중성 또는 하전 종에 의한 충격(bombardment)에 의해 퇴적 막상에 플라즈마 손상 정도를 증가시킨다.
He가 스퍼터링 가스로 사용되면, Ar 포획 및 그와 관련된 문제를 제거하기 위해, Si 또는 실리콘 합금막의 퇴적율을 현저히 감소키게되고, 이는 대량 생산에 부적합하게된다.
스퍼터링에 의한 실리콘 퇴적은 아직 제작 수준에 까지 이르지 못하고 있다. 그 결과, 이러한 문제의 해결책도 전세계적으로 제시되지 못하고 있다. 주요 문제는 10Å/s(옹스스트롬/초) 이상의 합리적인 퇴적속도, 낮은 Ar 함량 및 퇴적된 막에 대한 플라즈마 손상을 감소하기 위해 양호한 플라즈마 특성을 달성하고자 하는 것이다.
발명의 명칭 "박막 실리콘 반도체 장치 및 그의 제조방법"에 대하여 1993년 9월 28일 세리카와 일행에 허여된 미국특허 5,248,630호에는 박막 다결정성 막의 퇴적을 비롯한 박막 장치의 제조가 개시되어 있다.
발명의 명칭 "절연막, 커패시턴스 및 반도체장치의 제조방법"에 대하여 1997년 9월 9일 야마자키에게 허여된 미국특허 5,665,210호에는 25at% 이하의 불활성 가스 분위기로 RF 마그네트론 스퍼터링하는 것에 의해 금속 산화막과 질화막을 퇴적하는 것이 개시되어 있다.
발명의 명칭 "플라스틱 기판상에 박막 트랜지스터를 형성하는 방법"에 대하여 1998년 10월 6일 카리 일행에 허여된 미국특허 5,817,550호에는 중합체 재료상의 TFT 구조가 개시되어 있다.
티. 세리카와는Japanese Journal of Applied Physics, Vol. 19, No. 5, May 1980, ppL259-L260 "Enhanced step coverage of SiO 2 films sputtered in hydrogen-argon mixed gas"에서 30% H와 70% Ar 분위기중에서 퇴적된 박막과 순수한 Ar중에서 퇴적된 박막을 비교하고 있다.
티. 세리카와는J. Electrochem. Soc., December 1984, pp2928-2933"Properties of magnetron-sputtered silicon nitride films"에서 N-Ar 혼합물중의 실리콘 타겟으로부터 200℃에서 100 nm 내지 200 nm 두께의 박막을 퇴적하는 것에 대해 개시하고 있다.
에이. 오카모토 일행은J. Electrochem. Soc., June 1987, pp1479-1484 "Magnetron-sputtered silicon films for gate electrodes in MOS devices"에서 다양한 Ar 농도하에서 퇴적된 재료의 특성을 개시하고 있다. 도 3 참조.
에스. 수야마 일행은IEEE Transactions on Electronic Devices, Vol. ED-34, No. 10, October 1987, pp2124-2128 "Electrical characteristics of MOSFETs utilizing oxygen-argon sputter-deposited gate oxide films"에서 저온(200℃)에서 트리오드 MOSFET를 형성하기 위한 수법을 개시하고 있다.
티. 세리카와 일행은IEEE Transactions on Electronic Devices, Vol. 36, No. 9, September 1989, pp1929-1933 "Low-temperature fabrication of high-mobility poly-Si TFTs for large-area LCDs"에서 레이저 조사를 이용하여 TFT를 형성하는 것에 대해 개시하고 있다.
씨.에스. 맥코믹 일행은J. Vac.Sci Technol. Sep/Oct 1997, pp2770-2775에서 "Low temperature fabrication of amorphous silicon thin film transistors by DC reactive magnetron sputtering"을 개시하고 있다.
디.피. 고사인 일행은Electrochem Soc. Proc. vol.98-22, 1998, pp174-185 "Poly-Si TFT fabrication and hydrogenation using a process compatible with plastic substrates"에서 중합체 기판상에서 TFT 형성을 개시하고 있다.
지.케이. 기우스트 일행은IEEE Electronic Device Letters, Vol. 19, No. 9, September 1998, pp343-344 "Low-temperature polysilicon thin-film transistors fabricated from laser-processed sputtered-silicon films"에서 엑시머 레이저를 사용하여 알루미늄 상부 게이트 코플래너 TFT를 개시하고 있다.
알. 티. 풀크스 일행은Material Research Society, April 1999 "Laser crystallized polysilicon TFTs using LPCVD, PECVD and PVD siliocn channel materials-a compartive study"에서 다양한 수법에 의해 수득한 TFT 구조의 결과를 비교하고 있다.
물리적 기상 퇴적법은 타겟 재료를 선택하는 공정; 2개 이상의 가스를 혼합하여 스퍼터링 가스 혼합물을 형성하는 공정, 이때 제1 스퍼터링 가스는 헬륨이고 제2 스퍼터링 가스는 네온, 아르곤, 크립톤, 크세논 및 라돈으로 구성된 가스로부터 선택하며; 상기 스터링 가스 혼합물 분위기중에서 플라즈마를 형성하여 타겟 재료로부터의 원자를 기판상에 스퍼터링시켜 기판상에 타겟 재료층을 형성하는 공정; 및 상기 기판과 그위에 퇴적된 층을 어닐링하는 공정을 포함한다.
향상된 물리적 기상퇴적 진공챔버는 타겟 홀더내의 타겟, 기판 홀더내의 기판, 플라즈마 아크 발생기, 및 가열 로드를 포함한다. 스퍼터링 가스의 혼합물을 챔버에 도입하기 위해 스퍼터링 가스 공급 시스템이 제공되며, 이 시스템은 퇴적하는 동안 16 mTorr 미만의 압력으로 챔버를 배기시키기 위하여 하나 이상의 터보 펌프를 포함하는 진공 메카니즘이다. 상기 방법과 장치는 박막 트랜지스터 및 이 박막 트랜지스터를 구비한 액정표시장치를 형성하기에 특히 적합하다.
본 발명의 목적은 박막에서 Ar 원자의 포획을 제어하면서 Ar 함유 분위기에서 박막 디바이스를 형성하는 장치와 방법을 제공한다.
본 발명의 다른 목적은 10Å/s 이상의 합리적인 퇴적속도를 달성하는 것이다.
본 발명의 또 다른 목적은 낮은 Ar 함량을 갖는 박막 디바이스를 제조하는 것이다.
본 발명의 요약과 목적은 본 발명의 성질을 신속하게 이해하도록 제공된 것이다. 도면을 참조하여 본 발명의 바람직한 구체예에 대한 상세 설명을 참조한다면 본 발명을 더욱 자세하게 이해할 수 있을 것이다.
도 1은 본 발명에 따라 작성한 PVD 챔버를 도시,
도 2는 프로세스 가스 및 압력의 함수로서 Si 퇴적 속도를 도시,
도 3은 Ar 농도 대 Ar 압력의 함수로서 Ar 포획을 도시하고 본 발명에 따른 방법으로 얻은 데이터와 하기 종래 기술에서 언급할 오카모토 일행에 의해 수집된 데이터를 비교,
도 4는 프로세스 가스중의 Ar %와 전력 수준의 함수로서 Si 퇴적속도를 도시,
도 5는 엑시머 레이저 어닐링(ELA)에 의해 스퍼터링된 박막을 어닐링하기 전후의 Ar 포획과 프로필 깊이를 도시,
도 6은 (1) 스터링 가스중의 Ar의 %와 (2) 스퍼터링 압력의 함수로서 Si 퇴적속도와 플라즈마 전압을 도시,
도 7은 DC 전력과 스퍼터링 가스 조성물의 함수로서 Si 퇴적속도를 도시,
도 8은 본 발명에 따라 작성된 박막 장치를 도시.
이하에서는 무정형 실리콘(a-Si) 및 폴리실리콘과 같은 활성층을 퇴적하고 또 SiOx및 SiNx와 같은 절연층을 퇴적하기 위해 스퍼터링법 또는 물리적 기상 퇴적법(PVD) 및 본 발명의 방법을 실시하기 위한 장치에 대해 설명한다. 이들 박막은 액정표시장치(LCD)에 가장 흔히 사용되는 박막 트랜지스터(TFT)와 같은 박막 디바이스를 제조하는데 사용되며, 본 발명은 TFT 작성을 그 예로 이용하여 설명할 것이다. 당분야의 지식을 가진 사람이라면 본 발명의 방법과 장치는 다른 유형의 TF 반도체 디바이스를 작성하는데에도 사용될 수 있음을 익히 알 수 있을 것이다.
박막 퇴적과 관련한 문제는 앞서 논의한 바 있다. 이들 문제의 해결책은 적합한 스퍼터링 가스 혼합물을 도입함으로써 Ar의 바람직하지 않은 효과는 감소시키거나 제거하면서 그와 동시에 그의 장점, 특히 퇴적속도는 유지하는 방법이다. 상술한 바와 같이, 순수한 He의 사용은 이러한 문제에 대한 바람직한 해결책이 아닌데, 그 이유는 He의 퇴적 속도가 소정 DC 전력에서 Ar의 퇴적속도에 비해 3 내지 4배 느리기 때문이다.
소량의 Ar 가스를 He 가스에 부가하면 퇴적속도면에서는 Ar 가스와 더 유사하고 전압과 같은 플라즈마 특징면에서는 He 가스와 더 유사한 혼합물이 생성된다. 최적 윈도우는 He 가스에서 3% 내지 10% Ar이지만, He/Ar 혼합물중에 1% 내지 15% Ar 범위의 혼합물이 더 작용성이 우수하다. 이러한 조건하에서, 실리콘막중의 Ar의 농도는 2차 이온 질량 분석법(SIMS)과 같은 표준 Ar 측정법의 검출 한계 미만으로 떨어진다. 또한 실리콘막의 퇴적속도는 순수한 Ar에 의해 스퍼터링된 막의 퇴적속도의 68% 내지 77% 잔존한다. 이러한 예상치 못한 특징은 종래 기술의 결과로부터 단순히 연역해서는 결코 얻을 수 없는 것이다.
막을 퇴적한 후 임의의 저온 어닐링 공정을 제공함으로써 스퍼터링하는 동안 막에 혼입될 수 있는 과량의 He를 제거한다. He는 500℃ 이상의 온도에서 어닐링을 필요로하는 Ar 제거법과 비교하여 100℃ 내지 300℃ 범위의 온도에서 노 어닐링 또는 급속 열적 어닐링(RTA)법으로 어닐링하는 것에 의해 Ar 보다 용이하게 제거될 수 있다. 이러한 임의의 저온 어닐링법은 a-Si 및 폴리실리콘 TFT 적용시 순수한 실리콘 및 실리콘 합금 모두에 이용될 수 있다.
He는 스퍼터링된 박막상에 ELA하는 동안 용이하게 제거될 수 있다. He 스퍼터링된 실리콘막이 레이저 어닐링되면, 저온 어닐링 공정은 불필요할 수 있는데,이는 레이저 어닐링은 He의 제거와 동시에 He-유리된 a-Si 막을 폴리실리콘으로 결정화하기에 적합한 것으로 간주되기 때문이다. 임의의 저온 어닐링 공정은 예컨대 급속 열적 어닐링(RTA)에 의해 스퍼터링된 실리콘막의 고상 결정화하기에 특히 적합하다.
본 발명의 장치는 본 발명의 방법에 따라 박막을 퇴적하기에 특히 적합하다. 이러한 장치는 저온용(cryogenic) 펌프 및 터보(turbomolecular) 펌프에 의해 펌핑되는 진공 챔버를 포함한다. 도 1은 일반적으로 10에 본 발명에 따라 작성된 PVD 챔버를 도시하고 있다. 챔버(10)는 외부 분위기에 대해 밀봉되어 있으며 기판 캐리어(16)상의 위치에 유지된 기판(14)상에 퇴적될 재료로된 타겟 캐리어(13)에 의해 유지된 타겟(12)을 포함한다. 자계는 주사 마그네트론(18)에 의해 발생된다. 가열 로드(20, 22)를 제공하여 챔버(10)의 온도를 조절한다. 스퍼터링 가스 공급 메카니즘(23)은 가스 공급원(24, 26)으로부터 스퍼터링 가스를 제공하며 챔버에 독립적으로 도입될 수 있거나 챔버내에서 혼합될 수 있거나, 또는 챔버에 이들을 도입하기 전에 스퍼터링 가스를 혼합하는 스퍼터링 가스 혼합 매니폴드를 통하여 도입될 수 있다. 플라즈마(28)는 타겟(12)과 기판(14) 사이의 갭에서 발생된다. 주사 마그네트론(18)을 이용하여 플라즈마를 강화하고 규정한다.
챔버(10)의 중요한 특징은 일반적으로 (30)에 표시한 그의 진공 생성 펌프 시스템이다. 바람직한 실시예로서, 2개의 펌프가 챔버(10)에 부착되어 있다. 실제로, 이들 펌프는 자동화 매니폴드에 연결될 수 있다. 저온용 펌프(32)를 이용하여 베이스 압력을 향상시키며 챔버내의 수증기의 양을 감소시킨다. He 가스가 흐를 때프로세싱하는 동안에 터보 펌프(34)를 이용하는데 이는 저온용 펌프는 He를 펌핑해낼 수 없기 때문이다. 본 발명의 다른 실시예로서, 터보 펌프만을 사용할 수 있다. 2개의 상이한 유형의 펌프를 제공하는 것은 진공 품질을 향상하고 대량 생산시 보다 신속한 챔버 배기를 도모하기 위한 것이다. 저온용 펌프는 언제나 사용되는 것은 아니므로, 그 수명이 연장되고 또 그 재생 주기도 감소된다. 챔버(10)는 16 mTorr 미만의 퇴적 또는 프로세싱동안 0.5 mTorr 정도의 압력을 생성할 수 있다. 챔버(10)는 배기될 수 있고 챔버에 가스가 전혀없으면 10-8Torr 내지 10-9Torr 범위의 압력으로 될 수 있다.
도 2는 실리콘 막 퇴적속도, 프로세스 압력 및 프로세스 가스간의 관계를 도시한다. 특정 경우, 모든 막이 400℃ 및 4kW에서 퇴적된다. 미량의 순수 Ar은 40에 도시되어 있고, 순수 He는 42에 그리고 Ar/He 혼합물은 44에 도시되어 있다. 예상될 수 있는 바와 같이, 일정한 전압하에서는 스퍼터링 압력이 증가함에 따라 퇴적속도는 감소되었다. 그러나, 프로세스 압력의 효과는 He에서보다 아르곤에서 스퍼터링에 대해 더욱 현저한 것으로 보인다. 이것은 가스상 충돌 빈도를 고려하여 압력과 스퍼터링 원자의 크기의 함수로 설명될 수 있다. 동일한 압력에서는, 분자가 더 클수록 충돌 확률도 더 높다.
압력이 증가함에 따라서, 소형 평균 자유 통로 및 높은 충돌 단면간의 계면은 He와 같은 소형 원자에서 보다 Ar과 같은 대형 원자에 더욱 중요하게된다. 따라서, 압력의 효과는 Ar 스퍼터링에 더욱 현저하게된다. 도 2는 Ar의 점화 한계를 참조하여 He가 더 높은 점화 한계를 갖는 점, 즉 He 플라즈마는 16 mTorr 미만의 압력에서 점화되지 않는다(46)는 것을 보여준다. He 가스와 관련한 점화 문제는 2차 전자 이온화 현상과 관련될 수 있다. He는 Ar보다 더 작은 원자이다; 따라서 이온화 단면이 더 작다. 즉, 이온화된 원자를 생성하기 위한 전자와 불활성 원자간의 충돌이 He의 경우에는 감소된다. 이것은 자기 유지되는 불꽃 방전을 생성하기 위해서, Ar에서 필요로하는 것 보다 훨씬 더 높은 동작 압력을 필요로하는 고밀도의 He 원자가 필요로함을 의미한다. 도 2에 선(44)에 예시한 바와 같이 중요한 중간체는 Ar 및 He가 서로 혼합될 때 수득됨을 주목해야한다. 이러한 혼합물의 퇴적속도가 순수한 He의 퇴적속도보다 훨씬 더 높은 것을 물론이고 혼합물의 점화는 Ar의 특징을 따른다. Ar/He 혼합물의 점화 한계는 순수한 Ar의 점화한계와 거의 동일하다.
Si 스퍼터링에 대한 적합한 압력범위는 스퍼터링 가스의 점화 특징과 퇴적된 막 특성에 의해 결정된다. 본 발명의 장치와 방법으로부터 얻은 데이터는 도 3에서 선(50)에 나타내는 반면 상술한 오카모토 일행으로부터 얻은 데이터는 선(52)로 나타낸다. 도 3은 압력이 증가함에 따라서 스퍼터링 가스의 혼입도가 감소, 즉 소량의 스퍼터링 가스가 기판내에 포획됨을 의미한다. 이것은 바람직한 특성이다. 그러나, 스퍼터링된 막의 구조적 특징은 고압에서 변할 것이다. 이러한 막은 보다 다공성으로되며 주위 분위기에 노출되면 더 많은 불순물을 흡수하는 경향이 있다. 따라서, 이러한 막의 전기적 성능이 고압에서는 열화되는 경향이 있다. 또한 이러한 막의 퇴적속도도 감소된다. 이들은 바람직하지 않은 특성이다.
He/Ar 혼합물에 대한 1 내지 15 mTorr 범위의 압력 조건에서 서로 반대되는 성향간의 바람직한 타협이 존재할 수 있다. 혼합물내의 Ar의 존재로 인하여, 플라즈마는 저압에서 점화될 수 있다. 고압에서는 Ar 및 He 함량의 감소를 달성할 수 있지만, 1.0 mTorr 내지 10 mTorr범위의 압력이 효과적이며, 2.5 mTorr 내지 10 mTorr는 도 3에서 54로 표시한 막질과 양호한 플라즈마 특성 측면에서 바람직할 수 있다.
도 4는 He/Ar 스퍼터링 가스에서 Ar %의 함수로서 다양한 DC 전력 수준에서 실리콘의 퇴적속도를 도시한다. 이들 데이터로부터 많은 결론을 도출할 수 있다. Ar %에 대한 퇴적속도의 의존성은 2가지 패턴을 따르는 것으로 보인다. 0% Ar 내지 25% Ar(56) 범위에서는 퇴적속도는 스퍼터링 가스 혼합물에서 Ar의 %에 의해 강하게 영향을 받고; 25% Ar (58)범위에서는 퇴적속도가 % Ar에 대하여 선형관계를 따른다.
전력 수준은 상기 의존성에 대하여 중요한 영향을 갖는다. 1kW와 같은 낮은 전력 수준에서는, 초기 범위가 훨씬 매끈하고 전체적으로 순수한 He와 순수한 Ar 스퍼터링 간의 퇴적속도는 그다지 상이하지 않다. 전력수준은 2kW, 62; 4kW, 64; 8kWk, 66 및 10 kW, 68에 도시되어 있다. 그러나 2kW 이상에서는 순수한 He로부터 순수한 Ar로 전이가 매우 뚜렷하고 또 퇴적속도에서의 현저한 증가와 관련이 있다. 이들 데이터는 DC 전력 까지, 즉 관심있는 최적 퇴적속도에 대해 약 2kW 이상임을 나타낸다.
Ar 포획까지, 현저한 변수는 (a) 가스 공급에서 Ar % 및 (b) 스퍼터링 압력이다. Ar 함량 이외에, 이들 변수는, 압력이 막 구조에 영향을 주듯이 스퍼터링 속도, 플라즈마 전위 및 막질에 영향을 준다. He/Ar 혼합물을 사용한 실리콘의 퇴적은 다양한 동작 압력에서 측정한다. 2개의 압력 범위가 존재하는 것으로 보인다: 5-6 mTorr 및 16-17 mTorr. 당분야의 통상의 지식을 가진 사람이라면 도 2의 46에 도시한 바와 같이 상기 혼합물중의 Ar없이는 16 mTorr 미만에서 점화될 수 없음을 잘 이해할 것이다. 따라서, 저온에서 He를 사용하여 실리콘을 퇴적하는 유일한 방법은 소량의 Ar 가스를 부가하는 것이다. 막중에서 소량의 Ar 가스는 보다 더 강인한 실리콘 네트워크를 형성하며 막의 기계적 특성을 향상시키는 것으로 생각된다. 상기 문헌에 따르면, Ar은 0.2 at%의 저농도에서도 실리콘의 결정화 성장을 현저히 둔화시킨다. "가스 at%"라는 표현은 막중의 가스의 %를 의미하는 반면에, "가스%"는 가스의 혼합물중의 특정 가스의 %를 나타낸다. 이러한 현상은 막중의 Ar 기포의 형성에 기인한 것으로 유추할 수 있다. 이러한 형성은 a-Si 상 또는 다결정 상의 막의 물리적 및 전기적 특성에 영향을 준다. 합금을 퇴적하는 경우, 상기 형성은 실리콘 결합 네트워크에 악영향을 주므로 SiOx또는 SiNx와 같은 절연막의 물리적 및 전기적 특성에도 영향을 주게된다. 이들을 고려할 때, Ar 함량 공급원이 최소화되도록한 경우에 적합한 Ar 함량 범위는 2x1018at/cm3< Ar < 2.5x1019at/cm3또는 40 ppm < Ar < 0.05%이다.
실리콘 막에서 핵생성 및 결정화 성장의 둔화가 긍정적인 영향으로 간주되는 일부 경우가 있다. 한가지 예는 특정 위치에 있는 니켈과 같은 촉매 물질을 실리콘 막에 도입하여 이들 바람직한 위치로부터 핵 형성과 결정화 성장을 증가시키는 것이다. 이것은 실리콘 막을 어닐링 주기에 처리시키는 것에 의해, 촉매 사용을 통하여 저온에서 a-Si로부터 폴리실리콘으로 상전환을 가능하게한다. 결정화 품질 및 그의 균일성을 증가시키기 위하여, 실리콘 물질내에서 촉매 없이 핵생성과 결정화 성장을 억제하는 것이 중요하다. 이를 달성하는 방법은 촉매 부가없이는 결정화하기가 아주 어려운 실리콘 물질을 이용하는 것이다. 이러한 물질은 촉매없이 실리콘 재료의 부분적 고상 결정화를 억제하기에 충분히 높은 특정 Ar 함량으로 스퍼터링된 실리콘일 수 있다. 따라서, 이와 같은 측면에서 본 출원인은 적합한 Ar 함량을 2x1018at/cm3< Ar < 2x1020at/cm3로 정의한다.
표 1:
스퍼터링된 실리콘 막에서 Ar 농도
전력 (kW) 압력 (mTorr) 스퍼터링 가스 Ar 함량 (at/cm3)
8 14-16 순수 He <2x1018
He/(3.8%) Ar 2.5x1018
He/(10%) Ar 4.7x1018
순수 Ar 6x1019
8 5-6 순수 Ar 2x1020
표 1은 상이한 압력 및 스퍼터링 가스 조건에서 스퍼터링된 실리콘막에서 Ar 함량의 일례를 나타낸다. Ar 함량은 스퍼터링 가스의 퇴적 압력 및/또는 유형에 의해 상기 정의한 바와 같은 범위내에서 제어될 수 있다. 순수 Ar 스퍼터링의 경우에서 Ar 함량은 6x1019at/cm3이고 순수 He 스퍼터링의 경우 2x1018at/cm3정도로 감소될 수 있는데, 이 값은 SIMS 분석의 분석한계이다. He/(3.8%) Ar 가스 혼합물을사용한 경우, 막중의 Ar 함량은 2.5x1018at/cm3정도만 증가한다. 또한 이러한 증가는 측정중의 잡음에 관여하는데, 이는 Ar 농도는 측정 수법의 검출 한계에 매우 가깝기 때문이다. 막중의 Ar 함량이 조금이라도 증가하면 10% Ar이 생긴다. He/Ar을 스퍼터링 가스로 사용하면 Ar의 혼입은 그리 문제가 되지 않는다.
전술한 바와 같이, 엑시머 레이저 어닐링(ELA)을 이용하여 a-Si 층을 폴리실리콘층으로 전환할 수 있다. 도 5는 엑시머 레이저 어닐(ELA) 프로세스에 노출되기 전후에 스퍼터링된 실리콘 막중의 Ar 함량을 도시한다. 데이터 지점의 영역은 프리어닐 및 ELA의 경우에 Ar 함량을 70에, ELA없는 경우는 72에, 프리어닐 및 ELA의 경우에는 74 그리고 ELA없는 경우는 76에 도시하고 있다. 영역(70, 74)의 ELA에 노출은 프리-ELA 막에 대하여 후-ELA 막에서 Ar 함량을 한자리 이상의 크기로 감소시킨다. ELA와 대조적으로, 막을 질소 분위기중 450℃에서 3시간 동안 열적 어닐링처리하면 Ar 함량에는 아무런 영향을 나타내지 않는다. 따라서, PVD 무정형 실리콘막의 ELA에 의해 생성한 폴리실리콘 막은 약 1-2x1019at/cm3의 농도로 Ar을 함유하는 경향이 있다. 따라서, ELA 프로세스는 PVD-Si 막중의 Ar의 농도에 영향을 주는 또 다른 방법이기도하다. 상기 프로세스의 중요한 특징은 Ar 함량이 초기에는 부분적 결정화를 억제할 만큼 충분히 높아야하는 하기 때문에, ELA 프로세스를 적용하는 것에 의해 감소되고 Ar 함량을 효과적으로 감소시키는 것에 의해 막질이 향상되는 점에 있다.
도 6은 퇴적속도(선 80, 82) 및 측정 플라즈마 전위(선 84, 86)를 혼합물중의 %Ar과 스퍼터링 압력의 함수로 도시한다. 퇴적속도와 유사한 방식으로, 플라즈마 전위도 스퍼터링 가스의 연속성에 의해 강하게 영향을 받는다. He 가스중에 소량의 Ar을 부가하면 플라즈마 전위를 증가시키지만, 순수-Ar 스퍼터링의 경우에 비해서는 현저히 적다. He 가스중에 3.8% Ar의 부가한 경우, 퇴적속도는 2배로 나타난다. 따라서, He/Ar 혼합물은 퇴적 속도를 희생함없이 막질을 향상시키고 필름내에서 Ar 함량을 감소시키고 플라즈마 전압 요건을 감소시키는 탁월한 방법을 제공한다. 3 내지 10% Ar 함량범위가 가장 유망할 것으로 보인다.
도 7은 다양한 스퍼터링된 실리콘막의 퇴적 속도에 대한 DC 전력 효과의 예를 도시한다. 이 비교는 소정 수준의 퇴적 속도 또는 쓰루푸트(throughput)를 달성하기 위해, 순수한 Ar에 의해 스퍼터링된 실리콘막(90) 및 순수한 He에 의해 스퍼터링된 실리콘막(92), 또는 He/Ar 혼합물에 의해 스퍼터링된 실리콘막간의 전력 요건을 예시한다. 각 선의 기울기는 각 스퍼터링 가스에서 퇴적속도(Å/s-kW)를 나타낸다. 순수한 Ar에 의한 스퍼터링은 순수한 He에 의한 스퍼터링에 비하여 3배 이상의 퇴적 속도를 얻는다: 2.18 Å/s-kW 대 0.73 Å/s-kW.
소량의 Ar이 He 가스에 부가되면, 즉 He중에 3.8% Ar이 존재하면, 퇴적속도에 대한 효과가 아주 현저하다는 것에 주목해야한다. 이러한 Ar의 소량 부가의 경우, 퇴적속도에서 2배 이상의 증가를 달성한다: 1.56Å/s-kW 대 0.73 Å/s-kW. 따라서, He/(3.8%) Ar 가스는 도 6에 도시한 바와 같이 퇴적속도에 관한한 Ar 가스와 아주 유사하고 또 플라즈마 전위에 관한 한 He 가스와 아주 유사하다. 더구나, 10Å/s의 퇴적속도 타겟은 6-7 kW의 비교적 낮은 DC 전력수준에서 He/Ar 혼합물로써용이하게 얻을 수 있지만, 순수한 He의 경우 13 내지 14kW의 DC 전력 수준을 필요로한다. 이러한 He/Ar 혼합물의 비선형 특징은 중요한 특성으로서 종래 기술에서는 개시되거나 암시되지 않은 것이다.
a-Si 막을 퇴적시키기 위하여, He 및 Ar 이외에 수소 가스를 유동시킬 수 있다. SiOx를 스퍼터링하기 위하여, 산소 및/또는 수소 가스를 유동시킬 수 있고, SiNx를 스퍼터링하기 위해서는 He/Ar 가스와 동시에 질소 및/또는 수소를 유동시킬 수 있다. He 스퍼터링 가스에 의해 얻을 수 있는 플라즈마 전위 감소는 SiO2또는 SiNx와 같은 절연막 퇴적의 경우에 아주 효과적일 것으로 기대된다. 이 경우, 플라즈마 손상은 전형적으로 절연막에서 고정 전하의 도입과 관련이 있다. 모든 불활성 가스, 예컨대 Ne, Ar, Kr, Xe 및 Rn이 챔버(10)에 이용될 수 있지만, 앞서 언급한 바와 같이 Ar이 PVD에 가장 흔히 사용되는 가스이다. 낮은 플라즈마 전위는 플라즈마 손상을 감소시킬 수 있으므로 절연층의 질을 향상시킬 수 있다.
도 8을 참조하면, 액정표시(LCD)장치(100)는 하부 편광판(102) 및 상부 편광판(104)과 이들 사이에 샌드위치된 액정(LC)층(106)을 포함한다. LC층(106)은 유리 또는 기타 적합한 재료로된 절연기판(108)을 포함한다. 복수의 게이트 라인(110)이 각각 서로 평행하게 주행하며 복수의 소스 라인(112)은 각 게이트 라인(110)에서 교차된다. 라인(110, 112)는 절연 기판(108)상에 형성된다. 화소 전극(114)은 게이트 라인(110)과 소스 라인(112)의 교차와 인접한 위치에 배치됨으로써 절연기판(108)상에 매트릭스를 형성한다. 화소 전극(114)은 본 실시예의 TFT(116)를 스위칭 소자로 하여 게이트 라인(110)과 소스 라인(112)에 접속한다.
LCD 장치(100)는 또한 유리 또는 기타 적합한 재료로 구성되며 절연기판(108)과 대향되도록 배치된 절연기판(118)을 포함한다. 카운터 전극(120)을 절연기판(118)의 내부 표면상에 형성한다. 절연기판(108, 118) 사이에 액정이 함유되도록 절연기판을 접착시켜 액정층(106)이 개재된 화소전극(114)과 카운터 전극(120)을 형성한다. 편광판(102, 104)을 절연기판(108, 118)의 외면에 부착한다. LCD(100) 및 TFT(116)의 실리콘 또는 폴리실리콘층을 본 발명의 PVD법에 의해 퇴적할 수 있으며, 그에 따라 기재된 특징들을 가질 것이다.
따라서, He/Ar 가스 혼합물을 포함한 가스 혼합물을 사용한 스퍼터링 프로세스에 의해 a-Si, 폴리실리콘, SiOxSiNx및 도핑된 실리콘 합금을 퇴적하는 방법이 개시되어 있다. 본 발명은 터보 펌프 및 저온용 펌프의 조합에 의해 펌핑되는 진공 챔버를 포함하는, 본 발명의 방법을 실시하는데 필요한 장치를 포함한다. 본 발명에 따라 제조된 박막 디바이스도 또한 기재되어 있다. 첨부된 특허청구범위에 정의된 바와 같이 본 발명의 범위내에서 다양한 변화와 변형이 가능하다.

Claims (22)

  1. 타겟 홀더내의 타겟, 기판 홀더내의 기판, 플라즈마 아크 발생기, 및 가열 로드를 포함하는 향상된 물리적 기상퇴적 진공챔버에 있어서,
    스퍼터링 가스의 혼합물을 상기 챔버에 도입하기 위한 스퍼터링 가스 공급 시스템; 및
    퇴적하는 동안 16 mTorr 미만의 압력으로 챔버를 배기시키기 위한 하나 이상의 터보 펌프를 포함하는 진공 메카니즘;
    을 포함하는 것을 특징으로 하는 향상된 물리적 기상퇴적 진공챔버.
  2. 제1항에 있어서, 상기 진공 메카니즘이 저온용 펌프를 포함하는 것을 특징으로 하는 향상된 물리적 기상퇴적 진공챔버.
  3. 제1항에 있어서, 상기 공급 메카니즘이 각 스퍼터링 가스에 대한 별도의 공급 라인을 포함하는 것을 특징으로 하는 물리적 기상퇴적 진공챔버.
  4. 제1항에 있어서, 상기 공급 메카니즘이 스퍼터링 가스 혼합물을 챔버에 도입하기 전에 상기 스퍼터링 가스를 혼합하기 위한 스퍼터링 가스 매니폴드를 포함하는 것을 특징으로 하는 물리적 기상퇴적 진공챔버.
  5. 타겟 재료를 선택하는 공정;
    2개 이상의 가스를 혼합하여 스퍼터링 가스 혼합물을 형성하는 공정, 이때 제1 스퍼터링 가스는 헬륨이고 제2 스퍼터링 가스는 네온, 아르곤, 크립톤, 크세논 및 라돈으로 구성된 가스로부터 선택하며; 및
    상기 스터링 가스 혼합물 분위기중에서 플라즈마를 형성하여 타겟 재료로부터의 원자를 기판상에 스퍼터링시켜 기판상에 타겟 재료층을 형성하는 공정을 포함하는, 물리적 기상 퇴적법.
  6. 제5항에 있어서, 상기 혼합 공정이 제2 스퍼터링 가스로서 아르곤을 선택하는 공정과 스퍼터링 가스 혼합물중의 아르곤의 %를 약 0.5% 내지 50%로 설정하는 공정을 포함하는 물리적 기상 퇴적법.
  7. 제5항에 있어서, 상기 혼합공정이 제2 스퍼터링 가스로서 아르곤을 선택하는 공정과 스퍼터링 가스 혼합물중의 아르곤의 %를 약 0.5% 내지 15%로 설정하는 공정을 포함하는 물리적 기상퇴적법.
  8. 제5항에 있어서, 상기 혼합공정이 제2 스퍼터링 가스로서 아르곤을 선택하는 공정과 스퍼터링 가스 혼합물중의 아르곤의 %를 약 3.0% 내지 10%로 설정하는 공정을 포함하는 물리적 기상퇴적법.
  9. 제5항에 있어서, 상기 타겟 재료를 선택하는 공정이 실리콘, 무정형 실리콘, SiO2, SiNx및 도핑된 실리콘 합금으로 구성된 타겟 재료군으로부터 타겟 재료를 선택하는 것을 포함하는 물리적 기상퇴적법.
  10. 제5항에 있어서, 상기 혼합공정이 N2및 O2로 구성된 가스군으로부터 제3 스퍼터링 가스를 선택하는 것을 포함하는 물리적 기상퇴적법.
  11. 제5항에 있어서, 상기 혼합공정이 제4 스퍼터링 가스로서 H2를 선택하는 것을 포함하는 물리적 기상퇴적법.
  12. 제5항에 있어서, 기판 및 그위의 타겟재료층을 약 100℃ 내지 약 300℃의 온도범위에서 노 어닐링, 급속 열적 어닐링 및 엑시머 레이저 어닐링으로 구성된 어닐링 방법군으로부터 선택된 어닐링 방법에 의해 어닐링하는 공정을 추가로 더 포함하는 물리적 기상퇴적법.
  13. 제5항에 있어서, 기판 및 그위의 타겟재료층을 약 600℃ 내지 약 850℃의 온도범위에서 노 어닐링 및 급속 열적 어닐링으로 구성된 어닐링 방법군으로부터 선택된 어닐링 방법에 의해 퇴적된 층을 폴리실리콘 박막으로 변환시키는 공정을 추가로 더 포함하는 물리적 기상퇴적법.
  14. 제5항에 있어서, 엑시머 레이저 어닐링에 의해 기판을 어닐링함으로써 a-Si 막을 폴리실리콘 막으로 결정화하는 공정을 추가로 더 포함하는 물리적 기상퇴적법.
  15. 제5항에 있어서, 플라즈마를 형성하는 공정이 약 1 mTorr 내지 15 mTorr 범위의 압력에서 플라즈마를 형성하는 공정을 포함하는 물리적 기상퇴적법.
  16. 제5항에 있어서, 플라즈마를 형성하는 공정이 약 2.5 mTorr 내지 10 mTorr 범위의 압력에서 플라즈마를 형성하는 공정을 포함하는 물리적 기상퇴적법.
  17. 제5항에 있어서, 기판상에 타겟 재료층을 형성하는 공정이 약 2x1018at/cm3내지 2x1020at/cm3범위의 아르곤 농도를 갖는 실리콘 박막을 형성하는 공정을 포함하는 물리적 기상퇴적법.
  18. 제5항에 있어서, 기판상에 타겟 재료층을 형성하는 공정이 약 2x1018at/cm3내지 6x1019at/cm3범위의 아르곤 농도를 갖는 폴리실리콘 박막을 형성하는 공정을 포함하는 물리적 기상퇴적법.
  19. 물리적 기상퇴적법에 의해 기판상에 형성된 하나 이상의 실리콘 박막층을 갖는 박막 디바이스에 있어서, 상기 실리콘 박막이 약 2x1018at/cm3내지 2x1020at/cm3범위의 아르곤 농도를 갖는 것을 특징으로 하는 박막 디바이스.
  20. 제19항에 있어서, 상기 실리콘 박막층이 폴리실리콘이고 또 약 2x1018at/cm3내지 6x1019at/cm3범위의 아르곤 농도를 갖는 것을 특징으로 하는 박막 디바이스.
  21. 복수의 박막 트랜지스터를 갖는 액정 표시장치에 있어서, 상기 박막 트랜지스터는 물리적 기상퇴적법에 의해 기판상에 형성된 하나 이상의 실리콘 박막층을 포함하고, 상기 실리콘 박막층은 약 2x1018at/cm3내지 2x1020at/cm3범위의 아르곤 농도를 갖는 것을 특징으로 하는 액정 표시장치.
  22. 제21항에 있어서, 상기 실리콘 박막층이 폴리실리콘이고 또 약 2x1018at/cm3내지 6x1019at/cm3범위의 아르곤 농도를 갖는 것을 특징으로 하는 액정표시장치.
KR10-2001-0028085A 2000-05-22 2001-05-22 물리적 기상 퇴적 진공챔버, 물리적 기상퇴적법, 및 그에 의한 박막디바이스와 액정표시장치 KR100453315B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/576,940 2000-05-22
US09/576,940 US6429097B1 (en) 2000-05-22 2000-05-22 Method to sputter silicon films

Publications (2)

Publication Number Publication Date
KR20010107651A true KR20010107651A (ko) 2001-12-07
KR100453315B1 KR100453315B1 (ko) 2004-10-15

Family

ID=24306625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0028085A KR100453315B1 (ko) 2000-05-22 2001-05-22 물리적 기상 퇴적 진공챔버, 물리적 기상퇴적법, 및 그에 의한 박막디바이스와 액정표시장치

Country Status (4)

Country Link
US (3) US6429097B1 (ko)
JP (1) JP2002053954A (ko)
KR (1) KR100453315B1 (ko)
TW (1) TW574392B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701365B1 (ko) * 2003-12-12 2007-03-28 동부일렉트로닉스 주식회사 Ｐｖｄ 시 플라즈마 소스에 따른 스퍼터링 효과 개선 방법및 장치

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830965B1 (en) * 2000-10-25 2004-12-14 Sharp Laboratories Of America, Inc. Semiconductor device and a method of creating the same utilizing metal induced crystallization while suppressing partial solid phase crystallization
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
US7199027B2 (en) * 2001-07-10 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6991699B2 (en) * 2002-02-05 2006-01-31 Lg.Philips Lcd Co., Ltd. LCD bonding machine and method for fabricating LCD by using the same
JP2003297750A (ja) * 2002-04-05 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003306767A (ja) * 2002-04-16 2003-10-31 Canon Inc 堆積膜形成方法
US7160762B2 (en) * 2002-11-08 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device, and laser irradiation apparatus
JP4429586B2 (ja) * 2002-11-08 2010-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7300556B2 (en) * 2003-08-29 2007-11-27 Hitachi Global Storage Technologies Netherlands B.V. Method for depositing a thin film adhesion layer
KR100624427B1 (ko) * 2004-07-08 2006-09-19 삼성전자주식회사 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
JP4734864B2 (ja) * 2004-07-28 2011-07-27 パナソニック株式会社 スパッタリング方法
US7294574B2 (en) * 2004-08-09 2007-11-13 Applied Materials, Inc. Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement
KR100665846B1 (ko) * 2005-01-21 2007-01-09 삼성전자주식회사 반도체 소자 제조를 위한 박막 형성방법
US20070048451A1 (en) * 2005-08-26 2007-03-01 Applied Materials, Inc. Substrate movement and process chamber scheduling
US7432184B2 (en) * 2005-08-26 2008-10-07 Applied Materials, Inc. Integrated PVD system using designated PVD chambers
TWI291310B (en) * 2005-12-01 2007-12-11 Au Optronics Corp Organic light emitting diode (OLED) display panel and method of forming polysilicon channel layer thereof
TWI349042B (en) * 2006-02-09 2011-09-21 Sputtering system providing large area sputtering and plasma-assisted reactive gas dissociation
KR101293567B1 (ko) * 2006-02-21 2013-08-06 삼성디스플레이 주식회사 표시장치의 제조방법
JP5354862B2 (ja) * 2007-02-19 2013-11-27 キヤノン株式会社 アモルファス絶縁体膜及び薄膜トランジスタ
JP5325525B2 (ja) * 2008-10-16 2013-10-23 スタンレー電気株式会社 薄膜素子の製造方法
GB0901157D0 (en) * 2009-01-26 2009-03-11 Aviza Technology Ltd A method of plasma vapour deposition
US20120222620A1 (en) 2011-03-01 2012-09-06 Applied Materials, Inc. Atomic Layer Deposition Carousel with Continuous Rotation and Methods of Use
CN102443770B (zh) * 2011-09-15 2013-12-04 上海华力微电子有限公司 预防物理气相沉积溅射工艺过程中金属靶材被击穿的方法
CN103173735B (zh) * 2013-03-14 2014-12-24 上海华力微电子有限公司 一种预防pvd溅射工艺中靶材被击穿的方法
US11131018B2 (en) 2018-08-14 2021-09-28 Viavi Solutions Inc. Coating material sputtered in presence of argon-helium based coating
CN112578480B (zh) * 2019-09-29 2022-03-25 中国科学院长春光学精密机械与物理研究所 一种多层膜的制备方法及多层膜
KR20210088318A (ko) 2020-01-06 2021-07-14 삼성전자주식회사 플라즈마를 이용하는 박막 형성 장치 및 박막 형성 방법
DE102020120420A1 (de) 2020-08-03 2022-02-03 VON ARDENNE Asset GmbH & Co. KG Verfahren

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087959A (en) * 1987-03-02 1992-02-11 Microwave Technology, Inc. Protective coating useful as a passivation layer for semiconductor devices
US4795299A (en) * 1987-04-15 1989-01-03 Genus, Inc. Dial deposition and processing apparatus
US4872938A (en) * 1987-07-16 1989-10-10 Texas Instruments Incorporated Processing apparatus
US5248630A (en) 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
EP0468758B1 (en) 1990-07-24 1997-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
GB9405442D0 (en) * 1994-03-19 1994-05-04 Applied Vision Ltd Apparatus for coating substrates
US5817550A (en) 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates
WO2001050510A2 (en) * 2000-01-06 2001-07-12 Applied Materials, Inc. Low thermal budget metal oxide deposition for capacitor structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701365B1 (ko) * 2003-12-12 2007-03-28 동부일렉트로닉스 주식회사 Ｐｖｄ 시 플라즈마 소스에 따른 스퍼터링 효과 개선 방법및 장치

Also Published As

Publication number Publication date
US6429097B1 (en) 2002-08-06
US20030000474A1 (en) 2003-01-02
JP2002053954A (ja) 2002-02-19
KR100453315B1 (ko) 2004-10-15
US6789499B2 (en) 2004-09-14
US20030000475A1 (en) 2003-01-02
TW574392B (en) 2004-02-01

Similar Documents

Publication Publication Date Title
KR100453315B1 (ko) 물리적 기상 퇴적 진공챔버, 물리적 기상퇴적법, 및 그에 의한 박막디바이스와 액정표시장치
KR100306527B1 (ko) 박막반도체장치의제조방법,박막반도체장치
US6338990B1 (en) Method for fabricating thin-film transistor
US5236850A (en) Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing
US5210050A (en) Method for manufacturing a semiconductor device comprising a semiconductor film
US20020132452A1 (en) Semiconductor device and method of manufacturing the same
JP3272532B2 (ja) 半導体装置の製造方法
JPH06232158A (ja) 薄膜トランジスタ及びその作製方法
EP0571632B1 (en) Process for forming a polycrystalline silicon thin film at low temperature
US6486046B2 (en) Method of forming polycrystalline semiconductor film
US20050164424A1 (en) Silison film for thin film transistors
JP2002151693A (ja) ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
KR100480367B1 (ko) 비정질막을결정화하는방법
US6579425B2 (en) System and method for forming base coat and thin film layers by sequential sputter depositing
JPH10189449A (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP3170533B2 (ja) 薄膜状半導体装置の作製方法
JPH0282578A (ja) 薄膜トランジスタの製造方法
KR100524874B1 (ko) 비정질실리콘박막의결정화방법
JP3397760B2 (ja) 薄膜トランジスタの作製方法
JPH11186165A (ja) 多結晶薄膜の製造方法および半導体装置の製造方法
JP3241705B2 (ja) 薄膜トランジスタの作製方法
JP2869197B2 (ja) 薄膜トランジスタ
JP3160269B2 (ja) 半導体装置の作製方法
JP3532160B2 (ja) 結晶質シリコン薄膜
JPH08293472A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee