KR20010078559A - Hierarchical distributed bus arbitration apparatus and method - Google Patents
Hierarchical distributed bus arbitration apparatus and method Download PDFInfo
- Publication number
- KR20010078559A KR20010078559A KR1020000005913A KR20000005913A KR20010078559A KR 20010078559 A KR20010078559 A KR 20010078559A KR 1020000005913 A KR1020000005913 A KR 1020000005913A KR 20000005913 A KR20000005913 A KR 20000005913A KR 20010078559 A KR20010078559 A KR 20010078559A
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- signal
- request signal
- use request
- arbiter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40084—Bus arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
Abstract
Description
본 발명은 정보 통신 시스템에서 계층화된 분산형 버스 중재 장치 및 방법에 관한 것으로, 특히 버스에 연결된 노드들에 대한 버스의 사용권을 중재하는 장치 및 방법에 관한 것이다.The present invention relates to a distributed bus arbitration apparatus and method layered in an information communication system, and more particularly, to an apparatus and method for arbitrating the use of a bus for nodes connected to a bus.
통상적으로 정보 통신 시스템내에는 프로세서 노드나 이에 상응하는 노드간의 데이터 전달을 위한 통로를 가진다. 특히, 버스 구조는 저비용으로 통신 경로를 제공하는 장점을 가지고 있으나 버스에 연결되어 있는 노드들이 버스를 사용하여 데이터를 전송하기 위해서는 버스의 사용권을 획득하는 과정을 필요로 한다.In general, an information communication system has a passageway for transferring data between a processor node and a corresponding node. In particular, the bus structure has the advantage of providing a communication path at a low cost, but the nodes connected to the bus need a process of acquiring the license of the bus in order to transmit data using the bus.
종래 정보 통신 시스템에서 사용되는 버스중 연결되는 노드의 수가 많은 경우에 사용하는 분산형 중재 방식의 예는 도 1에 도시된 것과 같다.An example of a distributed arbitration scheme used when the number of nodes connected in a bus used in a conventional information communication system is large is as shown in FIG. 1.
도 1을 참조하면, 시스템 버스(100)는 복수개의 보드(111~11N)가 장착될 수 있으며, 각 보드(1~N)내에서는 버스를 사용하고자 하는 노드들(11~NL)이 복수개로 구성될 수 있다. 각각의 노드마다 분산형 중재기(111~1NL)가 위치하여 노드가 버스의 사용권을 획득하는 시점을 결정해준다. 분산형 중재기(111~1NL)는 버스를 사용하고자 하는 모든 노드들(11~NL)에 위치하며, 한 순간에 한 노드에게만 버스의 사용권을 주는 역할을 수행한다.Referring to FIG. 1, a system bus 100 may be equipped with a plurality of boards 111-11N, and in each board 1 -N, a plurality of nodes 11-NL to use a bus may be provided. Can be configured. Each node has a distributed arbiter 111-1NL to determine when the node acquires a license for the bus. The distributed arbiters 111-1NL are located in all nodes 11-NL that want to use the bus, and give a right to use the bus for only one node at a time.
도 2는 종래 분산형 중재기의 내부 구조도로서, 카운터(201)와 비교기(202)와 논리적 앤드게이트(203)로 구성되어 있다.2 is an internal structural diagram of a conventional distributed arbiter, which includes a counter 201, a comparator 202, and a logical end gate 203.
도 1 및 도 2를 참조하면, 카운터(201)는 버스 중재 클럭 신호와 버스 중재 동기 신호와 버스 중재 지연 신호를 인가받아 카운팅 동작을 수행한다. 여기서, 버스 중재 클럭 신호는 모든 노드들의 중재기에 인가되어 카운터값을 증가시킨다. 버스 중재 동기 신호는 버스내에 연결된 중재기에 있는 모든 카운터값들을 동일한 값으로 유지시키기 위하여 카운터(201)의 초기값을 일치시키고, 카운터값이 반복되는 주기를 결정하고, 카운터(201)값이 증가하여 모든 노드들의 ID와 비교되면 다시 처음부터 카운터(201)가 동작하도록 한다. 비교기(202)는 카운터(201)로부터 출력되는 카운터값과 각 노드마다 할당되어 있는 ID값을 비교하여 값이 일치하면 해당 노드가 버스의 사용권을 가지도록 버스 사용을 허가하게 되며, 버스 사용 허가 신호를 노드쪽으로 발생시킨다. 각 노드들은 전송할 데이터가 있으면 버스 사용 요구 신호를 발생시키는데 버스 사용 허가 신호가 입력되면 버스를 사용할 수 있게 된다. 논리적 앤드게이트(203)는 버스 사용 허가 신호가 발생하는 시점에 이미 버스 사용 요구 신호가 입력되고 있었다면, 버스 중재 지연 신호를 만들어서 다른 노드들에 있는 중재기의 카운터가 증가하는 것을 막는다. 데이터의 전송이 완료되고, 버스 사용 요구 신호가 제거되면, 버스 중재 지연 신호도 제거되어 중재기의 카운터들이 다시 증가하게 되어 다른 노드의 버스 사용을 허가할 수 있게 된다.1 and 2, the counter 201 receives a bus arbitration clock signal, a bus arbitration synchronization signal, and a bus arbitration delay signal to perform a counting operation. Here, the bus arbitration clock signal is applied to the arbiter of all nodes to increase the counter value. The bus arbitration synchronization signal matches the initial value of the counter 201 in order to keep all the counter values in the arbiters connected in the bus at the same value, determines the period in which the counter values are repeated, and the counter 201 value is incremented. When compared with the IDs of all nodes, the counter 201 is operated again from the beginning. The comparator 202 compares the counter value output from the counter 201 with the ID value assigned to each node, and if the values match, the comparator 202 permits the bus to use the bus so that the node has a license for the bus. To the node. Each node generates a bus usage request signal when there is data to be transmitted. When the bus permission signal is input, each node can use the bus. The logical endgate 203 generates a bus arbitration delay signal if the bus usage request signal was already input at the time the bus usage signal occurs, thereby preventing the arbitrator counters at other nodes from increasing. When the transfer of data is complete and the bus usage request signal is removed, the bus arbitration delay signal is also removed, causing the counters of the arbiter to increment again, allowing other nodes to use the bus.
하지만, 이러한 종래 카운터를 사용하는 분산형 중재기는 노드가 버스를 사용하기 위해서 기다리는 시간이 버스에 연결된 노드의 개수와 비례하여 증가하는 단점이 있다. 즉, 종래 분산형 중재기는 한 노드가 버스를 사용한 후 그 다음에 버스를 사용하기 위해서는 카운터값이 증가하여 다시 자신의 노드 ID와 동일해질 때까지 기다려야만 하는데 이 시간은 버스에 연결된 노드의 개수에 비례하므로 버스에 연결된 노드의 개수는 많지만 실제로 버스를 사용하는 노드의 개수가 작은 경우라면 불필요하게 지연이 발생되는 문제점이 있다.However, a distributed arbiter using such a conventional counter has a disadvantage in that a node waits to use a bus in proportion to the number of nodes connected to the bus. In other words, a conventional distributed arbiter must wait until one node uses a bus and then uses the bus until the counter value increases and becomes equal to its node ID. This time depends on the number of nodes connected to the bus. Since there is a large number of nodes connected to the bus because of proportionality, there is a problem in that an unnecessary delay occurs when the number of nodes actually using the bus is small.
따라서, 본 발명의 목적은 정보 통신 시스템에서 노드가 버스를 사용하기 위해 기다리는 시간을 단축시키기 위한 계층화된 분산형 중재 장치 및 방법에 관한것이다.Accordingly, an object of the present invention is to provide a layered distributed arbitration apparatus and method for shortening the waiting time for a node to use a bus in an information communication system.
이러한 목적을 달성하기 위한 본 발명은 각 보드내 노드들로부터 버스 사용 요구 신호를 인가받고, 해당 노드에게 버스 사용 허가 신호를 발생시키는 집중형 중재기와 상기 보드가 버스의 사용권을 얻게 되면 각 보드내 실장되어 있는 노드들의 버스 사용 요구를 검사하여 버스 사용 허가 신호를 상기 집중형 중재기로 입력하는 분산형 중재기를 적어도 구비하는 것을 특징으로 한다. 그리고, 본 발명은 집중형 중재기에서 보드내의 모든 노드들로부터 버스 사용 요구 신호를 입력받아 한개 이상의 노드가 버스 사용 요구를 발생시키면, 상기 분산형 중재기로 상기 버스 사용 요구 신호를 전달하는 과정과, 상기 분산형 중재기가 버스 중재 클럭 신호와 버스 중재 동기 신호와 버스 중재 지연 신호를 인가받아 카운팅한 카운터값과 상기 보드의 아이디를 비교하여 상기 보드에 대한 버스 사용 허가 신호를 생성하여 상기 집중형 중재기로 전송하는 과정과, 상기 집중형 중재기에서 상기 버스 사용 허가 신호를 전달받아 상기 버스 사용 요구 신호를 발생시킨 노드들 중 하나를 선택하여 상기 버스 사용 허가 신호를 인가하는 과정과, 상기 버스 사용 허가 신호를 인가받은 노드에서 버스를 사용하여 데이터를 전송하는 과정으로 이루어지는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a centralized arbitrator which receives a bus use request signal from nodes in each board and generates a bus use signal to the node, and mounts each board when the board obtains a license for the bus. At least a distributed arbiter for checking a bus use request of the nodes to input a bus use signal to the centralized arbiter. In addition, the present invention receives a bus use request signal from all nodes in a board in a centralized arbiter, when at least one node generates a bus use request, transferring the bus use request signal to the distributed arbiter; The distributed arbiter receives a bus arbitration clock signal, a bus arbitration synchronization signal and a bus arbitration delay signal, and compares a counter value counted with the ID of the board to generate a bus permission signal for the board. Transmitting the bus permission signal by selecting one of the nodes receiving the bus permission signal from the centralized arbiter and generating the bus use request signal, and transmitting the bus permission signal; Is a process of transmitting data using a bus from an authorized node It is characterized by.
도 1은 종래 분산형 중재기를 사용한 시스템 버스의 사용예를 나타내는 도면.1 is a diagram showing an example of the use of a system bus using a conventional distributed arbiter.
도 2는 종래 분산형 중재기의 내부 구조도.Figure 2 is an internal structure diagram of a conventional distributed arbiter.
도 3은 본 발명에 따른 계층화된 분산형 중재기를 사용한 시스템 버스의 사용예를 나타내는 도면.3 shows an example of the use of a system bus using a layered distributed arbiter in accordance with the present invention.
도 4는 본 발명에 따른 계층화된 분산형 버스 제어기의 내부 구조도.4 is an internal structural diagram of a layered distributed bus controller according to the present invention;
이하 본 발명을 첨부된 도면들을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 계층화된 분산형 중재기를 사용하는 시스템 버스의예를 나타내는 도면으로서, 보드마다 집중형 중재기와 분산형 중재기를 하나씩 구비한다.3 is a diagram illustrating an example of a system bus using a layered distributed arbiter according to the present invention, in which a centralized arbiter and a distributed arbiter are provided for each board.
도 3을 참조하면, 보드(1~M)는 각기 한개의 분산형 중재기(321~32M)만을 가지며, 다수의 버스 요구 노드들(1~N)이 있다. 버스 요구 노드들(1~N)은 집중형 중재기(311)를 거쳐서 분산형 중재기(310)와 연동된다. 분산형 중재기(321~32M)는 각기 버스 사용 허가 신호를 발생시켜 연결된 집중형 중재기(311~31M)로 인가한다. 그러면, 집중형 중재기(311~31M)는 노드로부터 버스 사용 요구가 있으면 버스 사용 요구 신호를 각기 연결된 분산형 중재기(321~32M)로 인가한다. 이때, 집중형 중재기(311~31M)는 보드내 노드들로부터 버스 요구 신호를 입력받아 하나의 노드만을 선택하여 버스 사용 허가 신호를 인가한다.Referring to FIG. 3, the boards 1 to M each have only one distributed arbiter 321 to 32M, and there are a plurality of bus request nodes 1 to N. The bus request nodes 1 -N interwork with the distributed arbiter 310 via the centralized arbiter 311. The distributed arbiters 321 to 32M respectively generate and apply a bus permission signal to the connected central arbiters 311 to 31M. Then, the centralized arbiters 311 to 31M apply the bus use request signals to the connected distributed arbiters 321 to 32M when there is a bus use request from the node. At this time, the centralized arbiters 311 to 31M receive a bus request signal from nodes in the board and select only one node to apply a bus permission signal.
도 4는 본 발명에 따른 계층화된 분산형 버스 중재 장치의 구성을 나타낸다.4 shows a configuration of a layered distributed bus arbitration apparatus according to the present invention.
도 3 및 도 4를 참조하면, 분산형 중재기(321)는 카운터(401)와 비교기(402)와 논리적 앤드게이트(403)로 구성된다. 카운터(401)는 버스 중재 클럭 신호와 버스 중재 동기 신호와 버스 중재 지연 신호를 인가받아 카운팅 동작을 수행한다. 비교기(402)는 카운터(401)로부터 출력되는 카운터값과 보드 ID를 비교하여 그 결과에 따라 생성된 버스 사용 허가 신호를 집중형 중재기(311)로 전달한다. 본 발명에 따른 분산형 중재기(321)는 종래 노드단위로 버스의 사용권을 얻는 것과 달리 각 보드단위로 버스의 사용권을 얻게 된다. 논리적 앤드게이트(403)는 비교기(402)로부터 출력되는 신호와 버스 사용 요구 신호를 논리곱하여 그 결과에 따른 버스 중재 지연 신호를 생성한다.3 and 4, distributed arbiter 321 is comprised of a counter 401, a comparator 402 and a logical end gate 403. As shown in FIG. The counter 401 receives a bus arbitration clock signal, a bus arbitration synchronization signal, and a bus arbitration delay signal to perform a counting operation. The comparator 402 compares the counter value output from the counter 401 with the board ID and transfers the bus permission signal generated according to the result to the centralized arbiter 311. The distributed arbiter 321 according to the present invention obtains the license of the bus on a board basis, unlike the license of the bus on a node basis. The logical AND gate 403 multiplies the signal output from the comparator 402 with the bus use request signal to generate a bus arbitration delay signal according to the result.
한편, 집중형 중재기(311)는 보드내 모든 노드(1~N)로부터 버스 사용 요구를 입력받아 한 개 이상의 노드가 버스 사용 요구를 발생하면, 버스 사용 요구 신호를 분산형 중재기(321)로 전달한다. 그리고, 집중형 중재기(311)는 분산형 중재기(321)로부터 버스 사용 허가 신호를 전달받으면, 버스 사용 요구를 발생시킨 노드들 중 하나를 선택하여 버스 사용 허가 신호를 인가한다. 그러면, 버스 사용 허가 신호를 인가받은 노드는 버스를 사용하여 데이터를 전송한다. 상기 데이터 전송이 완료되면, 집중형 중재기(311)는 다른 노드가 버스 사용 요구 신호를 발생시키고 있는지를 검사한다. 그리고, 집중형 중재기(311)는 다른 노드가 버스 사용 요구 신호를 발생시켰다면, 해당 노드에게 버스 사용 허가 신호를 인가한다. 이때, 집중형 중재기(311)는 버스 사용 요구 신호를 발생시킨 노드들 중 버스 사용 허가 신호를 인가할 노드를 임의(Random) 방식이나 라운드 로빈(Round-robin)방식등에 의해 선택할 수 있다.On the other hand, the centralized arbiter 311 receives a bus use request from all nodes 1 to N on the board, and when one or more nodes generate a bus use request, the distributed arbiter 321 transmits a bus use request signal. To pass. When the centralized arbiter 311 receives the bus use signal from the distributed arbiter 321, the centralized arbiter 311 selects one of the nodes that generated the bus use request and applies the bus use signal. Then, the node receiving the bus permission signal transmits data using the bus. When the data transmission is completed, the centralized arbiter 311 checks whether another node is generating a bus use request signal. The centralized arbiter 311 applies a bus permission signal to the node if another node generates a bus use request signal. In this case, the centralized arbiter 311 may select a node to which the bus usage request signal is applied from among nodes that generate the bus usage request signal by a random method or a round-robin method.
상술한 바와 같이 본 발명은 계층화된 분산형 중재 방식으로서 우선 보드단위로 버스 사용권을 전달되므로 중재기내의 카운터값이 모든 보드 아이디값과 비교될 때까지 증가한 후 초기값으로 재설정하게 되어 보드의 아이디가 순차적으로 할당되어 있다면 카운터의 주기가 보드의 개수와 동일해진다. 따라서, 본 발명은 각 보드내에서 노드에 대한 버스 사용권의 결정 방식을 집중형 중재기로 구현하여 버스를 사용할 노드를 결정하기 위한 시간은 실제로 버스를 사용하고 있는 노드의 개수에 의해 좌우된다. 즉, 본 발명에서 한 노드가 버스 사용권을 얻은 후 다시 버스 사용권을 얻는데 걸리는 시간은 분산형 중재기내의 카운터의 주기와 각 보드내에서 버스를 사용하고자 하는 노드의 개수에 의해서 결정된다. 종래 분산형 중재 방식에서는 카운터의 주기가 버스를 사용하는 노드의 개수에 종속적이지만 본 발명에 따른 계층화된 분산형 중재 방식에서는 버스에 장착된 보드의 개수에 종속적이다. 그러므로, 본 발명은 복수개의 노드가 한 개의 보드내에 구현되는 정보 통신 시스템에서 종래에 비해 버스 사용권을 기다리는 시간을 감소시킬 수 있는 이점이 있다. 또한, 본 발명은 보드내에 있는 노드의 사용빈도가 보드마다 다른 경우 사용빈도가 높은 노드들에게 더 자주 버스의 사용권이 허가되므로 효율을 증가시킬 수 있는 이점이 있다. 게다가, 본 발명은 계층화된 분산형 중재 방식으로서 종래 분산형 중재 방식보다 중재기의 개수가 노드의 개수보다 작아질 수 있으므로 구현 비용도 감소시킬 수 있는 장점이 있다.As described above, the present invention is a hierarchical distributed arbitration method, which first transfers bus licenses in units of boards, so that the counter value in the arbiter increases until it is compared with all board ID values, and then resets to an initial value. If assigned sequentially, the period of the counter is equal to the number of boards. Accordingly, the present invention implements a bus arbitration decision method for a node in each board as a centralized arbiter, and the time for deciding a node to use the bus depends on the number of nodes actually using the bus. That is, in the present invention, the time taken by a node to acquire a bus license again is determined by the period of a counter in the distributed arbiter and the number of nodes to use the bus in each board. In the conventional distributed arbitration scheme, the period of the counter is dependent on the number of nodes using the bus, but in the layered distributed arbitration scheme according to the present invention, it is dependent on the number of boards mounted on the bus. Therefore, the present invention has the advantage of reducing the waiting time for the bus usage in the information communication system in which a plurality of nodes are implemented in one board as compared with the prior art. In addition, the present invention has the advantage that the efficiency of the bus can be increased more often because the usage rights of the nodes in the board are different from board to board, so that the nodes with high usage are more frequently licensed. In addition, the present invention has a merit that the implementation cost can be reduced because the number of arbiters can be smaller than the number of nodes as a distributed distributed arbitration method.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000005913A KR20010078559A (en) | 2000-02-09 | 2000-02-09 | Hierarchical distributed bus arbitration apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000005913A KR20010078559A (en) | 2000-02-09 | 2000-02-09 | Hierarchical distributed bus arbitration apparatus and method |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010078559A true KR20010078559A (en) | 2001-08-21 |
Family
ID=19644847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000005913A KR20010078559A (en) | 2000-02-09 | 2000-02-09 | Hierarchical distributed bus arbitration apparatus and method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010078559A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109799756A (en) * | 2019-01-28 | 2019-05-24 | 上海太易检测技术有限公司 | A kind of cascade weight sorting system with Time delay measurement structure |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06205026A (en) * | 1993-01-07 | 1994-07-22 | Matsushita Electric Ind Co Ltd | Node device and communication network |
KR940010847B1 (en) * | 1991-04-29 | 1994-11-17 | 한국전기통신공사 | Bus holding relay apparatus |
JPH0846632A (en) * | 1994-08-02 | 1996-02-16 | Oki Electric Ind Co Ltd | Bus contention control system |
KR19990003941A (en) * | 1997-06-26 | 1999-01-15 | 김영환 | Multilevel control bus arbitrator |
KR19990035433A (en) * | 1997-10-31 | 1999-05-15 | 유기범 | PCI bus arbitration device |
-
2000
- 2000-02-09 KR KR1020000005913A patent/KR20010078559A/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940010847B1 (en) * | 1991-04-29 | 1994-11-17 | 한국전기통신공사 | Bus holding relay apparatus |
JPH06205026A (en) * | 1993-01-07 | 1994-07-22 | Matsushita Electric Ind Co Ltd | Node device and communication network |
JPH0846632A (en) * | 1994-08-02 | 1996-02-16 | Oki Electric Ind Co Ltd | Bus contention control system |
KR19990003941A (en) * | 1997-06-26 | 1999-01-15 | 김영환 | Multilevel control bus arbitrator |
KR19990035433A (en) * | 1997-10-31 | 1999-05-15 | 유기범 | PCI bus arbitration device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109799756A (en) * | 2019-01-28 | 2019-05-24 | 上海太易检测技术有限公司 | A kind of cascade weight sorting system with Time delay measurement structure |
CN109799756B (en) * | 2019-01-28 | 2024-04-16 | 上海太易检测技术有限公司 | Cascade weight sorting system with time delay measurement structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5862353A (en) | Systems and methods for dynamically controlling a bus | |
KR960012357B1 (en) | Method and apparatus for arbitration based on the availability of resources | |
EP2515232B1 (en) | Priority level arbitration method and device | |
JP5237351B2 (en) | Switch matrix system with multiple bus arbitrations per cycle via higher frequency arbiters | |
EP0383475A2 (en) | Shared resource arbitration | |
KR100280563B1 (en) | Method and system for controlling access to a shared resource in a data processing system utilizing dynamically-determined weighted pseudo-random priorities | |
US6826640B1 (en) | Bus bandwidth control system | |
US6985985B2 (en) | Methods and structure for dynamic modifications to arbitration for a shared resource | |
EP1439467B1 (en) | System and method for allocating a plurality of sources to a plurality of channels | |
US20060095634A1 (en) | Method and apparatus for round robin resource arbitration with a fast request to grant response | |
CA2527428A1 (en) | System for allocating minimum and maximum bandwidths | |
CN110908936B (en) | bus control circuit | |
US6571306B1 (en) | Bus request mechanism for bus master which is parked on a shared bus | |
KR20010078559A (en) | Hierarchical distributed bus arbitration apparatus and method | |
US6993619B2 (en) | Single request data transfer regardless of size and alignment | |
JPH0210459A (en) | Bus use right determining system | |
JPH06348649A (en) | Control system for acquisition of bus using right | |
JP2009116467A (en) | Data transfer device and apparatus for testing semiconductor | |
US7200732B2 (en) | Method and apparatus of adding grant information to a memory | |
KR20000033265A (en) | Device and method for interfacing chip embedded bus | |
KR20030066009A (en) | Structure and method for bus arbitration in multi master bus system | |
KR100694086B1 (en) | Priority Arbitrating Method in a Multi-Master Bus System and a Arbitrator having priority arbitration function | |
JPH02307150A (en) | Decentralized arbitration system | |
JP4170506B2 (en) | Arbitration circuit and method | |
KR20060000257A (en) | Bus-system for adjusting the priority order of masters and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
SUBM | Submission of document of abandonment before or after decision of registration |