[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20010058190A - Thin film transistor liquid crystal display - Google Patents

Thin film transistor liquid crystal display Download PDF

Info

Publication number
KR20010058190A
KR20010058190A KR1019990061701A KR19990061701A KR20010058190A KR 20010058190 A KR20010058190 A KR 20010058190A KR 1019990061701 A KR1019990061701 A KR 1019990061701A KR 19990061701 A KR19990061701 A KR 19990061701A KR 20010058190 A KR20010058190 A KR 20010058190A
Authority
KR
South Korea
Prior art keywords
line
gate
electrode
dot
data line
Prior art date
Application number
KR1019990061701A
Other languages
Korean (ko)
Other versions
KR100559219B1 (en
Inventor
고병권
이성한
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990061701A priority Critical patent/KR100559219B1/en
Publication of KR20010058190A publication Critical patent/KR20010058190A/en
Application granted granted Critical
Publication of KR100559219B1 publication Critical patent/KR100559219B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A TFT(thin film transistor) LCD(liquid crystal display) is to design a gate line to have functions of two gate lines, thereby increasing an aperture rate and resolution of the LCD and also operating the LCD at a high speed. CONSTITUTION: A gate line(12) and an auxiliary capacitance electrode line(14) are alternately aligned in parallel on a transparent insulating substrate. The first dot type data line(18) is aligned at a prospective data line region without contacting with the gate line and the auxiliary capacitance electrode line. A gate insulating film is formed on an entire surface of the transparent insulating substrate to cover the gate line, the auxiliary capacitance electrode line and the first dot type data line. A contact hole(15) is formed at the gate insulating film to expose both end of the first dot type data line. A pixel electrode is aligned at each pixel region defined by the gate line, the first dot type data line and the auxiliary capacitance electrode to be overlapped with the auxiliary capacitance electrode line. A connecting line(19) is formed at the gate insulating film between the first dot type data lines of an inner portion of the contact hole to connect the first dot type data lines.

Description

박막 트랜지스터 액정표시장치{THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY}Thin Film Transistor Liquid Crystal Display {THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY}

본 발명은 박막 트랜지스터 액정표시장치에 관한 것으로, 보다 상세하게는, 게이트 라인 수의 감소에 따른 개구율의 향상과 고속 동작 특성을 얻을 수 있는 박막 트랜지스터 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor liquid crystal display device, and more particularly, to a thin film transistor liquid crystal display device capable of improving aperture ratio and high-speed operation characteristics according to a decrease in the number of gate lines.

텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 박막 트랜지스터 액정표시장치(Thin Film Transistor Liquid Crystal Display : 이하, TFT-LCD)는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현할 수 있다.It has been developed in place of the liquid crystal display element CRT (Cathod-ray tube) used in display devices such as televisions and graphic displays. Particularly, thin film transistor liquid crystal display (TFT-LCD) has high speed response characteristics and suitable for high pixel number, so that it is possible to realize high quality, large size, and color screen comparable to CRT. Can be.

이러한 TFT-LCD는, 일반적으로, TFT 및 화소전극이 구비된 TFT 어레이 기판과, 컬러필터 및 카운터 전극이 형성된 컬러필터 기판이 소정 간격을 두고 대향하게 합착되고, 그들 사이의 공간에 액정이 봉입된 형태를 이루고 있다.Such a TFT-LCD generally has a TFT array substrate provided with a TFT and a pixel electrode, and a color filter substrate on which a color filter and a counter electrode are formed to face each other at predetermined intervals, and a liquid crystal is enclosed in a space therebetween. Form.

도 1은 종래의 TFT-LCD의 TFT 어레이 기판을 도시한 평면도이다. 도시된 바와 같이, 유리기판(1) 상에 행 방향으로 수 개의 게이트 라인들(2)이 배열되어 있고, 상기 게이트 라인들(2) 사이에는 각 화소에서의 보조용량을 얻기 위한 보조용량 전극 라인(4)이 상기 게이트 라인(2)과 평행하게 배열되어 있다. 또한, 열방향으로는 상기 게이트 라인(2) 및 보조용량 전극 라인(4)과 직교하도록 수 개의 데이터 라인들(8)이 배열되어 있다. 이때, 도시되지는 않았으나, 상기 게이트 라인(2)과 데이터 라인(8) 및 상기 보조용량 전극 라인(4)과 데이터 라인(8) 사이에는 그들간의 전기적 절연을 위해 게이트 절연막이 개재된다.1 is a plan view showing a TFT array substrate of a conventional TFT-LCD. As shown, several gate lines 2 are arranged in a row direction on the glass substrate 1, and the storage capacitor electrode lines between the gate lines 2 to obtain the storage capacitance in each pixel. (4) is arranged in parallel with the gate line (2). Further, several data lines 8 are arranged in the column direction so as to be orthogonal to the gate line 2 and the storage capacitor electrode line 4. At this time, although not shown, a gate insulating film is interposed between the gate line 2 and the data line 8 and the storage capacitor electrode line 4 and the data line 8 for electrical insulation therebetween.

계속해서, 상기 게이트 라인(2)과 데이터 라인(8)에 의해 한정된 각 화소영역 내에는 ITO 금속막으로 이루어진 화소전극(6)이 배치되어 있고, 상기 게이트 라인(2)과 데이터 라인(4)의 교차부에는 스위칭 소자인 TFT(10)가 배치되어 있다. 여기서, 상기 TFT(10)는 상기 게이트 라인(2)의 일부분인 게이트 전극과, 상기 게이트 전극 상에 형성된 채널층(3), 상기 데이터 라인(8)으로부터 인출되어 상기 채널층(3)의 일측 상부면과 오버랩되게 배치된 소오스 전극(8a), 및 상기 채널층(3)의 타측 상부면과 오버랩되게 배치되면서 상기 화소전극(6)과 콘택된 드레인 전극(8b)을 포함한다.Subsequently, in each pixel region defined by the gate line 2 and the data line 8, a pixel electrode 6 made of an ITO metal film is disposed, and the gate line 2 and the data line 4 are disposed. At the intersections of the TFTs 10, which are switching elements, are arranged. Here, the TFT 10 is a gate electrode which is a part of the gate line 2, a channel layer 3 formed on the gate electrode 3, and a data line 8 which are drawn out from the data line 8, and thus one side of the channel layer 3. A source electrode 8a disposed to overlap the upper surface, and a drain electrode 8b disposed to overlap the other upper surface of the channel layer 3 and in contact with the pixel electrode 6.

한편, 도시되지는 않았으나, 상기 채널층(3) 상에는 상기 소오스 및 드레인 전극(8a, 8b)과의 접촉 특성을 향상시키기 위한 오믹 콘택층이 형성되며, 아울러, 상기 오믹 콘택층 상에는 에치 스톱퍼가 형성된다.Although not shown, an ohmic contact layer is formed on the channel layer 3 to improve contact characteristics with the source and drain electrodes 8a and 8b, and an etch stopper is formed on the ohmic contact layer. do.

그러나, 상기와 같은 구조의 TFT 어레이 기판을 갖는 종래의 TFT-LCD는, 대화면의 요구에 적절하게 대응시킬 수 없고, 아울러, 게이트 라인에 의해 개구율이 감소되는 문제점이 있다. 즉, TFT-LCD의 해상도는 게이트 라인의 수와 데이터 라인의 수에 의해 결정되는데, 종래의 구조로는 동일한 기판 면적에 대해 더 많은 수의 게이트 라인을 배열시킬 수 없기 때문에, 해상도의 향상을 얻을 수 없고, 아울러,불투명 금속막으로 이루어진 게이트 라인에 의해 개구율이 감소된다.However, the conventional TFT-LCD having the TFT array substrate having the above structure cannot adequately respond to the demands of the large screen, and there is a problem that the aperture ratio is reduced by the gate line. In other words, the resolution of the TFT-LCD is determined by the number of gate lines and the number of data lines. Since a larger number of gate lines cannot be arranged for the same substrate area with a conventional structure, an improvement in resolution can be obtained. And at the same time, the aperture ratio is reduced by the gate line made of the opaque metal film.

또한, TFT-LCD의 구동시에는 게이트 라인의 수에 따라 1 프레임(frame)의 시간이 결정되는데, 기존의 구조로는 게이트 라인의 수를 감소시킬 수 없기 때문에, 고속 동작에 한계가 있다.In addition, when driving the TFT-LCD, the time of one frame is determined according to the number of gate lines. However, since the number of gate lines cannot be reduced by the existing structure, there is a limit to high-speed operation.

따라서, 본 발명의 목적은, 하나의 게이트 라인이 두 개의 게이트 라인의 기능을 하도록 설계함으로써, 개구율 및 해상도의 향상을 얻을 수 있고, 아울러, 고속 동작이 가능한 TFT-LCD를 제공하는 것이다.Accordingly, an object of the present invention is to provide a TFT-LCD which can achieve an improvement in aperture ratio and resolution, and can be operated at high speed by designing one gate line to function as two gate lines.

도 1은 종래 기술에 따른 박막 트랜지스터 액정표시장치의 박막 트랜지스터 어레이 기판을 도시한 평면도.1 is a plan view illustrating a thin film transistor array substrate of a thin film transistor liquid crystal display device according to the related art.

도 2는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 박막 트랜지스터 어레이 기판을 도시한 평면도.2 is a plan view illustrating a thin film transistor array substrate of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 박막 트랜지스터 어레이 기판의 제조방법을 설명하기 위한 평면도.3A to 3C are plan views illustrating a method of manufacturing a thin film transistor array substrate of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

11 : 유리기판 12 : 게이트 라인11: glass substrate 12: gate line

13a : 제1채널층 13b : 제2채널층13a: first channel layer 13b: second channel layer

14 : 보조용량 전극 라인 15 : 콘택홀14: auxiliary capacitance electrode line 15: contact hole

16 : 화소전극 18 : 제1데이터 라인16 pixel electrode 18 first data line

19 : 연결 라인 19a : 제1소오스 전극19: connection line 19a: first source electrode

19b : 제1드레인 전극 20 : 제1박막 트랜지스터19b: first drain electrode 20: first thin film transistor

22 : 제2데이터 라인 22a : 절곡부22: second data line 22a: bend

23a : 제2소오스 전극 23b : 제2드레인 전극23a: second source electrode 23b: second drain electrode

30 : 제2박막 트랜지스터30: second thin film transistor

상기와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD는, 투명성 절연기판; 상기 투명성 절연기판 상에 서로 평행하게 교대로 배열된 게이트 라인 및 보조용량 전극 라인; 데이터 라인 예정 영역에, 상기 게이트 라인 및 보조용량 전극 라인과 콘택됨이 없이 배열된 도트형의 제1데이터 라인; 상기 게이트 라인, 보조용량 전극 라인 및 도트형의 제1데이터 라인을 덮도록, 상기 투명성 절연기판의 전면 상에 형성된 게이트 절연막; 상기 도트형 제1데이터 라인의 양측 끝단을 노출시키도록, 상기 게이트 절연막에 형성된 콘택홀; 상기 게이트 라인과 상기 도트형 제1데이터 라인 및 상기 보조용량 전극 라인과 상기 도트형 제1데이터 라인에 한정된 각 화소영역 내에 상기 보조용량 전극 라인과 오버랩되도록 배치된 화소전극; 상기 도트형 제1데이터 라인들간을 연결하도록, 상기 콘택홀 내부 및 상기 도트형 제1데이터 라인들 사이의 상기 게이트 절연막 부분 상에 형성된 연결 라인; 상기 도트형 제1데이터 라인 상부의 상기 게이트 절연막 부분 상에 배열되며, 상기 연결 라인이 배치된 부분에서 상기 연결 라인과 콘택되지 않도록 절곡된 제2데이터 라인; 상기 연결 라인 우측의 게이트 라인 부분인 제1게이트 전극과, 상기 게이트 전극을 덮는 게이트 절연막, 상기 제1게이트 전극 상부의 게이트 절연막 부분 상에 형성된 제1채널층, 상기 연결 라인으로부터 인출되어 상기 제1채널층의 일측 상부면과 오버랩되게 배치된 제1소오스 전극, 및 상기 제1채널층의 타측 상부면과 오버랩되면서 하단의 화소전극과 콘택되게 배치된 제1드레인 전극으로 구성되는 제1박막 트랜지스터; 및 상기 게이트 라인 좌측의 게이트 라인 부분인 제2게이트 전극과, 상기 제2게이트 전극을 덮는 게이트 절연막, 상기 제2게이트 전극 상부의 상기 게이트 절연막 부분 상에 형성된 제2채널층, 상기 제2데이터 라인의 절곡부로부터 인출되어 상기 제2채널층의 일측 상부면과 오버랩되게 배치된 제2소오스 전극, 및 상기 제2채널층의 타측 상부면과 오버랩되면서 상단의 화소전극과 콘택되게 배치된 제2드레인 전극으로 구성되는 제2박막 트랜지스터를 포함하여 이루어진다.TFT-LCD of the present invention for achieving the above object, a transparent insulating substrate; Gate lines and storage capacitor electrode lines alternately arranged in parallel on each other on the transparent insulating substrate; A dot-shaped first data line arranged in a data line plan region without contact with the gate line and the storage capacitor electrode line; A gate insulating film formed on an entire surface of the transparent insulating substrate so as to cover the gate line, the storage capacitor electrode line, and the dot-shaped first data line; A contact hole formed in the gate insulating film to expose both ends of the dot-type first data line; A pixel electrode disposed to overlap the storage capacitor electrode line in each pixel region defined by the gate line, the dot first data line, the storage capacitor electrode line, and the dot first data line; A connection line formed on a portion of the gate insulating layer between the dot-shaped first data lines and the contact hole to connect the dot-shaped first data lines; A second data line arranged on a portion of the gate insulating layer on the dot-type first data line and bent to be in contact with the connection line at a portion where the connection line is disposed; A first gate electrode, which is a gate line portion to the right of the connection line, a gate insulating film covering the gate electrode, a first channel layer formed on the gate insulating film portion above the first gate electrode, and drawn from the connection line; A first thin film transistor including a first source electrode disposed to overlap the upper surface of one side of the channel layer, and a first drain electrode disposed to contact the lower pixel electrode while overlapping the other upper surface of the first channel layer; And a second gate electrode which is a gate line portion on the left side of the gate line, a gate insulating film covering the second gate electrode, a second channel layer formed on the gate insulating film portion on the second gate electrode, and the second data line. A second source electrode withdrawn from the bent portion of the second channel layer and overlapping with the upper surface of one side of the second channel layer, and a second drain disposed to contact the upper pixel electrode while overlapping with the other upper surface of the second channel layer. It comprises a second thin film transistor composed of an electrode.

본 발명에 따르면, 하나의 게이트 라인이 두 개의 게이트 라인의 기능을 하도록 설계되기 때문에, 종래와 비교해서 상기 게이트 라인의 수를 절반으로 감소시킬 수 있고, 이에 따라, 개구율 및 해상도의 향상을 얻을 수 있으며, 아울러, 고속 동작 특성을 얻을 수 있다.According to the present invention, since one gate line is designed to function as two gate lines, the number of the gate lines can be reduced by half as compared with the conventional one, and thus an improvement in aperture ratio and resolution can be obtained. In addition, high-speed operation characteristics can be obtained.

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 TFT-LCD의 TFT 어레이 기판을 도시한 평면도로서, 이를 설명하면 다음과 같다.2 is a plan view illustrating a TFT array substrate of a TFT-LCD according to an embodiment of the present invention.

도시된 바와 같이, 투명성 절연기판, 예를들어, 유리기판(11) 상에 행 방향으로 서로 평행하게 게이트 라인(12)과 보조용량 전극 라인(14)이 교대로 배열되어 있다. 여기서, 상기 보조용량 전극 라인(14)은 화소전극과 오버랩되는 부분에 개구부를 구비하고 있다. 데이터 라인이 형성될 영역에 도트형의 제1데이터 라인(18)이 배열되어 있으며, 이때, 상기 도트형 제1데이터 라인(18)은 상기 게이트 라인(12) 및 보조용량 전극 라인(14)과 콘택됨이 없이, 상기 게이트 라인(12)과 보조용량 전극 라인(14) 사이에만 배열된다. 상기 게이트 라인(12), 보조용량 전극 라인(14) 및 도트형 제1데이터 라인(18)을 덮도록, 상기 유리기판(11)의 전면 상에 게이트 절연막(도시안됨)이 도포되어 있고, 상기 게이트 절연막에는 상기 도트형 제1데이터 라인(18)의 양측 끝단을 노출시키도록, 콘택홀(15)이 형성되어 있다.As shown, the gate line 12 and the storage capacitor electrode line 14 are alternately arranged on the transparent insulating substrate, for example, the glass substrate 11, in parallel with each other in the row direction. Here, the storage capacitor electrode line 14 has an opening at a portion overlapping with the pixel electrode. A dot-shaped first data line 18 is arranged in a region where a data line is to be formed, wherein the dot-type first data line 18 is connected to the gate line 12 and the storage capacitor electrode line 14. Without contact, it is arranged only between the gate line 12 and the storage capacitor electrode line 14. A gate insulating film (not shown) is coated on the entire surface of the glass substrate 11 to cover the gate line 12, the storage capacitor electrode line 14, and the dot-shaped first data line 18. A contact hole 15 is formed in the gate insulating film so as to expose both ends of the dot-shaped first data line 18.

계속해서, 상기 게이트 라인(12)과 상기 도트형 제1데이터 라인(18) 및 상기 보조용량 전극 라인(14)과 상기 도트형 제1데이터 라인(18)에 의해 한정되는 각 화소영역 내에는 ITO 금속막과 같은 투명 금속막으로 이루어진 화소전극(16)이 상기 보조용량 전극 라인(14)과 오버랩되도록 배치되어 있다.Subsequently, in each pixel area defined by the gate line 12, the dot-type first data line 18, the storage capacitor electrode line 14, and the dot-type first data line 18, ITO is used. The pixel electrode 16 made of a transparent metal film such as a metal film is disposed to overlap the storage capacitor electrode line 14.

상기 도트형 제1데이터 라인들(18)간을 전기적으로 콘택시키기 위한 연결 라인(19)이 상기 도트형 제1데이터 라인들(18) 사이의 게이트 절연막 부분 상에 배치되어 있다. 여기서, 상기 연결 라인(19)은 상기 도트형 제1데이터 라인(18)의 양측 끝단을 노출시키도록 형성시킨 콘택홀(15)을 통하여, 인접된 도트형의 제1데이터 라인들(18)간을 콘택시킨다. 상기 도트형 제1데이터 라인(18) 상부의 상기 게이트 절연막 부분 상에 제2데이터 라인(22)이 상기 게이트 라인(12) 및 보조용량 전극라인(14)과 직교하도록 배열되어 있다. 이때, 상기 제2데이터 라인(22)은 상기 연결 라인(19)이 배치된 부분에 상기 연결 라인(19)과 콘택되지 않도록 우회된 절곡부(22a)를 갖는다.A connection line 19 for electrically contacting the dot first data lines 18 is disposed on the gate insulating layer between the dot first data lines 18. Here, the connection line 19 is formed between the adjacent dot-shaped first data lines 18 through contact holes 15 formed to expose both ends of the dot-shaped first data line 18. Contact. A second data line 22 is arranged to be orthogonal to the gate line 12 and the storage capacitor electrode line 14 on the gate insulating layer on the dot-type first data line 18. In this case, the second data line 22 has a bent portion 22a which is bypassed so as not to contact the connection line 19 at a portion where the connection line 19 is disposed.

계속해서, 상기 연결 라인(19)을 중심으로, 그 좌측 및 우측에 제1박막 트랜지스터(20)와 제2박막 트랜지스터(30)가 각각 배치되어 있다. 상기 제1박막 트랜지스터(20)는, 예를들어, 상기 연결 라인(19)의 우측에 배치되며, 게이트 라인(12)의 일부분인 제1게이트 전극과, 상기 제1게이트 전극을 덮는 게이트 절연막과, 상기 제1게이트 전극 상부의 게이트 절연막 부분 상에 형성된 제1채널층(13a)과, 상기 연결 라인(19)으로부터 인출되어 상기 제1채널층(13a)의 일측 상부면과 오버랩되게 배치된 제1소오스 전극(19a), 및 상기 제1채널층(13a)의 타측 상부면과 오버랩되면서 하단의 화소전극(16)과 콘택되게 배치된 제1드레인 전극(19b)을 포함한다. 또한, 상기 제2박막 트랜지스터(30)는, 예를들어, 상기 연결 라인(19)의 좌측에 배치되며, 게이트 라인(12)의 일부분인 제2게이트 전극과, 상기 제2게이트 전극을 덮는 게이트 절연막과, 상기 제2게이트 전극 상부의 상기 게이트 절연막 부분 상에 형성된 제2채널층(13b)과, 상기 제2데이터 라인(22)의 절곡부(22a)로부터 인출되어 상기 제2채널층(13b)의 일측 상부면과 오버랩되게 배치된 제2소오스 전극(23a), 및 상기 제2채널층(13b)의 타측 상부면과 오버랩되면서 상단의 화소전극(16)과 콘택되게 배치된 제2드레인 전극(22b)을 포함한다.Subsequently, a first thin film transistor 20 and a second thin film transistor 30 are disposed on the left and right sides of the connection line 19, respectively. The first thin film transistor 20 may include, for example, a first gate electrode disposed on the right side of the connection line 19 and a portion of the gate line 12, a gate insulating layer covering the first gate electrode; And a first channel layer 13a formed on the gate insulating layer on the first gate electrode, and the first channel layer 13a drawn from the connection line 19 and overlapping with an upper surface of one side of the first channel layer 13a. One source electrode 19a and a first drain electrode 19b disposed to contact the lower pixel electrode 16 while overlapping the other upper surface of the first channel layer 13a. In addition, the second thin film transistor 30 may be disposed on, for example, a left side of the connection line 19, and may include a second gate electrode that is a portion of the gate line 12, and a gate that covers the second gate electrode. The second channel layer 13b is extracted from the insulating layer, the second channel layer 13b formed on the gate insulating layer on the second gate electrode, and the bent portion 22a of the second data line 22. A second source electrode 23a disposed to overlap with an upper surface of one side, and a second drain electrode disposed to contact the upper pixel electrode 16 while overlapping with an upper surface of the other side of the second channel layer 13b. (22b).

상기와 같은 구조의 TFT 어레이 기판을 갖는 본 발명의 TFT-LCD는, 종래와 비교해서, 게이트 라인의 수 및 데이터 라인의 수를 절반으로 감소시킬 수 있다.이것은, 하나의 게이트 라인이 두 개의 게이트 라인의 기능을 하도록 설계되고, 아울러, 두 개의 데이터 라인이 적층된 구조로 설계되었기 때문이다.The TFT-LCD of the present invention having the TFT array substrate having the above structure can reduce the number of gate lines and the number of data lines by half, as compared with the prior art. This means that one gate line has two gates. This is because it is designed to function as a line, and a structure in which two data lines are stacked.

따라서, 동일한 기판 면적에 대해서, 더 많은 수의 화소를 구비시킬 수 있기 때문에 해상도의 향상이 얻어지며, 아울러, 게이트 라인의 수를 감소시키는 것에 의해 개구율의 향상이 얻어진다. 또한, 하나의 게이트 라인이 동작시키는 화소의 수를 두 배로 증가시켰기 때문에, 종래와 비교해서, 최대 두 배 빠른 고속 동작이 가능해지고, 이에 따라, TFT-LCD의 동작시에 차아징(Charging) 불량에 의한 결함 및 뮤라(Mura)의 발생을 줄일 수 있다.Therefore, since a larger number of pixels can be provided for the same substrate area, an improvement in resolution is obtained, and an improvement in aperture ratio is obtained by reducing the number of gate lines. In addition, since the number of pixels operated by one gate line is doubled, high-speed operation is possible up to twice as fast as in the prior art, and thus, charging is poor during operation of the TFT-LCD. It is possible to reduce the occurrence of defects and Mura.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 TFT-LCD의 TFT 어레이 기판의 제조방법을 설명하기 위한 단면도로서, 이를 간략하게 설명하면 다음과 같다.3A to 3C are cross-sectional views illustrating a method of manufacturing a TFT array substrate of a TFT-LCD according to an embodiment of the present invention.

먼저, 도 3a에 도시된 바와 같이, 유리기판(11) 상에 게이트용 금속막의 증착 및 패터닝 공정을 통해 게이트 라인 및 보조용량 전극 라인(14)을 형성하고, 동시에, 도트형의 제1데이터 라인(18)을 형성한다. 그런다음, 상기 결과물 상에 게이트 절연막을 도포하고, 이어서, 비도핑된 비정질실리콘으로 이루어진 제1 및 제2채널층들(13a, 13b)을 형성한다. 여기서, 상기 제1채널층(13a)은, 예를들어, 상기 도트형 제1데이터 라인(18) 우측의 상기 게이트 라인 부분 상에 형성하며, 상기 제2채널층(13b)은, 예를들어, 상기 도트련 제1데이터 라인(18) 좌측의 상기 게이트 라인 부분 상에 형성한다. 이대, 도시되지는 않았으나, 상기 채널층들(13a, 13b) 상에는 도핑된 비정질실리콘층으로 이루어진 오믹 콘택층과 실리콘질화막으로 이루어진 에치 스톱퍼가 형성된다.First, as shown in FIG. 3A, the gate line and the storage capacitor electrode line 14 are formed through the deposition and patterning process of the gate metal film on the glass substrate 11, and at the same time, the dot-shaped first data line. (18) is formed. Then, a gate insulating film is applied on the resultant, and then first and second channel layers 13a and 13b made of undoped amorphous silicon are formed. Here, the first channel layer 13a is formed, for example, on the gate line portion to the right of the dot-shaped first data line 18, and the second channel layer 13b is, for example, And the gate line portion on the left side of the dot series first data line 18. Although not shown, an etch stopper made of an ohmic contact layer made of a doped amorphous silicon layer and a silicon nitride film is formed on the channel layers 13a and 13b.

그 다음, 도 3b에 도시된 바와 같이, 게이트 라인(12)과 도트형 제1데이터 라인(18) 및 보조용량 전극 라인(14)과 도트형 제1데이터 라인(18)에 의해 한정된 각 화소영역에 화소전극(16)을 형성하고, 이어서, 게이트 절연막에 대한 식각 공정을 수행하여 상기 도트형 제1데이터 라인(18)의 양측 끝단을 노출시킨다.Next, as shown in FIG. 3B, each pixel region defined by the gate line 12, the dot-type first data line 18, and the storage capacitor electrode line 14, and the dot-type first data line 18. A pixel electrode 16 is formed on the substrate, and then an etching process is performed on the gate insulating layer to expose both ends of the dot-type first data line 18.

다음으로, 도 3c에 도시된 바와 같이, 상기 결과물 상에 소오스/드레인용 금속막을 증착하고, 상기 금속막에 대한 패터닝 공정을 수행하여, 상기 콘택홀(15)을 통해 상기 도트형 제2데이터 라인들(18)간을 전기적으로 콘택시키는 연결 라인(19)과, 상기 도트형 제1데이터 라인(18)의 상부에 배치되는 제2데이터 라인(22)을 형성한다. 또한, 이와 동시에, 상기 연결 라인(19)으로부터 인출되어 상기 제1채널층(13a)의 일측 상부면과 오버랩되는 제1소오스 전극(19a), 상기 제1채널층(13a)의 타측 상부면과 오버랩되면서 하단의 화소전극(160과 콘택되는 제1드레인 전극, 상기 제2데이터 라인(22)의 절곡부922a)로부터 인출되어 상기 제2채널층(13b)의 일측 상부면과 오버랩되는 제2소오스 전극(22a) 및 제2채널층(13b)의 타측 상부면과 오버랩되면서 상단의 화소전극(16)과 콘택되는 제2드레인 전극(22b)을 형성함으로써, 제1박막 트랜지스터(20) 및 제2박막 트랜지스터(30)를 형성시킨다.Next, as illustrated in FIG. 3C, a source / drain metal film is deposited on the resultant, a patterning process is performed on the metal film, and the dot-type second data line is formed through the contact hole 15. The connection line 19 which electrically contacts the fields 18 and the second data line 22 disposed above the dot-shaped first data line 18 are formed. In addition, at the same time, the first source electrode 19a and the other upper surface of the first channel layer 13a which are drawn out from the connection line 19 and overlap the upper surface of one side of the first channel layer 13a. A second source that overlaps the first drain electrode contacting the lower pixel electrode 160 and is drawn from the bent portion 922a of the second data line 22 and overlaps the upper surface of one side of the second channel layer 13b The first thin film transistor 20 and the second thin film are formed by forming the second drain electrode 22b which is in contact with the upper pixel electrode 16 while overlapping the other upper surface of the electrode 22a and the second channel layer 13b. The thin film transistor 30 is formed.

이상에서와 같이, 본 발명은 종래와 비교해서 게이트 라인의 수를 절반으로 감소시키기 때문에, 개구율의 향상을 얻을 수 있으며, 아울러, 동일한 기판 면적에 대해 더 많은 수의 화소를 구비시킬 수 있기 때문에 해상도의 향상을 얻을 수 있다.As described above, since the present invention reduces the number of gate lines by half as compared with the related art, an improvement in aperture ratio can be obtained, and a larger number of pixels can be provided for the same substrate area. Can get improvement.

또한, 게이트 라인의 수가 감소된 것에 기인하여, 1 프레임의 시간이 단축되기 때문에, 고속 동작이 가능하며, 아울러, 게이트 온 시간(gate on time)이 증가되는 것에 기인하여 차아질 불량에 의한 결함을 감소시킬 수 있고, 그래서, TFT-LCD의 화면품위를 향상시킬 수 있다.In addition, since the time of one frame is shortened due to the decrease in the number of gate lines, high-speed operation is possible, and defects caused by a defective defect due to increased gate on time are also possible. It is possible to reduce, so that the screen quality of the TFT-LCD can be improved.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (2)

투명성 절연기판;Transparent insulating substrates; 상기 투명성 절연기판 상에 서로 평행하게 교대로 배열된 게이트 라인 및 보조용량 전극 라인;Gate lines and storage capacitor electrode lines alternately arranged in parallel on each other on the transparent insulating substrate; 데이터 라인 예정 영역에, 상기 게이트 라인 및 보조용량 전극 라인과 콘택됨이 없이 배열된 도트형의 제1데이터 라인;A dot-shaped first data line arranged in a data line plan region without contact with the gate line and the storage capacitor electrode line; 상기 게이트 라인, 보조용량 전극 라인 및 도트형의 제1데이터 라인을 덮도록, 상기 투명성 절연기판의 전면 상에 형성된 게이트 절연막;A gate insulating film formed on an entire surface of the transparent insulating substrate so as to cover the gate line, the storage capacitor electrode line, and the dot-shaped first data line; 상기 도트형 제1데이터 라인의 양측 끝단을 노출시키도록, 상기 게이트 절연막에 형성된 콘택홀;A contact hole formed in the gate insulating film to expose both ends of the dot-type first data line; 상기 게이트 라인과 상기 도트형 제1데이터 라인 및 상기 보조용량 전극 라인과 상기 도트형 제1데이터 라인에 의해 한정된 각 화소영역 내에 상기 보조용량 전극 라인과 오버랩되도록 배치된 화소전극;A pixel electrode arranged to overlap the storage capacitor electrode line in each pixel region defined by the gate line, the dot first data line, the storage capacitor electrode line, and the dot first data line; 상기 도트형 제1데이터 라인들간을 연결하도록, 상기 콘택홀 내부 및 상기 도트형 제1데이터 라인들 사이의 상기 게이트 절연막 부분 상에 형성된 연결 라인;A connection line formed on a portion of the gate insulating layer between the dot-shaped first data lines and the contact hole to connect the dot-shaped first data lines; 상기 도트형 제1데이터 라인 상부의 상기 게이트 절연막 부분 상에 배열되며, 상기 연결 라인이 배치된 부분에서 상기 연결 라인과 콘택되지 않도록 절곡된 제2데이터 라인;A second data line arranged on a portion of the gate insulating layer on the dot-type first data line and bent to be in contact with the connection line at a portion where the connection line is disposed; 상기 연결 라인 우측의 게이트 라인 부분인 제1게이트 전극과, 상기 게이트전극을 덮는 게이트 절연막, 상기 제1게이트 전극 상부의 게이트 절연막 부분 상에 형성된 제1채널층, 상기 연결 라인으로부터 인출되어 상기 제1채널층의 일측 상부면과 오버랩되게 배치된 제1소오스 전극, 및 상기 제1채널층의 타측 상부면과 오버랩되면서 하단의 화소전극과 콘택되게 배치된 제1드레인 전극으로 구성되는 제1박막 트랜지스터; 및A first gate electrode, which is a gate line portion on the right side of the connection line, a gate insulating film covering the gate electrode, a first channel layer formed on the gate insulating film portion on the first gate electrode, and drawn from the connection line; A first thin film transistor including a first source electrode disposed to overlap the upper surface of one side of the channel layer, and a first drain electrode disposed to contact the lower pixel electrode while overlapping the other upper surface of the first channel layer; And 상기 게이트 라인 좌측의 게이트 라인 부분인 제2게이트 전극과, 상기 제2게이트 전극을 덮는 게이트 절연막, 상기 제2게이트 전극 상부의 상기 게이트 절연막 부분 상에 형성된 제2채널층, 상기 제2데이터 라인의 절곡부로부터 인출되어 상기 제2채널층의 일측 상부면과 오버랩되게 배치된 제2소오스 전극, 및 상기 제2채널층의 타측 상부면과 오버랩되면서 상단의 화소전극과 콘택되게 배치된 제2드레인 전극으로 구성되는 제2박막 트랜지스터를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.A second gate electrode which is a gate line portion on the left side of the gate line, a gate insulating film covering the second gate electrode, a second channel layer formed on the gate insulating film portion on the second gate electrode, and a second data line A second source electrode that is drawn out from the bent portion and overlaps with an upper surface of one side of the second channel layer, and a second drain electrode disposed to contact the upper pixel electrode while overlapping with the other upper surface of the second channel layer A thin film transistor liquid crystal display comprising a second thin film transistor composed of. 제 1 항에 있어서, 상기 보조용량 전극 라인은,The method of claim 1, wherein the storage capacitor electrode line, 상기 화소전극과 오버랩되는 부분에 개구부를 갖는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.The thin film transistor liquid crystal display device having an opening portion overlapping with the pixel electrode.
KR1019990061701A 1999-12-24 1999-12-24 Thin film transistor liquid crystal display KR100559219B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061701A KR100559219B1 (en) 1999-12-24 1999-12-24 Thin film transistor liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061701A KR100559219B1 (en) 1999-12-24 1999-12-24 Thin film transistor liquid crystal display

Publications (2)

Publication Number Publication Date
KR20010058190A true KR20010058190A (en) 2001-07-05
KR100559219B1 KR100559219B1 (en) 2006-03-15

Family

ID=19629285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061701A KR100559219B1 (en) 1999-12-24 1999-12-24 Thin film transistor liquid crystal display

Country Status (1)

Country Link
KR (1) KR100559219B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827081B1 (en) * 2005-11-16 2008-05-02 세이코 엡슨 가부시키가이샤 Liquid crystal device and projector
KR100898791B1 (en) * 2002-12-21 2009-05-20 엘지디스플레이 주식회사 Method and Apparatus for Driving Liquid Crystal Display
CN113219734A (en) * 2020-01-21 2021-08-06 松下液晶显示器株式会社 Liquid crystal display panel

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898791B1 (en) * 2002-12-21 2009-05-20 엘지디스플레이 주식회사 Method and Apparatus for Driving Liquid Crystal Display
KR100827081B1 (en) * 2005-11-16 2008-05-02 세이코 엡슨 가부시키가이샤 Liquid crystal device and projector
US7646462B2 (en) 2005-11-16 2010-01-12 Seiko Epson Corporation Liquid crystal device and projector
CN113219734A (en) * 2020-01-21 2021-08-06 松下液晶显示器株式会社 Liquid crystal display panel
CN113219734B (en) * 2020-01-21 2023-09-05 松下电器(美国)知识产权公司 Liquid crystal display panel having a light shielding layer

Also Published As

Publication number Publication date
KR100559219B1 (en) 2006-03-15

Similar Documents

Publication Publication Date Title
US6320221B1 (en) TFT-LCD having a vertical thin film transistor
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
KR100247628B1 (en) Liquid crystal display element and its manufacturing method
US8174657B2 (en) Liquid crystal display device
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
US20050208693A1 (en) Method of fabricating an in-plane switching liquid crystal display device
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
KR100474529B1 (en) Reflective liquid crystal display device and its manufacturing method
KR19980064000A (en) LCD and its manufacturing method
US6924864B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR100333179B1 (en) Thin film transistor liquid crystal display device and manufacturing method thereof
KR100519372B1 (en) liquid crystal display device and method for fabricating the same
JP3127619B2 (en) Active matrix substrate
US6356319B1 (en) Liquid crystal display device and method of manufacturing the same
US5929949A (en) Liquid crystal displays including light shading films that are electrically connected to pixel electrodes, and methods of manufacturing the same
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
KR100559219B1 (en) Thin film transistor liquid crystal display
JP3733769B2 (en) Liquid crystal device
JPH10133234A (en) Liquid crystal display device
KR19990076133A (en) Manufacturing method of liquid crystal display device
KR20000003169A (en) Capacitor having assist capacitance of liquid crystal display element and forming method of the same
KR100928491B1 (en) LCD and its manufacturing method
KR20020016311A (en) Liquid crystal display device of thin film transistor
JPH04268536A (en) Active matrix substrate and production thereof
KR20010064401A (en) Thin film transistor liquid crystal display

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 14