KR20010048208A - Method for crystallizing thin film of semiconductor device - Google Patents
Method for crystallizing thin film of semiconductor device Download PDFInfo
- Publication number
- KR20010048208A KR20010048208A KR1019990052797A KR19990052797A KR20010048208A KR 20010048208 A KR20010048208 A KR 20010048208A KR 1019990052797 A KR1019990052797 A KR 1019990052797A KR 19990052797 A KR19990052797 A KR 19990052797A KR 20010048208 A KR20010048208 A KR 20010048208A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- crystallization
- heat treatment
- capacitor
- temperature
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 특히 박막 결정화를 위한 후속 열처리의 온도를 낮게 할 수 있도록 하여 소자의 전기적 특성을 향상시킬 수 있도록한 반도체 소자의 박막 결정화 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing process of a semiconductor device, and more particularly, to a method for thin film crystallization of a semiconductor device in which the temperature of subsequent heat treatment for thin film crystallization can be lowered to improve the electrical characteristics of the device.
반도체 소자의 집적도가 증가하면서 SiO2막이나 산화/질화 이중막을 사용한 커패시터의 용량 증가는 한계가 있다.As the degree of integration of semiconductor devices increases, the capacity increase of capacitors using SiO 2 films or oxide / nitride double films is limited.
이러한 문제를 해결하기 위하여 SiO2막보다 높은 유전 상수를 갖는 Ta2O5가 유전막으로 사용되는 것이 요구되고 있다.In order to solve this problem, Ta 2 O 5 having a higher dielectric constant than that of SiO 2 film is required to be used as the dielectric film.
최근에는 페로브스카이트 구조의 (Ba,Sr)TiO3,SrTiO3등이 주목 받고 있다.Recently, (Ba, Sr) TiO 3 and SrTiO 3 having a perovskite structure have attracted attention.
특히 페로브스카이트 구조의 Pb(Zr,Ti)O3는 강유전성을 갖고 있어 FRAM의 유전 물질로 채택되고 있다.In particular, Pb (Zr, Ti) O 3 of the perovskite structure has ferroelectricity and has been adopted as a dielectric material of FRAM.
그 밖에 (Sr,Ca)RuO3,SrRuO3등의 물질은 페로브스카이트 구조를 갖는 동시에 비저항이 낮아서 위에서 언급한 박막들의 전극 재료로서 연구가 진행되고 있다.In addition, materials such as (Sr, Ca) RuO 3 and SrRuO 3 have a perovskite structure and low resistivity, and thus research is being conducted as electrode materials of the above-mentioned thin films.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 박막 결정화 방법에 관하여 설명하면 다음과 같다.Hereinafter, a thin film crystallization method of a semiconductor device of the prior art will be described with reference to the accompanying drawings.
도 1a내지 도 1c는 종래 기술의 박막 결정화 단계에서의 구조 단면도이다.1A to 1C are cross-sectional views of structures in the thin film crystallization step of the prior art.
도 1a와 도 1b는 페로브스카이트 구조의 박막을 유전막으로 사용하는 구조를 나타낸 것으로, 셀 트랜지스터(도면에 도시되지 않음)가 형성된 반도체 기판(sub)상에 플러그가 형성될 콘택홀을 갖고 형성되는 ILD(Inter Layer Dielectric)(1)층과, 상기 콘택홀에 형성되어 셀 트랜지스터의 소오스/드레인에 연결되는 플러그층(2)과, 상기 플러그층(2)상에 형성되는 베리어층(3) 및 커패시터 하부 전극(4)과, 상기 하부 전극(4)을 포함하는 ILD(1)층상에 형성되는 페로브스카이트 구조의 박막으로 형성되는 유전막층(5)과, 상기 유전막층(5)상에 형성되는 커패시터 상부 전극(6)을 포함하여 구성된다.1A and 1B show a structure using a thin film of a perovskite structure as a dielectric film, and having a contact hole in which a plug is to be formed on a semiconductor substrate sub on which a cell transistor (not shown) is formed. An ILD (Inter Layer Dielectric) layer, a plug layer (2) formed in the contact hole and connected to a source / drain of a cell transistor, and a barrier layer (3) formed on the plug layer (2). And a dielectric film layer (5) formed of a capacitor lower electrode (4), a thin film of perovskite structure formed on the ILD (1) layer including the lower electrode (4), and on the dielectric film layer (5). It is configured to include a capacitor upper electrode (6) formed in.
이와 같은 구조로 소자를 형성하는 공정시에 고유전율을 갖는 페로브스카이트 구조의 유전 박막을 형성하기 위해서는 결정화온도 이상의 고온 증착이 요구되나, 고온 증착시에 야기되는 베리어층(3)의 산화 및 파괴를 막기 위하여 유전막층(5)을 낮은 온도에서 증착하고 상부 전극(6)을 형성하기 전이나 후에 후속 열처리 공정을 진행하여 결정성을 높이게 된다.In order to form a dielectric thin film having a high dielectric constant perovskite structure in the process of forming an element with such a structure, high temperature deposition is required above the crystallization temperature, but oxidation of the barrier layer 3 caused at high temperature deposition and In order to prevent fracture, the dielectric layer 5 is deposited at a low temperature and a subsequent heat treatment process is performed before or after forming the upper electrode 6 to increase crystallinity.
페로브스카이트 구조의 유전 박막을 형성하기 위해서는 700 ~ 800℃의 고온에서 N2나 N2O, O2가스 분위기에서 노출시키는 방법이 주로 사용된다.In order to form a dielectric thin film having a perovskite structure, a method of exposing in a N 2 , N 2 O, O 2 gas atmosphere at a high temperature of 700 to 800 ° C. is mainly used.
도 1b는 베리어층(3)의 산화 및 파괴를 억제하기 위하여 베리어층(3)을 콘택홀의 상부 내측에 형성한 구조를 나타낸 것이다.FIG. 1B illustrates a structure in which the barrier layer 3 is formed inside the upper portion of the contact hole in order to suppress oxidation and destruction of the barrier layer 3.
이와 같은 구조에서도 베리어층의 산화가 완전히 억제되지 않으므로 도 1a에서와 같이, 유전막층(5)을 낮은 온도에서 증착하고 상부 전극(6)을 형성하기 전이나 후에 후속 열처리 공정을 진행하여 결정성을 높이게 된다.Even in such a structure, since the oxidation of the barrier layer is not completely suppressed, as shown in FIG. Raised.
도 1c는 페로브스카이트 구조의 박막을 커패시터 전극으로 사용하는 소자를 나타낸 것으로, 플러그층(2) 형성후에 다시 절연층(7)을 형성하고 플러그층(2)이 노출되도록 트렌치를 형성하고 트렌치내에 베리어층(3),커패시터의 하부 전극(4) 을 형성하는 구조이다.FIG. 1C illustrates a device using a thin film of perovskite structure as a capacitor electrode. After the plug layer 2 is formed, an insulating layer 7 is formed again, and a trench is formed to expose the plug layer 2 and the trench is exposed. The barrier layer 3 and the lower electrode 4 of the capacitor are formed inside.
그후에 커패시터의 하부 전극(4)상에 유전막(5),커패시터의 상부 전극(6)을 형성한다.Thereafter, a dielectric film 5 and an upper electrode 6 of the capacitor are formed on the lower electrode 4 of the capacitor.
이와 같이 페로브스카이트 구조의 박막을 커패시터의 전극으로 사용하는 경우에도 형성된 박막이 페로브스카이트 구조의 결정을 가질때 낮은 비저항값을 나타내므로 결정화 온도 이상의 후속 열처리가 필요하다.As described above, even when the thin film of the perovskite structure is used as the electrode of the capacitor, when the formed thin film has a crystal of the perovskite structure, a low specific resistance value is required and subsequent heat treatment above the crystallization temperature is required.
따라서, 실제 소자 제조 공정에서는 전극 형성시에 베리어의 산화나 파괴가 없어야 하기 때문에 저온 증착과 후속열처리라는 공정을 채택하여야 한다.Therefore, in the actual device manufacturing process, there should be no oxidation or destruction of the barrier at the time of electrode formation, so a process called low temperature deposition and subsequent heat treatment should be adopted.
여기서, 저온 증착후의 후속 열처리 공정은 유전막의 경우와 마찬가지로 700 ~ 800℃의 고온에서 N2나 N2O, O2가스 분위기에서 노출시키는 방법이 주로 사용된다.Here, the subsequent heat treatment process after low temperature deposition is mainly used to expose in N 2 or N 2 O, O 2 gas atmosphere at a high temperature of 700 ~ 800 ℃ as in the case of the dielectric film.
이와 같이 페로브스카이트 구조의 박막은 결정화 온도가 높고 증착시 많은 양의 산소가 포함되기 때문에 베리어층의 산화 및 하부 전극과 플러그층의 반응을 억제하기 위하여, 박막의 증착 온도는 결정화 온도 이하로 낮추고 후속 열처리를 고온에서 진행한다.Since the thin film of the perovskite structure has a high crystallization temperature and contains a large amount of oxygen during deposition, the deposition temperature of the thin film is lower than the crystallization temperature in order to suppress oxidation of the barrier layer and reaction of the lower electrode and the plug layer. Lower and subsequent heat treatment proceeds at high temperature.
이와 같은 종래 기술의 박막 결정화 방법은 다음과 같은 문제가 있다.Such a thin film crystallization method of the prior art has the following problems.
페로브스카이트의 결정 구조를 갖는 박막의 결정화 온도는 매우 높기 때문에 저온 증착에 이은 후속 열처리는 결정화 온도보다 더 높은 온도에서 진행되어야 안정된 페로브스카이트 구조의 박막을 얻을 수 있다.Since the crystallization temperature of the thin film having the crystal structure of the perovskite is very high, the low temperature deposition followed by heat treatment must proceed at a temperature higher than the crystallization temperature to obtain a stable perovskite structure thin film.
따라서, 후속 열처리 공정의 온도가 높기 때문에 베리어층의 산화 또는 파괴를 완전히 억제하지 못한다.Therefore, since the temperature of the subsequent heat treatment process is high, the oxidation or destruction of the barrier layer is not completely suppressed.
또한, 페로브스카이트 구조의 산화막들은 고온의 후속 열처리 공정에도 불구하고 환원 분위기(후속 공정에서 수소 분위기 진행되는 공정)에서 산소를 잃게되어 전기적 특성이 열화된다.In addition, the oxide films of the perovskite structure lose oxygen in a reducing atmosphere (a process which proceeds with a hydrogen atmosphere in a subsequent process) in spite of a high temperature subsequent heat treatment process, thereby deteriorating electrical characteristics.
본 발명은 이와 같은 종래 기술의 박막 결정화 방법의 문제를 해결하기 위한 것으로, 박막 결정화를 위한 후속 열처리의 온도를 낮게 할 수 있도록하여 소자의 전기적 특성을 향상시킬 수 있도록한 반도체 소자의 박막 결정화 방법을 제공하는데 그 목적이 있다.The present invention is to solve the problem of the thin film crystallization method of the prior art, the thin film crystallization method of a semiconductor device to improve the electrical properties of the device by lowering the temperature of the subsequent heat treatment for thin film crystallization. The purpose is to provide.
도 1a내지 도 1c는 종래 기술의 박막 결정화 단계에서의 구조 단면도1A to 1C are structural cross-sectional views of a prior art thin film crystallization step
도 2a내지 도 2c는 본 발명에 따른 박막 결정화 단계에서의 구조 단면도2A to 2C are cross-sectional views of the structure in the thin film crystallization step according to the present invention.
도 3은 본 발명에 따른 박막 결정화에 따른 후속 열처리 온도 변화를 나타낸 그래프3 is a graph showing the subsequent heat treatment temperature change according to the thin film crystallization according to the present invention
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
21. ILD층 22. 플러그층21. ILD layer 22. Plug layer
23. 베리어층 24. 하부 전극23. Barrier layer 24. Lower electrode
25. 유전막층 26. 상부 전극25. Dielectric layer 26. Upper electrode
27. 층간 산화막27. Interlayer Oxide
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 박막 결정화 방법은 반도체 기판상에 페로브스카이트 구조의 박막을 형성하는 단계;상기 박막내에 불순물 이온을 강제로 박막내에 공급하여 이온들과의 충돌에 의한 데미지에 의해 높은 에너지 상태로 여기된 불안정한 비정질 박막 상태를 갖도록 하는 단계;열처리 공정으로 비정질의 박막이 결정화되도록 하는 단계를 포함하여 이루어지는 것을 특징으로 한다.The thin film crystallization method of a semiconductor device according to the present invention for achieving the above object comprises the steps of forming a thin film of a perovskite structure on a semiconductor substrate; Having an unstable amorphous thin film state excited to a high energy state by damage caused by a collision; characterized in that it comprises a step of allowing the amorphous thin film to be crystallized by the heat treatment process.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 박막 결정화 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a thin film crystallization method of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 2a내지 도 2c는 본 발명에 따른 박막 결정화 단계에서의 구조 단면도이고, 도 3은 본 발명에 따른 박막 결정화에 따른 후속 열처리 온도 변화를 나타낸 그래프이다.2a to 2c are cross-sectional views of the structure in the thin film crystallization step according to the present invention, Figure 3 is a graph showing the subsequent heat treatment temperature change according to the thin film crystallization according to the present invention.
본 발명은 메모리 소자에 적용될 페로브스카이트(perovskite) 박막의 결정화 온도를 감소시켜 하부 전극의 하측에 존재하는 베리어층의 산화를 방지하고, 적절한 양의 이온들을 박막내에 강제로 함유시켜 전기적 특성을 향상시킬 수 있도록한 것이다.The present invention reduces the crystallization temperature of the perovskite thin film to be applied to the memory device to prevent oxidation of the barrier layer existing below the lower electrode, and forcibly contains an appropriate amount of ions in the thin film to improve electrical characteristics. It is to be improved.
본 발명은 크게 이온 주입을 통한 저온 결정화와 이온 주입을 통한 환원 분위기의 열화 개선 두가지 측면으로 나눌 수 있다.The present invention can be broadly divided into two aspects: low temperature crystallization through ion implantation and deterioration of a reducing atmosphere through ion implantation.
먼저, 이온 주입을 통한 저온 결정화는 다음과 같이 진행된다.First, low temperature crystallization through ion implantation proceeds as follows.
결정화 온도 이하의 저온에서 비정질의 막을 증착한후 이온들을 높은 에너지로 가속하여 비정질막에 강제로 주입한다.After depositing an amorphous film at a low temperature below the crystallization temperature, ions are accelerated to high energy and forcibly injected into the amorphous film.
이때, 비정질막은 높은 에너지를 갖는 이온들의 충돌에 의해 이온주입 데미지를 입게되고, 박막은 높은 에너지 상태의 불안정한 상태를 가지게 된다.At this time, the amorphous membrane is subjected to ion implantation damage by the collision of ions having a high energy, the thin film is in an unstable state of a high energy state.
이와 같이 높은 에너지 상태의 불안정한 비정질 박막은 결정화 온도 이하의 저온 후속 열처리 공정만으로도 페로브스카이트 구조의 결정을 이루기 위해 필요한 활성화 에너지를 보다 쉽게 공급받게 된다.Such an unstable amorphous thin film of a high energy state is more easily supplied with the activation energy required to form the perovskite structure by the low temperature subsequent heat treatment process below the crystallization temperature.
그리고 이온 주입을 통한 환원 분위기의 열화 개선은 이온 주입에 의해 많은 양의 산소가 페로브스카이트 박막에 공급되므로 환원 분위기에서의 특성 열화를 막는다.In addition, the improvement of deterioration of the reducing atmosphere through ion implantation prevents the deterioration of characteristics in the reducing atmosphere because a large amount of oxygen is supplied to the perovskite thin film by ion implantation.
도 2a와 도 2b는 페로브스카이트 구조의 박막을 유전막으로 사용하는 구조를 나타낸 것으로, 셀 트랜지스터(도면에 도시되지 않음)가 형성된 반도체 기판(sub)상에 플러그가 형성될 콘택홀을 갖고 형성되는 ILD(Inter Layer Dielectric)층(21)과, 상기 콘택홀에 형성되어 셀 트랜지스터의 소오스/드레인에 연결되는 플러그층(22)과, 상기 플러그층(22)상에 형성되는 베리어층(23) 및 커패시터 하부 전극(24)과, 상기 하부 전극(24)을 포함하는 ILD(21)층상에 형성되는 페로브스카이트 구조의 박막으로 형성되는 유전막층(25)과, 상기 유전막층(25)상에 형성되는 커패시터 상부 전극(26)을 포함하여 구성된다.2A and 2B illustrate a structure using a thin film of a perovskite structure as a dielectric film, and having a contact hole for forming a plug on a semiconductor substrate sub on which a cell transistor (not shown) is formed. An interlayer dielectric (ILD) layer 21, a plug layer 22 formed in the contact hole and connected to a source / drain of a cell transistor, and a barrier layer 23 formed on the plug layer 22. And a dielectric film layer 25 formed of a capacitor lower electrode 24, a thin film of a perovskite structure formed on the ILD 21 layer including the lower electrode 24, and on the dielectric film layer 25. It is configured to include a capacitor upper electrode 26 formed in.
이와 같은 구조로 소자를 형성하는 공정시에 고유전율을 갖는 페로브스카이트 구조의 유전 박막을 형성한후에 N2, N2O, NO, O2등의 이온을 강제로 유전 박막내에 주입한후에 350 ~ 450℃의 낮은 온도에서 열처리 공정을 진행하여 박막의 결정화 공정을 진행한다.In the process of forming an element with such a structure, a dielectric thin film having a perovskite structure having a high dielectric constant is formed, and ions such as N 2 , N 2 O, NO, and O 2 are forcibly injected into the dielectric thin film and then 350 to The heat treatment is performed at a low temperature of 450 ° C. to proceed with the crystallization of the thin film.
여기서, 유전막 재료는 (Ba,Sr)TiO3, SrTiO3, BaTiO3, Pb(Zr,Ti)O3, PbTiO3의 어느 하나를 사용한다.Here, as the dielectric film material, any one of (Ba, Sr) TiO 3 , SrTiO 3 , BaTiO 3 , Pb (Zr, Ti) O 3 , and PbTiO 3 is used.
도 2b는 베리어층(23)의 산화 및 파괴를 억제하기 위하여 베리어층(23)을 콘택홀의 상부 내측에 형성한 구조를 나타낸 것이다.FIG. 2B illustrates a structure in which the barrier layer 23 is formed inside the upper portion of the contact hole in order to suppress oxidation and destruction of the barrier layer 23.
이와 같은 구조에서도 유전막층(25)을 낮은 온도에서 증착하고 상부 전극(26)을 형성하기 전이나 후에 후속 열처리 공정을 진행하여 결정성을 높이게 된다.In such a structure, the dielectric film layer 25 is deposited at a low temperature and a subsequent heat treatment process is performed before or after forming the upper electrode 26 to increase crystallinity.
후속 열처리 공정은 N2, N2O, NO, O2, NO2등의 이온을 강제로 유전 박막내에 주입한후에 350 ~ 450℃의 낮은 온도에서 열처리 공정을 진행하여 박막의 결정화 공정을 진행한다.Subsequent heat treatment processes inject ions such as N 2 , N 2 O, NO, O 2 , and NO 2 into the dielectric thin film, and then perform a heat treatment at a low temperature of 350 to 450 ° C. to proceed with the crystallization of the thin film.
도 2c는 페로브스카이트 구조의 박막을 커패시터 전극으로 사용하는 소자를 나타낸 것으로, 플러그층(22) 형성후에 다시 절연층(27)을 형성하고 플러그층(22)이 노출되도록 트렌치를 형성하고 트렌치내에 베리어층(23),커패시터의 하부 전극(24) 을 형성하는 구조이다.FIG. 2C illustrates a device using a thin film of a perovskite structure as a capacitor electrode. After forming the plug layer 22, an insulating layer 27 is formed again, and a trench is formed to expose the plug layer 22 and the trench is exposed. The barrier layer 23 and the lower electrode 24 of the capacitor are formed in the structure.
그후에 커패시터의 하부 전극(24)상에 유전막(25),커패시터의 상부 전극(26)을 형성한다.Thereafter, a dielectric film 25 and an upper electrode 26 of the capacitor are formed on the lower electrode 24 of the capacitor.
여기서, 전극 재료는 (Sr,Ca)RuO3또는 SrRuO3등을 사용한다.Here, the electrode material is used such as (Sr, Ca) RuO 3 or SrRuO 3.
이와 같이 페로브스카이트 구조의 박막을 커패시터의 전극으로 사용하는 경우에도 형성된 박막이 페로브스카이트 구조의 결정을 가질때 낮은 비저항값을 나타내므로 후속 열처리가 필요하다.As described above, even when the thin film of the perovskite structure is used as an electrode of the capacitor, when the formed thin film has a crystal of the perovskite structure, a subsequent resistivity is required.
마찬가지로 하부 전극(24)을 형성한후 또는 유전막(25)을 형성한후 또는 상부 전극(26)을 형성한후에 N2, N2O, NO, O2, NO2등의 이온을 강제로 박막내에 주입한후에 350 ~ 450℃의 낮은 온도에서 열처리 공정을 진행하여 박막의 결정화 공정을 진행한다.Similarly, after forming the lower electrode 24 or after forming the dielectric film 25 or forming the upper electrode 26, ions such as N 2 , N 2 O, NO, O 2 , and NO 2 are forcibly introduced into the thin film. After the injection, the heat treatment is performed at a low temperature of 350 to 450 ° C. to proceed with the crystallization of the thin film.
이와 같은 본 발명은 페로브스카이트 구조의 유전막이나 전극을 증착한후에 이온 주입에 의해 저온 결정화가 가능하게 한다.The present invention enables low temperature crystallization by ion implantation after depositing a dielectric film or an electrode having a perovskite structure.
즉, 페로브스카이트 구조의 박막을 형성한 다음 이온 주입 공정을 진행하여 N2, N2O, NO, O2, NO2등의 이온을 강제로 박막내에 공급한다.That is, after forming a thin film having a perovskite structure, the ion implantation process is performed, and ions such as N 2 , N 2 O, NO, O 2 , and NO 2 are forcibly supplied into the thin film.
이때, 박막은 이온 주입된 이온들과의 충돌에 의한 데미지에 의해 높은 에너지 상태로 여기된 불안정한 비정질 박막 상태를 갖게된다.At this time, the thin film has an unstable amorphous thin film state excited to a high energy state by damage caused by collision with ion-implanted ions.
이와 같은 상태는 결정화되기 위해 비정질막이 극복해야할 장벽이 낮아지게 되므로 후속열처리의 온도가 결정화 온도보다 낮음에도 불구하고 비정질막이 페로브스카이트 구조로 결정화된다.In this state, the barrier to be overcome by the amorphous film is lowered to crystallize, so that the amorphous film is crystallized into the perovskite structure even though the temperature of the subsequent heat treatment is lower than the crystallization temperature.
이러한 저온 결정화는 베리어층의 산화 또는 하부 전극과 플러그의 반응을 억제한다.This low temperature crystallization inhibits oxidation of the barrier layer or reaction of the plug with the lower electrode.
그리고 이와 같은 공정은 이온 주입에 의해 강제적으로 산소 이온을 평형량보다 많이 박막내에 공급하므로 환원 분위기에서 커패시터가 노출되어도 특성 열화를 막는다.In this process, oxygen ion is forcibly supplied into the thin film by the ion implantation to prevent the deterioration of characteristics even when the capacitor is exposed in the reducing atmosphere.
이온 주입이 도팬트의 프로파일을 원하는데로 조정할 수 있는 장점을 가지고 있으므로 환원에 의한 손상이 심한 부분에 집중적으로 산소 이온을 더 공급할 수 있다.Since ion implantation has the advantage of adjusting the dopant's profile as desired, it is possible to supply more oxygen ions more intensively in the area damaged by reduction.
이는 환원에 의한 특성 열화를 효과적으로 막을 수 있다는 것을 의미한다.This means that the deterioration of properties due to reduction can be effectively prevented.
이와 같은 본 발명에 따른 반도체 소자의 박막 결정화 방법은 다음과 같은 효과가 있다.Such a thin film crystallization method of a semiconductor device according to the present invention has the following effects.
이온 주입 공정으로 박막이 이온들과의 충돌에 의한 데미지에 의해 높은 에너지 상태로 여기된 불안정한 비정질 박막 상태를 갖게하여 후속열처리의 온도를 낮게 하여 비정질막을 페로브스카이트 구조로 결정화시키므로 베리어의 산화 또는 파괴 그리고 환원에 의한 열화를 막아 소자의 특성을 향상시키는 효과가 있다.In the ion implantation process, the thin film has an unstable amorphous thin film state excited by a high energy state due to the collision with ions, thereby lowering the temperature of subsequent heat treatment to crystallize the amorphous film into a perovskite structure, thereby oxidizing the barrier or It prevents deterioration by destruction and reduction, thereby improving the characteristics of the device.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990052797A KR100364793B1 (en) | 1999-11-25 | 1999-11-25 | Method for crystallizing thin film of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990052797A KR100364793B1 (en) | 1999-11-25 | 1999-11-25 | Method for crystallizing thin film of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010048208A true KR20010048208A (en) | 2001-06-15 |
| KR100364793B1 KR100364793B1 (en) | 2002-12-16 |
Family
ID=19621868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990052797A KR100364793B1 (en) | 1999-11-25 | 1999-11-25 | Method for crystallizing thin film of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100364793B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040063490A (en) * | 2003-01-08 | 2004-07-14 | 주식회사 하이닉스반도체 | Method for fabricating Tantalum electrolytic capacitor |
| KR101102332B1 (en) * | 2009-04-15 | 2012-01-03 | 한국방진방음 주식회사 | High Efficiency Multi-Layer Film for Heat Retaining |
| KR102340065B1 (en) * | 2020-11-18 | 2021-12-17 | 경북대학교 산학협력단 | Method for manufacturing hesler-based thermoelectric material using an amorphous phase and device using the same |
-
1999
- 1999-11-25 KR KR1019990052797A patent/KR100364793B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040063490A (en) * | 2003-01-08 | 2004-07-14 | 주식회사 하이닉스반도체 | Method for fabricating Tantalum electrolytic capacitor |
| KR101102332B1 (en) * | 2009-04-15 | 2012-01-03 | 한국방진방음 주식회사 | High Efficiency Multi-Layer Film for Heat Retaining |
| KR102340065B1 (en) * | 2020-11-18 | 2021-12-17 | 경북대학교 산학협력단 | Method for manufacturing hesler-based thermoelectric material using an amorphous phase and device using the same |
| US12029121B2 (en) | 2020-11-18 | 2024-07-02 | Kyungpook National University Industry-Academic Cooperation Foundation | Method for producing Heusler-based phase thermoelectric material using an amorphous phase precursor and device using Heusler-based phase thermoelectric material produced by the method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100364793B1 (en) | 2002-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218260B1 (en) | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby | |
| KR100269306B1 (en) | Integrate circuit device having buffer layer containing metal oxide stabilized by low temperature treatment and fabricating method thereof | |
| US6165834A (en) | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell | |
| US6162744A (en) | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers | |
| JPH11233723A (en) | Electronic element and its manufacture, and dielectric capacitor and its manufacture, and optical element and its manufacture | |
| JP4486735B2 (en) | Manufacturing method of capacitor of semiconductor memory device | |
| KR100321178B1 (en) | Method of forming capacitor with TaON dielectic layer | |
| US6503792B2 (en) | Method for fabricating a patterned metal-oxide-containing layer | |
| JP2000022105A (en) | Manufacture of semiconductor device | |
| KR100371143B1 (en) | Method of forming high efficiency capacitor in semiconductor device | |
| KR100364793B1 (en) | Method for crystallizing thin film of semiconductor device | |
| KR100238249B1 (en) | Fabrication method of high dielectric capacitor | |
| KR100519514B1 (en) | Method of forming capacitor provied with TaON dielectric layer | |
| KR100379526B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100293721B1 (en) | Capacitor manufacturing method having a tantalum oxide film as a dielectric film | |
| KR100443362B1 (en) | Method for fabricating capacitor with 2 step annealing in semiconductor device | |
| JPH05343641A (en) | Dielectric element and its manufacture | |
| KR100326242B1 (en) | A method for forming capacitor in semiconductor device | |
| KR100231604B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| KR100436054B1 (en) | Method for fabricating ferroelectric capacitor to increase remnant polarization and improve reliability related with fatigue, leakage current and data retention | |
| KR100248810B1 (en) | Ferroelectric capacitor and its manufacturing method | |
| KR20020045157A (en) | A method of forming ferroelectric capacitor in semiconductor device | |
| KR100636661B1 (en) | Method for forming high reliability capacitor | |
| KR20010062498A (en) | Process for fabricating capacitor having dielectric layer with perovskite structure and apparatus for fabricating the same | |
| KR100471400B1 (en) | Method for forming Bismuth-base ferroelectric layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |