[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20010041207A - 각 변조된 신호를 직접 수신하기 위한 무직교 무선 주파수 수신기 - Google Patents

각 변조된 신호를 직접 수신하기 위한 무직교 무선 주파수 수신기 Download PDF

Info

Publication number
KR20010041207A
KR20010041207A KR1020007009288A KR20007009288A KR20010041207A KR 20010041207 A KR20010041207 A KR 20010041207A KR 1020007009288 A KR1020007009288 A KR 1020007009288A KR 20007009288 A KR20007009288 A KR 20007009288A KR 20010041207 A KR20010041207 A KR 20010041207A
Authority
KR
South Korea
Prior art keywords
amplitude
signal
radio frequency
circuit
phase
Prior art date
Application number
KR1020007009288A
Other languages
English (en)
Inventor
맥쿤얼더블유.
Original Assignee
트로피안 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 트로피안 인코포레이티드 filed Critical 트로피안 인코포레이티드
Publication of KR20010041207A publication Critical patent/KR20010041207A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/22—Circuits for receivers in which no local oscillation is generated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D5/00—Circuits for demodulating amplitude-modulated or angle-modulated oscillations at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

일반적으로, 본 발명은 무직교(quadrature-free) 각 변조된 신호들과 같은 무선 주파수 신호들을 직접 수신하기 위한 무선 주파수 수신기이다. 수신기의 다양한 실시예는 디지털 위상 검출기와 잘 알려진 무선 주파수 성분들(리미터, 포락선 검출기(envelope detector), 저속 자동 이득 제어기(AGC, auto gain control) 회로, 고속 자동 이득 제어기 회로, 등을 함께 포함한다. 복조는 코히어런트가 아니거나(non-coherent) 코히어런트(coherent)이다. 후술되는 접근법은, 복조 프로세스에 존재하는 비선형성을 해결하는 것은 종래 기술에서와 같이 개별 신호 프로세스 단계로 미루는 것이 아니라, 복조 프로세스 회로 자체 내에서 다루기 위한 것이다. I 및 Q 신호들은 얻어지지 않고, 어떠한 좌표축 변환도 수행되지 않기 때문에, 공간을 절약하고, 정확성을 증가시키며, 특히 전력을 절약하는 것을 가능하게 한다. 채택된 변조 기법의 특성에 따라서, 진폭 복구에 관련된 회로 또는 위상 복구에 관련된 회로 중 하나가 필요 없게 된다. 비교를 통하여 살펴보면, 직교 시스템들(quadrature systems) 내와 같이 혼합 단계는 채택된 변조 기법의 특성에 관계없이 동일하게 남게 된다.

Description

각 변조된 신호를 직접 수신하기 위한 무직교 무선 주파수 수신기{Quadrature-free RF receiver for directly receiving angle modulated signal}
변조는 알려진 신호나 파형, 즉, 정보를 전달하는 미지의 신호나 파형의 함수인 반송파 특징의 변형으로 정의될 수 있다. 무선 주파수(RF) 통신 시스템들에서, 반송파는 일반적으로 사인곡선의 형태이며, 반송파를 변조하는 다양한 방법들이 있다. 이런 방법들은 선형 변조, 각 변조, 및 다양한 종류의 펄스 변조를 포함한다. 식로 설명되는 주어진 사인파 형태의 반송파에는, 정보신호에 따라 변할 수 있는 두 가지의 파라미터들, 진폭과 위상각이 있다. 진폭이 정보신호의 선형 함수로 변할 때 선형 변조가 결과로서 생긴다. 각 변조는 위상 변조와 주파수 변조를 포함한다. 만약 정보신호에 비례적으로 변하는 사인파 함수의 를 인자(argument)로 하는 항이 포함된다면, 결과는 위상 변조이다. 만약 인자가 순시(instantaneous) 주파수에서의 차이와 같은 것이고 반송파 주파수가 정보신호에 비례한다면, 결과는 주파수 변조이다.
RF 신호들의 복조는 일반적으로 두개의 브랜치(branch), 즉 I("정위상") 브랜치와 Q("직교위상 혹은 90°위상이동") 을 지닌 직교위상 검출기(quadrature detector)를 포함한다. I 브랜치에서, 수신된 신호는 반송파 신호의 코사인 형태로 곱해진 후 저역필터를 통과한다. Q 브랜치에서, 수신된 신호는 반송파 신호의 사인형태로 곱해진 후 저역 필터를 통과한다. 이런 형태의 직교위상 검출기들은 선형적이고, 이해가 용이하며, 거의 일반적으로 사용된다. 직교위상 검출기의 각 I 및 Q 브랜치들에서 발생되는 I 및 Q 성분으로부터 정보신호를 얻기 위하여, 신호처리가 수행된다. 특히, 상기 신호의 위상은 I에 대한 Q의 비율을 역탄젠트 시킴으로써 얻을 수 있다. 신호의 진폭은 I와 Q의 제곱의 합에 제곱근을 취함으로써 피타고라스 정리에 따라 얻을 수 있다. 이런 수학적인 연산들은 비선형적이다.
그러므로, 두가지의 현저한 관찰이 직교위상 검출와 관련하여 이루어질 수 있다. 첫째, 감지는 두 단계, 즉, 선형적인 일차 믹싱단계(I와 Q를 얻기 위한)와 비선형성을 제거하는 이차 신호 처리단계로 진행된다. 둘째, 좌표축 시스템 변환이 먼저 수행되고 다음에 역으로 변환을 수행한다. 즉, 진폭과 위상의 원하는 양으로 된 식으로 극좌표에서 쉽게 설명될 수 있는 수신 신호는 먼저 극좌표에서의 순간 신호벡터를 X(I) 및 Y(Q)로 사상시킴으로써 직교좌표로 변환되고, 다음에 진폭과 위상을 얻기위하여 극좌표로 변환된다. 이러한 변환들은 공간을 차지하고 전력을 소비하는 회로가 - 둘 다 특히 셀룰러 폰, 페이저 등과 같은 이동 어플리케이션에중요한 상품이다 - 필요하다. 그러한 변환은 또한 상당한 부정확성을 수반한다.
본 발명은 무선 수신기(radio receiver)에 관한 것으로서, 특히 디지털 무선 수신기에 관한 것이다.
도 1은 본 발명의 일 실시예에 따른 무직교(quadrature-free) 무선 수신기의 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 무직교 무선 수신기의 블록도이다.
도 3은 본 발명의 다른 실시예에 따른 무직교 무선 수신기의 블록도이다.
도 4는 본 발명의 다른 실시예에 따른 무직교 무선 수신기의 블록도이다.
도 5는 본 발명의 다른 실시예에 따른 무직교 무선 수신기의 블록도이다.
도 6은 본 발명의 다른 실시예에 따른 무직교 무선 수신기의 블록도이다.
도 7은 본 발명의 다른 실시예에 따른 무직교 무선 수신기의 블록도이다.
도 8은 상수 가중치 함수를 사용한 디지탈 주파수 판별장치로부터 얻어지는 정확성을 설명하는 도표이다.
도 9는 삼각 가중치 함수를 사용한 디지탈 주파수 판별장치로부터 얻어지는 정확성을 설명하는 도표이다.
도 10은 도 21의 회로와 같은 주파수 샘플링 회로와 함께 사용될 수 있는 디지탈 필터의 한가지 예의 블록도이다.
도 11a는 디지탈 위상 판별의 한가지 방법을 설명하는 표이다.
도 11b는 도 11a에 따른 방법의 결과를 보여주는 도면이다.
도 11c는 도 11a 및 11b와 관련하여 사용된 가중치 함수의 도면이다.
도 12a는 디지탈 위상 판별의 다른 방법을 설명하는 표이다.
도 12b는 도 12a에 따른 방법의 결과를 보여주는 도면이다.
도 12c는 도 12a 및 12b와 관련하여 사용된 가중치 함수의 도면이다.
도 13은 도 12의 기법에 따른 디지탈 위상 판별 하드웨어의 블록도이다.
도 14a는 디지탈 위상 판별의 또다른 방법을 설명하는 표이다.
도 14b는 도 14a에 따른 방법의 결과를 보여주는 도면이다.
도 14c는 도 14a 및 14b와 관련하여 사용된 가중치 함수의 도면이다.
도 15는 도 14의 기법에 따른 디지탈 위상 판별 하드웨어의 블록도이다.
도 16a는 디지탈 위상 판별의 또다른 방법을 설명하는 표이다.
도 16b는 도 16a에 따른 방법의 결과를 보여주는 도면이다.
도 16c는 도 16a 및 16b와 관련하여 사용된 가중치 함수의 도면이다.
도 17은 도 16의 기법에 따른 디지탈 위상 판별 하드웨어의 블록도이다.
도 18은 본 발명의 일 실시예에 따른 시그마-델타 변조기 및 주파수 샘플링에 적용되는 샘플링 회로의 샘플드-데이타 모델을 설명하는 블록도이다.
도 19는 기준 주파수의 0.6875배인 입력 주파수의 경우에 도 18의 회로모델의 동작을 설명하는데 도움을 주는 표이다.
도 20은 주파수 샘플링에 적용되는 도 18의 회로 모델의 동작원리를 설명하는 타이밍도이다.
도 21은 도 18의 회로모델로 설명되는 주파수 샘플링 회로의 한가지 예의 개요도이다.
도 22는 도 21의 주파수 샘플링 회로의 동작을 예시하는 제 1 타이밍도이다.
도 23은 도 21의 주파수 샘플링 회로의 동작을 예시하는 제 2 타이밍도이다.
도 24는 도 21에 도시된 바와 같은 회로에 의해 생성되는 디지털 비트 스트림을 디지털 필터링하는데 사용될 수 있는 두 개의 선택적인 가중치 함수의 그래프이다.
그러므로, 필요한 것은 공간을 절약하고, 전력을 절약하고, 또는 정확성을 증가시킬 수 있는 복조 기술이다.
일반적으로, 본 발명은 무직교(quadrature-free) 각 변조된 신호들과 같은 무선 주파수 신호들을 직접 수신하기 위한 무선 주파수 수신기이다. 수신기의 다양한 실시예는 디지털 위상 검출기와 잘 알려진 무선 주파수 성분들(리미터, 포락선 검출기(envelope detector), 저속 자동 이득 제어기(AGC, auto gain control) 회로, 고속 자동 이득 제어기 회로, 등)을 함께 포함한다. 복조는 코히어런트가 아니거나(non-coherent) 코히어런트(coherent)이다. 후술되는 접근법은, 복조 프로세스에 존재하는 비선형성을 해결하는 것은 종래 기술에서와 같이 개별 신호 프로세스 단계로 미루는 것이 아니라, 복조 프로세스 회로 자체 내에서 다루기 위한 것이다. I 및 Q 신호들은 얻어지지 않고, 어떠한 좌표축 변환도 수행되지 않기 때문에, 공간을 절약하고, 정확성을 증가시키며, 특히 전력을 절약하는 것을 가능하게 한다. 채택된 변조 기법의 특성에 따라서, 진폭 복구에 관련된 회로 또는 위상 복구에 관련된 회로 중 하나가 필요 없게 된다. 비교를 통하여 살펴보면, 직교 시스템들(quadrature systems) 내에서는 적어도 혼합 단계는 채택된 변조 기법의 특성에 관계없이 동일하게 남게 된다.
그러면, 도 1을 참조하여 본 발명의 일 실시예에 따른 무직교 무선 수신기가 설명된다. 수신기는 위상 검출기를 사용하는데, 위상 검출기는 미국 특허 번호 제 참조 관리 No. 32219-003)에 설명된 것과 같은 타입의 위상 검출기일 수 있고, 이 미국 특허는 주파수 샘플링에 기초한 디지털 위상 판별법(DIGITAL PHASE DISCRIMINATION BASED ON FREQUENCY SAMPLING)이라는 발명의 명칭으로 1998년 1월 14일에 특허 부여되었으며 본 명세서에 참조 문헌으로 통합되어 참조된다.
전술한 디지털 위상 검출기는 수신된 신호에서 진폭 정보를 제거하거나 고정밀도의(fairly) 상수-진폭(constant amplitude)의 신호를 갖는다. 따라서, 도 1에 도시된 실시예에서, 디지털 위상 검출기(103)는 공지된 타입의 고속 자동 이득 제어 회로(101)의 출력단에 위치한다. 고속 자동 이득 제어 회로는 고속 진폭 변화를 트랙킹(track)할 수 있다. 이러한 회로는 본질적으로 출력 신호의 진폭을 샘플링하고, 그 결과를 바람직한 진폭과 비교하고, 그 결과에 따라 증폭기의 이득을 제어하기 위한 궤환 회로(feedback circuitry)가 제공된 가변-이득 증폭기이다. 따라서, 증폭기를 제어하기 위해 사용되는 제어 신호는 수신 신호의 진폭에 역비례한다: 만약 수신 신호의 진폭이 크면, 증폭기의 이득을 저 레벨로 설정하기 위하여 제어 신호는 낮은 작아진다; 또한 만약 수신 신호의 진폭이 작으면, 증폭기의 이득을 고 레벨로 설정하기 위하여 제어 신호는 낮은 커진다. 따라서, 고속 자동 이득 제어 회로는 진폭 정보를 복원하기 위하여 동작하고, 복원된 진폭 정보를 포함하는 제어 신호(105)는 후속 프로세스 단계로 출력된다. 후속 프로세스 단계는 전형적인 직교 검출기에 비하여 훨씬 단순화된 신호 프로세스 단계일 수 있다. 위상 검출기(103)는 고속 자동 이득 제어 회로(101)의 상수-진폭의 출력 신호로부터 직접 위상 정보를 복원한다.
도 1에 도시된 수신기는 본질적으로 두 개의 블록으로 구성되어 있음에 유의한다. 두 개의 블록은 진폭(101)을 위한 블록 및 위상(103)을 위한 것이다. 이러한 양(quantity)은 무직교 방법, 즉 IQ 프로세스를 수행하지 않고 직접 획득된다.
도 2를 참조하면, 도 1의 고속 자동 이득 제어 회로 대신에 공지된 타입의 리미터(limiter, 201)를 사용함으로써 유사한 효과가 얻어질 수 있다. 예를 들면, 이러한 리미터들은 AMPS 셀룰러 전화기 내에 사용되는데, 우선 입력 신호를 고정된, 소정의 레벨로 증폭하는 포화 증폭기(saturating amplifier)로 구성된다. 리미터는 또한 RSSI(Received Signal Strength Indicator) 신호를 생성하는데, 생성된 신호는 수신 신호의 진폭을 나타낸다. RSSI 신호는 수신 신호에 엄밀하게 비례하는 것은 아니며 수신 신호의 강도(strength)의 단순 함수(monotonic function)인데(전형적으로 수신 신호의 진폭에 대한 로그 함수이다), 이 신호로부터 실 진폭이 계산될 수 있다. 도 11에서와 같이, 도 2의 리미터의 출력단에는 위상 정보를 직접 복원하는 위상 검출기가 구비된다.
도 2에 도시된 바와 같은 리미터 및 위상 검출기의 직렬 연결은 매우 유용한 연결 방법이고, 다른 무선 수신기의 실시예에서도 사용될 수 있다. 도 3을 참조하면, 리미터(305) 및 위상 검출기(307)의 결합이 AM 무선 수신기의 본질적인 형태와 결합되어 사용된다-즉, 공지된 타입의 저속 자동 이득 제어 회로(301)가 공지된 포락선 검출기(303)의 출력단에 연결된다. 포락선 검출기는 진폭 정보를 복원한다. 도 3의 예시에서, 리미터/위상 검출기 결합은 그의 입력 신호로서 저속 자동 이득 제어 회로의 출력 신호를 수신한다. 도 4에 나타난 바와 같이, 리미터/위상 검출기 결합은 그의 입력 신호로서 단순히 입력 신호 자체를 수신할 수도 있다. 리미팅 증폭기의 높은 위상 때문에, 리미터/위상 검출기 결합의 입력 신호가 수신 신호 자체이건 또는 저속 자동 이득 제어 회로의 출력 신호이던 간에 동작은 크게 달라지지는 않는다.
그러므로, 도 3 및 도 4에 도시된 무선 수신기들 모두는 코히어런트가 아닌 복조를 사용한다. 코히어런트 복조 역시 사용될 수 있다. 코히어런트 변조에서는, 위상 정보가 진폭 정보를 복원하는 것을 돕기 위하여 사용된다. 더욱 자세하게는, 수신된 신호는 수신 신호의 반복치(replica)에 의하여 승산되는데, 수신 신호는 제거된 진폭 변조를 갖는다. 그러므로, 승산된 신호는 저역 통과 필터링 된다. 도 6 및 도 7의 코히어런트 복조기들 각각은 일반적으로 도 1 및 도 2의 코히어런트가 아닌 복조기들에 대응한다. 도 6을 참조하면, 수신된 신호는 고속 자동 이득 제어 회로 및 위상 검출기(601, 603)의 직렬 연결의 입력 신호로 인가된다. 위상 검출기(603)는 위상 정보를 복원한다. 자동 이득 제어 회로(601)의 입력 및 출력 신호는 승산기(605)에 인가되는데, 승산기의 출력이 저역 통과 필터링(607)되어 진폭 정보를 얻는다.
도 7에 도시된 복조기는 도 6의 자동 이득 제어 회로 회로가 리미터 회로(701)로 대치된 점을 제외하고는 도 6에 도시된 복조기와 유사하다.
1998년 1월 14일에 출원된 주파수 샘플링에 기반한 디지탈 위상 판별이란 표제의 미국 특허 출원 번호 09/006,938호(참조 관리 번호 32219-003)의 위상 복조기가 이제 설명될 것이다. 본 발명의 디지탈 주파수 판별기에 의해 수행되는 접근방법은 종래 기술에 있어서 "오버샘플링 델타-시그마 데이타 변환기", Candy, et al., IEEE Press, 1-6 페이지, Piscataway,NJ(1992)와 같은 참조에 의해 면밀히 인용된 시그마-델타 A/D 변환으로 유추하여 인식될 수 있다. 시그마-델타 변환기는 가변-증폭 아날로그 입력 신호를 나이키스트 비율보다 매우 높은 주파수에서 단순 디지탈 코드로 변조한다. 상기 변조기의 디자인은 시간에서의 분해를 진폭에서의 분해로 변환하도록 한다. 도 1에 도시된 시그마-델타 변조기의 샘플링된 데이타 회로모델은 여기서 설명된 바와 같이 주파수 샘플링에 직접 적용될 수 있다.
도 18을 참조하면, 샘플링 시간 i 에서 발생하는 입력 신호 xi에서 샘플링 시간 i에서의 출력 신호 yi를 감산한다. 결과는 출력 신호 wi를 가지는 적산기(accumulator)에 인가된다. 샘플링 시간 i에서 적산기의 "새로운" 입력 신호는 적산기의 "이전" 출력신호와 결합되어 적산기의 새로운 출력신호를 형성한다. 적산기의 출력 신호는 양자화되고, 상기 양자화는 에러 ei의 첨가로 나타난다. 양자화기의 출력 신호가 최종 출력 신호 yi이다.
이제 xi는 두 주파수들의 비율이고 양자화기는 2 단계 양자화기(two-level quantizer)라고 가정한다. 또한 당해 시간 주기동안 두 주파수의 비율이, 말하자면, 0.6875 이라고 가정한다. 도 19에 도시된 바와 같이, 후자의 값이 축적 값 0.6875를 나타내면서 처음에 축적된다. 상기 값은 1보다 작으므로, 0.6875 값은 다시 축적 값에 가산되어, 새로운 축적값 1.375를 나타낸다. 상기 값은 이제 1보다 크므로, 0.6875로부터 감산되고 결과(0.6875-1=-0.3125)는 적산기에 가산되어 1.0625의 값을 나타낸다. 동작은 이와같은 방식으로 진행된다. 앞서 일련의 동작동안, 데이타 스트림은 각 축적 값의 정수 부분, 1 혹은 0을 취함으로써 생성된다.
도 20을 참조하여, 도 19에서 도시된 일련 번호의 해석이 이해될 수 있다. 두개의 클록 신호가 표시된다. 다시, 관심주기동안 상단 클록 신호주파수의 하단 클록 신호주파수에 대한 비율이 0.6875라고 가정한다. 시간 t=0 에서, 양 클록의 상승에지들은 동시에 일어난다. 하단 클록 신호의 뒤이은 일차 상승에지에서 상단 클록 신호의 0.6875 주기가 경과한다. 하단 클록 신호의 다음 상승에지에서, 상단 클록 신호의 1.375주기가 경과한다. 하단 클록 신호의 다음 상승에지에서, 상단 클록신호의 일차주기의 경과이후에 상단 클록 신호의 1.0625주기가 경과하는 방식으로 진행된다.
앞의 예에서 설명된 데이타 스트림에 상응하는 데이타 샘플들에 사용될 수 있는 포획회로(capture circuit), 혹은 주파수 샘플링 회로의 개요도가 도 21에 도시된다. 도해된 실시예에서, 클록 신호들의 비율은 단지 빠른 클록의 하나의 상승에지가 늦은 클록의 단일 주기동안 발생할 것으로 가정된다. 다른 실시예들에서, 상기 가정은 적용될 필요가 없다.
포획회로는 입력부(2101) 및 출력부(2103)을 포함한다. 입력부는 에러를 최소화하기위해 주의깊게 정합되어야 하는 두개의 부분, Ch1 및 Ch2를 포함한다. 각 부분은 직렬로 연결된 둘 이상의 D 플립플롭 회로를 포함한다. 다음의 설명에서, 동일한 참조 번호들이 각 플립플록 그 자체들과 그 각각의 출력신호들을 참조하는데 사용될 것이다.
각 부분내에서, 회로내 일차 플립플롭은 샘플링된 클록신호 Fx에 의해 클록킹된다(clocked) 다음의 회로내 플립플롭들은 샘플링 클록 신호 Fs에 의해 클록킹된다. 상단부에서 일차 플립플롭 Q1의 D 입력은 동일 플립플롭의 출력에 연결된다. 하단부에서 일차 플립플롭의 D 입력은 상단부에서의 일차 플립플롭 출력 Q에 연결된다. 양쪽 부분에서 잔여 플립플롭들은 직렬로-즉, Q에서 D, Q 에서 D로 연결된다.
입력부의 기능은 1) 클록 신호 Fx의 상승에지에서 전이하는 논리적으로 서로 상반된 두개의 신호를 생성하는 것; 2) 클록 신호 Fs의 상승에지에서 상기 두개의 신호들 값을 래치하는 것; 및 3) 하나의 클록에서 다음으로의 전이를 감지하는 것이다. Q3 와 Q4를 직렬로 연결하는 추가적인 중간단계들이 두 클록 신호들의 비동기로부터 기인하는 준안정성(metastability)을 최소화하기 위하여 필요하고, 사실 다중의 이런 단계들이 상세 디자인에서 바람직할 수 있다.
출력부들은 예시적인 실시예에서, 세개의 이-입력 NAND 게이트를 포함한다. 각 NAND 게이트 N1 및 N2는 입력부의 최종 플립플롭 단계들의 D 및신호에 연결된다. NAND 게이트 N1 및 N2의 출력 신호들은 또 NAND 게이트 N3에 결합되어 포획회로의 최종 출력을 형성한다.
출력부의 기능은 상기 두 입력 부분들에 의해 생성된 두개의 채널중 어느 하나에서 하나의 샘플 클록에서 다음까지 입력 클록 신호레벨에서의 변화를 감지하는 것이다. 상기 두 입력부들은 입력 클록 신호레벨에서 교대로 감지하는, 탁구식으로 작용한다.
도 21의 포획회로의 동작은 도 5의 타이밍도를 참조하여 보다 충분히 이해될 수 있을 것이다. 두 채널의 일차 단계는 대략 입력 클록 신호의 상승에지와 동시에 (그러나 약간 지연되어) 발생하는 반전된 신호들 Q1과 Q2를 형성한다. 신호 Q3 및 Q4는 샘플 클록에 따라, Q1 및 Q2 신호들을 각각 샘플링함으로써 형성된다. 신호 Q5 및 Q6는 각각 신호 Q3 및 Q4의 지연된 반복치(replica) 들이다. NAND 게이트들은 결합하여 논리함수를 구현한다.
도 5의 예에서, 도해된 신호들은 모두 구형파(square-wave) 신호들로 이상화되었다. 실제로, 상기 신호들은 유한한 상승 및 하강 시간을 가질 것이다. 신호 Q1 및 Q2의 유한한 상승 및 하강 시간 및 회로의 비동기성의 가능한 영향은 도 6에 도시된 것처럼, 준안정성이다. 여기서, 신호 Q3 및 Q5와 신호 Q4 및 Q6는 각자 한 주기 동안 불확정된 상태로 있다. 회로의 결과적인 출력은 정확할 수도 있고 아닐 수도 있다.그러나, 결정은 구동을 시작하는 "마감 호출(close call)" 이므로, 회로의 전체 동작에 대한 이따금씩의 틀린 결정의 영향은 무시될 수 있다. 불안정의 시간 윈도우는 경로내의 전체 이득을 증가함으로써 감소된다. 만약 Q3 및 Q9에서의 이득이 수용할 만한 수준으로 에러의 확률을 감소하기에 충분하다면, 추가적인 회로는 필요하지 않다. 만약 그렇지 않다면, 추가적인 회로가 이득을 향상시키기 위해 필요해질 것이다.
도 21의 회로와 같은 포획회로에 의해 생성된 데이타 스트림으로부터 두개의 클록 신호들의 주파수 비율을 복원하기 위해서, 디지탈 필터링이 적용된다. 편리하게, 시그마-델타(혹은 델타-시그마) A/D 변환기들에 적용할 수 있는 디지탈 필터링 기법의 광범위한 요체는 디지탈 스트림에 직접 적용될 수 있다. 더욱이, 적절히 선택된 가중치 함수를 사용함으로써, 고정밀성이 확보된다.
적산값들의 가중된 함계는 FIR 필터의 예이다. 그러므로, 지금까지 설명된 가중치 함수는 디지탈 필터링 이론에서 FIR 필터의 가중치 함수이다. 그러나 IIR 필터들이 또한 사용될 수 있음이 인식되어야 한다. FIR 디지탈 필터링의 과정에서, 가중치 함수는 데이타 샘플들의 "윈도우"에 적용되어 윈도우의 가운데에서 주파수 비율의 추정값을 얻는다. 윈도우는 다음에 다음의 샘플열들을 "채집하고 이동한다." 윈도우들은 일반적으로 중첩된다. 하나의 윈도우는 예를 들어, 256개의 샘플들을 포함할 수 있다.
도 24를 참조하면, 두개의 선택적인 가중치 함수가 256 샘플들의 윈도우에 대하여 도시된다. 가중치 함수는 표준화된다. 표준화란 가중치 함수 아래의 면적이 1이라는 의미이다. 점선으로 표시된 하나의 가중치함수는 직선(연속, straight), 상수 가중치 함수이다. 실선으로 표시된 다른 가중치 함수는 삼각 가중치함수이다. 가중치 함수는 디지탈 필터에서 충격 응답 함수이다.
직선 가중치함수 및 삼각 가중치함수 각각을 사용하는 디지탈 필터링 결과가 도 8 및 도 9에 도시된다. 도 8 및 도 9 모두의 경우에 주파수 비율은 0.687 바로아래에서 0.693 바로 위로 증가되었다. 도 8에서 보여지는 것처럼, 직선 가중치 함수를 사용하여, 양자화된 신호는 입력에 인접한 두개의 레벨들 사이에서 지역적인 평균이 평균 입력과 동일한 방식으로 진동한다. 평균 에러는 1772 ppm으로 계산된다. 도 9에서 보이는 것처럼, 삼각 가중치함수를 사용함으로써, 양자화된 신호는 83 ppm의 평균 에러로 입력값을 따라간다.
삼각 가중치 함수를 적용하고 원하는 디지탈 필터링을 달성하기 위해 사용될 수 있는 예시적인 주파수 적산기의 구성도가 도 10에 나타난다. 도시된 예에서, 주파수 적산기는 7-비트 카운터(101), 14-비트 가산기(103) 및 14-비트 레지스터(105)를 사용한다. 7-비트 카운터는 샘플 주파수 Fs에 의해 클록킹된다. 7-비트 카운터의 출력은 가산기의 일 입력에 제공된다. 7-비트 카운터의 기능은 0부터 127까지 위로 세고 다음에 127부터 0까지 아래로 세는 것이다. 127의 카운터는 연속으로 두번 발생한다. 이런 작용은 플립플롭(107)을 이용하여 달성된다. 플립플롭은 샘플 주파수 Fs에 의해 클록킹된다. 7-비트 가산기의 터미날 카운트 신호는 플립플로에 입력된다. 플립플롭의 출력은 7-비트 카운터의 하향 카운트에 연결된다.
"초과샘플된(oversampled)" 데이타 스트림은 가산기의 제어 입력에 연결된다. 데이타 스트림의 현재 비트가 1일때, 가산이 수행된다. 현재 비트가 0일 때, 가산은 수행되지 않는다. 가산기의 캐리 인(Carry In) 입력은 높게 유지되어, 효율적으로 가중치의 범위가 1에서 128이 되도록 한다.
14-비트 레지스터는 샘플 주파수 Fs에 의해 클록킹된다. 레지스터의 출력은 가산기의 다른 입력에 인가된다. 레지스터의 입력은 가산기에 의해 생성된 출력 워드를 수신한다. 14-비트 가산기의 기능은 256 클록동안 적산 동작을 수행하는 것이다. 256 클록의 끝에서, 14-비트 가산기의 출력이 주파수 비율에 대한 추정기(estimator)로써 사용된다. 더욱 상세하게는, 도시된 예에서, 적산기의 출력은 R이 주파수 비율 추정기일 때, R x 128 x 129와 같다.
앞서 말한 기법은 위상 판별에 쉽게 확장될 수 있다. 디지탈 위상 판별을 위한 여러 상이한 방법들 및 장치들이 상이한 디자인 교환을 수반하여 설명될 것이다.
일차 방법은 개념적으로 간단하지만 계산상으로 비용이 많이 든다. 도 11a를참조하여, 동일한 관찰 주파수 데이타스트림 및 삼각 가중치 함수(도 11b)에 상응하는 동일한 가중치 세트가 사용된다. 비교적 장시간에 걸쳐 샘플링된 주파수에 대한 기준 주파수의 비율이 앞서 설명한 기법을 사용하여 먼저 결정된다. 당 주파수 비율 추정치를 얻은 후, 단기 주파수 편차들이 이전과 동일하지만 비교적 높은 비율로, 샘플링 주기당 한번 정도로 자주, 동일한 주파수 추정을 계산함으로써 추정된다. 즉, 연속적인 샘플들이 모두 도 10의 회로를 사용하여 각 샘플링 주기마다 취해진다. 미리결정된 주파수 비율(Fr)로부터 각 주파수 추정(F)의 차이(ΔF)가 계산되고, 적절한 스케일 인자 k가 곱해지고 상응하는 위상 추정 Pf를 얻기위하여 축적된다. (Pf의 일차 값은 이상적인 추정치와의 비교를 위해 선택된, 임의로 선택된 초기 조건이다. 실제적으로, 상기 위상은 신호 특성의 종래 지식에 기반한 값으로 초기화될 수 있으며, 혹은, 그런 종래의 지식이 없을때, 위상 변곡점의 감지때 0으로 세트될 수 있다.)
상술된 파형(실선)의 실제 위상과 앞서의 위상 추정 방법(점선)을 사용하여 추정된 위상을 비교하는 위상-궤적 시뮬레이션이 도 11c에 나타난다.
전술한 "주파수 차이" 위상 추정 방법은 비교적 높은 비율로 주파수 추정치를 계산할 필요가 있기 때문에 계산상으로 비용이 많이든다. "전-합계 차이(pre-summation)" 위상 추정 방법은 이런 요구조건을 제거한다. 도 12a를 참조하면,주파수 추정치로부터 주파수 비율을 빼는 대신에 주파수 비율 Fr이 샘플링된 데이타 스트림 그자체로부터 빼진다. 상기 데이타 스트림은 1과 0 만의 비트 스트림이고 주파수 비율 Fr = 0.6875 라고 가정하면, 전-합계 차이 Y는 단지 두개의 값들 중의 하나, Y=1-0.6875=.3125 혹은 Y=0-0.6875=-0.6875를 가질 것이다. 상기 Y 값은 축적되어 상응하는 값 PX를 얻는다. 위상 추정 PPn은 필터링된 값들이 스케일 인자 k에 의해 스케일되는 것을 제외하고는 앞서 주파수 추정치를 형성하는 것과 관련하여 설명된 것과 본질적으로 동일한 방식으로 (예를 들어, 도 12b와 동일한 가중치 함수를 사용하여)PX 값들을 필터링함으로써 얻어진다.
전-합계 차이 위상-계산은 수학적으로 주파수 차이 위상 계산과 동일하게 보여질 수 있다. 도 12c에 나타난, 시뮬레이션 결과는 그러므로 도 11c에서와 동일하다. 그러나 하드웨어 구현은 위상점에 대해 단지 하나의 계산이 필요하므로, 전-합계 차이 위상 계산을 사용하여 상당히 단순화 될 수 있다. 이러한 하드웨어 구현이 도 13에 도시된다.
도 13의 전-합계 차이위상 추정치는 일반적으로 일차 적산기 ACC1, 도 10 과 관련하여 상기 설명된 가중치 발생기와 유사하거나 동일한 가중치 발생기 WG, 및 이차 적산기 ACC2를 포함한다.
적산기 ACC1은 관찰 주파수 데이타 스트림의 비트(혹은, 다른 실시예에서는 심볼)에 상응하는 위상번호 PXi를 생성하는 기능을 하고, 멀티플렉서(1301), 가산기(1303), 및 레지스터(예를 들어, 16-비트레지스터)를 포함한다. 상기 멀티플렉서(1301)는 X의 값에 따라 Yi의 두개의 가능한 값들중의 하나를 선택하고 Yi를 가산기(1303)에 인가한다. 상기 레지스터 값은 Yi에 더해져서, 다음에 레지스터에 저장되는 PXi를 형성한다. 그러므로 상기 가산기(1303) 및 레지스터(1305)는 PXi값들을 적산한다.
상기 PXi값들은 다음에 곱셈기(1307), 가산기(1309) 및 레지스터(1311)를 포함하는 적산기 ACC2에서 필터링된다. 상기 곱셈기는 가중치 발생기 WG로부터 가중치 및 적산기 ACC1으로 부터 PXi값들을 수신한다. 각 가중치 및 PXi값들은 곱해지고 그 결과물들은 위상 추정치 PP를 생성하기 위하여, 예를 들어 128 클록 주기동안 축적된다. 상기 곱셈기는 축적 과정동안 스케일 인자 k를 각 결과물에 적용하도록 구성될 수 있다.
더욱 간단한 구현이 정수(integer) 차이 위상 계산을 사용하여 이루어질 수 있다. 상기정수 차이 위상 계산은 전술한 방법들과 수학적으로 동일하지는 않지만, 매우 가깝다. 도 14a를 참조하면, 본 방법은 관찰 주파수 데이타 스트림에 더하여, 만약 상기 기준 주파수가 도 4의 포획회로에 (동일한 클록으로) 인가되면 결과를 낼, 기준 주파수 데이타 스트림을 사용한다. 연속적인 합계 Di는 다음에 정수 차이 Xi-Ri를형성한다. 도 14 및 15에 도시된 것들과 같은 많은 실제적인 적용에서, Di는 1, 0 및 -1의 값을 배타적으로 가질 것이다. 그러나, Di가 다른 값들을 취하는 일반적인 경우가 본 예로부터 인식되고 이해될 수 있으며, 본 설명에 의해 알게된다.
위상 추정치들은 이전에 설명된 것과 동일하거나 유사한 방식으로 Di값을 필터링함으로써 형성된다. 동일한 삼각 가중치함수가 도 14b로 사용될 수 있다. 정수 차이 위상 계산 방법은 앞선 방법들처럼, 동일한 시뮬레이션 결과, 도 14c를 생성한다.
도 15를 참조하면, D가 값 1, 0, 및 -1을 배타적으로 취하는 경우에서, 상응하는 하드웨어 구현은 대체로 (예를 들어, 도 13의 구현과 비교해서) 단순화된다.
도 15의 정수 차이 위상 추정량은, 도 13의 것과 같이, 일반적으로 일차 적산기 ACC1, 가중치 발생기 WG, 및 이차 적산기 ACC2를 포함한다. 상기 적산기 ACC1은 상응하는 도 13의 구조와는 상당히 다른 구성이다. 도 15의 적산기 ACC1은 기준 패턴 발생기(1501), 1-비트 감산기(1503), 2-비트 가산기(1505) 및 2-비트 레지스터(1507)을 포함한다. 상기 1-비트 감산기는 각 R 값을 각 X 값들로부터 뺀다. 상기 2-비트 가산기 및 레지스터는, 앞서 설명한 것처럼, 1, 0, -1 만을 포함할 수 있는, 결과적인 Di값들을 축적한다.
상기 가중치 발생기 WG 및 적산기 ACC2는 대체로 앞서 설명된 도 13에서와 동일하다. 그러나, Di가 1, 0, 및 -1을 배타적으로 취하기 때문에, 곱셈기가 필요하지 않다. 대신, 만약 Di=1이면, 가중 값은 적산 값에 더해지고, 만약 Di=-1이면, 가중 값은 빼진다. (만약 Di=0이면, 적산 값은 변하지 않고 남는다.) 하드웨어 곱셈기의 절약은 도 15의 구현의 특별한 장점이다.
위상 추정의 심화된 방법은 클록 측정 위상 계산 방법으로 언급된다. 도 16a를 참조하면, 본 방법은 R, X, 및 D가 관련되는 한에 있어서는, 이전의 정수 차이 위상 계산 방법과 유사하다. 그러나, 본 방법은 기준 주파수 데이타 스트림 R에 더하여, 도 2에 나타나는 숫자들과 동일한 "클록 측정" 숫자 RG를 사용한다. 더욱이, 사용되는 가중치 함수는 도 16b에 도시된 것처럼, 명백하게 상이하다. 클록 측정 위상 추정값들 PC는 다음의 수학식 1을 사용하여 얻는다.
클록 측정 위상 계산 방법을 사용한 시뮬레이션 결과가 도 16c에 도시된다.
도 17을 참조하면, 상기 클록 측정 위상 추정기는 일반적으로 일차 적산기 ACC1, 가중치 발생기 WG, 및 이차적산기 ACC2를 포함한다. 상기 추정기는 추가적으로 합산블록(1701)을 포함한다.
적산기 블록 ACC1은 대체로 도 15의 적산 블록 ACC1과 동일하다. 그러나, 기준 패턴 발생기는 적산기 ACC1내에서 사용되는 기준 주파수 데이타 스트림 R과 합산블록(1701)에 입력되는 클록 측정 데이타 스트림 RG를 둘 다 발생한다는데 주의해야 한다.
가중치 발생기는 카운터(1703) 및 가중치 발생기 로직(1705)를 포함한다.
적산기 ACC2는 가산기(1707) 및 레지스터(1709)를 포함한다. X=1일 때, 가중치 발생기로부터의 가중 값은 레지스터(1709)의 내용물에 더해진다. 가산기의 출력은, 예를 들어 128 클록 주기동안 적산기 동작을 수행하는, 레지스터의 새로운 입력이 된다.
ACC2의 적산 동작의 끝에서, ACC1 및 ACC2의 출력들은, 상응하는 RG 값과 함께, 합산블록(1701)에서 더해진다.

Claims (18)

  1. 무선 주파수(RF, radio frequency) 신호를 IQ 프로세스 없이 복조하기 위한 복조기에 있어서:
    무선 주파수 신호에 응답하여 적어도 부분적으로 제거되는 진폭 편이(amplitude variation)를 갖는 출력 신호를 생성하기 위한, 진폭에 영향을 주는 회로(amplitude influencing circuitry); 및
    상기 진폭에 영향을 주는 회로의 출력 신호에 응답하여 상기 무선 주파수 신호로부터 위상 정보를 복원하고 위상 신호를 출력하기 위한 위상 검출기를 구비하는 것을 특징으로 하는 복조기.
  2. 제 1항에 있어서,
    상기 진폭에 영향을 주는 회로는 상기 무선 주파수 신호의 진폭을 나타내는 진폭 신호를 출력하는 것을 특징으로 하는 복조기.
  3. 제 2항에 있어서,
    상기 진폭에 영향을 주는 회로는 고속 자동 이득 제어 회로인 것을 특징으로 하는 복조기.
  4. 제 2항에 있어서,
    상기 진폭에 영향을 주는 회로는 리미터이며, 상기 무선 주파수 신호의 진폭을 나타내는 상기 진폭 신호는 RSSI(Received Signal Strength Indicator) 신호인 것을 특징으로 하는 복조기.
  5. 제 1항에 있어서,
    상기 무선 주파수 신호에 응답하여 상기 무선 주파수 신호의 진폭을 나타내는 진폭 신호를 생성하기 위한 포락선 검출기를 더 구비하는 것을 특징으로 하는 복조기.
  6. 제 1항에 있어서,
    상기 무선 주파수 신호 및 상기 적어도 부분적으로 제거되는 진폭 편이를 갖는 출력 신호에 응답하며 상기 무선 주파수 신호로부터 위상 정보를 제거하고 상응하는 출력 신호를 생성하기 위한 회로를 더 구비하는 것을 특징으로 하는 복조기.
  7. 제 6항에 있어서,
    위상 정보를 제거하기 위한 상기 회로는 믹서인 것을 특징으로 하는 복조기.
  8. 제 7항에 있어서,
    상기 진폭에 영향을 주는 회로는 고속 자동 이득 제어 회로인 것을 특징으로 하는 복조기.
  9. 제 8항에 있어서,
    상기 믹서의 출력 신호에 연결되며 상기 무선 주파수 신호의 진폭을 나타내는 진폭 신호를 생성하는 저역 통과 필터를 더 구비하는 것을 특징으로 하는 복조기.
  10. 제 7항에 있어서,
    상기 진폭에 영향을 주는 회로는 리미터 회로인 것을 특징으로 하는 복조기.
  11. 제 10항에 있어서,
    상기 믹서의 출력 신호에 연결되며 상기 무선 주파수 신호의 진폭을 나타내는 진폭 신호를 생성하는 저역 통과 필터를 더 구비하는 것을 특징으로 하는 복조기.
  12. IQ 프로세스 없이 무선 주파수(RF, radio frequency) 신호를 복조하기 위한 복조기에 있어서,
    상기 무선 주파수 신호에 응답하여 적어도 부분적으로 제거되는 진폭 편이를 갖는 제 1 출력 신호를 생성하기 위한 제 1 진폭에 영향을 주는 회로(amplitude influencing circuitry); 및
    상기 진폭에 영향을 주는 회로의 출력 신호에 응답하여 상기 무선 주파수 신호로부터 위상 정보를 복원하고 위상 신호를 출력하기 위한 위상 검출기를 구비하는 것을 특징으로 하는 복조기.
  13. 제 12항에 있어서,
    상기 위상에 영향을 주는 회로는 리미터인 것을 특징으로 하는 복조기.
  14. 제 13항에 있어서,
    상기 무선 주파수 신호에 응답하여 적어도 부분적으로 제거되는 위상 편이를 갖는 제 2 출력 신호를 생성하기 위한 제 2 진폭에 영향을 주는 회로를 더 구비하는 것을 특징으로 하는 복조기.
  15. 제 14항에 있어서,
    상기 제 2 진폭에 영향을 주는 회로는 저속 자동 이득 제어 회로인 것을 특징으로 하는 복조기.
  16. 제 15항에 있어서,
    상기 제 2 출력 신호에 응답하여 상기 무선 주파수 신호의 진폭을 나타내는 진폭 신호를 생성하기 위한 포락선 검출기를 더 구비하는 것을 특징으로 하는 복조기.
  17. 제 16항에 있어서,
    상기 제 1 진폭에 영향을 주는 회로는 상기 무선 주파수 신호에 직접 연결되는 것을 특징으로 하는 복조기.
  18. 제 16항에 있어서,
    상기 제 1 진폭에 영향을 주는 회로는, 상기 제 2 진폭에 영향을 주는 회로를 거쳐 상기 무선 주파수 신호에 간접적으로 연결되는 것을 특징으로 하는 복조기.
KR1020007009288A 1998-02-23 1999-02-23 각 변조된 신호를 직접 수신하기 위한 무직교 무선 주파수 수신기 KR20010041207A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/027,742 1998-02-23
US09/027,742 US6112071A (en) 1998-02-23 1998-02-23 Quadrature-free RF receiver for directly receiving angle modulated signal
PCT/US1999/003286 WO1999043090A1 (en) 1998-02-23 1999-02-23 Quadrature-free rf receiver for directly receiving angle modulated signal

Publications (1)

Publication Number Publication Date
KR20010041207A true KR20010041207A (ko) 2001-05-15

Family

ID=21839530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007009288A KR20010041207A (ko) 1998-02-23 1999-02-23 각 변조된 신호를 직접 수신하기 위한 무직교 무선 주파수 수신기

Country Status (8)

Country Link
US (1) US6112071A (ko)
EP (1) EP1058968B1 (ko)
JP (1) JP2002504774A (ko)
KR (1) KR20010041207A (ko)
CN (1) CN1154244C (ko)
AU (1) AU2767299A (ko)
TW (1) TW425778B (ko)
WO (1) WO1999043090A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1231721A1 (en) * 2001-02-12 2002-08-14 Telefonaktiebolaget Lm Ericsson Method for controlling receive signal levels at a network node in TDMA point to multi-point radio communications systems
US7526260B2 (en) * 2002-11-14 2009-04-28 M/A-Com Eurotec, B.V. Apparatus, methods and articles of manufacture for linear signal modification
US7298854B2 (en) * 2002-12-04 2007-11-20 M/A-Com, Inc. Apparatus, methods and articles of manufacture for noise reduction in electromagnetic signal processing
US7203262B2 (en) 2003-05-13 2007-04-10 M/A-Com, Inc. Methods and apparatus for signal modification in a fractional-N phase locked loop system
US7245183B2 (en) * 2002-11-14 2007-07-17 M/A-Com Eurotec Bv Apparatus, methods and articles of manufacture for processing an electromagnetic wave
US7545865B2 (en) * 2002-12-03 2009-06-09 M/A-Com, Inc. Apparatus, methods and articles of manufacture for wideband signal processing
US6924699B2 (en) * 2003-03-06 2005-08-02 M/A-Com, Inc. Apparatus, methods and articles of manufacture for digital modification in electromagnetic signal processing
US6891432B2 (en) 2002-11-14 2005-05-10 Mia-Com, Inc. Apparatus, methods and articles of manufacture for electromagnetic processing
US7187231B2 (en) * 2002-12-02 2007-03-06 M/A-Com, Inc. Apparatus, methods and articles of manufacture for multiband signal processing
US6859098B2 (en) 2003-01-17 2005-02-22 M/A-Com, Inc. Apparatus, methods and articles of manufacture for control in an electromagnetic processor
US7447272B2 (en) * 2003-04-22 2008-11-04 Freescale Semiconductor, Inc. Filter method and apparatus for polar modulation
US7091778B2 (en) * 2003-09-19 2006-08-15 M/A-Com, Inc. Adaptive wideband digital amplifier for linearly modulated signal amplification and transmission
US7480511B2 (en) * 2003-09-19 2009-01-20 Trimble Navigation Limited Method and system for delivering virtual reference station data
US7343138B2 (en) * 2003-12-08 2008-03-11 M/A-Com, Inc. Compensating for load pull in electromagentic signal propagation using adaptive impedance matching
US7480266B2 (en) * 2004-11-30 2009-01-20 Intel Corporation Interference adaptation apparatus, systems, and methods
JP6347314B2 (ja) * 2013-03-22 2018-06-27 株式会社ソシオネクスト 信号生成回路
CN109361367B (zh) * 2018-10-26 2022-04-12 上海傅硅电子科技有限公司 一种适用于智能功放芯片的变频自动增益控制装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4164623A (en) * 1977-11-17 1979-08-14 Motorola, Inc. AM stereo receiver with improved correction signals
US4653117A (en) * 1985-11-18 1987-03-24 Motorola, Inc. Dual conversion FM receiver using phase locked direct conversion IF
US5289505A (en) * 1991-12-13 1994-02-22 Motorola, Inc. Frequency translation apparatus and method
US5461643A (en) * 1993-04-08 1995-10-24 Motorola Direct phase digitizing apparatus and method
GB9320068D0 (en) * 1993-09-29 1993-11-17 Sgs Thomson Microelectronics Demodulation of fm audio carrier

Also Published As

Publication number Publication date
JP2002504774A (ja) 2002-02-12
WO1999043090A9 (en) 1999-11-04
WO1999043090A1 (en) 1999-08-26
TW425778B (en) 2001-03-11
US6112071A (en) 2000-08-29
AU2767299A (en) 1999-09-06
EP1058968A1 (en) 2000-12-13
CN1154244C (zh) 2004-06-16
CN1297619A (zh) 2001-05-30
EP1058968B1 (en) 2013-02-13
EP1058968A4 (en) 2002-04-17

Similar Documents

Publication Publication Date Title
KR100626421B1 (ko) 정밀하고 안정된 각 변조 무선 주파수 신호의 직접 디지털 합성
US6269135B1 (en) Digital phase discriminations based on frequency sampling
KR20010041207A (ko) 각 변조된 신호를 직접 수신하기 위한 무직교 무선 주파수 수신기
EP0034383B1 (en) Coherent receiver for angle-modulated data signals
US6219394B1 (en) Digital frequency sampling and discrimination
EP1363433A1 (en) Phase detection circuit and receiver
US10630309B1 (en) Signal receiver for radio signal strength indication estimation with sub-sampling analog-to-digital converter for radio frequency signal with constant envelope modulation
US6456950B1 (en) Method and apparatus for estimating and digitizing instantaneous frequency and phase of bandpass signals
US5757868A (en) Digital phase detector with integrated phase detection
EP1021885B1 (en) Digital phase discrimination based on frequency sampling
JP2780692B2 (ja) Ｃｄｍａ受信装置
JP3122104B2 (ja) 可変レート方形整合フィルタ
JP2837982B2 (ja) 遅延検波復調装置
US5373247A (en) Automatic frequency control method and circuit for correcting an error between a received carrier frequency and a local frequency
JP2795585B2 (ja) 選択呼出し受信機のフィルタ回路
JP2504243B2 (ja) 復調方式
KR100547770B1 (ko) 디지털 수신기의 심볼동기 록 검출 장치 및 그 방법
US4622649A (en) Convolution processor
CA2204045C (en) Frequency converter circuit
TW202308333A (zh) 具有子-取樣功能之類比數位轉換器以估計訊號強度量測器之定幅調變無線頻率接收器
JP2006253931A (ja) 回転角度導出装置
JP2002176458A (ja) Ｄｃオフセット除去回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid