KR20010021629A

KR20010021629A - 반도체 과부하 계전기

Info

Publication number: KR20010021629A
Application number: KR1020007000187A
Authority: KR
Inventors: 주주리다니엘
Original assignee: 린다 유 퓨스; 지멘스 에너지 앤드 오토메이션 인코포레이티드
Priority date: 1997-07-10
Filing date: 1998-07-07
Publication date: 2001-03-15
Also published as: JP3421318B2; WO1999003184A1; KR100342096B1; EP1093681B1; US5986866A; US6141198A; EP1093681A1; JP2001510318A

Abstract

관련된 위상에 흐르는 전류를 나타내는 신호를 제공하기 위해서 상호간에 병렬로 연결되고 다상부하의 한 위상과 관련되어 있는 복수의 변류기들을 포함하고 있는 자체전원을 가진 다상회로보호장치. 전류신호들중에 적어도 하나의 소정의 조건이 있는 동안 첫번째 스위치를 동작시키기 위해서 첫번째 스위치는 다상부하에 파워를 막도록 조절될 수 있으며 폴트결정회로는 회로변압기들과 첫번째 스위치에 연결된다. 두번째 스위치는 파워를 다상부하에 다시 연결되도록 자동적으로 조절될 수 있다. 폴트결정회로는 첫번째 스위치의 동작을 지연하는데 대한 타이머를 가지고 있고 경고신호는 사용자가 올바른 조치를 취할 수 있도록 첫번째스위치의 동작에 앞서서 발해질 수 있다.

Description

반도체 과부하 계전기{SOLID STATE OVERLOAD RELAY}

과부하 계전기는 과전류에 의해 야기된 과열로 인한 손상으로부터 전기장치를 보호하기 위하여 산업시설에 통상적으로 사용되는 전기적 스위치이다. 통상적인 경우, 상기 전기 장치는 3상 모터이며 통상 컨텍터(contacter)라고 하는 또 하나의 계전기를 통하여 전원에 연결된다. 이 컨텍터는 통상적으로 떨어져서 위치한 다른 스위치에 의해 제어된다.

종래의 배열에서는 과부하 계전기는 순서대로 컨텍터의 제어를 위하여 제어 스위치와 직렬로 연결된다. 과부하 계전기가 과부하조건를 검출할 때, 과부하 계전기는 제어 스위치를 작동시키며, 순서대로 컨텍터의 전압을 감소시켜서 이것이 전기장치로의 전원을 차단시키며 그 결과 장치의 손상을 막는다.

과거에는, 과부하 계전기가 각각의 상에 대하여 스위치를 제어하는 바이메탈 소자와 열전달상태에 있는 저항히터를 활용해왔다. 과부하가 감지될 때, 예를 들면 저항히터로부터 바이메탈소자로의 충분한 열 입력이 있는 경우, 바이메탈 소자는 컨트렉터 코일의 전원공급을 감소시키고 전원로부터 전기장치의 해당 부분를 절단시키기 위해 자신의 해당 스위치를 개방한다.

아주 최근에, 저항히터-바이메탈 소자 타입의 계전기는 전기적 과부하 계전기로 교체되어 왔다. 예를 들면 zuzuly에 양도된 93.1.12에 등록된 미합중국 특허 5179425호를 보라. 이것의 완전한 개시는 여기에서 참조로써 구체화 된다. 이러한 회로의 출력들은 통상적으로 비교적 낮은 전력이다. 결과적으로, 순서대로 이 출력이 컨텍터 코일 전류를 제어하기 위해서 전기기계적인 스위치가 요구될 수 있다.

어떤 경우에, 과부하 계전기가 일단 트립되면, 컨텍터로의 전류흐름을 막는 개방상태로 남아 있고 수동으로 리셋되어야 한다. 통상적으로 푸쉬버튼을 채용해서 조작자가 푸쉬버튼을 눌러서 시스템이 리셋되도록 하여 전류가 다시 컨텍터 코일에 흘러가도록 과부하 계전기의 접점을 닫으면, 순서대로 컨텍터 코일은 컨텍터 접점들을 닫고 전류를 전기장치에 공급할 것이다.

과부하인동안, 선행기술에서의 과부하계전기는 통상적으로 과부하가 일정시기 동안 발생한후에 트립한다. 신호들의 작은 변동이나 잡음이 있을때 지연 된 트립은 뉴선스(nuisance)가 트립하는 것을 막아주는 것을 도와준다. 그러나, 통상 계전기들은 과부하의 최초 검출과 계전기의 트립사이의 시간 동안에는 경고나 경보음를 발생 하지 않는다. 결과적으로, 사용자는 과부하가 발생하고 있는 것을 알지 못하며 트리핑을 막기 위한 적절한 행동을 할 수 없다.

위상 손실 기간 동안 선행기술에서의 계전기는 통상 비교적 짧은 시간동안의 위상 손실이 있은 후에 트립한다. 그러나, 선행기술에서의 계전기는 이 지연 간격을 결정하기 위해서 RC 타이밍 회로(timing circuits)를 사용한다. RC 타이밍 회로는 열과 습기의 변화에 민감하기 때문에, RC 시정수는 이들의 변화에 따라 변화한다. 그리고 이 변화 때문에 뉴선스와 잘못된 계전기 트립이 일어나며 모터에 손상을 가할 수 있다.

본 발명은 전기 과부하 계전기에 관한 것이며, 보다 상세하게는 반도체로 된 다상 과부하 계전기에 관한 것이다.

명세서에 포함되며 이의 한부분을 구성하는 첨부도면들은 본 발명의 바람직한 실시예를 예시하고 있으며, 상기 전체적인 설명과 하기될 바람직한 실시예의 세부적인 설명과 함께 본 발명의 원리를 설명하는데 도움이 된다.

도 1은 본 발명에 따라 만들어진 과부하 계전기의 구성도이다.

도 2은 본 발명에 따라 만들어진 집적회로의 블록선도이다. 그리고

도 3은 본 발명에 따라 만들어진 전위차계(potentionmeter)의 저항값과 전위차계의 노브간의 그래프도이다.

과부하 계전기는 트립된 후에 자동적으로 리셋하는 과부하 계전기을 제공하는 것이 바람직하다. 그런 경우, 리셋 푸쉬버턴이나 유사한 기구의 수동작업 없이 자동적으로 계전기를 리셋시키기 위해서 자동리셋회로(automatic reset circuit)는 리셋신호를 트립기구에 주기적으로 보낼 것이다.

과부하 계전기는 계전기의 트립핑보다 앞서서 과부하 경고 신호나 위상손실 경고 신호를 제공하는 것도 역시 바람직하다. 이 경고는 과부하 혹은 위상손실이 발생했고 모터가 셧다운(shut down)되기 전에 적절한 대응책을 준비하는 것을 사용자에게 통고한다.

추가적으로, 과부하 계전기는 온도나 습기의 변화에 덜 민감한 정확한 타이밍회로를 사용하는 것이 바람직하다.

또한 신뢰성 있고 정확하고 경제적으로 생산될 수 있는 작은 패키지로 과부하 계전기를 제공하는 것이 바람직하다

더 나아가, 선택된 과부하값에서 정확히 트립하도록 정확히 설정될 수 있는 과부하 계전기를 제공하는 것이 바람직하다.

본 발명은 새롭고 개량된 반도체 과부하 계전기를 제공한다. 바람직한 실시예에서, 계전기는 3상부하를 모니터하는데 통상적으로 모터이다. 과부하 계전기는 각각 부하의 위상 입력과 관련된 복수의 전류센싱회로를 포함하고 있으며, 각각의 위상 입력의 전류를 표시하는 신호를 제공하기 위해서다. 이런 신호들를 받고 위상입력들의 평균전류와 관련있는 신호를 제공하기 위해서 가산 수단(summing means)이 제공된다. 전원는 기준 신호(reference signal)를 위해서 작동되고 RC회로는 가산 수단으로 연결된다. 비교기회로(comparator)는 기준 신호와 RC 회로에 연결되는데, 평균전류가 과부하 조건를 나타낼 때 RC회로로부터의 신호와 기준 신호를 비교하고 과부하 신호를 제공하기 위해서다. 스위치는 과부하 신호에 응답하여 과부하 계전기와 관련이 있을 수 있는 부하로 흐르는 전력을 가로 막기 위하여 사용되는데 적합하다.

바람직하게는, 전원은 전력을 받기 위해 전류 센서기들(current sensors)로 연결된다. 바람직하게는, 전류센서기들는 변류기(current transformers)이며 서로간에 병렬로 연결되어 있고, 거기에다 전원과 입력이 순서대로 직렬로 연결되어 있다.

바람직하게는, 전압 클램핑 장치가 변류기와 전원장치사이에 연결된다. 바람직한 실시예에서 클램핑장치는 제너 다이오드이다. 어떤 실시예에서는 전력 덤프 회로(power dump circuit)는 전력손실을 줄이기 위해서 전압클램핑 장치와 연결된다.

바람직하게는, 본 발명의 과부하 계전기는 위상 입력들중 어떤 것의 위상손실을 센싱하기 위해서 특히 회로 변압기 같은 전류센싱장치와 가산수단에 연결된 폴트검출회로(fault detection circuitry)를 포함하고 있다. 바람직하게는, 상기 회로는 복수의 비교기회로를 가지고 있고, 부하의 각 위상을 위한 것이며, 입력회로가 각각의 비교기회로에 제공된다. 각 입력회로는 관련된 위상에 대한 전류신호를 받기 위해서 응답하는 전류센싱회로에 연결되며, 평균전류신호를 받고 거기에 가산에 관련된신호를 상응하는 비교기회로에 제공하기 위해서 가산수단에 연결된다.

바람직한 실시예에서, 디지탈 펄스 익스텐더 회로(digital pulse extender circuit)들은 비교기회로들과 상기 스위치사이에 있으며, 비교기회로들로부터의 펄스열을 DC신호로 전환시킨다. 응답하는 레그(leg)에 전류가 있는지 없는지를 알려주기 위해서이다. 디지털 펄스 익스텐더회로들은 소정의 시간동안에 위상손실이 검출된후에 위상손실 신호를 발생하는 디지탈 위상손실 타이머(digital phase loss timer)에 연결되어 있다. 이것은 계전기가 신호들에 있는 작은 변동이나 잡음이 있는 동안 트립되는 것을 막는다.

발명의 또다른 면에 따르면, 과부하와 위상손실 경고 회로(overload and phase-loss warning circuits)들은 과부하나 위상손실인 조건이 검출되면 경고신호를 발생하기 위해 제공된다. 대부분의 경우에서, 뉴선스 트립을 막기 위한 초기 과부하 혹은 위상손실 조건과 계전기의 트립핑 사이에는 지연이 있기 때문에 이 경고 신호들은 계전기의 트립핑보다 앞서서 발생된다. 결과적으로, 작동자에게 과부하 혹은 위상 손실이 발생했다는 것을 경고하며, 이에 의해서 사용자가 트리핑에 앞서서 올바른 대책을 취할 수 있게 한다.

다른 유리한 점들은 첨부된 도면에 관련된 후술하는 설명으로부터 명확해질 것이다.

본 발명에 따라 만들어진 과부하 계전기의 전형적인 실시 예가 도 1의 구성도에 전체적으로 도해되어 있다. 비록 상기 계전기의 사용이 거기에 제한되지는 않지만, 똑같은 것이 일반적으로 3상부하에 연결되도록 의도된다. 상 도체들이 10,12,14에서 보여진다. 그리고 부하(보이지 않는)에 연결된다. 각각의 변류기(16,18,20)은 각각 도체(10,12,14)에 관련되고 도체(22)를 통해서 병렬로 연결된다.

전류센싱 저항(24)는 변류기(16,18,20) 각각에 관련된다. 관련된 상을 통하여 흐르는 전류를 나타내는 신호가 나오는 26,28,30의 접점은 각각의 변류기(16,18,20)와 이것과 관련된 전류센싱저항(24) 사이에 위치해 있다. 다이오드(31,32)는 각각의 상의 신호를 위한 정류기로서 동작하며, 그 결과 직류신호가 도체(22)에 존재한다. 그 다음에 도체(22)는 일반적으로 34로 표현된 첫번째 전원 회로(34로 표현된 것)에 연결된다. 제너 다이오드(36)의 형태로 된 전기 클램프는 공통노드와 첫번째 전원(34)와의 사이에 있으며, 자세하게는 다이오드(31,32)로 정의된 정류기와 첫번째 전원(34) 사이에 있다.

첫번째 전원(34)는 부하저항(38)과 전압을 저장하는 캐패시터(44)를 포함하고 있다. 일반적으로 48로 표시된 두번째 전원장치는,아래에서 더 자세히 설명된 것처럼, 폴트인동안 폴트회로에 파워를 공급하기 위한 두번째 전력공급장치이다. 두번째 전력공급장치는 다이오드(40)과 에너지를 저장하는 캐패시터(42)를 포함하고 있다. 첫번째 전원(34)의 캐패시터(44)는 다이오드(41)을 통해서 두번째 전원(42)와 독립되어 있다. 아래에서 더욱 자세히 설명되지만, 이것은 캐패시터(44)에 저장된 전압이 폴트인동안 너무 빨리 감소하는 것을 막는다.

바람직한 실시예에서, 계전기는 집적회로(50)를 포함하고 있다. 도 2에서 보여지는 것처럼, 집적회로(50)은 위상손실 검출회로(100), 부족전압로크아웃 회로(130), 과부하 경고회로(140), 오실레이터회로(150), 자동 리셋회로(160), 3 상위상비교기회로(180),그리고 출력드라이버 회로(190)등를 자체내에 가지고 있다.

부족전압로크아웃 회로(130)은 기준 전압(V+)를 제공하는 첫번째 섹션(132)를 가지고 있다. 이 전압은 도 1과 2에서 V+ 라고 표시된 다양한 소자들을 위한 기준전압으로 사용된다. 로크아웃회로(130)은 또한 비교기회로(134)와 분압기 저항(136과 138)을 포함하고 있는 두번째 섹션을 가지고 있다. 첫번째 전원(34)로부터 전력을 받고 참고번호 139에 비례전압신호을 내보내기 위해서 저항 136과 138은 연결된다. 전압신호(139)은 기준전압신호(V+)와 비교되기 위해서 비교기회로(134)에 제공된다. 비교기회로(134)는 전압신호(139)가 소정의 값과 같거나 그 이상인 경우이고 기준전압신호(V+)가 안정적인 값을 가질때마다 파워 GOOD이라는 신호를 제공한다. 부족전압로크아웃회로(130)는 기준신호가 불안정할 때 과부하 계전기의 잘못된 트리핑을 막기위해서 사용된다. 부족전압로크아웃회로(130)은 캐패시터(42)가 솔레노이드를 트립시키기에 충분한 에너지를 가지고 있다는 것을 또한 보장한다.

반전연산증폭기(172)를 포함하는 집적회로(50)의 3상위상 증폭기(170)은 도 1에서 일반적으로 참고번호 80으로 표현된 이산 증폭회로(discrete amplifier circuitry)와 연결되어 작동한다. 이 장치들는 접점(26, 28, 30)으로부터의 신호를 합치고 증폭하기 위해 배열된다. 더 자세하게는, 음의 값인 접점(26,28,30)으로 부터의 신호는 가산 접점(46)(summing junction)으로 공급되며, 이것은 집적회로내의 반전연산증폭기(172)로의 입력으로 연결된다. 증폭기(172)로부터 결과인 양의 출력는 도체(10,12,14)의 각각에 흐르는 평균전류에 비례할 것이다. 전위차계(82)가 포함된 조절될 수 있는 피드백이 가산접점(46)과 증폭기(172)의 출력사이에서 또한 연결된다. 이것은 사용자로 하여금 그 회로가 선택된 모터과부하 전류량에서 계전기를 작동시키도록 조절케 한다.

기술에 숙련된 사람들은 증폭기(172)의 피드백의 배열때문에 과부하 전류 세팅값은 전위차계의 저항에 반비례하는 함수라고 판단할 것이다. 그래서, 전위차계의 저항값이 감소함에 따라 전류량 세팅은 증가되며, 그 역 또한 같다. 그러나, 전류량은 저항값에 반비례함수이기 때문에 전위차계의 저항값이 상대적으로 작을 때(정격전류량은 상대적으로 높다), 저항값에서 작은 변화는 전류량의 세팅에 큰 영향을 미친다. 한편으로는, 전위차계의 저항값이 상대적으로 높을 때(정격전류량은 상대적으로 낮다) 저항값에서의 변화는 전류량의 세팅에 별로 영향을 미치지 않는다. 결과적으로는, 더 높은 전류량의 세팅에서의 전위차계를 정확히 설정하는 것은 어렵다. 왜냐하면 저항값에서의 작은 변화는 전류량 세팅의 중요한 변화를 초래하기 때문이다. 이것은 반도체 과부하 계전기는 통상 작고 콤팩트하며 그래서 작은 전위차계를 가지고 있기 때문에 특히 사실이다.

이 문제를 없애기 위해서, 전위차계(82)는 전류량 세팅에 더 선형적인 영향을 갖도록 자신이 조절됨에 따라서 바람직하게 저항값을 변화시킨다. 이것은 사용자가 전위차계를 소정의 전류량 세팅(특히 상대적으로 높은 전류량 세팅)에 더 정확히 설정하는 것을 허용한다. 도 3은 전위차계 놉(knob) 회전의 함수로서의 전위차계(82)의 바람직한 저항값을 도시하고 있다. 이 예에서, 놉은 0도의 위치에서 부터 280도의 위치까지 회전될 수 있으며 전위차계의 저항값은 놉의 회전의 함수로서 증가한다. 그러나, 종래의 전위차계와 달리 놉이 회전함에 따라 전위차계(82)의 저항값은 첫번째 비율로 증가하고, 미리 결정된 놉의 위치에서 두번째 비율로 변화한다.

더 자세히는, 도 3에 도시되어있는 것처럼, 전위차계(82)의 저항값은 놉의 회전에 대하여 놉의 회전이 약 140도(최대회전의 약 50퍼센트)까지는 어떤 비율로 증가하고 놉의 회전이 약 140도부터 280도까지는 또 다른 비율로 증가한다. 결과적으로, 전위차계(82)의 놉이 자신의 최대 회전의 약 50퍼센트까지 돌때에는 전위차계의 저항값은 자신의 최대값의 50퍼센트보다 작은 량만큼 증가한다. 그 지점에서 놉이 50퍼센트 넘어서 돌면 저항값은 자신의 저항값의 약 100퍼센트까지 더 높은 비율로 증가한다. 대조적으로, 종래의 전위차계는 놉의 완전히 회전동안 통상 하나의 선형적인 비율을 가진 저항값을 가지고 있다. 두 비율의 전위차계(82)은 사용자에게 전위차계의 놉의 설정을 통하여 명확한 과부하 비율을 더욱 쉽게 설정하도록 허용하며, 특히 전위차계의 최소저항값 설정(계전기의 최대 과부하 정격에 대응한다)에 가까울 때이다.

물론 상기 기술분야에서 숙련된 사람들은 전위차계(82)는 실제적으로 똑같은 효과를 이루도록 하기 위해서 놉의 회전에 대해서 다른 비율을 갖는 저항값변화를 가지도록 배열될 수 있다는 것을(예를 들면 지수함수 비율, 비선형 비율, 복수의 선형비율(2이상)) 알 수 있을 것이다. 개시된 2개의 선형비의 전위차계는 단지 예를 든것이다. 유사하게, 놉의 회전이 0에서 280도까지 되는 개시된 전위차계도 단지 예의 하나이다. 어떠한 형태의 변화하는 저항값도 사용될 수 있기 때문이다.

증폭기(172)로부터 출력은 저항(54,56)과 캐패시터(58)로 구성되어 있는 RC회로에 연결된다. 그리고 그때 집적회로내의 위상손실비교기회로로의 입력이 된다. 더 상세하게는, 이 신호는 과부하 비교기회로(182)로의 입력이며, 이곳에서 이 신호와 전압기준신호(V+)와 비교된다. 비교기회로(182)는 오실레이션을 막기위해서 만들어진 히스테리시스을 가지고 있다. 그래서 이 배열에서는 평균전류를 나타내는 신호가 기준전압 신호(V+)를 소정의 량만큼 초과할때, 과부하 신호가 과부하 비교기회로(182)의 출력인 184로 나올것이다. 출력(184)는 그 다음에 드라이버 회로(190)에 연결,자세하게는 OR게이트(192)의 입력으로, 다음에는 OR 게이트(192)의 출력은 전력 레벨이 GOOD임을 나타내는 부족전압로크아웃회로(130)부터 나온 것도 같이 AND 게이트(194)의 입력으로 연결된다. 만약 양 조건이 존재한다면, AND게이트(194)는 MOSFET이 포함된 출력드라이버(196)를 켜기 위해서 과부하신호를 제공한다. 출력드라이버(196)은 폴트코일(94)와 두번째 전압공급장치와 직렬로 위치해 있는 트랜지스터 스위치(92)에 연결되고 트랜지스터를 동작시킨다.

결과적으로, 평균전류를 나타내는 신호가 기준전압신호(V+)를 소정의 양만큼 초과 하고 그 전력레벨이 G00D일때, 그 폴트코일은 종래의 방법인 기계적으로 그 계전기를 트립시키기 위해서 전압이 가해진다. MOSFET의 출력 드라이버(196)은 트랜지스터 스위치(92)에 폴트코일(94)의 동작을 인네이블(enable)하기 위한 충분한 길이의 펄스를 제공하기 위해서 사용된다. 비교기회로(182,134)에 있는 히스테리시스는 계전기의 트립핑을 보장하기 위해서 충분한 길이의 펄스폭을 제공한다. 저항(54,56)과 캐패시터(58)로 구성된 RC회로는 소정의 시간 기간내에 트립이 있었는지 여부를 결정하고, 그러한 경우에 그 회로가 더 빠른 속도로 트립하도록 하는 메모리를 제공한다는 것을 관찰할 수 있다. 또한, 이것은 부하가 과도한 전력을 요구할 때인 스타트업(startups)하는 동안처럼 짧은 과부하 조건이 일어나도록 하는 지연를 제공한다. 저항(54,56)과 캐패시터(58)이 포함된 RC회로의 시정수는 캐패시터(58)의 상대적으로 느린 방전에 대비하기위해서 비교적 크다. 결과적으로, 만약 또다른 평균전류의 증가에 의해 결정되는 트립 전에 앞서서의 트립이 짧게 있어 왔다면, 캐패시터(58)은 완벽히 방전되지 않을 것이고 또한 MOSFET 출력 드라이버(196)을 가동시키는 레벨에 더욱 빨리 최종적으로 충전될 것이다. 명확히 현재 트립과 앞서서의 트립 사이에 경과시간이 적으면 적을수록, 반복적인 스타팅 하는 동안처럼, 현재의 트립은 그 만큼 더 빨리 일어날 것이다. 이런 특징은 만약 트립시간이 어떤 환경에서던지 일정하다면, 있을 수 있는 부하의 과열을 막기 위해서 고안된 것이다. 그러한 경우에 서로 짧은 시간내에 발생하는 트립들은 부하의 충분한 냉각을 허용하지 않을 것이다, 그래서 손상이 초래된다.

또한, 폴트코일에 전압이 가해질때 첫번째와 두번째 전원들은 다이오드(40),캐패시터(42)와 폴트코일(94)의 솔레노이드를 통해서 단락된다는 것이 관찰될 수 있다. 결과적으로, 첫번째 전원의 전압은 폴트 코일에 전압이 가해지는 시간 동안 감소한다. 첫번째 전원의 전압이 감소되어서 기준전압(V+)보다 작게 되면, 로크아웃회로(130)의 비교기회로(134)는 전력 GOOD 신호를 억제한다. 이 조건는 AND 게이트(194)에 입력이며, 이것은 다음에 출력 드라이버(196)을 리셋시키고, 이것은 다음에 트랜지스터스위치(92)를 리셋시키면서 폴트코일(94)의 에너지를 감소시킨다. 이것은 부족전압조건(under voltage condition)에서 출력드라이버(196)의 래칭(latching)를 유지시키며, 그리고 이것이 첫번째 전원를 단락되게 할 것이며, 이것은 첫번째 전원이 정상동작 전압에 도달하는 것을 막을 수 있다.

과부하 계전기는 또한 하나 혹은 복수의 위상 손실이 있을때 동작하는 수단을 제공한다. 바꿔 말하면, 도체(10,12,14)중의 하나에 전력이 그치면 그 상태는 인식되고 나머지 두개에 동작중인 위상들의 어떠한 상응하는 증가와도 독립적으로 트립을 일으킬 것이다.

더욱 자세히는, 도 1, 2에 도시되어 있는 것처럼 위상손실검출회로(100)에 있는 일련의 세개의 비교기회로(101,102,103)는 관련된 위상를 통하여 흐르는 전류와 모든 위상을 통해서 흐르는 평균전류의 합을 표시하는 신호를 받기 위해서 각각 연결된다. 도 2로부터 판단할 수 있는 것처럼, 비교기회로(103)의 입력은 이것은 두 저항(110,112)의 접점인 108로 연결되는 도체(106)이다. 저항(112)는 그로부터 평균전류신호를 받기 위해서 연산증폭기(172)의 출력으로 연결될 수 있다. 반면에 저항(110)은 그로부터 관련된 상의 전류를 나타내는 신호를 받기 위해서 접점(30)으로 연결될 수 있다. 유사하게 연결된 도체과 저항들도 마찬가지로 비교기회로 101과 102에 입력을 제공한다.

비교기회로(101,102,103)의 출력은 각각의 펄스익스텐더회로(114,116,118)로 연결된다. 바람직하게는, 펄스익스텐더(114,116,118)은 디지탈 타이머로 구성되어 있다. 비교기회로(101,102,103)의 출력은 디지탈 타이머(114,116,118)의 리셋 입력의 입력이다. 디지탈 타이머는 리셋입력이 로우(low)로 남아 있을때 소정의 일정시간후(더 상세하게는 그것이 소정의 숫자의 클락신호를 받은 후)에 그 타이머가 타임아웃시퀀스를 시작하고 비반전된 출력을 일으키기 위해서 배열된다. 만약 이 간격동안 타이머가 리셋신호를 받는다면, 타이머는 리셋되고 타임아웃시퀀스를 다시 시작한다. 타이머의 반전된 출력은 미러(mirror)이다. 결과적으로, 위상이 도체(10,12,14)에 있을때 펄스 신호들은 비교기회로(101,102,103)의 출력이라고 판단될 것이다. 펄스 신호들은 디지털타이머(114,116,118)를 리셋시키며 이것은 타이머들이 타임아웃시켠스(time out sequence)을 완결하는것을 막는다. 결과적으로, 타이머(114,116,118)의 반전된 출력은 하이(high)로 남아 있다.

디지털 펄스 익스텐더(114,116,118)의 반전된 출력들은 NAND 게이트(120)의 입력들로 연결되며, 다음에는 파워가 GOOD일 때를 알려주는 부족전압로크아웃회로(130)으로부터 신호를 받는 NAND 게이트(122)으로 연결된다. 또한, 선택적인 위상손실 인네이블 신호(123)은 도 2에 도시되어 있다. 이 선택적인 신호는 또한 NAND게이트(122)의 입력이며 제어신호로서 동작한다

NAND게이트(122)의 출력는 위상손실타이머(124)의 리셋 입력이다. 바람직하게는, 위상손실 타이머(124)는 디지털 타이머이다.

이처럼,만약 NAND 게이트(122)로의 입력 신호들중의 어느 하나가 로우라면, 하이 신호는 타이머(124)의 리셋입력의 입력이며, 이것은 타이머가 타이밍 아웃(timing out)하는 것을 막아주며, 그리고 이것은 타이머(124)의 비반전된 출력(126)을 로우로 남아 있게 한다고 판단할 수 있을 것이다. 그래서, 만약 선택적인 위상손실 인네이블 신호(123)가 로우라면, 타이머(124)는 하이 리셋신호를 받을 것이며 이 신호의 비반전된 출력을 일으킬수 없을것이라고 판단될 것이다. 파워GOOD 신호가 로우인 경우도 같다. 유사하게, 만약 위상이 도체(10,12,14)에 있다면, NAND 게이트(120)의 출력은 로우로 남아 있고, 이것은 다음 NAND 게이트(122)의 출력을 HIGH로 남아 있게 하며, 이것은 타이머를 타이밍 아웃하는 것을 막아준다.

그러나, 만약 위상이 도체 10,12,14중의 하나에 손실이 있다면, NAND게이트(120)부터 출력은 하이 일것이라고 판단할 수 있다. 만약 전력 GOOD신호와 선택적인 위상손실 인네이블 신호(123)가 또한 하이라면, 로우 리셋신호는 타이머(124)로의 입력이다. 이것은 그 타이머가 자신의 타임아웃시퀀스를 초기화시키고 소정의 클락신호후에 그것의 비반전된 출력(126)을 일으킨다. 디지탈타이머(124)가 배열되는데, 리셋신호가 로우로 될때,소정의 클락주기의 간격후에(바람직하게는 리셋신호가 로우로 된후 약 2초에서 2.9초후) 타이머의 비반전된 출력(126)이 하이로 되도록 하기 위해서이다. 이 시간동안의 지연는 뉴선스가 트립핑하는 것을 막는다.

타이머(124)의 비반전된 출력 126은 출력드라이버회로(190)으로의 입력이며, 더 상세하게는 OR 게이트(192)의 입력이다. 위에서 설명한 것처럼, OR게이트(192)의 출력은 전력레벨이 GOOD 라고 알려주는 부족전압로크아웃드라이버 회로(130)부터의 입력과 함께 AND게이트(194)의 입력이다. 만약 양 조건이 있으면, AND 게이트(194)가 과부하 신호를 MOSFET 출력 드라이버(196)에 제공한다. 그리고 이것은 트랜지스터 스위치(92)를 동작시키며, 이것은 폴트코일(94)와 직렬로 위치되어 있다.

결과적으로, 도체(10,12,14)중 적어도 하나에 위상 손실이 있고 위상이 어떤 시간동안, 바람직하게는 약 2초에서 2.9초 동안, 손실된채 남아 있을 때, 폴트코일에 종래의 방법으로 계전기를 자기적으로 트립시키기 위해서 전압이 가해진다. 다시, MOSFET 출력드라이버(196)은 트랜지스터 스위치(92)에 충분한 길이의 폴트코일(94)의 인네이블 트리핑을 위한 펄스를 제공하기위해서 사용된다. 비교기회로(134)의 히스테리시스는 계전기의 작동을 보장하기위해서 충분한 길이의 펄스 폭을 제공한다.

바람직한 실시예에서, 위상손실 타이머(124) 뿐만 아니라 펄스 익스텐더(114,116,118)는 이산 RC회로 타이머가 아닌 집적회로 내에서 디지털 타이머로 구성되어 있다. 일반적으로, 디지털 타이머는 RC 타이머 보다 훨씬 정확하며,온도나 습기의 변화에 덜 민감하고, 설치나 사용하는 동안에 덜 오염되기 쉽다. 추가적으로, 디지털 타이머들은 집적회로로 구축될수 있고, 이것은 공간을 아끼고 효률적이고 견실한 구축을 쉽게 한다. 결과적으로, 집적회로(50)내에 있는 디지털 타이머(114,116,118,124) 은 작고 비싸지 않는 패키지로 신뢰성 있는 회로를 제공한다.

오실레이터회로(150)에서 오실레이터(152)는 클락 신호(154)를 발생시킨다. 클락신호(154)은 종래의 방법인 타이머들을 클락하기 위해서 디지털 타이머(114,116,118,124)의 각각에 입력이다.

바람직한 실험예로서, 과부하 계전기는 일반적으로 참고 숫자 140으로 표시된 과부하 경고 회로를 포함하고 있고, 이것은 계전기의 트립핑보다 앞서서 경고 신호를 제공한다. 더 자세히는, 도체(10,12,14) 각각에 흐르는 평균전류를 나타내는 증폭기(172)로부터의 출력은 비교기회로(142)으로의 입력이다. 이 신호는 비교기회로(142)의 또하나의 입력인 기준신호(V+)와 비교된다. 이 배열의 결과 평균전류를 나타내는 신호가 기준신호(V+)를 소정의 양만큼 초과할때 비교기회로로부터 신호가 출력될 것이다. 그리고 이 출력은 AND 게이트(146)의 입력단자로 연결된다. 비교기회로는 오실레이션을 막기위해서 히스테리시스를 가지고 있다. 전력레벨이 GOOD일때을 표시하는 로크아웃신호(130)으로부터의 신호는 또한 AND 게이트(146)의 입력으로 연결된다. 만약 양 조건이 있을때, AND 게이트(146)은 MOSFET 드라이버(148)의 게이트로 신호를 보내며, 이것은 공통노드로 경고신호경로를 완성시킨다. 이 경고 신호 경로는 종래의 방법인 청각 혹은 시각적인 경고(나타나 있진 않지만)을 위한 신호 경로를 완성시키기 위해서 사용될 수 있다. 이것은 사용자에게 계전기가 트립핑에 앞서 과부하 상태가 발생하였음을 즉시 경고를 하며, 이로써 올바른 조치를 취할수 있게 한다.

위상손실있는 동안에 분리경고회로는 도 2에서 일반적으로 참고 번호 210로 도시되어 있다. 더욱 자세히는, 위에서 상술한 도체(10,12,14)중의 어느 하나의 위상손실이 있는 동안 로우(low)인 NAND게이트(122)의 출력은 인버터(212)로 연결된다. 인버터(212)는 NAND(122)로부터의 신호를 반전시키고 이 반전된 신호를 MOSFET드라이버(214)에 입력시키며, 그리고 이것은 공통노드로의 위상손실 아웃신호경로를 완성시킨다. 공통노드로의 이경로는 종래의 방법인 청각적이거나 시각적인 경고를 위한 신호의 경로를 완성시키기 위해서 사용된다. 결과적으로, 위상이 도체(10,12,14)중의 어느 하나에 손실이 있을 때에, 위상손실아웃신호는 발생될 수 있다. 이 신호는 위상손실타이머(124)에 의한 지연보다 앞서서 발생된다. 이것은 사용자에게 위상이 손실되었다는 것을 계전기가 트리핑하기 전에 즉시 경고를 할 것이다. 그리고 올바른 조치가 취해지도록 할 것이다.

어떤 실시예에서는, 과부하 계전기는 파워 덤프회로를 포함하며, 이것은 오실레이터 회로(150)에 있는 스위치 모드 드라이버(157)(swich mode drive)와 의무주기스위치(158)(duty cycle swich)과 MOSFET(159)로 구성되어 있다. 스위치 모드 드라이버(157)은 오실레이터(152)로부터 의무주기신호(156)을 구동시킨다. 의무주기신호(156)은 MOSFET(159)의 게이트로 연결되고, 그리고 이것은 순서대로 첫번째 전원(34)와 공통노드사이에 직렬로 연결된다. 결과적으로 의무주기신호가 하이일때, MOSFET은 전압이 가해지고 첫번째 전원는 공통노드와 단락된다. 이것은 제너 다이오드(36)에서의 전력손실을 낮게 하고, 순서대로 계전기의 모든 전력소비를 낮게 하고 계전기의 열도 줄인다. 스위치 모드 드라이버(157)의 의무주기신호는 의무주기스위치(158)을 닫는 것에 의해서 선택적으로 변화될 수 있다. 예를 들면, 이 스위치 모드 드라이버(157)은 의무주기스위치(158)가 열려진 채로 있을때는 첫번째 의무주기를 제공하고 닫혀진채로 있을 때는 두번째 의무주기를 제공하기 위해서 배치될 수 있다.

추가적으로, 도 2에 예시한 것처럼 집적회로의 의무주기핀은 또한 오실레이터(152)로 연결될 수 있다. 테스팅동안 테스트 입력(153)이 스텐다드 클락신호(154)를 무력하게 하는 공통노드로 연결될수 있도록 오실레이터(152)은 배치될 수 있다. 분리되고 미리 선택된 클락신호는 그때 의무주기핀을 경유하여 오실레이터(152)로의 입력이 되며, 이 분리된 신호는 테스트 클락신호로서 그때 클락선(154)(clock line)의 출력이다.

본 발명의 전력 덤프회로와 테스트클락회로는 처음부터 집적회로 내에 포함되어 있다고 판단할 수 있을 것이다. 이것은 장치의 디지털 구현을 준비한 것이며, 이것은 공간을 작게 하고 구성부품의 숫자를 줄이고 효률적이고 신뢰성있는 구성을 쉽게 한다.

바람직한 실험예로는, 계전기는 참고번호 160과 200번으로 일반적으로 표시된 자동리셋회로를 포함하고 있다. 도 1에서 보여지는 것처럼, 첫번째 전원는 캐패시터(202)와 저항(204)로 표시된 RC타이밍회로에 연결된다. 정상 동작하는 동안에는 캐패시터(202)은 첫번째 공급 전압에 비례해서 전압을 저장한다. 과부하 트립 조건발생후에, 캐패시터(202)에 걸린 전압은 저항(204)를 통해서 감소한다. 다이오드(206)는 자동리셋회로를 위해서 공통단자와 분리시킨다. 이것은 자동리셋회로(160,200)가 다른 계전기 회로를, 예를 들면 첫번째 공급전압과 공통노드사이에 연결된 회로, 독립적으로 동작하게 한다.

일반적으로 참고번호 160으로 표시된 회로는 캐패시터(202)에 의해 저장된 전압이 기준전압밑으로 감소할때 펄스를 제공한다. 이 펄스는 리셋코일(208)을 래치시키기 위해 사용된다. 더 자세히는, 캐패시터(202)의 전압은 저항 161과 162에 의해 분배된 전압이다. 이것은 캐패시터(202)에 걸리는 전압에 비례하는 전압신호를 접점(163)에 설정한다. 접점(163)에 설정된 전압은 비교기회로(164)의 입력이다. 또한, 자동리셋기준전압은 기준회로(165)에 의해 설정된다. 그리고 이 기준전압은 접점(163)에 설정된 전압과 비교하기위한 또 하나의 비교기회로(164)의 입력이다. 접점(163)의 전압이 기준전압밑으로 감소할 때, 비교기회로(164)는 펄스발생기(166)으로 신호를 출력하며, 이것은 순서대로 리셋코일(208)과 직렬로 연결된 트랜지스터 스위치(210)으로 펄스 신호를 출력한다. 결과적으로, 트랜지스터 스위치(210)가 펄스발생기(166)으로 부터 펄스를 받으면, 이것은 캐패시터(202)부터 리셋코일(208)을 통해서 Vsss까지의 신호 경로을 완성시킨다. 이것은 계전기를 리셋시키는 리셋코일(208)을 래치한다. 따라서, 폴트가 있을 동안 캐패시터(202)에 걸린 전압은 어떤 기간의 시간동안 감소하며, 이것은 계전기의 리셋팅을 이끌것이라고 판단할 수 있을 것이다.

선행한 것들로부터, 본 발명에 따라 만들어진 과부하계전기는 히터에 대한 어떤 필요성, 그것을 수용시킬 체적 혹은 거리로부터 열을 분산시키기 위한 어떤 수단들을 없앤다고 판단할 수 있을 것이다. 더 나아가서, 동 과부하계전기는 나머지의 동작하는 위상들에 대한 전류레벨이 증가하는 것과는 독립적으로 위상손실이 있을 경우에 트립핑에 대비하며, 부하의 어느 부분이 과열되기 이전에 빨리 절단을 하기 위해서이다.

또한, 디지털 타이머(114, 116, 118, 124)는 매우 정확한 타이밍 함수를 제공하며, 이것은 열과 습기의 변동에 덜 민감한 정확하고 소형의 전기적 계전기를 제공한다고 판단할 수 있다. 더 나아가, 과부하 손실경고회로(140)는 계전기가 트립핑하기 전에 경고 신호를 발한다. 이 경고 신호는 바람직하다면 대응책을 위해서 부하가 셧다운되기전에 사용자에 경고하는데 사용될수 있다고 판단 할 수 있다. 추가적으로, 참고번호 160과 200으로 표시된 자동리셋 회로는 트립후에 자동리셋팅을 제공한다.이것은 계전기를 사용자가 수동으로 리셋팅할 필요를 없앤다.

어떤 경우에는 본발명을 거친 환경(예를 들면 높은 온도의 환경)에서도 사용하는 것은 바라는 바이다. 그래서 본 발명에 사용된 캐패시터들은 높은 온도에서 견디고 정확히 동작하도록 구성되어야 한다. 또한 이것은 만약 본발명의 계전기가 보다 높은 온도에서 정격된 캐패시터로 어떤 온도의 범위내에서 사용된다면, 이 캐패시터들은 낮은 온도에서 정격 된 캐패시터들보다 수명이 실제적으로 더 길다는 점에서 더 나은 이익을 제공한다. 이것은 캐패시터 수명 정격은 전형적으로 정격된 전압과 온도의 함수이기 때문이며, 정격된 값보다 낮은 전압과 온도에서 동작되는 캐패시터들은 실제적으로 그들의 수명이 증가된다.

사실상, 바람직한 실험예에서 본 발명의 과부하계전기는 섭씨 105도에서 정격된 캐패시터를 사용한다. 이것은 높은 온도의 환경(예를 들면 섭씨 85도 근처에서)에서도 정확한 동작을 제공하며 실제적으로 캐패시터들에게 높은 수명을 제공한다. 유사하게, 비록 본 발명의 캐패시터들에 인가되는 전압들은 일반적으로 직류 14.5볼트의 범위에 있더라도, 본 발명에 사용되는 캐패시터들은 바람직하게는 직류전압 25볼티지에서 정격된다. 또한 이것은 고장률를 감소시키고 실제적으로 캐패시터의 수명을 늘린다.

과부하 계전기에 사용된 회로보드와 전기 소자들의 내구성과 수명을 증가시키기 위해서, 보드와 소자들은 실리콘이나 폴리우레탄같은 보호막으로 담겨지거나 입혀질 것이다.

마지막으로 본 발명은 다상 부하의 과부하 보호장치로서 되었는데, 기술분야에서 숙달된 사람들은 본 발명을 단상부하의 보호장치에서도 활용성을 찾을 수 있을 것이라고 판단할 수 있을 것이다. 그러한 경우에, 과부하 보호에 관한한 본 발명의 잇점을 얻기 위해서는 세개의 변류기(16,18,20)을 통해서 단상도체을 통과시키는 것만이 필요하다.

Claims

전력을 유도장치에 공급하는 위상도체들이 연결된 모티터링 장치에 있어서:

상기 위상도체들 각각에 전류신호를 나타내는 신호들을 제공하는 전류센싱회로;

상기 위상도체들을 상기 장치로부터 절단하는 스위치;

상기 위상도체들을 상기 장치로 연결하는 스위치;

상기 전류신호들중에 적어도 하나의 적어도 하나의 소정조건에 응답하여 절단스위치를 동작시키는 전류센싱회로에 연결되는 폴트결정회로; 및

상기 절단스위치가 동작된후 자동적으로 연결 스위치를 작동시키는 리셋회로 를 포함하는 것을 특징으로 하는 모니터링 장치.
제 1 항에 있어서: 첫번째 기준 신호를 제공하는 상기 전류센싱회로에 연결된 첫번째 회로; 및

상기 첫번째 기준신호가 소정의 값에 도달할때 상기 첫번째 기준신호를 받고 상기 연결스위치를 동작시키기위해 연결된 상기 리셋회로를 더 포함하는 것을 특징으로 하는 모니터링 장치.
제 2 항에 있어서: 상기 첫번째 회로에 연결되며 상기 절단 스위치를 동작시키기 위한 전력을 제공하는 상기 두번째 회로를 더 포함하는 것을 특징으로 하는 모니터링 장치.
제 2 항에 있어서, 상기 리셋회로는 RC타이밍 회로를 포함하는것을 특징으로 하는 모니터링 장치.
제 4 항에 있어서, 상기 RC 타이밍 회로는 섭씨 105도와 직류 25볼트 까지에서 동작하도록 정격된 캐패시터를 가지는 것을 특징으로 하는 모니터링 장치.
제 4 항에 있어서, 상기 RC 타이밍 회로는 코팅되어 보호되는 것을 특징으로 하는 모니터링 장치.
제 1 항에 있어서, 상기 폴트 결정 회로는 디지털 펄스 익스텐더들을 포함하는 것을 특징으로 하는 모니터링 장치.
제 7 항에 있어서, 상기 소정의 조건은 위상의 손실인것을 특징으로 하는 모니터링 장치.
제 2 항에 있어서 : 상기 소정의 조건은 상기 전류신호들중에 적어도 하나에 전류가 소정의 값을 초과하는것이며;

상기 폴트 결정 회로는 소정의 값을 설정하도록 조절될 수 있는 전위차계를 포함하며; 및

그것이 조절됨에 따라서 복수의 선형비율로 변화하는 저항값을 가진 상기 전위차계를 포함하는 것을 특징으로 하는 모니터링 장치.
제 2 항에 있어서: 상기 소정의 조건은 상기 전류신호들중의 적어도 하나에 전류가 소정의 값을 초과하는 것이며;

상기 폴트 결정 회로는 소정의 값을 설정 시킬수 있도록 조절될 수 있는 전위차계를 포함하며; 및

그것이 조절됨에 따라서 비선형비율로 변화하는 저항값을 가지는 상기 전위차계를 특징으로 하는 모니터링 장치.
부하의 위상입력들을 모니터링하는 자체 전원을 가진 반도체 과부하 계전기 장치에 있어서:

상기 계전기를 개방하는 첫번째 스위치;

상기 계전기를 닫는 두번째 스위치;

상기 부하로의 입력들중 적어도 하나의 받아들일 수 없는 전류조건에 응답하여 상기 첫번째 스위치를 동작시키는 디지털 펄스 익스텐더들을 가지고 있는 위상손실결정회로;

상기 부하로의 입력들중 적어도 하나의 받아들일 수 없는 전류의 증가에 응답하여 상기 첫번째 스위치를 동작시키는 과부하결정회로; 및

첫번째 스위치의 동작에 응답하여 상기 두번째 스위치를 자동적으로 동작시키는 리셋 회로를 포함하는 것을 특징으로 하는 장치.
제 11 항에 있어서, 소정의 조건들 하에서 첫번째 스위치의 동작을 막는 전압결정회로를 더 포함하는 것을 특징으로 하는 자체 전원을 가진 과부하 계전기.
제 12 항에 있어서, 상기 전압 결정 회로는 코팅되어 보호되는 것을 특징으로 하는 자체전원을 가진 과부하 계전기.
제 11 항에 있어서, 상기 위상입력들에 연결된 복수의 전류센싱변압기들;

상기 전류센싱변압기들중 적어도 하나와 연결되어 기준신호를 제공하는 기준회로;

상기 기준신호가 소정의 값에 도달할 때,상기 기준회로와 연결된 비교기회로를 포함하며 리셋 신호를 발생하는 상기 리셋 회로; 및

상기 비교기회로와 연결된 상기 두번째 스위치를 더 포함하는 것을 특징으로 하는 자체전원을 가진 과부하 계전기.
제 11 항에 있어서: 부하로의 상기 입력들중에 적어도 하나의 상기 받아들일 수 없는 전류의 증가값을 설정하도록 조절될수 있는 전위차계; 및

그것이 조절됨에 따라서 복수의 선형비율로 변화하는 저항값을 가진 상기 전위차계를 더 포함하는 것을 특징으로 하는 자체전원을 가진 과부하 계전기.
제 11 항에 있어서, 부하로의 상기 입력들중에 적어도 하나의 상기 받아들일 수 없는 전류의 증가값을 설정하도록 조절될 수 있는 전위차계; 및

그것이 조절됨에 따라 비선형비율로 변화하는 저항값을 가진 상기 전위차계

을 더 포함하는 것을 특징으로 하는 자체전원을 가진 과부하 계전기.
제 11 항에 있어서, 상기 리셋회로는 RC타이밍회로를 포함하는 것을 특징으로 하는 자체전원을 가진 과부하 계전기.
제 17 항에 있어서, 상기 RC 타이밍회로는 섭씨 105도와 직류 25볼트까지에서 동작하도록 정격된 캐패시터를 가지고 있는 것을 특징으로 하는 모니터링 장치.
제 17 항에 있어서, 상기 RC타이밍회로는 코팅되어 보호되는 것을 포함하는 것을 특징으로 하는 모니터링 장치.
전력을 유도장치에 공급하는 적어도 하나의 위상도체에 연결된 모니터링 장치에 있어서:

상기 위상도체들 각각의 전류신호를 나타내는 신호들을 제공하는 전류센싱회로;

상기 장치로부터 상기 위상도체를 절단시키는 스위치;

상기 전류신호들중 적어도 하나의 신호의 적어도 하나의 소정의 조건에 응답하여 스위치를 동작시키는 전류센싱회로에 연결되는 폴트결정회로; 및

상기 전류신호들중 적어도 하나의 적어도 하나의 소정의 조건에 응답하여 경고신호를 발생하는데 적합한 경고회로; 를 포함하고, 상기의 폴트결정회로에서 상기 동작은 상기 조건이 소정의 시기동안 존재한 후에 일어나는 것이며, 상기 경고회로에서 상기 폴트 결정회로에 의한 상기 스위치 동작에 앞서서 발생하는 것을 특징으로 하는 장치.
제 20 항에 있어서: 상기 위상도체들 각각의 평균전류와 관련된 신호를 제공하는 가산회로;

상기 위상도체들 각각의 평균전류와 관련된 상기 신호와 기준신호를 비교하고, 상기 위상도체들 각각의 평균전류와 관련된 상기 신호가 상기 기준신호보다 더 클때 상기 경고신호를 발생하는 상기 경고회로를 더 포함하는 것을 특징으로 하는 모니터링 장치.
제 20 항에 있어서: 상기 위상 도체들 각각의 평균전류와 관련된 신호를 제공하는 가산회로;

상기 전류센싱회로와 연결되고 상기 가산회로와 연결된 비교기회로;

상기 비교기회로와 연결된 디지털 펄스 익스텐더회로;

상기 디지털 펄스 익스텐더회로와 연결된 AND 수단; 및

상기 AND수단과 연결된 상기 경고회로를 더 포함하는 것을 특징으로 하는 모니터링 장치.
제 22 항에 있어서: 상기 소정의 조건은 상기 전류신호들중 적어도 하나의 전류가 소정의 값을 초과하는 것이며;

상기 폴트결정회로는 소정의 값을 설정하도록 조절될 수 있는 전위차계를 포함하며; 및

그것이 조절됨에 따라서 비선형비율로 변화하는 저항값을 가지는 상기 전위차계를 특징으로 하는 모니터링 장치.
다상회로 보호장치에 있어서: 각각 각각의 위상 도체에 관련되어 있고, 각각 각각의 위상 도체의 전류신호를 표시하는 신호를 제공하는 복수의 전류센싱회로들;

상기 위상 도체들을 개방하는 스위치;

상기 위상 도체들의 평균전류와 관련된 신호를 제공하는 가산회로;

상기 위상 도체들의 평균전류를 나타내는 지연된 신호를 발생하는 상기 가산회로에 연결된 지연 회로;

폴트결정회로로의 상기 지연된 신호입력,상기 지연된 신호가 초과 전류조건을 표시할 때 스위치를 작동시키는 상기 폴트결정회로; 및

상기 가산회로에 연결되어있고, 상기 위상 도체들의 평균전류를 나타내는 상기 신호가 초과 전류조건을 나타낼 때 경고신호를 발생하는 상기 경고 회로를 포함하는 것을 특징으로 하는 다상회로보호장치.
제 24 항에 있어서, 지연 회로는 RC회로를 포함하는 것을 특징으로 하는 다상회로보호장치.
제 25 항에 있어서, RC회로는 섭씨 105도 까지에서 동작되도록 정격된 캐패시터를 가지는 것을 특징으로 하는 다상회로 보호장치.
제 26 항에 있어서, 상기 RC회로는 코팅되어 보호되는 것을 특징으로 하는 다상회로보호장치.
제 25 항에 있어서, 만약 상기 스위치가 주어진 앞서의 시기에 미리 동작되어왔다면, 지연 회로가 상기 스위치의 앞서서의 동작을 기억하고 약간 지연 되게 상기 스위치를 동작시키는 것을 특징으로 하는 다상회로 보호장치.
제 28 항에 있어서, 지연 회로는 RC회로를 포함하는 것을 특징으로 하는 다상회로보호장치.
제 29 항에 있어서, RC회로는 섭씨 105도까지에서 작동하도록 정격된 캐패시터를 가지는 것을 특징으로 하는 다상회로보호장치.
제 24 항에 있어서, 초과 전류 조건의 값을 설정하도록 조절될 수 있으며, 그것이 조절됨에 따라서 복수의 선형비율로 그것의 저항값을 변화시키는 전위차계를 더 포함하는 것을 특징으로 하는 다상회로보호장치.
제 24 항에 있어서, 초과 전류 조건의 값을 설정하도록 조절될 수 있으며, 그것이 조절됨에 따라서 비선형비율로 그것의 저항값을 변화시키는 전위차계를 더 포함하는 것을 특징으로 하는 다상회로보호장치.
부하의 위상입력들을 모니터링하는 자체전원을 가진 반도체 과부하 계전기

장치에 있어서:

상기 계전기를 개방하는 스위치;

상기 상 입력들과 연결된 복수의 전류센싱변압기들;

상기 변압기들중에서 적어도 하나와 연결되며 위상도체들의 평균전류에 관련된 신호를 제공하는 가산 회로;

상기 가산회로에 연결되며 위상도체들의 평균전류에 관련된 지연된 신호를 제공하는 지연 회로;

상기 지연 회로와 연결되며 상기 지연된 신호가 받아 들일 수 없는 조건을 표시할 때 상기 스위치를 작동시키는 폴트회로; 및

상기 가산회로와 연결되며 위상도체들의 평균전류에 관련된 상기 신호가 받아 들일 수 없는 조건을 표시할 때 경고 신호를 제공하는 경고회로를 포함하는 것을 특징으로 하는 장치.
제 33 항에 있어서:

전압기준신호발생기;

상기 지연된 신호를 상기 전압기준신호와 비교하는 첫번째 비교기회로를 포함하는 상기 폴트회로;

위상 도체들에 평균전류에 관련된 상기 신호를 상기 전압기준신호와 비교하는 두번째 비교기회로를 포함하는 상기 경고회로를 더 포함하는 것을 특징으로 하는 자체전원을 가진 과부하 계전기.
부하의 위상 입력들을 모니터링하는 자체전원을 가진 반도체 과부하 계전기장치에 있어서:

상기 계전기를 개방하는 스위치;

상기 위상 입력들과 연결되며 각각의 위상입력의 전류를 표시하는 신호를 제공하는 복수의 전류센싱변압기들;

상기 변압기들중 적어도 하나에 연결되며 위상 도체들의 평균전류에 관련된 신호를 제공하는 가산회로;

위상도체들의 평균전류에 관련된 신호의 가산에 관련된 신호를 받고 위상입력에 전류를 표시하는 신호들 중 적어도 하나를 받는 비교기회로;

상기 비교기회로와 연결된 AND 수단들;

상기 AND 수단들과 연결되며 경고 신호를 발생하는 경고회로를 포함하는 것을 특징으로 하는 장치.
제 35 항에 있어서, 상기 AND 수단들과 상기 스위치사이에 연결된 디지털타이머를 더 포함하는 것을 특징으로 하는 자체전원을 가진 과부하 계전기.
제 36 항에 있어서, 상기 비교기회로와 상기 AND수단들 사이에 연결된 디지털 펄스 익스텐더를 더 포함하는 것을 특징으로 하는 자체전원을 가진 과부하 계전기.
부하의 위상 입력들을 모니터링하는 자체전원을 가진 반도체 과부하 계전기 장치에 있어서:

상기 계전기를 개방시키는 첫번째 스위치;

상기 계전기를 닫는 두번째 스위치;

부하로의 입력에서 위상손실에 응답하여 상기 첫번째 스위치를 작동시키는 위상손실회로;

부하로의 입력에서 받아들 일 수 없는 전류의 증가에 응답하여 상기 첫번째 회로를 작동시키는 과부하회로;

상기 첫번째 스위치의 작동에 응답하여 상기 두번째 스위치를 동작시키는 리셋 회로;

첫번째 스위치의 동작에 앞서서 경고 신호를 발생하는 경고 회로를 포함하는 것을 특징으로 하는 장치.
제 38 항에 있어서, 위상손실회로가 디지털 펄스 익스텐더들를 포함하는 것을 특징으로 하는 계전기.
제 38 항에 있어서, 위상손실회로가 첫번째 스위치의 동작을 지연 시키는 디지털 타이밍 회로를 포함하는 것을 특징으로 하는 계전기.
제 38 항에 있어서, 위상손실회로가 디지털 펄스 익스텐더와 디지털 타이머를 포함하는 것을 특징으로 하는 계전기.
제 41 항에 있어서, 상기 과부하와 위상손실회로에 전력를 공급하기위해서 사용되는 첫번째 기준신호를 위상입력들로부터 구동시키는 첫번째 전압기준회로를 더 포함하는 것을 특징으로 하는 계전기.
제 42 항에 있어서, 상기 첫번째 스위치에 전력를 공급하기 위해서 사용되는 두번째 기준 신호를 발생시키는 두번째 전압 기준회로를 더 포함하는 것을 특징으로 하는 계전기.
제 38 항에 있어서, 상기 과부하회로는 전위차계를 포함하고 있으며, 상기 전위차계는 부하로의 입력에서 받아들일 수 없는 전류의 증가의 값을 설정하도록 조절될 수 있으며 그것이 조절됨에 따라서 복수의 선형비율로 자신의 저항값을 변화 시키는 것을 특징으로 하는 계전기.
제 38 항에 있어서, 상기 과부하 회로는 전위차계를 포함하고 있으며, 상기 전위차계는 부하로의 입력에서 받아들일 수 없는 전류의 증가의 값을 설정하도록 조절될수 있으며 그것이 조절됨에 따라서 비선형 비율로 자신의 저항값을 변화시키는 것을 특징으로 하는 계전기.