KR20010015350A - 전자 부품 시험 장치용 인서트 - Google Patents

Abstract

인서트에 수납된 피시험 전자 부품의 상면에 덮혀 유지되는 위치와 피시험 전자 부품의 상면으로부터 대피하는 위치의 사이를 이동하는 래치부와, 래치부를 인서트 본체에 회전 가능하게 지지하는 래치 암부를 갖고, 인서트의 측면을 볼 때에 래치부의 선단과 래치 암부의 회전 중심이 대략 동일 연직선 상에 배치되고, 인서트의 평면을 볼 때에 래치부와 래치 암부의 회전 중심이 오프셋되어 있다.

Description

전자 부품 시험 장치용 인서트{An insert for apparatus for testing an electronic component}

본 발명은 반도체 집적 회로 소자 등의 전자 부품(이하, 단순히 IC 라고도 한다.)을 테스트하기 위한 전자 부품 시험 장치 및 이것에 사용되는 트레이 및 인서트에 관한 것으로서, 특히 피시험 IC 의 유지성, 피시험 IC 의 콘택트부에 대한 위치 결정 정밀도가 뛰어남과 동시에 구성 부품의 범용성이 뛰어난 인서트, 트레이 및 전자 부품 시험 장치에 관한 것이다.

핸들러(handler)라 불리는 전자 부품 시험 장치에서는, 트레이에 수납된 다수의 IC를 시험 장치 내에 반송하고, 각 IC를 테스트 헤드에 전기적으로 접촉시켜, 전자 부품 시험 장치 본체(이하, 테스터라고도 한다.)에서 시험을 행하게 한다. 그리고, 시험을 종료하면 각 IC를 테스트 헤드로부터 반출하여, 시험 결과에 따른 트레이에 탑재함으로써, 양품과 불량품의 카테고리의 구분이 행해진다.

종래의 전자 부품 시험 장치에는, 시험 전의 IC를 수납하거나 시험이 끝난 IC를 수납하기 위한 트레이(이하, 커스터머 트레이라고도 한다.)와, 전자 부품 시험 장치 내를 순환 반송되는 트레이(이하, 테스트 트레이라고도 한다.)가 상이한 타입이었으며, 이러한 종류의 전자 부품 시험 장치에서는 시험 전후에 커스터머 트레이와 테스트 트레이 사이에서 IC를 바꿔 탑재하는 것이 행해지고 있으며, IC를 테스트 헤드에 접촉시켜 테스트를 행하는 테스트 공정에 있어서는, IC 는 테스트 트레이에 탑재된 상태로 테스트 헤드에 압착된다.

종래의 전자 부품 시험 장치의 테스트 트레이에는, 인서트라 불리우는 IC 의 탑재기구가 예를 들면 64 개 장착되어 있고, 이 인서트(16)는 도 27 에 나타낸 바와 같이 인서트 본체에 대해 접근 및 이반하는 레버 플레이트(162)를 갖고 있다. 이 레버 플레이트(162)는 IC를 유지하기(튀어나옴을 방지한다) 위한 래치(163)에 기계적으로 접속되어 있고, 도시하지 않은 스프링의 탄성력에 의해, 무부하 상태에서는 상기 도면의 상부에 나타낸 바와 같이 래치(163)가 닫힌 상태가 되어, 반송중에 IC가 튀어나오는 것을 방지한다. 한편, 외부로부터 레버 플레이트(162)를 누르면, 상기 도면의 하부에 나타낸 바와 같이 래치(163)가 열려, IC 의 반입 및 반출 등이 가능해진다.

그런데, 테스트 해드의 콘택트부는 스프링에 의해 출몰 가능하게 설치된 복수의 콘택트 핀으로 이루어지고, 볼 그리드 어레이(BGA : Ball Grid Aray)형 IC를 테스트하는 경우, 그 선단은 그 볼상 입출력 단자에 따라 원추상 오목부로 되어 있다.

종래의 전자 부품 시험 장치에서는, IC 의 패키지 몰드의 외주 형상을 사용하여 피시험 IC 와 콘택트 핀의 위치 맞춤을 행했으나, 칩 사이즈 패키지(CSP : Chip Size Package) 등의 IC 에서는 패키지 몰드의 치수 정밀도가 극히 러프하여, 외주 형상과 땜납 볼의 위치 정밀도가 반드시 보장되어 있지 않다. 이 때문에, IC 패키지 몰드의 외주에서 위치 결정을 행하면, 콘택트 핀에 대해 땜납 볼이 어긋난 상태에서 압착되게 되어, 콘택트 핀의 예리한 선단으로 땜납 볼에 손상을 줄 우려가 있었다.

그래서 본 발명자들은 패키지 몰드가 아닌 땜납 볼 그 자체로 위치 결정하는 것을 개발했다. 이에 의해, 땜납 볼의 손상 등을 방지할 수 있을 뿐 아니라, 땜납 볼의 배열 매트릭스가 동일한 조건이면, 외형 형상이 달라도 인서트를 공용화할 수 있다.

그런데, 예를 들면 도 28 에 나타낸 것과 같은 외형 형상이 다르고 땜납 볼의 배열 매트릭스가 동일한 2 종류의 IC를 1 종류의 인서트에 탑재하는 경우, 상술한 래치(163)에 의한 유지가 곤란해진다.

즉, 인서트(16)에 대해 IC를 땜납 볼로 위치 결정하게 하면, 땜납 볼의 높이 자체가 극히 작으므로, 약간의 진동에 의해서도 IC가 가이드에서 빠져 버린다. 따라서, 래치(163)와 IC의 상하 방향의 클리어런스(z)는 가능한 한 작게 할 필요가 있고, 이렇게 하기 위해서는 도 27 에 나타낸 래치(163)의 선단을 조금 연장하면 된다.

그러나, 래치(163)의 선단을 연장하면, 상기 도면의 하부에 나타낸 바와 같이 래치(163)를 열었을 때의 개폐량(x)이 작아져, 이것에서는 도 28 에 나타낸 바와 같은 외형 형상이 큰 IC 와 작은 IC를 동일 래치(163)로 유지할 수는 없다.

하지만, 래치(163)의 회전 각도, 즉 레버 플레이트(162)의 아래로 가압하는 양을 크게 하면 래치(163)의 개폐량(x)도 커지나, 레버 플레이트(162)의 아래로 가압하는 양은 핸들러의 테스트 공정 상의 제약때문에 증가시키는 것은 곤란하다. 또, 래치(163)의 회전 중심을 도면에서 하측으로 이동시켜도 래치(163)의 개폐량(x)이 커지는데, 래치(163)의 회전 중심을 하측으로 어긋나게 하면, 인서트 자체가 하측으로 커지므로, 테스트 공정 등으로의 반송 중에 다른 기구와 간섭할 위험이 있다.

한편, 볼 그리드 어레이(BGA)형 IC를 테스트하는 경우, 도 29 에 나타낸 바와 같이, 테스트 헤드(104)의 콘택트부는 스프링(도시 생략)에 의해 출몰 가능하게 설치된 콘택트 핀(51)으로 이루어지고, 그 선단에는 도 30 의 B 부에 나타낸 바와 같이, 피시험 IC 의 볼상 입출력 단자(이하, 땜납 볼(HB)이라고도 한다.)에 따른 원추상 오목부(51a)가 형성되어 있다. 종래의 전자 부품 시험 장치에서는, IC 의 패키지 몰드(PM)의 외주 형상을 사용하여 피시험 IC 와 콘택트 핀(51)의 위치 맞춤을 행하고 있었다.

그러나, 칩 사이즈 패키지(CSP) 등의 IC 에서는 패키지 몰드(PM)의 치수 정밀도가 극히 러프하여, 외주 형상과 땜납 볼(HB)의 위치 정밀도가 반드시 보장되어 있지 않다. 그래서, IC 패키지 몰드(PM)의 외주에서 위치 결정을 행하면, 도 30의 C 부에 나타낸 바와 같이, 콘택트 핀(51)에 대해서 땜납 볼(HB)이 어긋난 상태에서 압착되게 되어, 콘택트 핀(51)의 예리한 선단으로 땜납 볼(HB)에 손상을 가할 위험이 있었다.

또, 패키지 몰드(PM)의 외주 형상의 치수가 정밀도 높게 된 IC 라 하더라도, 외주 형상에 의해 위치 결정을 행하면, 땜납 볼(HB)의 매트릭스가 동일한 IC 라 하더라도, 외주 형상이 다르면 테스트 트레이의 인서트까지도 교환할 필요가 생겨, 테스트 비용이 높아지게 된다.

또, 칩 사이즈 패키지 IC 이외의 IC 에서도, 콘택트 핀(51)에 의한 땜납 볼(HB)의 손상을 회피하기 위해, 피시험 IC를 테스트 헤드의 콘택트 핀(51)에 압착하기 전에, 피시험 IC를 소켓부에서 떼어내어, 여기서 일단 위치 결정을 했으므로, IC 시험 장치의 인덱스 타임이 길어지는 문제가 있었다.

본 발명의 제 1 목적은 피시험 전자 부품의 유지성이 뛰어난 인서트, 트레이 및 전자 부품 시험 장치를 제공하는 것에 있다.

또, 본 발명의 제 2 목적은 피시험 IC 의 콘택트부에 대한 위치 결정 정밀도가 뛰어남과 동시에 구성 부품의 범용성이 뛰어난 전자 부품 시험 장치용 인서트를 제공하는 것에 있다.

상기 제 1 목적을 달성하기 위하여, 본 발명의 제 1 관점에 의하면, 피시험 전자 부품을 탑재하여 전자 부품 시험 장치 내를 돌아가는 트레이에, 미동 가능하게 설치되는 인서트로서,

상기 인서트에 수납된 피시험 전자 부품의 상면에 덮혀 유지되는 위치와 상기 피시험 전자 부품의 상면으로부터 대피하는 위치 사이를 이동하는 래치부와, 상기 래치부를 인서트 본체에 회전 가능하게 지지하는 래치 암부를 갖고,

상기 인서트의 측면에서 볼 때에 상기 래치부의 선단과 상기 래치 암부의 회전 중심이 대략 동일 연직선 상에 배치되고,

상기 인서트의 평면에서 볼 때에 상기 래치부와 상기 래치 암부의 회전 중심이 오프셋되어 있는 인서트가 제공된다.

이 때, 특별히 한정되지는 않으나, 상기 래치부가 상기 유지 위치로 이동하는 방향으로, 상기 래치 암에 탄력을 부여하는 탄성체를 갖는 것이 보다 바람직하다.

본 발명의 인서트에서는 피시험 전자 부품을 유지 및 해방함에 있어서, 래치부와 래치 암부의 회전 중심이 측면에서 볼 때에 거의 동일 직선 상에 배치되어 있으므로, 래치 암부의 회전각이 작아도, 기하학적으로 래치부 선단의 개폐량(유지 위치와 대피 위치의 차)이 커진다. 이에 의해 패키지 몰드의 크기가 다른 전자 부품을 동일 인서트에 탑재할 수 있다. 또, 본 발명의 인서트에서는 래치부와 래치 암부의 회전 중심이 평면시에 있어서 오프셋되어 있으므로, 전자 부품을 인서트에 출입시킬 때도 래치 암부가 방해가 되는 경우는 없다.

상기 발명에서는 특별히 한정되지는 않으나, 상기 래치 암부의 역점이 해당 래치 암부의 회전 중심에 대해 상기 래치부의 반사측에 형성되고, 상기 인서트 본체에 설치된 레버 플레이트를 통해 상기 역점에 외력이 작용하도록 구성하여도(도 6 및 도 11 참조) 되고, 또는 상기 래치 암부의 역점이 해당 래치 암부의 회전 중심에 대해 상기 래치부의 반대측에 형성되고, 상기 역점에 직접적으로 외력이 작용하도록 구성할 수도 있다(도 12 참조).

상기 제 1 목적을 달성하기 위해, 본 발명의 제 2 관점에 의하면 피시험 전자 부품을 탑재하여 전자 부품 시험 장치 내를 돌아가는 트레이에, 미동 가능하게 설치되는 인서트로서,

인서트 본체에 대해 이동 가능하게 설치되고, 상기 피시험 전자 부품이 탑재되는 가이드 코어와,

상기 인서트에 수납된 피시험 전자 부품의 상면에 덮히는 위치와 상기 피시험 전자 부품의 상면으로부터 대피하는 위치 사이를 이동하는 래치부와, 상기 래치부를 인서트 본체에 회전 가능하게 지지하는 래치 암부를 갖는 래치 기구와,

상기 가이드 코어의 인서트 본체에 대한 이동과 상기 래치부의 이동을 연동시키는 연동 기구를 구비한 인서트가 제공된다.

이 때, 상기 연동 기구는 상기 가이드 코어를 상기 인서트 본체로부터 이간시킨 후, 상기 래치부를 대피 위치로 이동시키는 것이 바람직하다. 또, 상기 연동 기구는 상기 래치부를 유지 위치로 이동시킨 후, 상기 가이드 코어를 상기 인서트 본체로 접근시키는 것이 바람직하다.

본 발명의 인서트에서는 래치 기구에 의해 전자 부품을 유지 및 해방하는데 있어서, 전자 부품이 탑재된 가이드 코어도 인서트 본체에 대해 접근 이반시킨다.

즉, 전자 부품을 탑재할 때는, 래치부를 대피 위치로 이동시키고 가이드 코어를 이반 위치로 이동시킨 상태에서 전자 부품을 탑재하고, 이어서 래치부를 유지 위치로 이동시킨 후, 가이드 코어를 인서트 본체로 접근시킨다. 즉, 적어도 래치부가 닫힐 때는 가이드 코어는 이반 위치에 있으므로, 전자 부품의 두께가 상이해도, 래치부가 전자 부품에 간섭하는 경우가 없어진다.

또, 전자 부품을 꺼낼 때는 래치부가 유지 위치에 가이드 코어가 접근 위치에 있는 상태에서, 먼저 가이드 코어를 인서트 본체에서 이간시킨 후, 래치부를 대피 위치로 이동시킨다. 즉, 적어도 래치부가 열릴 때는 가이드 코어는 이반 위치에있으므로, 전자 부품의 두께가 상이해도, 래치부가 전자 부품에 간섭하는 경우가 없어진다.

이렇게 본 발명의 인서트에 의하면, 패키지 몰드의 두께가 다른 전자 부품을 동일 인서트에 탑재할 수 있다.

본 발명에 있어서 적용되는 피시험 전자 부품은 특별히 한정되지 않고, 모든 타입의 전자 부품이 포함되나, 특히 피시험 전자 부품의 단자가 볼상 단자인, 소위 볼 그리드 어레이형 IC 에 적용하면 그 효과도 특히 현저하다.

이 때, 본 발명의 인서트는 피시험 전자 부품의 단자에 접촉하여 이것을 위치 결정하는 가이드를 갖는 것이 바람직하다.

이렇게 피시험 전자 부품의 패키지 몰드를 위치 결정하는 것이 아니라, 콘택트부에 압착되는 단자 자체를 직접적으로 가이드로 위치 결정함으로써, 콘택트부에 대한 피시험 전자 부품 단자의 위치 결정 정밀도가 현저하게 향상되어, 단자의 손상 등을 방지할 수 있다.

또, 피시험 전자 부품 단자의 배열 매트릭스가 공통적이면, 패키지 몰드의 형상이 상이해도 인서트를 공용할 수 있어, 전용 부품의 제작이나 교환 등의 준비 작업 시간에 필요한 비용을 저감할 수 있다.

이러한 종류의 가이드로는, 피시험 전자 부품의 단자에 접촉하여 이것을 위치 결정하는 기능을 구비한 것이라면, 그 형상, 설정 위치, 수, 재질 등은 특별히 한정되지 않고, 모든 것이 포함된다.

예를 들면, 가이드로서 볼 그리드 어레이형 IC 의 볼상 단자가 끼워지는 구멍을 들 수 있다. 이 경우, 모든 볼상 단자에 각각 끼우는 구멍을 형성할 수도 있고, 또는 몇 개의 볼상 단자에 각각 끼우는 구멍을 형성할 수도 있다. 또한, 하나의 볼상 단자를 하나의 구멍에 끼우는 수단 이외에도, 하나의 구멍에 어느 하나의 볼상의 단자의 일단과 다른 볼상 단자의 일단을 끼울 수도 있다. 또한, 여기서 말하는 「구멍」이란, 가이드 코어를 관통하는 관통구멍 이외에도, 가이드 코어를 관통하지 않는 오목부 등도 포함한다는 뜻이다.

상기 제 1 목적을 달성하기 위해, 본 발명의 제 3 관점에 의하면, 전자 부품 시험 장치의 테스트 헤드의 콘택트부로 피시험 전자 부품을 반입하여, 이것을 반출하는 트레이로서, 상기 인서트를 갖는 트레이가 제공된다.

또한, 상기 제 1 목적을 달성하기 위해, 본 발명의 제 4 관점에 의하면, 테스트 헤드의 콘택트부로 피시험 전자 부품의 단자를 압착하여 테스트를 행하는 전자 부품 시험 장치로서, 상기 트레이를 갖는 전자 부품 시험 장치가 제공된다.

상기 제 2 목적을 달성하기 위해, 본 발명의 제 5 관점에 의하면, 피시험 전자 부품을 탑재하여 전자 부품 시험 장치 내를 돌아가는 트레이에, 미동 가능하게 설치된 인서트로서,

상기 피시험 전자 부품의 단자에 접촉하여 이것을 위치 결정하는 제 1 가이드를 갖고, 인서트 본체에 대해 미동 가능하게 설치된 가이드 코어를 구비한 인서트가 제공된다.

본 발명의 인서트에서는 피시험 전자 부품의 패키지 몰드를 위치 결정하는 것이 아니라, 콘택트부에 압착되는 단자 자체를 직접적으로 제 1 가이드로 위치 결정하므로, 콘택트부에 대한 피시험 전자 부품 단자의 위치 결정 정밀도가 현저하게 향상되어, 단자의 손상 등을 방지할 수 있다.

이 경우, 피시험 전자 부품의 단자를 위치 결정하는 제 1 가이드는 인서트 본체에 대해 미동 가능하게 설치된 가이드 코어에 형성되어 있으므로, 인서트 본체와 피시험 전자 부품의 단자 사이에 탑재 오차가 있어도, 가이드 코어의 미동 동작에 의해 이것을 흡수할 수 있다.

이 결과, 콘택트부로의 압착 전에 피시험 전자 부품의 위치 수정을 행하는 공정이 불필요해져, 전자 부품 시험 장치의 인덱스 타임을 단축할 수 있다.

또, 피시험 전자 부품 단자의 배열 매트릭스가 공통적이면, 패키지 몰드의 형상이 상이해도 인서트를 공용할 수 있어, 전용 부품의 제작이나 교환 등의 준비 작업 시간에 필요한 비용을 저감할 수 있다.

또한, 피시험 전자 부품의 배열 매트릭스가 상이한 경우라도, 가이드 코어만의 교환으로 충분하고, 인서트 본체는 공용화할 수 있으므로, 전용 부품의 제작에 필요한 비용을 저감할 수 있다.

상기 발명에 있어서는 특별히 한정되지 않으나, 가이드 코어는 상기 전자 부품 시험 장치의 상기 피시험 전자 부품을 픽업하는 반송기와의 위치 결정을 행하는 제 2 가이드를 갖는 것이 보다 바람직하다.

제 2 가이드를 사용하여 전자 부품 시험 장치의 픽업 반송기와의 위치 결정을 행함으로써, 피시험 전자 부품을 트레이에 탑재할 때 및 피시험 전자 부품을 트레이로부터 꺼낼 때, 트레이 본체나 인서트 본체와 픽업 반송기와의 위치 관계(위치 오차)에 관계 없이, 픽업 반송기와 가이드 코어의 위치 정밀도를 확보할 수 있다. 따라서, 픽업 반송기로 정밀도 높게 피시험 전자 부품을 유지하고 있으면, 가이드 코어의 정규 위치에 피시험 전자 부품을 탑재할 수 있다. 또, 가이드 코어에 피시험 전자 부품이 정밀도 높게 탑재되어 있으면, 이것을 픽업 반송기로 정밀도 높게 유지할 수 있으므로, 탑재선으로 정밀도 높게 피시험 전자 부품을 반송할 수 있다.

또, 상기 설명에 있어서 특별히 한정되지 않으나, 가이드 코어는 상기 전자 부품 시험 장치의 테스트 헤드의 콘택트부와의 위치 결정을 행하는 제 3 가이드를 갖는 것이 보다 바람직하다.

제 3 가이드를 사용하여 테스트 헤드의 콘택트부와의 위치 결정을 행함으로써, 피시험 전자 부품의 단자를 콘택트부로 압착할 때, 트레이 본체나 인서트 본체와 콘택트부의 위치 관계(위치 오차)에 관계 없이, 콘택트부와 가이드 코어의 위치 정밀도를 확보할 수 있다. 이에 의해, 피시험 전자 부픔의 단자가 바르게 콘택트부에 압착되어, 단자의 손상 등을 방지할 수 있다.

상기 발명에 있어서는 특별히 한정되지 않으나, 상기 제 2 가이드와 상기 제 3 가이드를 공통의 구멍 또는 핀으로 구성하는 것이 보다 바람직하다.

본 발명에 있어서 적용되는 피시험 전자 부품은 특별히 한정되지 않고, 모든 타입의 전자 부품이 포함되나, 특히 피시험 전자 부품의 단자가 볼상 단자인, 소위 볼 그리드 어레이형 IC 에 적용하면 그 효과도 특히 현저하다.

또, 본 발명에 있어서의 제 1 가이드는 피시험 전자 부품의 단자에 접촉하여 이것을 위치 결정하는 기능을 구비한 것이라면, 그 형상, 설정 위치, 수, 재질 등은 특별히 한정되지 않고 모든 것이 포함된다.

예를 들면, 제 1 가이드로서 볼 글리드 어레이형 IC 의 볼상 단자가 끼워지는 구멍을 들 수 있다. 이 경우, 모든 볼상 단자에 각각 끼우는 구멍을 형성할 수도 있고, 또는 몇 가지의 볼상 단자에 각각 끼우는 구멍을 형성할 수도 있다. 또한, 하나의 볼상 단자를 하나의 구멍에 끼우는 수단 이외에도, 하나의 구멍에 어느 하나의 볼상 단자의 일단과 다른 볼상 단자의 일단을 끼울 수도 있다. 또한, 여기서 말하는 「구멍」이란 가이드 코어를 관통하는 관통 구멍 이외에도 가이드 코어를 관통하지 않는 오목부 등도 포함한다는 뜻이다.

상기 제 2 목적을 달성하기 위해, 본 발명의 제 6 관점에 의하면, 전자 부품 시험 장치의 테스트 헤드의 콘택트부로 피시험 전자 부품을 반입하여, 이것을 반출하는 트레이로서, 상기 인서트를 갖는 트레이가 제공된다.

또한, 상기 제 2 목적을 달성하기 위해, 본 발명의 제 7 관점에 의하면, 테스트 헤드의 콘택트부로 피시험 전자 부품의 단자를 압착하여 테스트를 행하는 전자 부품 시험 장치로서, 상기 트레이를 갖는 전자 부품 시험 장치가 제공된다.

이 경우, 상기 트레이에 상기 피시험 전자 부품을 탑재하기 전에, 상기 피시험 전자 부품의 위치를 수정하는 프리사이서(preciser)를 또 갖고, 상기 프리사이서는 상기 피시험 전자 부품의 단자에 접촉하여 이것을 위치 결정하는 제 4 가이드와, 상기 피시험 전자 부품을 상기 제 4 가이드로 위치 결정할 때, 상기 피시험 전자 부품의 단자 이외의 부분을 안내하여 상기 피시험 전자 부품의 단자를 상기 제 4 가이드에 합치시키는 제 5 가이드를 갖는 것이 보다 바람직하다.

또한, 이 경우 상기 프리사이서는 상기 피시험 전자 부품을 픽업하는 반송기와의 위치 결정을 행하는 제 6 가이드를 갖는 것이 보다 바람직하다.

피시험 전자 부품이 탑재되는 커스터머 트레이는 사용자에 따라 탑재 수나 탑재 피치가 상이한 경우가 적지 않으나, 이러한 커스터머 트레이에 탑재된 피시험 전자 부품을 전자 부품 시험 장치 내로 반송되는 트레이에 바꿔 실을 때, 그 피치를 변경할 필요가 있다. 본 발명의 프리사이서는 이러한 종류의 피치 변경이나, 기타 피시험 전자 부품의 자세 수정에 사용하면 바람직한 것이다.

특히, 본 발명에서는 프리사이서에 피시험 전자 부품을 실으면, 먼저 제 5 가이드에 의해 단자 이외의 부분이 가이드되고, 그리고 전자 부품의 단자가 제 4 가이드에 합치한다. 이에 의해, 프리사이서에 이동된 전자 부품은 그 위치가 정확하게 정해지게 되어, 이렇게 위치 정밀도가 확보된 전자 부품을 제 6 가이드를 사용하여 픽업 반송기로 유지하면, 유지의 위치 정밀도가 높아지게 된다.

도 1 은 본 발명의 전자 부품 시험 장치의 실시형태를 나타낸 사시도,

도 2 는 도 1 의 전자 부품 시험 장치에서의 피시험 전자 부품의 회전 방법을 나타낸 트레이의 플로우 챠트,

도 3 은 도 1 의 전자 부품 시험 장치의 IC 스토커의 구조를 나타낸 사시도,

도 4 는 도 1 의 전자 부품 시험 장치에서 사용되는 커스터머 트레이를 나타낸 사시도,

도 5 는 도 1 의 전자 부품 시험 장치에서 사용되는 테스트 트레이를 나타낸 일부 분해 사시도,

도 6 은 본 발명의 인서트의 실시형태를 나타낸 분해 사시도,

도 7 은 도 6 에 나타낸 인서트의 평면도,

도 8 은 도 7 의 Ⅷ-Ⅷ선에 따른 단면도(래치 닫힘),

도 9 는 도 7 의 Ⅷ-Ⅷ선에 따른 단면도(래치 열림),

도 10 은 도 1 의 테스트 헤드에서의 푸셔, 인서트, 소켓 가이드 및 콘택트 핀의 구조를 나타낸 단면도,

도 11 은 본 발명의 인서트의 다른 실시형태를 나타낸 분해 사시도,

도 12 는 본 발명의 인서트의 또 다른 실시형태를 나타낸 분해 사시도,

도 13 은 본 발명의 인서트의 또 다른 실시형태를 나타낸 분해 사시도,

도 14A ∼ 도 14D 는 도 13 의 ⅩⅣ-ⅩⅣ선에 따른 단면도,

도 15 는 본 발명의 인서트의 또 다른 실시형태를 나타낸 분해 사시도,

도 16 은 본 발명의 인서트의 또 다른 실시형태를 나타낸 분해 사시도,

도 17 은 도 16 의 ⅩⅦ-ⅩⅦ선에 따른 단면도,

도 18 은 도 17 의 ⅩⅧ부를 확대한 단면도,

도 19 는 도 1 의 전자 부품 시험 장치에서의 전자 부품을 바꿔 싣는 방법을 설명하기 위한 요부 사시도,

도 20 은 도 1 의 테스트 헤드에서의 푸셔, 인서트, 소켓 가이드 및 콘택트 핀의 구조를 나타낸 단면도,

도 21 은 본 발명의 인서트의 또 다른 실시형태를 나타낸 분해 사시도,

도 22 는 도 2 1의 ⅩⅩⅡ-ⅩⅩⅡ선에 따른 단면도,

도 23 은 본 발명의 인서트의 또 다른 실시형태를 나타낸 분해 사시도,

도 24 는 도 23 의 ⅩⅩⅣ-ⅩⅩⅣ선에 따른 단면도,

도 25A 는 본 발명의 가이드 코어의 다른 실시형태를 나타낸 사시도,

도 25B 는 도 25A의 ⅩⅩⅤB-ⅩⅩⅤB선에 따른 단면도,

도 26A 는 본 발명에 관한 가이드 코어의 또 다른 실시형태를 나타낸 사시도,

도 26B 는 도 26A 의 ⅩⅩⅥB-ⅩⅩⅥB 선에 따른 단면도,

도 27 은 종래의 인서트를 나타낸 단면도,

도 28 은 일반적인 볼 그리드 어레이형 IC를 나타낸 측면도,

도 29 는 일반적인 콘택트 핀(소켓)을 나타낸 사시도,

도 30 은 IC 의 볼 단자와 콘택트 핀의 접촉 상태를 나타낸 요부 단면도이다.

도 2 는 본 실시형태의 전자 부품 시험 장치에서의 피시험 전자 부품(이하, 단순히 피시험 IC 또는 IC 라고도 한다.)의 회전 방법을 이해하기 위한 도면으로서, 실제로는 상하 방향으로 나란히 배치되어 있는 부재를 평면적으로 나타낸 부분도 있다. 따라서, 그 기계적(3 차원적) 구조는 도 1을 참조하여 설명한다.

[제 1 실시형태]

본 실시형태의 전자 부품 시험 장치(1)는 피시험 IC에 고온 또는 저온의 온도 스트레스를 가한 상태 또는 온도 스트레스를 가하지 않은 상태에서, IC 가 적절하게 동작하는지를 시험(검사)하고, 해당 시험 결과에 따라 IC를 분류하는 장치로서, 이러한 온도 스트레스를 가한 상태 또는 가하지 않은 상태에서의 동작 테스트는, 시험 대상이 되는 피시험 IC 가 다수 탑재된 트레이(이하, 커스터머 트레이(KST)라고도 한다. 도 4 참조)로부터 해당 전자 부품 시험 장치(1) 내로 반송되는 테스트 트레이(TST)(도 5 참조)에 피시험 IC를 바꿔 실어 실시된다.

이 때문에, 본 실시형태의 전자 부품 시험 장치(1)는 도 1 및 도 2 에 나타낸 바와 같이, 지금부터 시험을 행하는 피시험 IC를 수용하고, 또 시험이 끝난 IC를 분류하여 수용하는 IC 수용부(200)와, IC 수용부(200)로부터 보내어지는 피시험 IC를 챔버부(100)으로 보내는 로더부(300)와, 테스트 헤드를 포함하는 챔버부(100)와, 챔버부(100)에서 시험이 행해진 시험이 끝난 IC를 분류하여 꺼내는 언로더부(400)로 구성되어 있다.

IC 수용부(200)

IC 수용부(200)에는 시험 전의 피시험 IC를 격납하는 시험전 IC 스토커(201)와, 시험 결과에 따라 분류된 피시험 IC를 격납하는 시험이 끝난 IC 스토커(202)가 설치되어 있다.

이들 시험전 IC 스토커(201) 및 시험이 끝난 IC 스토커(202)는 도 3 에 나타낸 바와 같이, 틀상의 트레이 지지틀(203)과, 이 트레이 지지틀(203)의 하부로부터 침입하여 상부쪽으로 승강 가능하게 하는 엘리베이터(204)를 구비하여 구성되어 있다. 트레이 지지틀(203)에는 커스터머 트레이(KST)가 복수 적층되어 지지되고, 이 적층된 커스터머 트레이(KST)만이 엘리베이터(204)에 의해 상하로 이동된다.

그리고, 시험전 IC 스토커(201)에는 지금부터 시험이 행해지는 피시험 IC가 수용된 커스터머 트레이(KST)가 적층되어 유지되는 한편, 시험이 끝난 IC 스토커(202)에는 시험을 끝낸 피시험 IC 가 적절하게 분류된 커스터머 트레이(KST)가 적층되어 유지되고 있다.

또한, 이들 시험전 IC 스토커(201)와 시험이 끝난 IC 스토커(202)는 동일한 구조로 되어 있으므로, 시험전 IC 스토커(201)와 시험이 끝난 IC 스토커(202)의 각각의 수를 필요에 따라 적절한 수로 설정할 수 있다.

도 1 및 도 2 에 나타낸 예에서는, 시험전 스토커(201)에 2 개의 스토커( STK-B)를 설치하고, 또 그 옆에 언로더부(400)로 보내어지는 빈 스토커(STK-2)를 2 개 설치함과 동시에, 시험이 끝난 IC 스토커(202)에 8 개의 스토커(STK-1, STK-2, …, STK-8)를 설치하여 시험 결과에 따라 최대 8 개의 분류로 구분하여 수용할 수 있도록 구성되어 있다. 즉, 양품과 불량품이 다른 것 외에, 양품중에서도 동작 속도가 고속인 것, 중속인 것, 저속인 것, 또는 불량중에서도 재시험이 필요한 것 등으로 구분된다.

로더부(300)

상술한 커스터머 트레이(KST)는 IC 격납부(200)와 장치 기판(105) 사이에 설치된 트레이 반송 암(205)에 의해 로더부(300)의 창부(306)에 장치 기판(105)의 하측으로부터 옮겨진다. 그리고, 이 로더부(300)에 있어서, 커스터머 트레이(KST)에 적층된 피시험 IC를 X-Y 반송 장치(304)에 의해 일단 프리사이서(305)로 이송하고, 여기서 피시험 IC 의 상호 위치를 수정한 후, 또한 이 프리사이서(305)로 이송된 피시험 IC를 다시 X-Y 반송 장치(304)를 사용하여, 로더부(300)에 정지하고 있는 테스트 트레이(TST)에 바꿔 적층한다.

커스터머 트레이(KST)로부터 테스트 트레이(TST)로 피시험 IC를 바꿔 적층하는 IC 반송 장치(304)로는, 도 1 에 나타낸 바와 같이 장치 기판(105)의 상부에 가설된 2 줄의 레일(301)과, 이 2 줄의 레일(301)에 의해 테스트 트레이(TST)와 커스터머 트레이(KST) 사이를 왕복할 수(이 방향을 Y 방향으로 한다) 있는 가동 암(302)과, 이 가동 암(302)에 의해 지지되고, 가동 암(302)을 따라 X 방향으로 이동할 수 있는 가동 헤드(303)를 구비하고 있다.

이 X-Y 반송 장치(304)의 가동 헤드(303)에는, 흡착 헤드(상세한 도시는 생략한다.)가 하향으로 장착되어 있고, 이 흡착 헤드가 공기를 흡인하면서 이동함으로써, 커스터머 트레이(KST)로부터 피시험 IC를 흡착하여, 그 피시험 IC를 테스트 트레이(TST)에 바꿔 쌓는다. 이러한 흡착 헤드는 가동 헤드(303)에 대해, 예를 들면 8 개 정도 장착되어 있고, 한번에 8 개의 피시험 IC를 테스트 트레이(TST)로 바꿔 쌓을 수 있다.

챔버부(100)

상술한 테스트 트레이(TST)는 로더부(300)에서 피시험 IC 가 쌓여진 후 챔버부(100)로 보내어져, 해당 테스트 트레이(TST)에 탑재된 상태에서 각 피시험 IC 가 테스트된다.

챔버부(100)는 테스트 트레이(TST)에 적층된 피시험 IC 에 목적으로 하는 고온 또는 저온의 열 스트레스를 가하는 항온조(101)와, 이 항온조(101)에서 열 스트레스가 주어진 상태에 있는 피시험 IC를 테스트 헤드(104)에 접촉시키는 테스트 챔버(102)와, 테스트 챔버(102)에서 시험된 피시험 IC 로부터, 주어진 열스트레스를 제거하는 제열조(103)로 구성되어 있다.

제열조(103)에서는 항온조(101)에서 고온을 인가한 경우에는, 피시험 IC를 송풍에 의해 냉각하여 실온으로 돌리고, 또 항온조(101)에서 예를 들면 -30℃정도의 저온을 인가한 경우는, 피시험 IC를 온풍 또는 히터 등으로 가열하여 성애가 발생하지 않는 정도의 온도까지 되돌린다. 그리고, 이 제열된 피시험 IC를 언로더부(400)에 반출한다.

도 1 에 나타낸 바와 같이, 챔버부(100)의 항온조(101) 및 제열조(103)는 테스트 챔버(102)보다 상측으로 돌출하도록 배치되어 있다. 또, 항온조(101)에는 도 2 에 개념적으로 나타낸 바와 같이, 수직 반송 장치가 설치되어 있고, 테스트 챔버(102)가 빌 동안, 복수 장의 테스트 트레이(TST)가 이 수직 반송 장치에 지지되면서 대기한다. 주로 이 대기중에서, 피시험 IC 에 고온 또는 저온의 열 스트레스가 인가된다.

테스트 챔버(102)에는 그 중앙에 테스트 헤드(104)가 배치되고, 테스트 헤드(104) 상에 테스트 트레이(TST)가 옮겨져, 피시험 IC의 입출력 단자(HB)를 테스트 헤드(104)의 콘택트 핀(51)에 전기적으로 접촉시킴으로써 테스트가 행해진다. 한편, 시험이 종료된 테스트 트레이(TST)는 제열조(103)에서 제열되고, IC 의 온도를 실온으로 되돌린 후, 언로더부(400)로 배출된다.

또, 항온조(101)와 제열조(103)의 전방측에는, 도 1 에 나타낸 바와 같이 장치 기판(105)이 옮겨져, 이 장치 기판(105)에 테스트 트레이 반송 장치(108)가 장착되어 있다. 이 장치 기판(105) 상에 설치된 테스트 트레이 반송 장치(108)에 의해, 제열조(103)로부터 배출된 테스트 트레이(TST)는 언로더부(400) 및 로더부(300)를 통해 항온조(101)로 반송된다.

도 5 는 본 실시형태에서 사용되는 테스트 트레이(TST)의 구조를 나타낸 분해 사시도이다.

이 테스트 트레이(TST)는 사각형 프레임(12)에 복수의 빗살(13)이 평행이고 등간격으로 설치되고, 이들 빗살(13)의 양측 및 빗살(13)과 대향하는 프레임(12)의 변(12a)에, 각각 복수의 부착편(14)이 등간격으로 돌출하여 형성되어 있다. 이들 빗살(13) 사이 및 빗살(13)과 변(12a)의 사이와, 2 개의 부착편(14)에 의해 인서트 수납부(15)가 구성되어 있다.

각 인서트 수납부(15)에는 각각 1 개의 인서트(16)가 수납되도록 되어 있고, 이 인서트(16)는 파스나(17)를 사용하여 2 개의 부착편(14)에 프로팅 상태(미동 가능한 상태)로 부착되어 있다. 이 때문에, 인서트(16)의 양단부에는 각각 부착편(14)에 대한 부착용 구멍(21)이 형성되어 있다. 이러한 인서트(16)는, 예를 들면 1 개의 테스트 트레이(TST)에 16 × 4 개 정도 부착된다.

또한, 각 인서트(16)는 동일 형상, 동일 치수로 되어 있고, 각각의 인서트(16)에는 IC 수납부(19)가 형성되고, 여기에 피시험 IC 가 수납된다. 그 상세한 것은 후술한다.

여기서 테스트 헤드(104)에 대해 한번에 접속되는 피시험 IC 는 도 5 에 나타낸 바와 같이 4 행 × 16 열로 배열된 피시험 IC 이면, 예를 들면 4 열 단위로 4 행의 피시험 IC 가 동시에 시험된다. 즉, 1 회째의 시험에서는, 1 열째부터 4 열 단위로 배치된 16 개의 피시험 IC를 테스트 헤드(104)의 콘택트 핀(51)에 접속하여 시험하고, 2 회째의 시험에서는 테스트 트레이(TST)를 1 열만큼 이동시켜 2 열째부터 4 열 단위로 배치된 피시험 IC를 동일하게 시험하여, 이것을 4 회 반복함으로써 모든 피시험 IC를 시험한다(소위 16 개 동시 측정). 이 시험의 결과는 테스트 트레이(TST)에 붙여진 예를 들면 식별 번호와, 테스트 트레이(TST)의 내부에서 할당된 피시험 IC 의 번호로 정해지는 어드레스에 기억된다.

IC 수납부(19)에는 도 7 에 나타낸 바와 같은 개구부로 이루어지는 가이드 구멍(191)(본 발명의 가이드)이 형성되어 있고, 이 가이드 구멍(191)은 피시험 IC인 볼 그리드 어레이형 IC 의 땜납 볼(HB)의 위치에 대응하여 형성되어 있다. 또한, 패키지 몰드의 외주면의 크기가 다소 달라도, 피시험 IC 의 땜납 볼(HB)의 배열 매트릭스가 동일한 한, 땜납 볼(HB)이 이 가이드 구멍(191)에 대해 아무런 장애 없이 원활하게 끼워질 수 있도록, IC 수납부(19)의 저면에는 근소한 극간(S)이 형성되어 있다.

덧붙여, 상기 도면에 나타낸 가이드 구멍(191)은 BGA 형 IC 의 땜납 볼(HB) 중 최외주의 땜납 볼(HB)만이 끼워지도록, 하나의 개구부로서 구성되어 있으나, 본 발명의 가이드는 이것 이외에도 여러 가지 형태를 생각할 수 있다. 예를 들면, BGA 형 IC 의 모든 땜납 볼(HB)이 끼워지도록 다수의 가이드 구멍을 IC 수납부(19)의 저면에 형성하고, 모든 땜납 볼(HB)에 대해 하측으로부터 콘택트 핀(51)이 접촉할 수 있도록 관통구멍으로 할 수도 있다. 또, BGA형 IC 의 땜납 볼(HB) 중 외측으로부터 예를 들면 2 열의 땜납 볼(HB)만이 끼워지는 가이드 구멍(191)을 IC 수납부(19)의 저면에 형성하고, 그 이외의 땜납 볼(HB)에 대해서도 콘택트 핀(51)이 접촉할 수 있도록 IC 수납부(19) 저면의 중앙에 개구부를 형성할 수도 있다.

특히 본 실시형태의 인서트(16)는 도 6 에 나타낸 래치(163)와, 코일 스프링(164) 및 핀(165)으로 이루어지는 래치 기구를 갖고 있다. 이 래치 기구의 래치(163)는 일단에 래치부(163a)가 형성되고, 이것에 래치 암부(163d)가 접속되고, 래치 암부(163d)에 역점(163c)이 형성되어 있다. 또, 래치부(163a)와 역점(163c) 사이의 래치 암부(163d)에는 회전 중심(163b)이 되는 통과구멍이 형성되어, 여기에 핀(165)이 삽입됨으로써, 해당 래치(163)가 인서트 본체(161)에 회전 가능하게 지지된다.

래치(163)의 래치부(163a)는 도 8 에 나타낸 바와 같이 IC 수납부(19)에 탑재된 IC 의 상면에 덮혀 해당 IC 의 튀어나옴을 방지하는 위치(이하, 유지 위치 또는 폐위치라고도 한다.)와, 도 9 에 나타낸 바와 같이 IC 의 상면으로부터 대피하여 해당 IC 의 출입이 가능해지는 위치(이하, 대피 위치 또는 개위치라고도 한다.) 사이를 이동할 수 있도록 되어 있다.

이에 대해 래치 암부(163d)의 역점(163c)은 후술할 레버 플레이트(162)에 접촉하고, 이 레버 플레이트(162)의 상하 이동과 함께 역점(163c)로부터 외력이 입력되고 이것에 의해 래치(163)가 열린다.

본 실시형태의 래치 기구에 있어서는, 도 8 에 나타낸 인서트(16)의 측면에서 볼 때에, 래치부(162a)의 선단과, 래치 암부(163d)의 회전 중심(163b)이 거의 동일 연직선 상에 배치되어 있다. 이것에 의해, 1.5 mm 정도의 레버 플레이트(162)의 상하동이라도, 도 8 에 나타낸 래치부(163a) 선단의 개폐 이동량(D)이 커진다. 또, 본 실시형태의 래치 기구는, 도 7 에서 인서트(16)의 평면에서 본 바와 같이, 래치 암부(163d)는 래치부(163a), 즉 IC 수납부(19)로부터 오프셋된 위치에 설치되어 있다. 이에 의해, IC 수납부(19)에 대해 아무런 간섭 없이 IC를 출입시킬 수 있다. 또한, 래치 암부(163d)의 타단과 인서트 본체(161) 사이에 개장되는 코일 스프링(164)은 레버 플레이트(162)로부터의 외력이 작용하고 있지 않을 때에 래치(163)를 도 8 에 나타낸 유지 위치에 유지하기 위한 탄성체이며, 테스트 트레이(TST)의 반송중 등에 있어서는, IC가 래치부(163a)에 의해 유지된 상태가 되어 튀어나옴이 방지된다.

인서트(16)에 설치된 레버 플레이트(162)는 인서트 본체(161)와의 사이에 설치된 코일 스프링(166)에 의해 도 8 에 나타낸 상승 위치로 탄력을 받고 있고, 레버 플레이트(162)에 형성된 볼록부(162a)와, 인서트 본체(161)에 형성된 오목부(161a)가 결합함으로써, 이 상승 위치의 상한이 규제되어 있다.

도 10 은 상기 전자 부품 시험 장치의 테스트 헤드(104)에서의 푸셔(30), 인서트(16)(테스트 트레이(TST)측), 소켓 가이드(40) 및 콘택트 핀(51)을 갖는 소켓(50)의 구조를 나타낸 단면도이며, 푸셔(30)는 테스트 헤드(104)의 상측에 설치되어 있으며, 도시하지 않은 Z 축 구동 장치(예를 들면 유체압 실린더)에 의해 Z 축 방향으로 상하 이동한다. 이 푸셔(30)는 한번에 테스트되는 피시험 IC 의 간격에 따라(상기 테스트 트레이에 있어서는 4 열 단위로 4 행 계 16 개), Z 축 구동 장치에 부착되어 있다.

푸셔(30)의 중앙에는 피시험 IC를 압착하기 위한 가압자(31)가 형성되고, 그 양측에 후술하는 인서트(16)의 가이드 구멍(20) 및 소켓 가이드(40)의 가이드 푸셔(41)에 삽입되는 가이드 핀(32)이 설치되어 있다. 또, 가압자(31)와 가이드 핀(32)의 사이에는, 해당 푸셔(30)가 Z 축 구동 수단으로 하강했을 때, 하한을 규제하기 위한 스토퍼 가이드(33)가 설치되어 있고, 이 스토퍼 가이드(33)는 소켓 가이드(40)의 스토퍼면(42)(편측만을 나타낸다.)에 맞닿음으로써, 피시험 IC를 파괴하지 않는 적절한 압력으로 압착하는 푸셔의 하한 위치가 결정된다.

인서트(16)는 도 5를 참조하면서 설명한 바와 같이, 테스트 트레이(TST)에 대해 파스나(17)를 사용하여 부착되어 있으나, 그 양측에 상술한 푸셔(30)의 가이드 핀(32) 및 소켓 가이드(40)의 가이드 푸셔(41)가 상하 각각으로부터 삽입되는 가이드 구멍(20)이 형성되어 있다. 푸셔(30)의 하강 상태에 있어서는, 상기 도면의 좌측의 가이드 구멍(20)은 상반분이 푸셔(30)의 가이드 핀(32)이 삽입되어 위치 결정이 행해지는 소경 구멍이 되고, 하반분이 소켓 가이드(40)의 가이드 푸셔(41)가 삽입되어 위치 결정이 행해지는 대경 구멍이 되어 있다. 덧붙여, 도면에 있어서 우측의 가이드구멍(20)과, 푸셔(30)의 가이드 핀(32) 및 소켓 가이드(40)의 가이드 푸셔(41)는 헐겁게 끼워진 상태로 되어 있다.

한편, 테스트 헤드(104)에 고정되는 소켓 가이드(40)의 양측에는, 푸셔(30)의 2 개의 가이드 핀(32)이 삽입되고, 이들 2 개의 가이드 핀(32)과의 사이에서 위치 결정을 행하기 위한 가이드 푸셔(42)가 설치되어 있고, 이 가이드 푸셔(41)의 좌측의 것은 인서트(16)와의 사이에서도 위치 결정을 행한다.

소켓 가이드(40)의 하측에는 복수의 콘택트 핀(51)을 갖는 소켓(50)이 고정되어 있고, 이 콘택트 핀(51)은 도시되지 않은 스프링에 의해 상방향으로 스프링 탄력을 받고 있다. 따라서, 피시험 IC를 압착해도, 콘택트 핀(51)이 소켓(50)의 상면까지 후퇴하는 한편, 피시험 IC 가 다소 기울어져 압착되어도, 모든 볼 단자(HB)에 콘택트 핀(51)이 접촉할 수 있도록 되어 있다.

언로더부(400)

언로더부(400)에도 로더부(300)에 설치된 X-Y 반송 장치(304)와 동일 구조의 X-Y 반송 장치(404, 404)가 설치되고, 이 X-Y 반송 장치(404, 404)에 의해, 언로더부(400)로 옮겨진 테스트 트레이(TST)로부터 시험이 끝난 IC 가 커스터머 트레이(KST)로 바꿔 적층된다.

도 1 에 나타낸 바와 같이, 언로더부(400)의 장치 기판(105)에는 해당 언로더부(400)로 옮겨진 커스터머 트레이(KST)가 장치 기판(105)의 상면에 임하도록 배치된 1 쌍의 창부(406, 406)가 2 쌍 개설되어 있다.

또, 상기 도면에서는 생략되었으나, 각각의 창부(406)의 하측에는 커스터머 트레이(KST)를 승강시키기 위한 승강 테이블이 설치되어 있고, 여기서는 시험이 끝난 피시험 IC 가 바꿔 적층되어 가득 찬 커스터머 트레이(KST)를 싣고 하강하여, 이 가득찬 트레이를 트레이 이송 암(205)으로 건네준다.

덧붙여, 본 실시형태의 전자 부품 시험 장치(1)에서는 구분 가능한 카테고리의 최대가 8 종류이지만, 언로더부(400)의 창부(406)에는 최대 4 장의 커스터머 트레이(KST)밖에 배치할 수 없다. 따라서, 리얼 타임으로 구분할 수 있는 카테고리는 4 분류로 제한된다. 일반적으로는 양품을 고속 응답 소자, 중속 응답 소자, 저속 응답 소자의 3 개의 카테고리로 분류하고, 이것에 불량품을 더하여 4 개의 카테고리로 충분하지만, 예를 들면 재시험을 필요로 하는 것 등과 같이 이들 카테고리에 속하지 않는 카테고리가 발생하는 경우도 있다.

이렇게, 언로더부(400)의 창부(406)에 배치된 4 개의 커스터머 트레이(KST)에 할당된 카테고리 이외의 카테고리로 분류되는 피시험 IC 가 발생한 경우에는, 언로더부(400)로부터 1 장의 커스터머 트레이(KST)를 IC 수용부(200)로 되돌리고, 이것에 대신하여 새롭게 발생한 카테고리의 피시험 IC를 수용해야 할 커스터머 트레이(KST)를 언로더부(400)로 전송하여, 그 피시험 IC를 수용할 수도 있다. 단, 구분 작업 도중에 커스터머 트레이(KST)를 바꿔 넣으면, 그 동안은 구분 작업을 중단해야만 하며, 스루풋이 저하하는 문제가 있다. 이 때문에, 본 실시형태의 전자 부품 시험 장치(1)에서는 언로더부(400)의 테스트 트레이(TST)와 창부(406) 사이에 버퍼부(405)를 설치하고, 이 버퍼부(405)에 드물게 발생하는 카테고리의 피시험 IC를 일시적으로 받도록 하고 있다.

예를 들면, 버퍼부(405)에 20 ∼ 30 개 정도의 피시험 IC를 수용할 수 있는 용량을 갖게 함과 동시에, 버퍼부(405)의 각 IC 수용 위치에 수용된 IC 의 카테고리를 각각 기억하는 메모리를 설치하여, 버퍼부(405)에 일시적으로 저장한 피시험 IC 의 카테고리와 위치를 각 피시험 IC 마다 기억해 둔다. 그리고, 구분 작업의 사이 또는 버퍼부(405)가 가득찬 시점에서, 버퍼부(405)에 저장하고 있는 피시험 IC 가 속하는 카테고리의 커스터머 트레이(KST)를 IC 수용부(200)로부터 불러내어, 그 커스터머 트레이(KST)에 수납한다. 이 때, 버퍼부(405)에 일시적으로 저장되는 피시험 IC 는 복수의 카테고리에 걸친 경우도 있으나, 이렇게 했을 때는 커스터머 트레이(KST)를 불러낼 때, 한번에 복수의 커스터머 트레이(KST)를 언로더부(400)의 창부(406)로 불러 내면 된다.

다음으로 주로 도 8 및 도 9를 참조하면서 인서트(16)의 동작을 설명한다.

예를 들면, XY 반송 장치(304)를 사용하여 테스트 트레이(TST)에 탑재된 IC를 꺼내는 경우를 예로 들어 설명한다. 도 8 은 피시험 IC 가 테스트 트레이(TST)에 탑재된 상태를 나타내고 있으며, 이 상태에서 XY 반송 장치(304)의 흡착 헤드가 각 인서트(16)에 접근하면, 그 흡착 헤드의 일부에서 레버 플레이트(162)가 아래로 가압된다. 이것과 함께, 래치 암부(163d)의 역점(163c)도 아래로 가압되어 래치 암부(163d)는 회전 중심(163b)을 중심으로 하여 도면에서 시계 방향으로 회전한다. 본예에 있어서는 약 20。 이다.

이 상태를 도 9 에 나타내는데, 래치부(163a)는 IC 의 상면으로부터 완전히 대피한 위치까지 이동하고, 이에 의해 흡착 헤드에 의한 IC 의 유지를 행할 수 있다. 또한, 도 8 에 디바이스 사이즈가 큰 IC 와 디바이스 사이즈가 작은 IC를 나타내고 있으나, 상기 도면에 나타낸 바와 같이 어느 IC 도 땜납 볼(HB)의 배열 매트릭스가 동일한 한, 패키지의 크기가 상이해도 본 예의 래치부(163a)로 완전히 유지할 수 있다.

도 11 및 도 12 에 제 1 실시형태의 변형예를 나타낸다. 도 11 에 나타낸 인서트(16)는 래치 암부(163d)와 인서트 본체(161) 사이에 개장되는 탄성체를 스프링(164)으로 하고, 이것을 회전 중심(163b)에 장착한 것이다. 또, 도 12 에 나타낸 인서트는 레버 플레이트(162)를 생략하고, 래치 암부(163d)의 역점(163c)을 직접 아래로 가압하는 구성으로 한 것이다. 기타 구성에 대해서는 상술한 도 6 의 것과 동일하므로, 동일 부호를 붙여 그 상세한 설명은 생략한다.

[제 2 실시형태]

상술한 제 1 실시형태의 인서트(16)에 의하면, 도 8 에 나타낸 바와 같이 디바이스 사이즈가 큰 IC 도 디바이스 사이즈가 작은 IC 도 동일 인서트(16)에 탑재할 수 있다. 게다가, 래치부(163a)의 선단과 IC 상면과의 클리어런스를 대단히 작게 할 수 있으므로, 땜납 볼(HB)에 의한 위치 결정을 행해도 가이드 구멍(191)으로부터 어긋나는 경우는 없다.

그러나, 상술한 제 1 실시형태의 인서트에서는 패키지 몰드가 두꺼운 IC 와 얇은 IC를 동일 인서트에 탑재하도록 하면, 두꺼운 IC를 탑재했을 때 래치부(163a)의 선단이 IC 와 간섭할 위험이 있다. 하지만, 두꺼운 IC를 탑재했을 때의 래치부와 IC 상면의 클리어런스를 기준으로 하면 간섭은 회피할 수 있으나, 얇은 IC를 탑재했을 때 그 클리어런스가 커져 땜납 볼(HB)이 가이드 구멍(191)으로부터 벗어날 위험이 있다.

이하에 설명하는 제 2 실시형태에서는 주로 두께가 상이한 IC를 동일 인서트에 탑재할 수 있는 것이다. 도 13 에 나타낸 바와 같이, 본 실시형태에서는 인서트(16)의 중앙에 가이드 코어(167)가 핀(170)을 통해 인서트 본체(161)에 장착되어 있다. 이 핀(170)은 그 양단이 인서트 본체(161)에 부착되고, 도 14A ∼ 도 14D 의 단면도에 나타난 바와 같이 가이드 코어(167)의 프랜지(1671)에 접하고, 가이드 코어(167)의 빠짐을 저지하는 것이며, 가이드 코어(167)는 인서트 본체(161)에 대해 3차원적으로 미동 가능, 소위 프로팅 상태에서 설치되어 있다.

가이드 코어(167)에는 개구부로 이루어지는 가이드 구멍(171)(본 발명의 가이드)이 형성되어 있고, 이 가이드 구멍(171)은 피시험 IC인 볼 그리드 어레이형 IC 의 땜납 볼(HB)의 위치에 대응하여 형성되어 있다. 또한, 패키지 몰드의 외주면의 크기가 다소 달라도, 피시험 IC 의 땜납 볼(HB)의 배열 매트릭스가 동일하다면, 땜납 볼(HB)이 이 가이드 구멍(171)에 대해 아무런 장애 없이 원활하게 끼워질 수 있도록, 가이드 코어(167)의 저면은 비교적 넓게 형성되어 있다.

덧붙여서, 상기 도면에 나타낸 가이드 구멍(171)은 BGA 형 IC 의 땜납 볼(HB) 중 최외주의 땜납 볼(HB)만이 끼워지도록 하나의 개구부로서 구성되어 있으나, 본 발명의 가이드는 상술한 제 1 실시형태의 가이드 구멍(191)과 동일하게, 이것 이외에도 여러 가지 형태를 생각할 수 있다.

또, 가이드 코어(167)에는 상술한 XY 반송 장치(304)의 흡착 헤드의 가이드 핀이 끼워지는 2 개의 가이드 구멍(1672)이 형성되어 있고, 흡착 헤드의 가이드 핀이 가이드 코어(167)의 가이드 구멍에 끼워지면, 인서트 본체(161)나 테스트 트레이(TST) 자체의 위치 오차에 관계 없이, 직접 흡착 헤드와 가이드 코어(167)의 위치 맞춤이 행해지게 된다.

또한, 이 가이드 코어(167)의 가이드 구멍(1672)에는 그 하측으로부터 소켓의 가이드 핀(도시 생략)도 끼울 수 있도록 되어 있다.

래치 기구(163)에 대해서는, 상술한 제 1 실시형태와 동일한 구성이므로 동일 부호를 붙여 그 상세한 설명은 생략하는데, 본 실시형태에서는 또한 레버 플레이트(162)에 2 개의 핀(169)이 장착되고, 도 14A ∼ 도 14D 에 나타낸 바와 같이 이 핀(169)에 가이드 코어(167)의 프랜지(1671)가 탑재되어 있다. 또, 가이드 코어(167)와 인서트 본체(161) 사이에는, 가이드 코어(167)를 도 14A ∼ 도 14D 에 있어서 하측으로 가압하는 코일 스프링(168)이 개장되어 있고, 이들 핀(169, 170) 및 코일 스프링(168)에 의해, 레버 플레이트(162)의 상하이동과 가이드 코어(167)의 상하이동과 래치 기구(163)의 개폐이동과의 관계가 이하와 같이 된다.

먼저, 인서트(16)에 아무런 외력도 작용하고 있지 않을 때는, 도 14A 에 나타낸 바와 같이 레버 플레이트(162)는 인서트 본체(161)에 대해 상승하고, 이것에 의해 래치 기구(163)는 폐위치가 되고, 가이드 코어(167)는 핀(169)에 의해 상승 위치가 된다. 이 때의 래치부(163a)와 가이드 코어(167)의 저면과의 클리어런스(H1)는 가장 작아지고, 예를 들면 가장 얇은 IC 의 두께를 H1으로 설정함으로써, 그것보다 두꺼운 IC 라도 래치부(163a)는 확실하게 닫힌 상태를 유지할 수 있어, IC 의 위치 어긋남을 방지할 수 있다.

도 14B ∼ 도 14D 는 도 14A 의 상태에서 레버 플레이트(162)가 서서히 하강해 가는 상태를 나타낸 것이다. 먼저, 레버 플레이트(162)와 래치 암부(163d)의 역점(163c) 사이에는 H2 의 클리어런스가 설정되어 있으므로, 레버 플레이트(162)가 H2 만큼 하강하는 동안은, 래치 기구(163)는 동작하지 않는다. 이에 대해, 가이드 코어(167)는 핀(169)에 의해 지지되어 있으므로, 레버 플레이트(162)가 H2 만큼 하강하면 가이드 코어(167)도 H2 만큼 하강하게 된다. 이 레버 플레이트(162)가 H2 만큼 하강한 상태를 도 14B 에 나타낸다. 이 상태에 있어서, 래치부(163a)와 가이드 코어(167)의 저면과의 클리어런스는 당초의 H1에서 H1 + H2 가 된다.

또한, 레버 플레이트(162)가 하강하면 래치 암부의 역점(163c)이 아래로 가압되어 있으므로 래치부(163a)가 열리기 시작한다. 또, 가이드 코어(167)도 핀(169)이 핀(170)과 동일한 높이가 되는 위치까지 계속해서 하강한다. 이 상태를 도 14C 에 나타낸다.

도 14D 에 나타낸 바와 같이, 레버 플레이트(162)가 하한 위치까지 하강하면 래치부(163a)는 완전히 열려 IC를 꺼내는 것이 가능해진다. 또, 가이드 코어(167)는 핀(170)에 지지되어 그 이상 하강은 하지 않는다.

또한, IC를 탑재하는 경우의 동작은 이 반대가 된다. 이렇게 본 실시형태의 인서트(16)에 의하면, IC를 꺼낼 때는 가이드 코어(167)가 하강하여 IC 와 래치부(163a) 사이에 클리어런스가 형성된 후, 래치부(163a)가 열리기 시작하고, 반대로 IC를 탑재할 때는 래치부(163a)가 닫혀 IC 의 상면에 덮히는 위치로 이동한 후, 가이드 코어(167)가 상승하기 시작하므로, 래치부(163a)가 IC 의 측방으로부터 간섭하지 않게 되어, 두께가 다른 IC 라도 동일한 인서트(16)를 사용할 수 있다.

본 발명의 가이드 코어(161)의 구체적 구조는 도 13 에 나타낸 것으로 아무 것도 한정되지 않고, 이것 이외에도 여러 가지 형태를 생각할 수 있다. 예를 들면, 도 15 에 나타낸 다른 실시형태는 핀(169)을 가이드 코어(167)에 눌러 끼움과 동시에, 레버 플레이트(162)에 장공(162b)을 형성한 것이다.

[제 3 실시형태]

도 16 및 도 17 에 나타낸 바와 같이 인서트(16)의 중앙에는 가이드 코어(161)가 핀(1613)을 통해 인서트 본체에 장착되어 있다. 이 핀(1613)은 도 17 의 단면도에 나타난 바와 같이 가이드 코어(161)의 프랜지(1614)에 접하고, 가이드 코어(161)의 빠짐 저지만을 위한 것이며, 가이드 코어(161)는 인서트 본체에 대해 3 차원적으로 미동 가능하게 되어 있다. 소위, 프로팅 상태로 설치되어 있다.

가이드 코어(161)에는 도 18 에 나타낸 바와 같은 개구부로 이루어지는 가이드 구멍(1612)(본 발명의 제 1 가이드)이 형성되어 있고, 이 가이드 구멍(1612)은 피시험 IC 인 볼 그리드 어레이형 IC 의 땜납 볼(HB)의 위치에 대응하여 형성되어 있다. 또한, 패키지 몰드(PM)의 외주면의 크기가 다소 달라도, 피시험 IC 의 땜납 볼(HB)의 배열 매트릭스가 동일한 경우에는, 땜납 볼(HB)이 이 가이드 구멍(1612)에 대해 아무런 장애 없이 원활하게 끼워질 수 있도록, 가이드 코어(161)의 저면에는 아주 작은 극간(S)이 형성되어 있다.

덧붙여서, 상기 도면에 나타낸 가이드 구멍(1612)은 BGA 형 IC 의 땜납 볼(HB) 중 최외주의 땜납 볼(HB)만이 끼워지도록 하나의 개구부로서 구성되어 있으나, 본 발명의 제 1 가이드는 이것 이외에도 여러 가지 형태를 생각할 수 있다.

도 25A 및 도 25B 에 나타낸 다른 실시형태는 BGA 형 IC 의 모든 땜납 볼(HB)이 끼워지는 가이드 구멍(1612)을 가이드 코어(161)의 저면에 형성하고, 모든 땜납 볼(HB)에 대해 하측으로부터 콘택트 핀(51)이 접촉할 수 있도록 관통구멍으로 한 예이다.

또, 도 26A 및 도 26B 에 나타낸 다른 실시형태는 BGA 형 IC 의 땜납 볼(HB) 중 외측으로부터 2 열의 땜납 볼(HB)만이 끼워지는 가이드 구멍(1612a)을 가이드 코어(161)의 저면에 형성하고, 그 이외의 땜납 볼(HB)에 대해서도 콘택트 핀 (51)이 접촉할 수 있도록, 가이드 코어(161) 저면의 중앙에 개구(1612b)를 형성한 예이다.

또, 가이드 코어(161)에는 상술한 흡착 헤드(307)의 가이드 핀(3071)이 끼워지는 2 개의 가이드 구멍(1611)(본 발명의 제 2 가이드 및 제 3 가이드에 상당한다.)이 형성되어 있고, 도 17 에 2 점 쇄선으로 나타낸 바와 같이 흡착 헤드(307)의 가이드 핀(3071)이 가이드 코어(161)의 가이드 구멍(1611)에 끼워지면, 인서트 본체나 테스트 트레이 자체의 위치 오차에 관계 없이, 직접 흡착 헤드(307)와 가이드 코어(161)의 위치 맞춤이 행해지게 된다.

또한, 이 가이드 코어(161)의 가이드 구멍(1611)에는 그 하측으로부터 소켓의 가이드 핀(52)(도 19 또는 도 20 참조)이 끼워지도록 되어 있다. 즉, 가이드 구멍(1611)은 본 발명의 제 3 가이드도 구성하고 있다.

본 발명의 가이드 코어(161)의 구체적 구조는 도 16 에 나타낸 것에 아무 것도 한정되지 않고, 이 이외에도 여러 가지 형태를 생각할 수 있다.

도 21 및 도 22 에 나타낸 다른 실시형태는 핀(1613)을 사용하지 않고, 그 대신에 가이드 코어(161)에 가요성을 갖는 훅(1615)을 형성하고, 이 훅(1615)을 인서트 본체에 끼우는 것이다. 본 예에 있어서도, 가이드 코어(161)는 인서트 본체에 대해 3 차원적으로 미동 가능하도록 되어 있다. 소위, 프로팅 상태로 설치되어 있다.

또, 도 23 및 도 24 에 나타낸 다른 실시형태는 핀(1613)을 대신하여 탭 핀(1616)을 사용한 것으로서, 본 예에 있어서도 탭 핀(1616)의 치수를 고려함으로써, 가이드 코어(161)는 인서트 본체에 대해 3 차원적으로 미동 가능하도록 되어 있다. 소위, 프로팅 상태로 설치되어 있다.

도 20 은 상기 전자 부품 시험 장치의 테스트 헤드(104)에서의 푸셔(30), 인서트(16)(테스트 트레이(TST)측), 소켓 가이드(40) 및 콘택트 핀(51)을 갖는 소켓(50)의 구조를 나타낸 단면도이며, 푸셔(30)는 테스트 헤드(104)의 상측에 설치되어 있으며, 도시하지 않은 Z 축 구동 장치(예를 들면 유압체 실린더)에 의해 Z 축 방향으로 상하 이동한다. 이 푸셔(30)는 한번에 테스트되는 피시험 IC 의 간격에 따라(상기 테스트 트레이에 있어서는 4 열 단위로 4 행 계 16 개), Z 축 구동 장치에 부착되어 있다.

푸셔(30)의 중앙에는 피시험 IC를 압착하기 위한 가압자(31)가 형성되고, 그 양측에 후술하는 인서트(16)의 가이드 구멍(20) 및 소켓 가이드(40)의 가이드 푸셔(41)에 삽입되는 가이드 핀(32)이 설치되어 있다. 또, 가압자(31)와 가이드 핀(32) 사이에는, 해당 푸셔(30)가 Z 축 구동 수단으로 하강했을 때, 하한을 규제하기 위한 스토퍼 가이드(33)가 설치되어 있고, 이 스토퍼 가이드(33)는 소켓 가이드(40)의 스토퍼면(42)(편측만을 나타낸다.)에 맞닿음으로써, 피시험 IC를 파괴하지 않는 적절한 압력으로 압착하는 푸셔의 하한 위치가 결정된다.

인서트(16)는 도 5를 참조하면서 설명한 바와 같이, 테스트 트레이(TST)에 대해 파스나(17)를 사용하여 부착되어 있으나, 그 양측에 상술한 푸셔(30)의 가이드핀(32) 및 소켓 가이드(40)의 가이드 푸셔(41)가 상하 각각으로부터 삽입되는 가이드 구멍(20)이 형성되어 있다. 푸셔(30)의 하강 상태에 있어서는, 상기 도면의 좌측의 가이드 구멍(20)은 상반분이 푸셔(30)의 가이드 핀(32)이 삽입되어 위치 결정이 행해지는 소경 구멍이 되고, 하반분이 소켓 가이드(40)의 가이드 푸셔(41)가 삽입되어 위치 결정이 행해지는 대경 구멍이 되어 있다. 덧붙여서, 도면에 있어서 우측의 가이드 구멍(20)과 푸셔(30)의 가이드 핀(32) 및 소켓 가이드(40)의 가이드 푸셔(41)는 헐겁게 끼워진 상태로 되어 있다.

한편, 테스트 헤드(104)에 고정되는 소켓 가이드(40)의 양측에는 푸셔(30)의 2 개의 가이드 핀(32)이 삽입되어, 이들 2 개의 가이드 핀(32) 사이에서 위치 결정을 행하기 위한 가이드 푸셔(41)가 설치되어 있으며, 이 가이드 푸셔(41)의 좌측의 것은 인서트(16)와의 사이에서도 위치 결정을 행한다.

소켓 가이드(40)의 하측에는 복수의 콘택트 핀(51)을 갖는 소켓(50)이 고정되어 있고, 이 콘택트 핀(51)은 도시되지 않은 스프링에 의해 상방향으로 스프링 탄력을 받고 있다. 따라서, 피시험 IC를 압착해도, 콘택트 핀(51)이 소켓(50)의 상면까지 후퇴하는 한편, 피시험 IC 가 다소 기울어져 압착되어도, 모든 볼 단자(HB)에 콘택트 핀(51)이 접촉할 수 있도록 되어 있다. 또한, 콘택트 핀(51)의 선단에는 볼 그리드 어레이형 IC 의 땜납 볼(HB)을 수용하는 대략 원추상 오목부(51a)가 형성되어 있다(도 28 참조).

또, 소켓(50)에는 인서트(16)에 프로팅 상태로 장착된 가이드 코어(161)의 가이드 구멍(1611)에 끼워지는 가이드 핀(52)이 별도로 설치되어 있고, 푸셔(30)가 하강하여 인서트(16)도 하강하면, 인서트(16)의 위치 오차의 유무에 관계 없이, 가이드 코어(161)가 가이드 핀(52)에 의해 위치 결정되고, 이에 의에 IC 의 볼 단자(HB)와 콘택트 핀(51)의 위치 맞춤을 정밀도 높게 행할 수 있다.

다음으로 주로 도 19를 참조하면서 작용을 설명한다.

먼저, 시험 전의 IC 가 가득찬 커스터머 트레이(KS)는 IC 스토커(201)로부터 로더부(300)의 창부(306)로 반송되고, 여기서 XY 반송 장치(304)를 사용하여 8 개씩 프리사이서(305)로 바꿔 탑재된다. 커스터머 트레이(KST)에 탑재된 상태에서는 IC 의 위치는 극히 러프하여, XY 반송 장치(304)의 흡착 헤드(307)는 이것을 흡착하여 프리사이서(305)로 떨어뜨린다. 이 프리사이서(305)에서는 IC 의 패키지의 외주 형상에 따른 오목부(3051)에 의해 그때까지 러프했던 IC 의 위치가 비교적 정밀도 높게 정해지고, 또한 오목부(3051)의 저면에 형성된 개구부(3052)가 IC 의 볼 단자(HB)를 가이드함으로써, 프리사이서(305)에 대한 IC 단자의 위치가 정확하게 정해지게 된다.

다음으로, 동일한 XY 반송 장치(304)를 사용하여 위치 산출된 IC를 흡착하는데, 이 때 흡착 헤드(307)의 가이드 핀(3071)과 프리사이서(305)의 가이드 구멍(3053)이 끼워짐으로써, 이들 흡착 헤드(307)와 프리사이서(305)의 위치 관계가 정밀도 높게 정해지므로, IC 는 정밀도 높게 흡착 헤드(307)에 흡착되게 된다.

이 상태에서 XY 반송 장치(304)의 가동 암(302) 및 가동 헤드(303)를 동작시켜, IC를 테스트 트레이(TST)의 하나의 인서트(16)까지 반송한다. 그리고, 흡착 헤드(307)를 하강시켜 가이드 핀(3071)을 인서트(16)의 가이드 코어(161)의 가이드 구멍(1611)에 끼움으로써, 흡착 헤드(307)와 가이드 코어(161)의 위치 맞춤을 행해, 이 상태에서 IC를 방출한다. 이에 의해, IC 는 그 볼 단자(HB)가 가이드 코어(161)의 가이드 구멍(1612)에 끼워지게 된다.

모든 인서트(16)에 IC를 반송하면, 테스트 트레이(TST)를 챔버부(100) 내의 테스트 공정까지 반송한다. 이 테스트 공정에 있어서는, 피시험 IC 는 도 5 에 나타낸 테스트 트레이(TST)에 탑재된 상태, 보다 상세하게는 개개의 피시험 IC 는 동도의 인서트(16)의 가이드 코어(161)에 떨어뜨려진 상태에서 테스트 헤드(104)의 상부로 반송되어 온다.

테스트 트레이(TST)가 테스트 헤드(104)에서 정지하면, Z 축 구동 장치가 작동하기 시작하여, 도 20 에 나타낸 하나의 푸셔(30)가 하나의 인서트에 대응하도록 하강해 온다. 그리고, 푸셔(30)의 2 개의 가이드 핀(32, 32)은 인서트(16)의 가이드 구멍(20, 20)을 각각 관통하고, 또한 소켓 가이드(40)의 가이드 푸셔(41, 41)에 끼워진다. 그리고, 소켓(50)에 설치된 가이드 핀(52)이 가이드 코어(161)의 가이드 구멍(1611)에 끼워지게 된다.

여기서, 테스트 헤드(104)(즉, 전자 부품 시험 장치 1 측)에 고정된 소켓(50) 및 소켓 가이드(40)에 대해, 인서트(16) 및 푸셔(30)는 어느 정도의 위치 오차를 갖고 있으나, 푸셔(30) 좌측의 가이드 핀(32)이 인서트(16)의 가이드 구멍(20)의 소경 구멍에 끼워짐으로써 푸셔(30)와 인서트(16)의 위치 맞춤이 행해지고, 그 결과 푸셔(30)의 가압자(31)는 적절한 위치에서 피시험 IC를 압착할 수 있다.

또, 인서트(16)의 좌측의 가이드 구멍(20)의 대경 구멍이 소켓 가이드(40) 좌측의 가이드 푸셔(41)에 끼워짐으로써, 인서트(16)와 소켓 가이드(40)의 위치 맞춤이 행히지고, 이에 의해 피시험 IC 와 콘택트 핀(51)의 위치 정밀도가 높아지게 된다.

특히, 본 실시형태 및 기타 변형예에서는, 도 20 에 나타낸 바와 같이 피시험 IC 의 땜납 볼(HB) 자체를 인서트(16)의 가이드 코어(161)의 가이드 구멍(1612)에서위치 결정하고, 이것에 더해 가이드 코어(161)와 소켓을 가이드 핀(52) 및 가이드 구멍(1611)에서 위치 결정하고 있으므로, 땜납 볼(HB)과 콘택트 핀(51)의 위치 맞춤을 고정밀도로 실현할 수 있게 된다.

이렇게 피시험 IC 의 땜납 볼(HB)과 콘택트 핀(51)의 위치 정밀도가 충분히 나와 있으므로, 기타 위치 맞춤을 행하지 않고 스토퍼 가이드(33)가 스토퍼면(42)에 맞닿을 때까지 푸셔(30)를 더욱 하강시켜, 가압자(31)에 의해 피시험 IC를 콘택트 핀(51)에 접촉시킨다. 이 상태에서 정지하여 소정의 테스트를 실행한다.

또한, 이상 설명한 실시형태는 본 발명의 이해를 용이하게 하기 위해 기재된 것으로서, 본 발명을 한정하기 위해 기재된 것은 아니다. 따라서, 상기 실시형태에 개시된 각 요소는 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물을 포함한다는 뜻이다.

Claims (23)

1. 피시험 전자 부품을 탑재하여 전자 부품 시험 장치 내를 돌아가는 트레이에 미동 가능하게 설치되는 인서트로서,

   상기 인서트에 수납된 피시험 전자 부품의 상면에 덮혀 유지되는 위치와 상기 피시험 전자 부품의 상면으로부터 대피하는 위치의 사이를 이동하는 래치부와, 상기 래치부를 인서트 본체에 회전 가능하게 지지하는 래치 암부를 갖고,

   상기 인서트의 측면에서 볼 때에 상기 래치부의 선단과 상기 래치 암부의 회전 중심이 대략 동일 연직선 상에 배치되고,

   상기 인서트의 평면에서 볼 때에 상기 래치부와 상기 래치 암부의 회전 중심이 오프셋되어 있는 것을 특징으로 하는 인서트.
2. 제 1 항에 있어서, 상기 래치부가 상기 유지 위치로 이동하는 방향으로 상기 래치 암에 탄력을 가하는 탄성체를 갖는 것을 특징으로 하는 인서트.
3. 제 1 항에 있어서, 상기 래치 암부의 역점이 해당 래치 암부의 회전 중심에 대해 상기 래치부의 반대측에 형성되고, 상기 인서트 본체에 설치된 레버 플레이트를 통해 상기 역점에 외력이 작용하는 것을 특징으로 하는 인서트.
4. 제 1 항에 있어서, 상기 래치 암부의 역점이 해당 래치 암부의 회전 중심에 대해서 상기 래치부의 반대측에 형성되고, 상기 역점에 직접적으로 외력이 작용하는 것을 특징으로 하는 인서트.
5. 피시험 전자 부품을 탑재하여 전자 부품 시험 장치 내를 돌아가는 트레이에 미동 가능하게 설치된 인서트로서,

   인서트 본체에 대해 이동 가능하게 설치되고, 상기 피시험 전자 부품이 탑재되는 가이드 코어와,

   상기 인서트에 수납된 피시험 전자 부품의 상면에 덮혀 유지되는 위치와 상기 피시험 전자 부품의 상면으로부터 대피하는 위치 사이를 이동하는 래치부와,

   상기 래치부를 인서트 본체에 회전 가능하게 지지하는 래치 암부를 갖는 래치 기구와,

   상기 가이드 코어의 인서트 본체에 대한 이동과 상기 래치부의 이동을 연동시키는 연동 기구를 구비한 것을 특징으로 하는 인서트.
6. 제 5 항에 있어서, 상기 연동 기구는 상기 가이드 코어를 상기 인서트 본체로부터 이간시킨 후, 상기 래치부를 대피 위치로 이동시키는 것을 특징으로 하는 인서트.
7. 제 5 항에 있어서, 상기 연동 기구는 상기 래치부를 유지 위치로 이동시킨 후, 상기 가이드 코어를 상기 인서트 본체로 접근시키는 것을 특징으로 하는 인서트.
8. 제 1 항에 있어서, 상기 피시험 전자 부품의 단자가 볼상 단자인 것을 특징으로 하는 인서트.
9. 제 1 항에 있어서, 상기 피시험 전자 부품의 단자에 접촉하여 이것을 위치 결정하는 가이드를 갖는 것을 특징으로 하는 인서트.
10. 제 9 항에 있어서, 상기 가이드는 상기 볼상 단자가 끼워지는 구멍인 것을 특징으로 하는 인서트.
11. 전자 부품 시험 장치의 테스트 헤드의 콘택트부로 피시험 전자 부품을 반입하고, 이것을 반출하는 트레이로서, 제 1 항에 기재된 인서트를 갖는 트레이.
12. 테스트 헤드의 콘택트부로 피시험 전자 부품의 단자를 압착하여 테스트를 행하는 전자 부품 시험 장치로서, 제 11 항에 기재된 트레이를 갖는 전자 부품 시험 장치.
13. 피시험 전자 부품을 탑재하여 전자 부품 시험 장치 내를 돌아가는 트레이에, 미동 가능하게 설치되는 인서트로서,

    상기 피시험 전자 부품의 단자에 접촉하여 이것을 위치 결정하는 제 1 가이드를 갖고, 인서트 본체에 대해 미동 가능하게 설치된 가이드 코어를 구비한 것을 특징으로 하는 인서트.
14. 제 13 항에 있어서, 상기 가이드 코어는 상기 전자 부품 시험 장치의 상기 피시험 전자 부품을 픽업하는 반송기와의 위치 결정을 행하는 제 2 가이드를 갖는 것을 특징으로 하는 인서트.
15. 제 13 항에 있어서, 상기 가이드 코어는 상기 전자 부품 시험 장치의 테스트 헤드의 콘택트부와의 위치 결정을 행하는 제 3 가이드를 갖는 것을 특징으로 하는인서트.
16. 제 14 항에 있어서, 상기 가이드 코어는 상기 전자 부품 시험 장치의 테스트 헤드의 콘택트부와의 위치 결정을 행하는 제 3 가이드를 갖는 것을 특징으로 하는인서트.
17. 제 16 항에 있어서, 상기 제 2 가이드와 상기 제 3 가이드는 공통의 구멍 또는 핀인 것을 특징으로 하는 인서트.
18. 제 1 항에 있어서, 상기 피시험 전자 부품의 단자가 볼상 단자인 것을 특징으로 하는 인서트.
19. 제 18 항에 있어서, 상기 제 1 가이드는 상기 볼상 단자가 끼워지는 구멍인 것을 특징으로 하는 인서트.
20. 전자 부품 시험 장치의 테스트 헤드의 콘택트부로 피시험 전자 부품을 반입하고, 이것을 반출하는 트레이로서, 제 13 항에 기재된 인서트를 갖는 트레이.
21. 테스트 헤드의 콘택트부로 피시험 전자 부품의 단자를 압착하여 테스트를 행하는 전자 부품 시험 장치로서, 제 20 항에 기재된 트레이를 갖는 전자 부품 시험 장치.
22. 제 21 항에 있어서, 상기 트레이에 상기 피시험 전자 부품을 탑재하기 전에, 상기 피시험 전자 부품의 위치를 수정하는 프리사이서를 또한 갖고,

    상기 프리사이서는,

    상기 피시험 전자 부품의 단자에 접촉하여 이것을 위치 결정하는 제 4 가이드와,

    상기 피시험 전자 부품을 상기 제 4 가이드로 위치 결정할 때, 상기 피시험 전자 부품의 단자 이외의 부분을 안내하여 상기 피시험 전자 부품의 단자를 상기 제 4 가이드에 합치시키는 제 5 가이드를 갖는 것을 특징으로 하는 전자 부품 시험 장치.
23. 제 22 항에 있어서, 상기 프리사이서는 상기 피시험 전자 부품을 픽업하는 반송기와의 위치 결정을 행하는 제 6 가이드를 갖는 것을 특징으로 하는 전자 부품 시험 장치.