KR20010015202A - Closed-loop control of wafer polishing in a chemical mechanical polishing system - Google Patents
Closed-loop control of wafer polishing in a chemical mechanical polishing system Download PDFInfo
- Publication number
- KR20010015202A KR20010015202A KR1020000038545A KR20000038545A KR20010015202A KR 20010015202 A KR20010015202 A KR 20010015202A KR 1020000038545 A KR1020000038545 A KR 1020000038545A KR 20000038545 A KR20000038545 A KR 20000038545A KR 20010015202 A KR20010015202 A KR 20010015202A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- pressure
- polishing
- thickness
- thickness profile
- Prior art date
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 93
- 239000000126 substance Substances 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 55
- 238000005259 measurement Methods 0.000 claims description 40
- 239000010409 thin film Substances 0.000 claims description 20
- 238000007517 polishing process Methods 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 230000003252 repetitive effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 29
- 239000000463 material Substances 0.000 abstract description 7
- 238000012876 topography Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 126
- 238000007667 floating Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 14
- 239000012528 membrane Substances 0.000 description 10
- 239000002002 slurry Substances 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 239000012530 fluid Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
Abstract
Description
본 발명은 기판의 화학 기계적 폴리싱에 관한 것이며, 보다 상세하게는 화학 기계적 폴리싱 시스템에서 웨이퍼 폴리싱을 폐-루프 제어하는 것에 관한 것이다.FIELD OF THE INVENTION The present invention relates to chemical mechanical polishing of substrates and, more particularly, to closed-loop control of wafer polishing in a chemical mechanical polishing system.
통상적으로, 집적회로는 전도체, 반도체 또는 절연체 층의 순차적인 증착에 의해 기판, 특히 실리콘 웨이퍼 상에 형성된다. 각각의 층이 증착된 후에는 회로 미세구조물(feature)을 형성하도록 에칭된다. 일련의 층들이 순차적으로 증착되고 에칭되므로, 기판의 외측 또는 최상면, 즉 기판의 노출면은 비평탄도가 증가하게 된다. 이러한 비평탄 표면은 집적회로 제조공정의 사진 평판단계에 문제점들을 유발한다. 그러므로, 기판 표면을 주기적으로 평탄화할 필요가 있다.Typically, integrated circuits are formed on a substrate, in particular a silicon wafer, by sequential deposition of conductor, semiconductor or insulator layers. After each layer is deposited, it is etched to form a circuit microfeature. As a series of layers are sequentially deposited and etched, the non-flatness of the outer or top surface of the substrate, i.e. the exposed surface of the substrate, increases. Such uneven surfaces cause problems in the photolithographic stage of integrated circuit fabrication processes. Therefore, it is necessary to periodically planarize the substrate surface.
화학 기계적 폴리싱(CMP)은 평탄화를 수행할 수 있는 하나의 방법이다. 이러한 평탄화 방법에 있어서는 통상적으로 기판이 캐리어 또는 폴리싱 헤드 상에 장착되어야 한다. 기판의 노출면은 회전 폴리싱 패드에 놓여져야 한다. CMP 공정의 효과는 폴리싱 비율 및 웨이퍼 표면의 최종 다듬질 정도(미세한 거친 표면이 없을 때) 및 평탄도(커다란 토포그래피가 없을 때)에 의해 측정될 수 있다. 폴리싱 비율, 다듬질 정도, 및 평탄도는 패드와 슬러리의 조합, 웨이퍼와 패드 사이의 상대속도, 및 패드에 대한 웨이퍼의 압착력에 의해 결정된다.Chemical mechanical polishing (CMP) is one method by which planarization can be performed. In such a planarization method, a substrate must typically be mounted on a carrier or polishing head. The exposed surface of the substrate should be placed on a rotating polishing pad. The effectiveness of the CMP process can be measured by the polishing rate and the final finish of the wafer surface (without fine rough surfaces) and flatness (without large topography). Polishing rate, finish, and flatness are determined by the combination of pad and slurry, the relative speed between the wafer and the pad, and the pressing force of the wafer against the pad.
CMP에 있어서, 재발되는 문제점은 "에지-효과", 환언하면 웨이퍼 에지가 웨이퍼 중심에 비해 상이한 속도로 폴리싱되는 경향이 있다는 점이다. 상기 에지효과는 통상적으로 웨이퍼 주변의 불균일한 폴리싱을 유발한다(예를들어, 200㎜ 웨이퍼의 3 내지 4㎜). 다른 문제점은 "센터 슬로우 효과", 환언하면 웨이퍼의 중심이 언더폴리싱되는 경향이 있다는 점이다.For CMP, a recurring problem is the "edge-effect", that is, the wafer edges tend to be polished at different speeds relative to the wafer center. The edge effect typically results in non-uniform polishing around the wafer (eg, 3-4 mm on a 200 mm wafer). Another problem is the "center slow effect", in other words, the center of the wafer tends to be underpolished.
또한, 다른 요인들이 CMP 공정에 있어서의 불균일함에 관여한다. 예를들어, CMP 공정은 상이한 로트, 슬러리 배치 내의 편차, 및 오버타임을 발생하게 하는 공정 편차(process drift)에 기인한 폴리싱 패드 사이의 차이점에 민감하다. 또한, CMP 공정은 온도와 같은 환경요인에 따라 변화할 수 있다. 또한, 웨이퍼의 특정 상태 및 웨이퍼에 증착된 필름도 CMP 공정에 있어서의 편차에 관여한다. 유사하게, CMP 시스템의 기계적 변화도 CMP 공정의 균일도에 영향을 끼친다. CMP 공정에 있어서의 편차들은 예를들어, 폴리싱 패드에 대한 마모의 결과로서 오버타임을 늦게 발생시킨다. 기타 편차들이 새로운 슬러리 배치 또는 새로운 폴리싱 패드의 사용할 때와 같은 갑작스런 변경의 결과로서 발생될 수 있다.In addition, other factors are involved in the heterogeneity in the CMP process. For example, the CMP process is sensitive to differences between polishing pads due to different lots, variations in slurry batches, and process drift causing overtime. In addition, the CMP process may vary depending on environmental factors such as temperature. In addition, the specific state of the wafer and the film deposited on the wafer also participate in the variation in the CMP process. Similarly, mechanical changes in the CMP system also affect the uniformity of the CMP process. Deviations in the CMP process result in late overtime, for example as a result of wear to the polishing pad. Other deviations may occur as a result of sudden changes, such as when using a new slurry batch or using a new polishing pad.
현대 기술에 의해서는 웨이퍼 두께의 역학을 제어하기 위한 CMP 공정에서의 전술한 편차를 보상하는 것이 어렵다. 특히, 웨이퍼 표면에 대한 소정의 평탄도 또는 포토그래피를 얻기 위해 CMP 공정을 제어하는 것이 어려웠다. 또한, 오랜기간에 걸쳐 다수의 웨이퍼에 대한 동일한 결과를 얻기위해 CMP 공정을 제어하는 것이 어려웠다. 따라서, 본 발명은 이러한 종래기술의 문제점들을 해결하고자 하는 것이다.With modern technology it is difficult to compensate for the aforementioned deviations in the CMP process for controlling the dynamics of wafer thickness. In particular, it was difficult to control the CMP process in order to obtain the desired flatness or photography of the wafer surface. In addition, it has been difficult to control the CMP process over time to achieve the same results for multiple wafers. Accordingly, the present invention seeks to solve these problems of the prior art.
도 1은 화학 기계적 폴리싱 장치의 분해 사시도.1 is an exploded perspective view of a chemical mechanical polishing apparatus.
도 2는 본 발명에 사용되는 광학 간섭계를 갖춘 예시적인 화학 기계적 폴리싱 장치의 측면도.2 is a side view of an exemplary chemical mechanical polishing apparatus with an optical interferometer for use in the present invention.
도 3은 본 발명에 사용되는 예시적인 캐리어 헤드의 개략적인 횡단면도.3 is a schematic cross-sectional view of an exemplary carrier head used in the present invention.
도 4는 캐리어 헤드 내부에 있는 박막의 접촉 직경크기가 캐리어 헤드 챔버중의 하나에서 압력에 따라 어떻게 변화하는지를 나타내는 그래프.4 is a graph showing how the contact diameter size of a thin film within a carrier head changes with pressure in one of the carrier head chambers.
도 5는 본 발명에 따른 폐-루프 제어식 웨이퍼 폴리싱 시스템를 나타내는 블록선도.5 is a block diagram illustrating a closed-loop controlled wafer polishing system in accordance with the present invention.
도 6은 본 발명에 따른 폐-루프 제어식 웨이퍼 폴리싱 방법의 흐름도.6 is a flow chart of a closed-loop controlled wafer polishing method according to the present invention.
도 7은 캐리어 헤드의 여러 직경을 나타내는 도면.7 shows several diameters of a carrier head.
도 8은 웨이퍼상의 예시 영역을 나타내는 도면.8 illustrates an exemplary region on a wafer.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 웨이퍼 20 : 폴리싱 장치10 wafer 20 polishing apparatus
22 : 폴리싱 스테이션 23 : 이송 스테이션22: polishing station 23: transfer station
24 : 회전판 30 : 폴리싱 패드24: rotating plate 30: polishing pad
48 : 컴퓨터 100 : 캐리어 헤드48: computer 100: carrier head
116 : 가요성 박막 134 : 하부 챔버116: flexible thin film 134: lower chamber
136 : 상부 챔버136: upper chamber
일반적으로, 웨이퍼를 폴리싱하는 방법은 폐-루프 제어방식을 사용한다. 웨이퍼는 웨이퍼에 하향력을 가하도록 압력이 제어되는 하나 이상의 챔버를 갖춘 캐리어 헤드에 의해 고정될 수 있다. 상기 방법은 웨이퍼의 두께를 측정하는 단계와, 상기 두께 측정에 기초하여 웨이퍼에 대한 두께 프로파일을 계산하는 단계를 포함한다. 계산된 두께 프로파일은 목표 두께 프로파일과 비교된다. 적어도 하나의 캐리어 헤드챔버의 압력은 상기 비교결과에 기초하여 조절된다.In general, the method of polishing a wafer uses a closed-loop control method. The wafer may be secured by a carrier head having one or more chambers whose pressure is controlled to exert a downward force on the wafer. The method includes measuring a thickness of a wafer and calculating a thickness profile for the wafer based on the thickness measurement. The calculated thickness profile is compared with the target thickness profile. The pressure of the at least one carrier head chamber is adjusted based on the comparison result.
다른 실시예에 있어서, 폴리싱 방법은 독립적으로 변화될 수 있는 압력을 웨이퍼의 다중영역에 가할 수 있는 다중 챔버를 갖춘 캐리어 헤드에 의해 고정되는 웨이퍼에 사용될 수 있다. 상기 방법은 폴리싱중에 웨이퍼의 두께를 측정하는 단계 및 상기 두께 측정에 기초하여 웨이퍼의 특정영역과 관련된 캐리어 헤드 챔버 중에 하나의 압력을 조절하는 단계를 포함한다.In another embodiment, the polishing method can be used for wafers that are fixed by a carrier head with multiple chambers that can apply pressure that can be varied independently to multiple regions of the wafer. The method includes measuring a thickness of the wafer during polishing and adjusting a pressure in one of the carrier head chambers associated with a particular area of the wafer based on the thickness measurement.
또한, 화학 기계적 폴리싱 시스템도 설명되어 있다. 상기 시스템은 웨이퍼 폴리싱 표면 및 웨이퍼를 유지하기 위한 캐리어 헤드를 포함한다. 캐리어 헤드는 폴리싱 표면에 대해 폴리싱될 때 웨이퍼에 하향력을 가하도록 제어될 수 있는 적어도 하나의 챔버를 포함한다. 또한, 상기 시스템은 폴리싱중 웨이퍼의 두께 측정을 위한 모니터 및 목표 두께 프로파일을 저장하는 메모리를 포함한다. 프로세서는 (가) 모니터에 의해 얻어진 두께-관련 프로파일에 기초하여 웨이퍼에 대한 두께 프로파일을 계산하고, (나) 계산된 두께 프로파일을 목표 두께 프로파일과 비교하고, (다) 비교결과에 기초하여 적어도 하나의 캐리어 헤드의 압력을 조절하도록 구성된다.Chemical mechanical polishing systems are also described. The system includes a wafer polishing surface and a carrier head for holding the wafer. The carrier head includes at least one chamber that can be controlled to exert a downward force on the wafer when polished to the polishing surface. The system also includes a monitor for measuring the thickness of the wafer during polishing and a memory for storing the target thickness profile. The processor (a) calculates a thickness profile for the wafer based on the thickness-related profile obtained by the monitor, (b) compares the calculated thickness profile with a target thickness profile, and (c) at least one based on the comparison result. To adjust the pressure of the carrier head.
일반적으로, 챔버압력은 특정 웨이퍼가 폴리싱되는 실시간에 조절될 수 있다. 따라서, 두께 측정은 웨이퍼의 폴리싱과 동시에 얻어질 수 있으며, 챔버 압력은 웨이퍼를 폴리싱 면으로부터 제거하지 않고도 조절될 수 있다. 다른 실시예에서, 샘플 웨이퍼의 두께-관련 측정이 수행되고 목표 프로파일과 비교되어서 챔버 압력에 대한 조절이 다른 웨이퍼의 폴리싱 중에 또는 그 이전에 수행될 수 있다.In general, the chamber pressure can be adjusted in real time as a particular wafer is polished. Thus, the thickness measurement can be obtained simultaneously with polishing of the wafer, and the chamber pressure can be adjusted without removing the wafer from the polishing surface. In other embodiments, thickness-related measurements of the sample wafers are performed and compared to the target profile so that adjustments to the chamber pressure can be performed during or before polishing other wafers.
다른 실시예에서는 다음과 같은 하나 이상의 특징을 얻을 수 있다. 캐리어 헤드 챔버압력을 조절하는 것은 웨이퍼와 폴리싱면 사이의 압력 분배를 변경할 수 있다. 캐리어 헤드는 압력을 제어가능한 로딩영역에 있는 웨이퍼에 제공하여 챔버 압력의 조절에 의해 로딩영역내에 있는 웨이퍼에 가해진 압력을 조절할 수 있게 하는 가요성 박막을 포함한다. 예를들어, 계산된 두께 프로파일을 목표 두께 프로파일에 비교하여 웨이퍼 중심영역이 언더폴리싱되었다고 판단되면, 캐리어 헤드 챔버중의 하나의 압력이 로딩영역의 크기를 감소시키도록 조절된다.In other embodiments, one or more of the following features may be obtained. Adjusting the carrier head chamber pressure can change the pressure distribution between the wafer and the polishing surface. The carrier head includes a flexible thin film that provides pressure to the wafer in the controllable loading region to adjust the pressure applied to the wafer in the loading region by adjusting chamber pressure. For example, if it is determined that the wafer center region is underpolished by comparing the calculated thickness profile to the target thickness profile, the pressure in one of the carrier head chambers is adjusted to reduce the size of the loading region.
유사하게, 캐리어 헤드 압력의 조절에 의해 폴리싱 표면에 웨이퍼를 압착시키는 하향력의 변화를 초래할 수 있다.Similarly, adjustment of the carrier head pressure can result in a change in downward force that compresses the wafer to the polishing surface.
웨이퍼의 두께-관련 측정을 수행하는 것에는 웨이퍼상의 다중 샘플영역으로부터 반사된 방사량의 세기를 측정하는 단계도 포함한다. 목표 두께 프로파일은 예를들어, 폴리싱 공정에 있어서 특정시간 동안의 예상된 두께 프로파일 또는 이상적인 두께 프로파일을 나타낼 수 있다.Performing a thickness-related measurement of the wafer also includes measuring the intensity of radiation reflected from multiple sample areas on the wafer. The target thickness profile may, for example, represent an expected thickness profile or an ideal thickness profile for a particular time in the polishing process.
또한, 두께-관련 측정, 두께 프로파일의 계산, 계산된 두께 프로파일을 목표 두께 프로파일과의 비교, 및 캐리어 헤드 챔버중의 적어도 하나의 압력을 조절하는 단계들은 특정 웨이퍼의 처리공정 중에 여러 시간에 걸쳐 반복적으로 수행될 수 있다.In addition, the steps of thickness-related measurements, calculation of the thickness profile, comparison of the calculated thickness profile with the target thickness profile, and adjusting the pressure of at least one of the carrier head chambers may be repeated over several hours during the processing of a particular wafer. It can be performed as.
다양한 실시예들은 하나 이상의 다음 장점들을 포함할 수 있다. 환경 편차, 웨이퍼 및 슬러리 편차, 및 CMP 장비 자체의 편차와 같은 웨이퍼 처리공정에 있어서의 편차들은 더욱 균일하고 더욱 평탄한 표면을 제공하도록 보상될 수 있다. 유사하게, 웨이퍼의 상이한 영역들이 폴리싱되는 비율에 있어서의 편차는 더욱 용이하게 조절될 수 있다. 실질적으로 평탄한 표면을 얻기 위해 그러한 편차들을 보상하는 것이 때때로 바람직하지만, 몇몇 경우에 있어서는 웨이퍼의 상이한 영역들이 상이한 두께로 폴리싱되도록 캐리어 헤드 챔버의 압력을 변경하는 것이 바람직할 수도 있다.Various embodiments may include one or more of the following advantages. Deviations in the wafer processing process, such as environmental variations, wafer and slurry variations, and variations in the CMP equipment itself, can be compensated for to provide a more uniform and flatter surface. Similarly, the variation in the rate at which different regions of the wafer are polished can be more easily adjusted. It is sometimes desirable to compensate for such deviations to obtain a substantially flat surface, but in some cases it may be desirable to change the pressure in the carrier head chamber so that different regions of the wafer are polished to different thicknesses.
본 발명의 다른 특징 및 장점들은 상세한 설명, 도면 및 청구범위로부터 보다 분명해 진다.Other features and advantages of the invention will be apparent from the description and drawings, and from the claims.
도 1에 도시한 바와 같이, 다중 반도체 웨이퍼(10)가 화학 기계적 폴리싱(CMP) 장치(20)에 의해 폴리싱된다. 각각의 웨이퍼(10)는 하나 이상의 미리 형성된 필름 층을 가질 수 있다. 폴리싱 장치(20)는 일련의 폴리싱 스테이션(22) 및 이송 스테이션(23)을 포함한다. 상기 이송 스테이션(23)은 로딩 장치(도시않음)로부터 각각의 웨이퍼(10)를 수용하고, 웨이퍼를 세척하고, 웨이퍼를 캐리어 헤드내에 로딩하고, 웨이퍼를 캐리어 헤드로부터 수용하고, 웨이퍼를 다시 세척하고, 또한 웨이퍼를 로딩장치로 다시 이송하는 등의 다중기능을 수행한다.As shown in FIG. 1, multiple semiconductor wafers 10 are polished by a chemical mechanical polishing (CMP) apparatus 20. Each wafer 10 may have one or more preformed film layers. The polishing apparatus 20 comprises a series of polishing stations 22 and a transfer station 23. The transfer station 23 receives each wafer 10 from a loading device (not shown), cleans the wafer, loads the wafer into the carrier head, receives the wafer from the carrier head, cleans the wafer again, It also performs multiple functions such as transferring the wafer back to the loading device.
각각의 폴리싱 스테이션은 상부에 폴리싱 패드(30)가 놓여지는 회전판(24)을 포함한다. 폴리싱 패드(30)는 배면층(32) 및 커버층(34)을 포함한다(도 2). 각각의 회전판(24)은 평탄한 구동모터(도시않음)에 연결될 수 있다. 대부분의 폴리싱 공정을 위하여, 구동모터는 더 높거나 낮은 회전수가 사용될 수 있지만, 분당 30 내지 200 회전수로 회전판(24)을 회전시킨다. 각각의 폴리싱 스테이션도 웨이퍼를 효율적으로 폴리싱하도록 폴리싱 패드의 상태를 유지하는 패드 조절장치(28)를 포함한다. 조합식 슬러리/린스 아암(39)은 폴리싱 패드(30)의 표면에 슬러리를 공급한다.Each polishing station includes a rotating plate 24 on which a polishing pad 30 is placed. The polishing pad 30 includes a back layer 32 and a cover layer 34 (FIG. 2). Each rotating plate 24 may be connected to a flat drive motor (not shown). For most polishing processes, the drive motor rotates the rotor plate 24 at 30 to 200 revolutions per minute, although higher or lower revolutions may be used. Each polishing station also includes a pad adjuster 28 that maintains the state of the polishing pad to efficiently polish the wafer. Combination slurry / rinse arm 39 supplies slurry to the surface of polishing pad 30.
회전가능한 다중 헤드 카로우젤(60)은 중앙기둥(62)에 의해 지지되어 카로우젤 모터 조립체(도시않음)에 의해 카로우젤 축선(64)을 중심으로 하여 회전된다. 카로우젤(60)은 4 개의 캐리어 헤드 시스템(70)을 포함한다. 중앙기둥(62)은 카로우젤 모터가 카로우젤 지지판(66)을 회전시키고 카로우젤 축선(64) 주위에 부착된 웨이퍼와 캐리어 헤드 시스템을 회전시킨다. 캐리어 헤드 시스템의 3 개는 웨이퍼를 수용하고 지지하며 웨이퍼를 폴리싱 패드에 압착시킴으로써 폴리싱한다. 그러는 동안에 캐리어 헤드 시스템중의 하나는 이송 스테이션(23)으로부터 웨이퍼를 수용하고 웨이퍼를 분배한다.The rotatable multi-head carousel 60 is supported by a central column 62 and rotated about the carousel axis 64 by a carousel motor assembly (not shown). Carousel 60 includes four carrier head systems 70. The central column 62 rotates the wafer and carrier head system in which the carousel motor rotates the carousel support plate 66 and is attached around the carousel axis 64. Three of the carrier head systems receive and support the wafer and polish by pressing the wafer onto a polishing pad. In the meantime, one of the carrier head systems receives the wafer from the transfer station 23 and distributes the wafer.
스테이션중에 적어도 하나는 CMP 공정중에 웨이퍼 관련 테이타를 얻고 두께-관련 정보를 계산할 수 있는 정상 비율의 모니터를 포함한다. 두께 측정기술중에 하나는 1998년 11월 2일자로 출원되어 본 발명의 양수인에게 양도된 미국 특허 출원번호 09/184,775호에 설명되어 있다. 웨이퍼의 두께-관련 측정에 있어서 반경 프로파일 또는 직경 스캔을 제공하는데 사용될 수 있는 실시간 측정장치 및 기술들이 설명되어 있는 상기 출원은 본 발명에 참조되었다. 후술하는 바와 같이, 원위치 두께 측정 모니터에 의해 얻어진 웨이퍼 두께-관련 테이타는 CMP 제어시스템용 피이드백 데이타로서 사용된다.At least one of the stations includes a normal ratio monitor capable of obtaining wafer related data and calculating thickness-related information during the CMP process. One of the thickness measurement techniques is described in US Patent Application No. 09 / 184,775, filed November 2, 1998 and assigned to the assignee of the present invention. The above application, which describes a real-time measuring device and techniques that can be used to provide a radial profile or diameter scan in the thickness-related measurement of a wafer, is referred to in the present invention. As will be described later, the wafer thickness-related data obtained by the in-situ thickness measurement monitor is used as feedback data for the CMP control system.
두께 측정 모니터(50)의 일례가 도 2에 도시되어 있다. 상기 회전판(24)내에는 구멍(26)이 형성되어 있으며 투명 창이 구멍위에 놓이는 폴리싱 패드(30)의 일부분에 형성되어 있다. 광학 모니터 시스템(40)은 구멍(26) 아래의 회전판(24)에 고정되며 회전판과 함께 회전한다. 간섭계를 사용할 수 있는 광학 모니터 시스템(40)은 레이저와 같은 광원(44) 및 검출기(46)를 포함한다. 광원(44)은 웨이퍼(10)의 노출면에 충돌하도록 투명 창(36) 및 슬러리(38)를 통해 전파되는 광 비임(42)을 발생시킨다. 광 차단기와 같은 위치 센서(160)가 투명창(36)이 웨이퍼(10) 근처에 있을 때를 감지하는데 사용될 수 있다. 분광 광도계를 포함하는 다른 기술들이 웨이퍼의 두께-관련 측정을 수행하는데 사용될 수 있다.An example of the thickness measurement monitor 50 is shown in FIG. 2. A hole 26 is formed in the rotating plate 24 and a transparent window is formed in a portion of the polishing pad 30 on which the hole is placed. The optical monitor system 40 is fixed to the rotating plate 24 under the hole 26 and rotates with the rotating plate. Optical monitor system 40, which may use an interferometer, includes a light source 44, such as a laser, and a detector 46. The light source 44 generates a light beam 42 that propagates through the transparent window 36 and the slurry 38 to impinge on the exposed surface of the wafer 10. Position sensors 160, such as light blockers, may be used to detect when the transparent window 36 is near the wafer 10. Other techniques, including spectrophotometers, can be used to perform thickness-related measurements of the wafer.
작동시, CMP 장치(20)는 웨이퍼(10)의 표면으로부터 제거된 재료의 양, 박막 층의 잔여 두께, 또는 웨이퍼 표면 전반의 두께 범위를 결정하도록 두께 모니터(50)를 사용할 수 있다. 상기 장치(20)는 또한 웨이퍼의 불균일도 범위, 환언하면 제거된 두께를 제거된 평균 두께로 나눠 100%를 곱한 표준 편차를 결정할 수 있다. 또한, 상기 장치(20)는 표면이 평탄화된 때를 결정한다.In operation, the CMP apparatus 20 may use the thickness monitor 50 to determine the amount of material removed from the surface of the wafer 10, the remaining thickness of the thin film layer, or the thickness range across the wafer surface. The apparatus 20 can also determine the standard deviation multiplied by 100% by dividing the non-uniformity range of the wafer, in other words the removed thickness by the average thickness removed. The device 20 also determines when the surface is planarized.
일반 용도의 프로그램가능한 디지털 컴퓨터(48)는 레이저(44), 검출기(46) 및 위치 센서(160)에 연결된다. 상기 컴퓨터(48)는 웨이퍼가 일반적으로 투명 창(36)위에 놓일 때 레이저를 작동시키고, 검출기로부터의 세기 측정을 저장하고, 출력장치(49)상에 세기 측정을 표시하고, 초기 두께를 계산하고, 초기 두께, 폴리싱 비율, 상기 세기 측정에 기초하여 제거된 양 및 나머지 두께를 계산하고, 폴리싱 종점을 결정하도록 프로그램된다. 또한, 상세히 후술하는 바와 같이, 상기 컴퓨터(48)는 폴리싱 중에 웨이퍼(10)의 배면에 가해진 압력을 조절하기 위해 광학 모니터 시스템(40)으로부터 얻은 피이드백 데이터를 사용하도록 프로그램된다.General purpose programmable digital computer 48 is coupled to laser 44, detector 46 and position sensor 160. The computer 48 operates the laser when the wafer is generally placed on the transparent window 36, stores the intensity measurements from the detector, displays the intensity measurements on the output device 49, calculates the initial thickness and It is programmed to calculate the initial thickness, the polishing rate, the amount removed and the remaining thickness based on the intensity measurements, and to determine the polishing endpoint. Further, as will be described in detail below, the computer 48 is programmed to use feedback data obtained from the optical monitor system 40 to adjust the pressure applied to the backside of the wafer 10 during polishing.
웨이퍼가 폴리싱될 때 박막 층의 두께가 시간에 따라 변화되기 때문에, 검출기(46)로부터 출력되는 신호도 시간에 따라 변화된다. 검출기(46)의 시간변화 출력은 원 반사 측정 트레이스(in-situ reflectance measurement trace)라 지칭되며 웨이퍼 층의 두께를 결정하는데 사용될 수 있다.Since the thickness of the thin film layer changes with time when the wafer is polished, the signal output from the detector 46 also changes with time. The time varying output of the detector 46 is referred to as an in-situ reflectance measurement trace and can be used to determine the thickness of the wafer layer.
일반적으로, 광학 모니터 시스템(40)은 웨이퍼(10)상의 다중 샘플링 영역으로부터 반사된 방사세기를 측정한다. 각각의 샘플링 영역의 반경위치가 계산되고 세기 측정이 반경범위로 분류된다. 충분한 수의 세기 측정이 특정 반경범위에 대해 축적되면 모델 함수가 상기 범위에 대한 세기측정으로부터 계산된다. 상기 모델 함수는 초기 두께, 잔여 두께, 및 제거된 양을 계산하는데 사용될 수 있다. 또한, 웨이퍼 상에 증착된 필름의 평탄도도 계산될 수 있다. 더욱 세부적인 사항은 전술한 미국 특허 출원번호 09/184,775호에 설명되어 있다. 다른 기술도 웨이퍼 두께의 반경 프로파일을 얻는데 사용될 수 있다.In general, optical monitor system 40 measures the radiation intensity reflected from multiple sampling regions on wafer 10. The radial position of each sampling area is calculated and the intensity measurement is classified into a radius range. If a sufficient number of intensity measurements are accumulated for a particular radius range, a model function is calculated from the intensity measurements for that range. The model function can be used to calculate the initial thickness, residual thickness, and amount removed. In addition, the flatness of the film deposited on the wafer can also be calculated. More details are described in the aforementioned US patent application Ser. No. 09 / 184,775. Other techniques can also be used to obtain a radial profile of wafer thickness.
도 1을 다시 참조하면, 각각의 캐리어 헤드 시스템은 캐리어 헤드(100)를 포함한다. 캐리어 구동축(74)은 캐리어 헤드 회전모터(76)를 각각의 캐리어 헤드(100)에 연결하여 각각의 캐리어 헤드가 자신의 축선상에서 독립적으로 회전할 수 있게 한다. 각각의 캐리어 헤드는 관련 캐리어 구동축 및 모터를 가진다. 캐리어 헤드(100)는 여러 기계적 기능을 수행한다. 일반적으로, 캐리어 헤드는 폴리싱 패드에 대해 기판을 유지하고, 기판 배면의 전반에 걸쳐서 하향력을 분배하고, 구동축으로부터의 토오크를 기판으로 전달하며, 폴리싱 중에 기판이 캐리어 헤드 아래로부터 미끄러지지 않게 한다.Referring again to FIG. 1, each carrier head system includes a carrier head 100. The carrier drive shaft 74 connects the carrier head rotating motor 76 to each carrier head 100 so that each carrier head can rotate independently on its own axis. Each carrier head has an associated carrier drive shaft and a motor. Carrier head 100 performs several mechanical functions. In general, the carrier head holds the substrate relative to the polishing pad, distributes the downward force across the back of the substrate, transfers torque from the drive shaft to the substrate, and prevents the substrate from slipping under the carrier head during polishing.
또한, 각각의 캐리어 헤드(100)는 웨이퍼 배면에 가해진 하향력이 변화될 수 있게 하는 제어가능한 압력 및 로딩영역을 가진다. 적합한 캐리어 헤드가 1999년 12월 23일자로 출원되어 본 발명의 양수인에게 양도된 미국 특허 출원번호 09/470,820호에 설명되어 있다. 상기 출원은 본 발명에 참조되었다.Each carrier head 100 also has a controllable pressure and loading area that allows the downward force applied to the wafer backside to be varied. Suitable carrier heads are described in US patent application Ser. No. 09 / 470,820, filed December 23, 1999 and assigned to the assignee of the present invention. This application is incorporated herein by reference.
도 3에 도시되고 전술한 특허 출원에 설명되어 있는 바와 같이, 예시적인 캐리어 헤드(100)는 하우징(102), 베이스 조립체(104), 짐벌기구(106), 로딩 챔버(108), 유지 링(110), 및 부상식 상부챔버(136), 부상식 하부챔버(134) 및 외측 챔버(138)와 같은 3 개의 가압 챔버를 갖춘 기판 소성화 조립체(112)를 포함한다.As shown in FIG. 3 and described in the foregoing patent application, the exemplary carrier head 100 includes a housing 102, a base assembly 104, a gimbal mechanism 106, a loading chamber 108, a retaining ring ( 110, and a substrate plasticization assembly 112 having three pressurized chambers, such as a floating upper chamber 136, a floating lower chamber 134, and an outer chamber 138.
상기 로딩 챔버(108)는 하중, 환언하면 하향 압력 또는 중량을 베이스 조립체(104)에 가하도록 하우징(102)과 베이스 조립체(104) 사이에 위치된다. 제 1 압력 조절기(도시않음)는 베이스 조립체(104)의 수직위치와 로딩 챔버내의 압력을 제어하도록 통행기(132)에 의해 로딩 챔버(108)에 유체 연결된다.The loading chamber 108 is positioned between the housing 102 and the base assembly 104 to apply a load, in other words a downward pressure or weight, to the base assembly 104. A first pressure regulator (not shown) is fluidly connected to the loading chamber 108 by the passage 132 to control the vertical position of the base assembly 104 and the pressure in the loading chamber.
웨이퍼 소성화 조립체(112)는 가요성 내측 박막(116), 가요성 외측 박막(118), 내측지지 구조물(120), 외측지지 구조물(130), 내측 스페이서 링(122) 및 외측 스페이서 링(132)을 포함한다. 상기 가요성 내측 박막(116)은 압력을 제어가능한 영역내에 있는 웨이퍼(10)에 가하는 중앙부를 포함한다. 내측 플랩(144)에 의해 밀봉되는 상기 베이스 조립체(104)와 내측 박막(116) 사이의 체적은 가압가능한 부상식 하부챔버(134)를 제공한다. 내측 플랩(144) 및 외측 플랩(146)에 의해 밀봉되는 상기 베이스 조립체(104)와 내측 박막 사이의 환형 체적은 가압가능한 상부챔버(136)를 제공한다.Wafer plasticization assembly 112 includes a flexible inner thin film 116, a flexible outer thin film 118, an inner support structure 120, an outer support structure 130, an inner spacer ring 122, and an outer spacer ring 132. ). The flexible inner thin film 116 includes a central portion that applies pressure to the wafer 10 in a controllable region. The volume between the base assembly 104 and the inner membrane 116 sealed by the inner flap 144 provides a pressurizable floating lower chamber 134. The annular volume between the base assembly 104 and the inner membrane sealed by the inner flap 144 and the outer flap 146 provides a pressurizable upper chamber 136.
제 2 가압 조절기(도시않음)는 가스와 같은 유체를 부상식 상부챔버(136)로 또는 챔버로 지향시키도록 연결된다. 유사하게, 제 3 압력 조절기(도시않음)는 유체를 부상식 하부챔버(134)로 또는 챔버로 지향시키도록 연결된다. 상기 제 2 압력 조절기는 상부 챔버의 압력 및 하부 챔버의 수직 위치를 제어하며 제 3 압력 조절기는 하부 챔버(134)의 압력을 제어한다. 부상식 상부챔버(136)내의 압력은 외측 박막의 상부면에 대한 내측 박막(116)의 접촉영역을 제어한다. 따라서, 상기 제 2 및 제 3 압력 조절기는 압력이 가해지는 웨이퍼 영역, 환언하면 로딩영역 및 로딩영역내에서의 기판상의 하향력을 제어한다.A second pressure regulator (not shown) is connected to direct a fluid, such as gas, to the floating upper chamber 136 or to the chamber. Similarly, a third pressure regulator (not shown) is connected to direct the fluid to the floating lower chamber 134 or to the chamber. The second pressure regulator controls the pressure of the upper chamber and the vertical position of the lower chamber, and the third pressure regulator controls the pressure of the lower chamber 134. The pressure in the floating upper chamber 136 controls the area of contact of the inner membrane 116 to the top surface of the outer membrane. Thus, the second and third pressure regulators control the downward pressure on the substrate in the wafer region, in other words the loading region and the loading region, to which pressure is applied.
내측 박막(116)과 외측 박막(118) 사이의 밀봉된 체적은 가압가능한 외측 챔버(138)를 한정한다. 제 4 압력 조절기(도시않음)는 가스와 같은 유체를 부상식 상부챔버(138)로 또는 챔버로 지향시키는 통로(140)에 연결될 수 있다. 제 4 압력 조절기는 외측 챔버(138)내의 압력을 제어한다.The sealed volume between the inner thin film 116 and the outer thin film 118 defines the pressurizable outer chamber 138. A fourth pressure regulator (not shown) may be connected to the passage 140 for directing a fluid, such as gas, to the floating upper chamber 138 or to the chamber. The fourth pressure regulator controls the pressure in the outer chamber 138.
작동시, 유체는 부상식 하부챔버로 또는 하부챔버로부터 펌프되어 외측 박막(118)에 대한, 그래서 결국 웨이퍼(10)에 대한 내측 박막(116)의 하향 압력을 제어한다. 유체는 부상식 상부챔버로 또는 상부챔버로부터 펌프되어 외측 박막(118)에 대한 내측 박막(116)의 접촉영역을 제어한다. 따라서, 캐리어 헤드(100)는 웨이퍼(10)에 가해지는 압력 및 로딩영역을 제어할 수 있다. 도 4는 부상식 상부챔버(136)내의 압력(P3)과 외측 박막(118)에 대한 내측 박막(116)의 접촉영역 사이의 관계를 그래프로 나타낸다. 도 4에서, 외측 챔버(138)내의 외측 박막압력(P1)은 4psi이다. 상기 그래프는 부상식 하부챔버(134)내의 내측 박막압력(P2)의 다수의 값에 대한 접촉영역에서의 압력범위가 5 내지 6.6psi임을 나타낸다.In operation, fluid is pumped into or out of the floating subchamber to control the downward pressure of the inner membrane 116 against the outer membrane 118 and thus eventually to the wafer 10. Fluid is pumped into or out of the floating top chamber to control the area of contact of the inner membrane 116 to the outer membrane 118. Therefore, the carrier head 100 can control the pressure and the loading area applied to the wafer 10. 4 graphically illustrates the relationship between the pressure P3 in the floating upper chamber 136 and the contact area of the inner membrane 116 to the outer membrane 118. In FIG. 4, the outer thin film pressure P1 in the outer chamber 138 is 4 psi. The graph indicates that the pressure range in the contact area for multiple values of the inner thin film pressure P2 in the floating lower chamber 134 is 5 to 6.6 psi.
CMP 공정중의 웨이퍼 폴리싱의 폐-루프 제어가 도 5 및 도 6에 도시되어 있다. 웨이퍼(10)는 캐리어 헤드(100) 중에 하나에 의해 고정되어 내부 변수를 갖는 예정된 CMP 공정을 사용하여 스테이션(22)에서 폴리싱된다. 내부변수에는 챔버(108,134,136,138)내의 압력이 포함된다. 전술한 바와 같이, 예를들어 폴리싱 패드 및 슬러리와 관련된 소모 편차를 포함하는 다른 요인들이 CMP 공정의 역학에 영향을 끼친다. 유사하게, CMP 시스템내의 편차, 환경상의 편차, 및 웨이퍼 내의 편차들도 CMP 공정의 역학에 영향을 끼쳐 웨이퍼 표면으로부터 제거된 재료의 양에 영향을 끼친다. 통상적으로, 그러한 편차들은 시스템 내측으로 고의적으로 도입되어 제어하기 어렵게 된다.Closed-loop control of wafer polishing during the CMP process is shown in FIGS. 5 and 6. Wafer 10 is fixed by one of carrier heads 100 and polished at station 22 using a predetermined CMP process with internal variables. Internal variables include the pressure in the chambers 108, 134, 136 and 138. As mentioned above, other factors, including, for example, consumption variations associated with polishing pads and slurries, affect the kinetics of the CMP process. Similarly, variations in the CMP system, environmental variations, and variations within the wafer also affect the dynamics of the CMP process, affecting the amount of material removed from the wafer surface. Typically, such deviations are deliberately introduced into the system and become difficult to control.
웨이퍼(10)가 폴리싱될 때, 특정 반경방향 두께의 프로파일이 초래된다. 공정중의 예정지점, 예를들어 폴리싱 시작의 예정시점에서, 두께 모니터(50)는 두께 관련 측정을 컴퓨터(48)에 제공한다. 컴퓨터(48)는 두께 모니터 모니터(50)로부터 얻은 측정에 기초하여 웨이퍼(10)에 대한 반경방향 두께 프로파일을 계산한다(154). 환언하면, 웨이퍼 중심으로부터 웨이퍼 에지로의 다중 지점에서 웨이퍼 두께가 계산된다. 몇몇 경우에, 계산된 웨이퍼 두께는 각각의 반경방향 위치에 대한 평균 두께를 제시할 수 있다.When the wafer 10 is polished, a profile of a certain radial thickness is brought about. At a predetermined point in the process, for example at the start of polishing, the thickness monitor 50 provides a thickness-related measurement to the computer 48. Computer 48 calculates 154 a radial thickness profile for wafer 10 based on the measurements obtained from thickness monitor monitor 50. In other words, the wafer thickness is calculated at multiple points from the wafer center to the wafer edge. In some cases, the calculated wafer thickness can present an average thickness for each radial position.
다음에, 계산된 두께 프로파일은 목표 두께 프로파일과 비교된다(156). 목표 두께 프로파일은 메모리, 예를들어 EEPROM에 저장되며(170), CMP 공정에 있어서의 예정된 지점에서 바람직한 이상적인 웨이퍼 두께 프로파일을 나타낼 수 있다. 이와는 달리, 목표 두께 프로파일은 CMP 공정에 있어서의 상기 지점에서 예상되는 두께 프로파일을 나타낼 수 있다. 일 실시예에 따라서, 목표 프로파일과 계산된 프로파일은 각각의 두께 프로파일에 대한 대응하는 두께 값들 사이의 차이를 계산함으로써 비교된다. 예를들어, 특정 반경방향 위치에 대한 목표 프로파일에 있어서의 두께 값은 동일한 반경방향 위치에 대한 계산된 두께 프로파일에서 대응하는 두께 값으로부터 감산된다. 그 결과는 각각이 웨이퍼(10)상의 반경방향 위치에 대응하고 웨이퍼 상의 특정 반경방향 위치에서 계산된 두께와 목표 두께 사이의 불일치를 각각 나타내는 일련의 차이값이다. 두 프로파일의 비교는 소프트웨어의 어느 하나의 하드웨어에서 수행되고 예를들어 컴퓨터(48)에 의해 수행될 수 있다.The calculated thickness profile is then compared 156 with the target thickness profile. The target thickness profile is stored 170 in a memory, such as an EEPROM, and can represent the desired ideal wafer thickness profile at a predetermined point in the CMP process. Alternatively, the target thickness profile may represent the thickness profile expected at this point in the CMP process. According to one embodiment, the target profile and the calculated profile are compared by calculating the difference between the corresponding thickness values for each thickness profile. For example, the thickness value in the target profile for a particular radial position is subtracted from the corresponding thickness value in the calculated thickness profile for the same radial position. The result is a series of difference values each corresponding to a radial position on the wafer 10 and representing a mismatch between the target thickness and the thickness calculated at a particular radial position on the wafer. The comparison of the two profiles is performed in either hardware of the software and can be performed, for example, by the computer 48.
목표 두께와 계산된 두께 사이의 비교결과는 제어기(175)로 제공된다. 제어기(175)가 컴퓨터(48)와 별도로 도시되어 있지만, 제어기와 컴퓨터는 하드웨어 및/또는 소프트웨어를 포함할 수 있는 단일 컴퓨터 시스템의 일부일 수 있다. 그러한 컴퓨터 시스템은 컴퓨터(48) 및 제어기(175)의 기능을 수행하도록 구성된 하나 이상의 일반목적 또는 특적 목적용 프로세서를 포함할 수 있다. 컴퓨터 시스템이 상기 기능들을 수행할 수 있게 하는 명령들은 판독용 메모리(ROM)와 같은 저장매체에 저장될 수 있다.The comparison between the target thickness and the calculated thickness is provided to the controller 175. Although controller 175 is shown separately from computer 48, the controller and computer may be part of a single computer system, which may include hardware and / or software. Such computer system may include one or more general purpose or special purpose processors configured to perform the functions of computer 48 and controller 175. Instructions that enable a computer system to perform these functions may be stored on a storage medium, such as a read memory (ROM).
비교 결과치의 수용에 응답하여, 제어기(175)는 그 결과치를 캐리어 헤드(100)의 하나 이상의 챔버(108,134,136,138)내의 압력을 조절하는데 사용한다. 전술한 바와 같이, 압력은 웨이퍼에 가해진 캐리어 헤드(100)의 하향력을 변경 및/또는 로딩영역을 변경하도록 조절될 수 있다. 예를들어, 상기 압력은 웨이퍼 에지가 웨이퍼 중심보다 상이한 비율로 폴리싱되거나 웨이퍼 중심이 언더폴리싱될 때 조절될 필요가 있다. 특히, 웨이퍼 중심이 언더폴리싱 되면 챔버 압력은 로딩영역의 반경을 감소시키도록 조절될 수 있다. 환언하면, 압력 생성 및 웨이퍼 중심에서의 폴리싱 시간은 웨이퍼 에지 근처의 영역보다 켜서 언더폴리싱을 보상하여야 한다. 챔버 압력을 조절한 후에, 웨이퍼(10)의 폴리싱은 웨이퍼가 실질적으로 평탄화되었음을 두께 모니터가 나타낼 때까지 또는 몇몇 다른 CMP 종점에 도달할 때까지 계속된다(160).In response to receiving the comparison result, the controller 175 uses the result to adjust the pressure in one or more chambers 108, 134, 136, 138 of the carrier head 100. As described above, the pressure may be adjusted to change the downward force of the carrier head 100 applied to the wafer and / or to change the loading area. For example, the pressure may need to be adjusted when the wafer edge is polished at a different rate than the wafer center or the wafer center is underpolished. In particular, when the wafer center is underpolished, the chamber pressure can be adjusted to reduce the radius of the loading region. In other words, the pressure generation and polishing time at the wafer center should be turned on above the area near the wafer edge to compensate for underpolishing. After adjusting the chamber pressure, polishing of the wafer 10 continues (160) until the thickness monitor indicates that the wafer is substantially flattened or until some other CMP endpoint is reached.
전술한 상기 폐-루프 피이드백 제어는 특정 웨이퍼의 CMP 폴리싱 중에 한번 이상 수행된다. 환언하면, 캐리어 헤드 챔버내의 압력은 CMP 공정중에 한번 이상 두께 관련 측정에 기초하여 조절될 수 있다. 예를들어, 챔버 압력에 대한 폐-루프 조절은 CMP 공정중에 매번 15와 같은 시간간격으로 수행될 수 있다.The closed-loop feedback control described above is performed at least once during CMP polishing of a particular wafer. In other words, the pressure in the carrier head chamber can be adjusted based on thickness related measurements at least once during the CMP process. For example, closed-loop adjustment to chamber pressure may be performed at a time interval such as 15 each time during the CMP process.
몇몇 실시예에서, 폴리싱될 때의 각각의 웨이퍼에 대한 폐-루프 제어를 수행하는 것이 바람직하다. 다른 환경하에서는 하나 이상의 테스트 웨이퍼에 대한 폐-루프 제어를 수행하는 것으로 충분하다. 테스트 웨이퍼에 대해 얻은 캐리어 헤드챔버 압력에 대한 조절은 웨이퍼의 전체 배치의 CMP 공정중에 계속적으로 사용될 수 있다.In some embodiments, it is desirable to perform closed-loop control for each wafer when polished. Under other circumstances, it is sufficient to perform closed-loop control on one or more test wafers. Adjustments to the carrier head chamber pressure obtained for the test wafer can be used continuously during the CMP process of the entire batch of wafers.
두께 프로파일은 소정량의 재료가 제어되었는지를 결정하기 위해 시간(T(n)) 주기후에 얻어질 수 있다. 소정량의 재료가 웨이퍼로부터 제거되었다면, 폴리싱 시간은 1초와 같은 소정의 시간단위 만큼 연장될 수 있다. 상기 공정은 소정량의 재료가 제거될 때까지 반복될 수 있다.The thickness profile can be obtained after a time T (n) period to determine if a certain amount of material has been controlled. If a certain amount of material has been removed from the wafer, the polishing time can be extended by a predetermined time unit, such as one second. The process can be repeated until the desired amount of material is removed.
일 실시예에서, 샘플 웨이퍼는 부상식 챔버(134,136)가 가압되고, 외측 챔버(138)가 균일한 압력을 웨이퍼 후면의 전반에 가하도록 가압되는 표준 작동모드로 폴리싱된다. 샘플 웨이퍼는 폴리싱되고 소정의 시간주기 후에, 샘플 웨이퍼의 다중 반경영역의 두께 관련 측정이 얻어져 반경방향 두께 프로파일로 변환된다. 두께 프로파일은 목표 프로파일, 예를들어 실질적으로 평탄한 프로파일과 비교되며, 상이한 두께(△tn)가 웨이퍼 상의 각각의 반경영역(n)에 대해 얻어진다. 각각의 상이한 두께(△tn)는 측정된 두께와 n차 영역에 대한 목표 두께 사이의 차이를 나타낸다.In one embodiment, the sample wafer is polished to a standard mode of operation in which the floating chambers 134 and 136 are pressed and the outer chamber 138 is pressed to apply a uniform pressure across the wafer backside. After the sample wafer is polished and a predetermined period of time, a thickness related measurement of multiple radial regions of the sample wafer is obtained and converted into a radial thickness profile. The thickness profile is compared with the target profile, for example a substantially flat profile, with different thickness Δt n being obtained for each radial region n on the wafer. Each different thickness Δt n represents the difference between the measured thickness and the target thickness for the n-th order region.
웨이퍼의 측정된 두께에 기초하여 Å/psi/초의 단위로 표시되고 웨이퍼로부터 제거되는 재료의 평균비율을 나타내는 제거인자(RF)가 얻어진다. 챔버(138)내의 외측 박막압력(P1)과 챔버(134)내의 내측 박막 압력(P2) 사이의 압력차와 동일한 차등 압력(△P)이 선택된다. 차등압력(△P)의 통상적인 예는 약 1 내지 여러 psi의 범위이내이다. 웨이퍼 상의 반경영역을 N이라고 가정하고 제 1 영역(n=1)이 웨이퍼 중심에 근접해 있고 Nth영역 이 웨이퍼 에지에 근접해 있다고 가정하면, 순차적인 웨이퍼의 다수 영역이 특정 압력 차이값(△Pn)을 사용하여 폴리싱됨으로써 두께 프로파일을 보정하는 동안의 기간(Tn)은 다음과 같이 계산될 수 있다.Based on the measured thickness of the wafer, a removal factor (RF) is obtained that is expressed in units of dB / psi / second and that represents the average proportion of material removed from the wafer. The differential pressure DELTA P equal to the pressure difference between the outer thin film pressure P1 in the chamber 138 and the inner thin film pressure P2 in the chamber 134 is selected. Typical examples of differential pressure DELTA P are in the range of about 1 to several psi. Assuming that the radial area on the wafer is N and the first area (n = 1) is close to the center of the wafer and the N th area is close to the wafer edge, a number of areas of the sequential wafer have a specific pressure difference (ΔP n). The period T n during the correction of the thickness profile by polishing using?) Can be calculated as follows.
Tn= [△tn/(△Pn·RF)] - [(T(n+1)·△P(n+1)/△P(n)) + (T(n+2)·△P(n+2)/△P(n)) + ... +(T(N))·△P(N)/△P(n))]. T n = [△ t n / (△ P n · RF)] - [(T (n + 1) · △ P (n + 1) / △ P (n)) + (T (n + 2) · △ P (n + 2) / ΔP (n) ) + ... + (T (N) ) · ΔP (N) / ΔP (n) )].
압력 차이가 일정한 상황에 있어서, 전술한 방정식은 다음과 같이 감소된다.In the situation where the pressure difference is constant, the above equation is reduced as follows.
Tn= [△tn/(△Pn·RF)] - (T(n+1)+T(n+2)+ ... + T(N)).T n = [Δt n / (ΔP n RF)] − (T (n + 1) + T (n + 2) + ... + T (N) ).
예를들어, 도 8과 관련하여 4 개의 영역이 존재한다고 하면,For example, suppose there are four regions with respect to FIG.
T4= [△t4/(△P4·RF)],T 4 = [Δt 4 / (ΔP 4 · RF)],
T3= [△t3/(△P3·RF)] - T(4),T 3 = [Δt 3 / (ΔP 3 · RF)] − T (4) ,
T2= [△t2/(△P2·RF)] - T(3)+ T(4), 및T 2 = [Δt 2 / (ΔP 2 RF)]-T (3) + T (4) , and
T1= [△t1/(△P1·RF)] - T(2)+ T(3)+ T(4).T 1 = [Δt 1 / (ΔP 1 · RF)] − T (2) + T (3) + T (4) .
다음에 부상식 상부 챔버(136)내의 압력(P3)이 선택되어 로딩영역은 기간(T1) 중에 웨이퍼 중심으로부터 제 1 영역(n = 1)의 반경방향 위치로 연장하며, 로딩영역은 기간(T2) 중에 웨이퍼의 중심으로부터 제 1 영역(n = 2)의 반경방향 위치로 연장하며, 로딩영역은 기간(T3) 중에 웨이퍼의 중심으로부터 제 1 영역(n = 3)의 반경방향 위치로 연장하며, 로딩영역은 기간(T4) 중에 웨이퍼의 중심으로부터 제 1 영역(n = 4)의 반경방향 위치로 연장한다. 부상식 상부챔버(136)내의 압력(P3)은 다음과 같이 대략적으로 계산될 수 있다.The pressure P3 in the floating upper chamber 136 is then selected so that the loading region extends from the wafer center to the radial position of the first region n = 1 during the period T 1 , the loading region being the period ( Extends from the center of the wafer to the radial position of the first region (n = 2 ) during T 2 , and the loading region from the center of the wafer to the radial position of the first region (n = 3) during the period T 3 . And the loading region extends from the center of the wafer to the radial position of the first region n = 4 during the period T 4 . The pressure P3 in the floating upper chamber 136 can be roughly calculated as follows.
P3 = ((P2-P1)Ac + P1A1- P2A2)/A3,P3 = ((P2-P1) Ac + P1A 1 -P2A 2 ) / A 3 ,
여기서 로딩영역 Ac= π(dc)2/4, 및 A1= π(d1)2/4, A2= π(d2)2/4, A3= π(d3)2/4. 도 7에 도시한 바와 같이, d1, d2, d3,는 외측챔버(138), 부상식 하부챔버(134) 및 부상식 상부챔버에 각각 대응하는 직경이다. 새로운 압력 및 폴리싱 시간을 사용하여 더욱 평탄한 표면을 얻을 수 있다.The loading area A c = π (d c) 2/4, and A 1 = π (d 1) 2/4, A 2 = π (d 2) 2/4, A 3 = π (d 3) 2 / 4. As shown in FIG. 7, d 1 , d 2 , and d 3 are diameters corresponding to the outer chamber 138, the floating lower chamber 134, and the floating upper chamber, respectively. New pressure and polishing times can be used to achieve a flatter surface.
몇몇 실시예에서, 캐리어 헤드는 독립적으로 변화될 수 있는 압력을 웨이퍼의 다중 동심영역에 가할 수 있는 다중 동심영역을 포함할 수 있다. 그러한 캐리어 헤드는 본 발명에 전체적으로 구현되어 있는 미국 특허 5,964,653호에 설명되어 있다. 폴리싱 중에, 각 챔버내의 압력은 측정된 폴리싱 비율 또는 상기 챔버와 관련된 반경방향 영역내에서 제거된 양에 기초하여 조절될 수 있다. 예를들어, 웨이퍼의 에지가 기판 중심보다 더 빠르게 폴리싱됨을 광학 모니터 시스템이 결정하면, 캐리어 헤드의 최외각 챔버로의 압력은 폴리싱 작동 중에 감소될 수 있다. 전술한 기술들은 목표 두께 프로파일과 측정 두께와의 비교를 기초로 하여 하나 이상의 캐리어 헤드챔버 내의 압력을 조절하고 필름 두께를 모니터하는데 사용될 수 있다. 이는 폴리싱 균일도를 현저히 개선시킬 수 있다.In some embodiments, the carrier head may include multiple concentric zones that can apply pressure that can be independently changed to multiple concentric zones of the wafer. Such carrier heads are described in US Pat. No. 5,964,653, which is fully implemented in the present invention. During polishing, the pressure in each chamber can be adjusted based on the measured polishing rate or the amount removed in the radial region associated with the chamber. For example, if the optical monitor system determines that the edge of the wafer is polished faster than the center of the substrate, the pressure to the outermost chamber of the carrier head may be reduced during the polishing operation. The techniques described above can be used to adjust film pressure and adjust pressure in one or more carrier head chambers based on a comparison of a target thickness profile and a measured thickness. This can significantly improve polishing uniformity.
본 발명은 다수의 실시예에 의해 설명하였다. 그러나, 본 발명은 설명하고 도시한 실시예에 한정되지 않는다. 다른 실시예들도 다음 특허청구범위의 사상내에 포함된다.The invention has been illustrated by a number of examples. However, the present invention is not limited to the embodiments described and illustrated. Other embodiments are also included within the spirit of the following claims.
본 발명에 따라, 웨이퍼 두께의 역학을 제어하기 위한 CMP 공정에서 편차를 보상할 수 있으며, 특히, 웨이퍼 표면에 대한 소정의 평탄도 또는 포토그래피를 얻기 위한 CMP 공정을 제어할 수 있다. 또한, 오랜기간에 걸쳐 다수의 웨이퍼에 대한 동일한 결과를 얻기위한 CMP 공정을 제어할 수 있다.According to the present invention, deviations can be compensated for in the CMP process for controlling the dynamics of the wafer thickness, and in particular, the CMP process for obtaining a predetermined flatness or photography on the wafer surface. It is also possible to control the CMP process to achieve the same results for multiple wafers over time.
Claims (23)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14321999P | 1999-07-09 | 1999-07-09 | |
| US60/143,219 | 1999-07-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010015202A true KR20010015202A (en) | 2001-02-26 |
Family
ID=22503118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000038545A KR20010015202A (en) | 1999-07-09 | 2000-07-06 | Closed-loop control of wafer polishing in a chemical mechanical polishing system |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR20010015202A (en) |
| SG (1) | SG86415A1 (en) |
| TW (1) | TW462907B (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744263B1 (en) * | 2005-12-28 | 2007-07-30 | 동부일렉트로닉스 주식회사 | Method for monitoring pattern in semiconductor chemical mechanical planarization equipment |
| KR100857661B1 (en) * | 2006-03-29 | 2008-09-08 | 어플라이드 머티어리얼스, 인코포레이티드 | Removal profile tuning by adjusting conditioning sweep profile on a conductive pad |
| KR101459269B1 (en) * | 2013-07-05 | 2014-11-07 | 주식회사 케이씨텍 | Chemical mechanical polishing method and apparatus using same |
| CN112692717A (en) * | 2019-10-03 | 2021-04-23 | 株式会社荏原制作所 | Substrate polishing apparatus, film thickness mapping manufacturing method, and substrate polishing method |
| CN115464552A (en) * | 2022-10-27 | 2022-12-13 | 华海清科股份有限公司 | Bearing head for chemical mechanical polishing, polishing system and polishing method |
| CN116803605A (en) * | 2023-06-13 | 2023-09-26 | 广东工业大学 | Planarization polishing method for controlling large-size wafer by using magnetorheological elastomer |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6765887B2 (en) * | 2016-07-21 | 2020-10-07 | スピードファム株式会社 | Polishing equipment |
| CN111975469A (en) * | 2020-08-28 | 2020-11-24 | 上海华力微电子有限公司 | Chemical mechanical polishing method and polishing system |
| CN113611625B (en) * | 2021-07-30 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | Method for monitoring edge tungsten residue in tungsten CMP process |
| CN114952595B (en) * | 2022-06-21 | 2023-09-22 | 长鑫存储技术有限公司 | Flatness control method, device, equipment and medium |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3801969A1 (en) * | 1988-01-23 | 1989-07-27 | Zeiss Carl Fa | Method and apparatus for lapping or polishing optical surfaces |
| US5957751A (en) * | 1997-05-23 | 1999-09-28 | Applied Materials, Inc. | Carrier head with a substrate detection mechanism for a chemical mechanical polishing system |
| US5888120A (en) * | 1997-09-29 | 1999-03-30 | Lsi Logic Corporation | Method and apparatus for chemical mechanical polishing |
-
2000
- 2000-07-05 SG SG200003740A patent/SG86415A1/en unknown
- 2000-07-06 KR KR1020000038545A patent/KR20010015202A/en not_active Application Discontinuation
- 2000-09-15 TW TW089113624A patent/TW462907B/en not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744263B1 (en) * | 2005-12-28 | 2007-07-30 | 동부일렉트로닉스 주식회사 | Method for monitoring pattern in semiconductor chemical mechanical planarization equipment |
| KR100857661B1 (en) * | 2006-03-29 | 2008-09-08 | 어플라이드 머티어리얼스, 인코포레이티드 | Removal profile tuning by adjusting conditioning sweep profile on a conductive pad |
| KR101459269B1 (en) * | 2013-07-05 | 2014-11-07 | 주식회사 케이씨텍 | Chemical mechanical polishing method and apparatus using same |
| CN112692717A (en) * | 2019-10-03 | 2021-04-23 | 株式会社荏原制作所 | Substrate polishing apparatus, film thickness mapping manufacturing method, and substrate polishing method |
| CN115464552A (en) * | 2022-10-27 | 2022-12-13 | 华海清科股份有限公司 | Bearing head for chemical mechanical polishing, polishing system and polishing method |
| CN115464552B (en) * | 2022-10-27 | 2023-09-29 | 华海清科股份有限公司 | Carrier head for chemical mechanical polishing, polishing system and polishing method |
| CN116803605A (en) * | 2023-06-13 | 2023-09-26 | 广东工业大学 | Planarization polishing method for controlling large-size wafer by using magnetorheological elastomer |
Also Published As
| Publication number | Publication date |
|---|---|
| SG86415A1 (en) | 2002-02-19 |
| TW462907B (en) | 2001-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7018275B2 (en) | Closed-loop control of wafer polishing in a chemical mechanical polishing system | |
| US6439964B1 (en) | Method of controlling a polishing machine | |
| US7854646B2 (en) | Substrate polishing apparatus and substrate polishing method | |
| US8398811B2 (en) | Polishing apparatus and polishing method | |
| US20230321788A1 (en) | Monitoring of polishing pad texture in chemical mechanical polishing | |
| US8332064B2 (en) | Polishing method and polishing apparatus, and program for controlling polishing apparatus | |
| JPH11165256A (en) | Chemical mechanical polishing method and its device | |
| US6402589B1 (en) | Wafer grinder and method of detecting grinding amount | |
| US5951370A (en) | Method and apparatus for monitoring and controlling the flatness of a polishing pad | |
| KR20010015202A (en) | Closed-loop control of wafer polishing in a chemical mechanical polishing system | |
| TWI849317B (en) | Method and apparatus for determination of substrate layer thickness with polishing pad wear compensation | |
| US7008875B2 (en) | Methods and apparatus for polishing control | |
| US11931853B2 (en) | Control of processing parameters for substrate polishing with angularly distributed zones using cost function | |
| JPH08216016A (en) | Method of polishing semiconductor wafer and polishing device | |
| CN111699074A (en) | Priston matrix generator | |
| JP2003158108A (en) | Polishing method, polishing system and process management system | |
| JPH09148281A (en) | Polishing apparatus and polishing method | |
| US20240139906A1 (en) | Control of carrier head sweep and platen shape | |
| JP2001239457A (en) | Polishing device | |
| CN118977201A (en) | Monitoring polishing pad texture in chemical mechanical polishing | |
| JPH1086060A (en) | Polishing amount measuring device | |
| GB2380960A (en) | Wafer polishing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E801 | Decision on dismissal of amendment | ||
| E601 | Decision to refuse application |