KR20010008570A - GaN Semiconductor Device of Quantum Well structure - Google Patents
GaN Semiconductor Device of Quantum Well structure Download PDFInfo
- Publication number
- KR20010008570A KR20010008570A KR1019990026487A KR19990026487A KR20010008570A KR 20010008570 A KR20010008570 A KR 20010008570A KR 1019990026487 A KR1019990026487 A KR 1019990026487A KR 19990026487 A KR19990026487 A KR 19990026487A KR 20010008570 A KR20010008570 A KR 20010008570A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- quantum well
- semiconductor device
- well structure
- nitride semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000013078 crystal Substances 0.000 claims abstract description 40
- 150000004767 nitrides Chemical class 0.000 claims abstract description 38
- 238000005253 cladding Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910002704 AlGaN Inorganic materials 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910019080 Mg-H Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
Classifications
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
- E05B5/00—Handles completely let into the surface of the wing
- E05B5/003—Pop-out handles, e.g. sliding outwardly before rotation
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
- E05B1/00—Knobs or handles for wings; Knobs, handles, or press buttons for locks or latches on wings
- E05B1/0092—Moving otherwise than only rectilinearly or only rotatively
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 양자 우물 구조(quantum well structure)의 질화물 반도체소자에 관한 것으로서, 특히, 결정 성장층 내의 결정결함을 최소화하여 발광효율의 저하를 방지하고 p형층의 도핑농도를 향상시켜 발광소자의 구동 전압을 낮출 수 있는 양자 우물 구조의 질화물 반도체소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor device having a quantum well structure. In particular, the present invention relates to a nitride semiconductor device having a quantum well structure. The present invention relates to a nitride semiconductor device having a quantum well structure capable of lowering.
상기 목적을 달성하기 위한 본 발명에 따른 질화물 반도체소자는 기판 상에 순차적으로 n형 접촉층, n형 클래드층, 양자 우물 구조의 활성층, p형 클래드층 및 p형 접촉층이 적층 결정 성장된 구조를 갖는 질화물 반도체소자에 있어서, 상기 양자 우물 구조의 활성층과 p형 클래드층 사이에 저온 결정 성장층 및 저온 버퍼층이 추가로 형성된다.The nitride semiconductor device according to the present invention for achieving the above object is a structure in which an n-type contact layer, an n-type cladding layer, an active layer of a quantum well structure, a p-type cladding layer and a p-type contact layer are sequentially stacked crystal growth on the substrate In the nitride semiconductor device having, a low temperature crystal growth layer and a low temperature buffer layer are further formed between the active layer and the p-type cladding layer of the quantum well structure.
따라서, 본 발명에 따른 양자 우물 구조의 질화물 반도체소자는 매우 얇은 양자 우물 구조의 활성층과 p형 결정 성장층 사이에 저온 결정 성장층 및 저온 버퍼층을 형성하므로써, 결정 성장층 간의 격자 부정합을 완화시키고 활성층의 In 성분 조절이 가능하며 소자의 구동 전압을 감소시켜, 발광소자의 발광 특성 개선 및 발광효율을 증대시킬 수 있는 이점이 있다.Therefore, the nitride semiconductor device of the quantum well structure according to the present invention forms a low temperature crystal growth layer and a low temperature buffer layer between the active layer of the very thin quantum well structure and the p-type crystal growth layer, thereby alleviating lattice mismatch between the crystal growth layers and It is possible to adjust the In component of the element by reducing the driving voltage of the device, there is an advantage that can improve the light emission characteristics of the light emitting device and increase the luminous efficiency.
Description
본 발명은 양자 우물 구조(quantum well structure)의 질화물 반도체소자에 관한 것으로서, 특히, 결정 성장층 내의 결정결함을 최소화하여 발광효율의 저하를 방지하고 p형층의 도핑농도를 향상시켜 발광소자의 구동 전압을 낮출 수 있는 양자 우물 구조의 질화물 반도체소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor device having a quantum well structure. In particular, the present invention relates to a nitride semiconductor device having a quantum well structure. The present invention relates to a nitride semiconductor device having a quantum well structure capable of lowering.
질화물 반도체소자는 청색 발광다이오드(light emitting diode : 이하, LED라 칭함), 청색 레이저 다이오드(laser diode : 이하, LD라 칭함) 또는 태양 전지 등의 재료로써 최근 크게 주목받고 있다.Nitride semiconductor devices have recently attracted much attention as materials such as blue light emitting diodes (hereinafter referred to as LEDs), blue laser diodes (hereinafter referred to as LDs), or solar cells.
그 중 800∼830 ㎚ 영역의 AlGaAs LED 및 LD에 대해 400 ㎚대의 단 파장 청색 LED는 정보 기록밀도를 4배 이상 증가시키는 것을 가능하게 하여 DVD(digital video disc) 시대의 도래를 예고하고 있다.Among them, the short wavelength blue LEDs in the 400 nm range for the AlGaAs LEDs and LDs in the 800 to 830 nm region enable the information recording density to be increased by four times or more, thus foretelling the arrival of the digital video disc (DVD) era.
특히, 청색 LED의 개발로 인해 적색 및 녹색과 더불어 빛의 삼원색이 달성되어 모든 자연색의 구현이 용이하게 된다.In particular, the development of a blue LED achieves the three primary colors of light together with red and green to facilitate the implementation of all natural colors.
도 1은 종래 기술에 의한 양자 우물 구조의 질화물 반도체소자를 도시한 단면도이고, 도 2는 종래 기술에 의한 질화물 반도체소자의 전류-전압 특성을 나타내는 그래프이다.1 is a cross-sectional view showing a nitride semiconductor device of a quantum well structure according to the prior art, Figure 2 is a graph showing the current-voltage characteristics of the nitride semiconductor device according to the prior art.
종래의 질화물 반도체소자는 도 1과 같이 기판(100)과, 상기 기판(100) 상에 순차적으로 형성된 버퍼층(buffer layer)(110) 및 n형 접촉층(120)과, 상기 n형 접촉층(120) 상의 소정 부분에 형성된 n형 클래드층(clad layer)(130)과, 상기 n형 클래드층(130) 상에 순차적으로 형성된 양자 우물 구조의 InGaN 활성층(140), p형 클래드층(150) 및 p형 접촉층(160)과, 상기 n형 클래드층(130)이 형성되지 않은 n형 접촉층(120) 상의 소정 부분 및 상기 p형 접촉층(160) 상의 소정 부분에 각각 형성된 n형 및 p형 전극(170)(180)을 포함하여 이루어진다.In the conventional nitride semiconductor device, as shown in FIG. 1, the substrate 100, the buffer layer 110 and the n-type contact layer 120 sequentially formed on the substrate 100, and the n-type contact layer ( An n-type clad layer 130 formed at a predetermined portion on the 120, an InGaN active layer 140 having a quantum well structure, and a p-type clad layer 150 sequentially formed on the n-type clad layer 130. And n-type formed on a predetermined portion on the p-type contact layer 160 and the n-type contact layer 120 where the n-type cladding layer 130 is not formed and on the p-type contact layer 160, respectively. It comprises a p-type electrode (170, 180).
이후에 도시하지 않았지만 각각의 전극에 와이어 본딩하여 열 방출용 히트-신크(Heat-sink)를 접촉시켜, 상기 전극 부분에 전류를 흘려줌으로써 구동되는 질화물 반도체소자 칩을 제작한다.Although not shown in the drawings, a nitride semiconductor device chip driven by flowing a current through the electrode portion by contacting a heat-sink for heat dissipation by wire bonding to each electrode is manufactured.
상기에서 기판으로는 사파이어, GaN, SiC, ZnO, GaAs 또는 Si 등이, 상기 버퍼층으로는 GaN, AlN, AlGaN 또는 InGaN 등이 이용되나, 일반적으로는 사파이어 절연 기판 상에 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition : 이하, MOCVD라 칭함) 방법을 이용한 GaN를 증착하여 형성한 버퍼층을 이용한다.As the substrate, sapphire, GaN, SiC, ZnO, GaAs, or Si may be used, and as the buffer layer, GaN, AlN, AlGaN, or InGaN may be used, but in general, organometallic chemical vapor deposition on a sapphire insulating substrate (Metal Organic Chemical Vapor Deposition: Hereinafter, a buffer layer formed by depositing GaN using a MOCVD method is used.
그리고, 상기 n형 및 p형 접촉층으로는 각각 n형 및 p형 도핑에 의한 GaN를, 상기 n형 및 p형 클래드층은 각각 n형 및 p형 도핑에 의한 AlGaN를, 상기 n형 전극으로는 Ti/Al을, p형 전극으로는 Ni/Au를 이용하여 형성하고, 상기에서 p형층을 형성하기 위해 주로 Mg를 도핑한다.The n-type and p-type contact layers are GaN by n-type and p-type doping, respectively, and the n-type and p-type cladding layers are AlGaN by n-type and p-type doping, respectively. Is formed by using Ti / Al, and Ni / Au as the p-type electrode, and is mainly doped with Mg to form the p-type layer.
일반적으로 상술한 구조를 갖는 종래의 질화물 반도체소자는 몇 가지 문제점이 있다.In general, the conventional nitride semiconductor device having the above-described structure has some problems.
첫째로, 질화물 반도체소자는 격자구조가 다른 사파이어 기판 상에 p-n 접합 질화물 반도체 박막을 성장시키기 때문에 기판과 상층부 결정 성장층 사이에 격자부정합(lattice mismatch)이 존재하여 결정 성장된 막질 속에 다량의 결정 결함(dislocation)을 가짐으로 양질의 결정 성장층을 얻기 어렵다.First, since a nitride semiconductor device grows a pn junction nitride semiconductor thin film on a sapphire substrate having a different lattice structure, a lattice mismatch exists between the substrate and the upper crystal growth layer, resulting in a large amount of crystal defects in the crystal grown film. (dislocation), it is difficult to obtain a good crystal growth layer.
둘째로, 결정 성장된 박막의 격자 결함에 의해 자연적으로 n형의 특성을 보이며 p형 접촉층을 형성하기 위한 Mg 도핑 시에 Mg가 암모니아(NH3) 가스의 H와 결합되어 전기적으로 절연특성을 보이는 Mg-H 결합체를 형성한다. 따라서, 고농도의 p형 GaN를 얻는 것이 어렵다.Second, due to the lattice defects of the crystal-grown thin film, it naturally shows n-type characteristics, and when Mg doping to form a p-type contact layer, Mg is combined with H of ammonia (NH 3 ) gas to provide electrical insulation properties. Form the visible Mg-H conjugate. Therefore, it is difficult to obtain a high concentration of p-type GaN.
셋째로, GaN 발광소자에 전류를 유입시키기 위한 n형 및 p형 전극을 형성함에 있어서, GaN 표면과 전극 사이의 밴드갭 오프셋 때문에 대부분의 구동전압이 이곳을 통과하는데 소비된다. 그런 관계로 소자의 구동전압이 매우 크다는 문제가 있다.Third, in forming n-type and p-type electrodes for introducing current into the GaN light emitting device, most of the driving voltage is consumed to pass through because of the band gap offset between the GaN surface and the electrode. Therefore, there is a problem that the driving voltage of the device is very large.
이중 GaN 표면과 금속전극 사이의 경계면 통과에 소비되는 전압을 최소화하기 위한 p형 오믹 콘택 연구는 발광소자의 구동전압을 낮추기 위해 활발히 진행되고 있으나 아직 상용화 가능 수준의 전극 재료는 나오지 않고 있는 단계이다.The p-type ohmic contact research for minimizing the voltage consumed to pass the interface between the GaN surface and the metal electrode has been actively conducted to reduce the driving voltage of the light emitting device, but the electrode material of the commercially available level is not yet available.
상술한 종래 기술에 따른 질화물 반도체소자의 문제점 중에서 첫 번째로 기술한 문제점을 상세히 설명하면 격자구조가 다른 절연성의 사파이어 기판 상에 p-n 접합 반도체 다층 박막을 결정 성장시키는 관계로 사파이어 기판과 상층부 결정 성장층 및 결정 성장층들 사이에 격자 부정합이 존재하여, 결정 성장된 막질 속에 다량의 결정 결함을 가짐으로 양질의 결정 성장층을 얻는 것이 매우 어려운 문제가 있다. 때문에 활성층을 200 Å 미만의 매우 얇은 양자 우물 구조로 형성하여 결정 결함 밀도(dislocation density)를 줄이고자 하였으나 격자 부정합에 의한 결정 결함을 제어하기는 어려운 문제가 있다.The first problem described in the above-described problems of the nitride semiconductor device according to the related art will be described in detail. The sapphire substrate and the upper layer crystal growth layer are grown in a relation that the pn-junction semiconductor multilayer thin film is grown on an insulating sapphire substrate having a different lattice structure. And lattice mismatches between the crystal growth layers, and thus, it is very difficult to obtain a high quality crystal growth layer by having a large amount of crystal defects in the crystal grown film quality. For this reason, the active layer is formed to have a very thin quantum well structure of less than 200 GPa to reduce crystal defect density. However, it is difficult to control crystal defects due to lattice mismatch.
또한, 700 ∼ 900 ℃의 온도에서 상기 n형 결정 성장층 상에 InGaN를 증착하여 양자 우물 구조의 활성층을 형성하고, 이어, 1000 ∼ 1200 ℃의 고온에서 상기 활성층 상에 p형 결정 성장층을 형성하는 공정에서 상기 양자 우물 구조의 활성층 내의 저융점 In이 증발하여 활성층 내의 In 조성 변화에 의해 발광 파장의 변화 및 발광 효율을 저하시키는 문제가 있다.Further, InGaN is deposited on the n-type crystal growth layer at a temperature of 700 to 900 ° C. to form an active layer having a quantum well structure, and then a p-type crystal growth layer is formed on the active layer at a high temperature of 1000 to 1200 ° C. In the process, the low melting point In in the active layer of the quantum well structure evaporates and there is a problem in that the change in the emission wavelength and the luminous efficiency are reduced by the In composition change in the active layer.
그리고, 도 2는 상술한 종래 기술에 따른 질화물 반도체소자의 전류-전압 특성을 도시하는 그래프로서, 전류가 20 ㎃일 경우 구동 전압이 4 ∼ 4.2 V로 매우 높은 문제가 있다.FIG. 2 is a graph showing the current-voltage characteristics of the nitride semiconductor device according to the related art described above, and when the current is 20 mA, the driving voltage is 4 to 4.2 V, which is very high.
따라서, 본 발명의 목적은 양자 우물 활성층의 In 조성을 제어하고, 결정 성장된 막질 속의 결정결함을 최소화하고, 구동 전압을 낮추어 발광효율 및 발광특성을 개선할 수 있는 양자 우물 구조의 질화물 반도체소자를 제공함에 있다.Accordingly, an object of the present invention is to provide a nitride semiconductor device having a quantum well structure capable of controlling the In composition of the quantum well active layer, minimizing crystal defects in the crystal grown film quality, and improving driving efficiency and emission characteristics by lowering driving voltage. Is in.
상기 목적을 달성하기 위한 본 발명에 따른 질화물 반도체소자는 기판 상에 순차적으로 n형 접촉층, n형 클래드층, 양자 우물 구조의 활성층, p형 클래드층 및 p형 접촉층이 적층 결정 성장된 구조를 갖는 질화물 반도체소자에 있어서, 상기 양자 우물 구조의 활성층과 p형 클래드층 사이에 저온 결정 성장층 및 저온 버퍼층이 추가로 형성된다.The nitride semiconductor device according to the present invention for achieving the above object is a structure in which an n-type contact layer, an n-type cladding layer, an active layer of a quantum well structure, a p-type cladding layer and a p-type contact layer are sequentially stacked crystal growth on the substrate In the nitride semiconductor device having, a low temperature crystal growth layer and a low temperature buffer layer are further formed between the active layer and the p-type cladding layer of the quantum well structure.
도 1은 종래 기술에 따른 질화물 반도체소자를 도시하는 단면도.1 is a cross-sectional view showing a nitride semiconductor device according to the prior art.
도 2는 종래 기술에 따른 질화물 반도체소자의 전류-전압 특성을 나타내는 그래프.Figure 2 is a graph showing the current-voltage characteristics of the nitride semiconductor device according to the prior art.
도 3은 본 발명의 실시 예에 따른 질화물 반도체소자를 도시하는 단면도.3 is a cross-sectional view showing a nitride semiconductor device according to an embodiment of the present invention.
도 4는 본 발명의 실시 예에 따른 질화물 반도체소자의 전류-전압 특성을 나타내는 그래프.4 is a graph showing current-voltage characteristics of a nitride semiconductor device according to an exemplary embodiment of the present invention.
〈도면의 주요 부분에 대한 부호의 상세한 설명〉<Detailed description of the reference numerals of the main parts of the drawings>
200 : 기판 210 : 제 1 버퍼층200 substrate 210 first buffer layer
220 : n형 접촉층 230 : n형 클래드층220: n type contact layer 230: n type clad layer
240 : 양자 우물 활성층 243 : 저온 결정 성장층240: quantum well active layer 243: low temperature crystal growth layer
247 : 제 2 버퍼층 250 : p형 클래드층247: second buffer layer 250: p-type cladding layer
260 : p형 접촉층 270 : n형 전극260 p-type contact layer 270 n-type electrode
280 : p형 전극280 p-type electrode
이하, 첨부된 도면을 참고하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 3은 본 발명의 실시 예에 따른 양자 우물 구조의 질화물 반도체소자를 도시한 단면도이고, 도 4는 본 발명의 실시 예에 따른 질화물 반도체소자의 전류-전압 특성을 도시하는 그래프이다.3 is a cross-sectional view illustrating a nitride semiconductor device having a quantum well structure according to an embodiment of the present invention, and FIG. 4 is a graph showing current-voltage characteristics of the nitride semiconductor device according to the embodiment of the present invention.
본 발명은 도 3과 같이 기판(200)과, 상기 기판(200) 상에 순차적으로 형성된 제 1 버퍼층(210) 및 n형 접촉층(220)과, 상기 n형 접촉층(220) 상의 소정 부분에 순차적으로 형성된 n형 클래드층(230) 및 매우 얇은 양자 우물 구조의 활성층(240)과, 상기 활성층(240) 상에 순차적으로 형성된 저온 결정 성장층(243), 제 2 버퍼층(247), p형 클래드층(250) 및 p형 접촉층(260)으로 이루어지며, 상기 n형 클래드층(230)이 형성되지 않은 n형 접촉층(220) 상의 소정 부분 및 상기 p형 접촉층(260) 상의 소정 부분에 각각 형성된 n형 및 p형 전극(270)(280)을 포함하여 이루어진다.3, the substrate 200, the first buffer layer 210 and the n-type contact layer 220 sequentially formed on the substrate 200, and a predetermined portion on the n-type contact layer 220. The n-type cladding layer 230 and the active layer 240 having a very thin quantum well structure sequentially formed on the low-temperature crystal growth layer 243, the second buffer layer 247, and p sequentially formed on the active layer 240. The cladding layer 250 and the p-type contact layer 260, the predetermined portion on the n-type contact layer 220, the n-type cladding layer 230 is not formed and on the p-type contact layer 260 N-type and p-type electrodes 270 and 280 formed at predetermined portions, respectively.
이후에 도시하지 않았지만 각각의 전극에 와이어 본딩하여 열 방출용 히트-신크를 접촉시켜, 상기 전극 부분에 전류를 흘려줌으로써 구동되는 질화물 반도체소자 칩을 제작한다.Although not shown in the drawings, a nitride semiconductor device chip driven by wire-bonding each electrode to contact the heat-dissipating heat-sink to flow a current through the electrode portion is fabricated.
상기에서 기판으로는 사파이어, GaN, SiC, ZnO, GaAs 또는 Si 등이, 상기 제 1 버퍼층으로는 GaN, AlN, AlGaN 또는 InGaN 등이 이용되나, 일반적으로는 사파이어 절연 기판 상에 MOCVD 방법을 이용한 GaN를 증착하여 형성한 버퍼층을 이용한다.As the substrate, sapphire, GaN, SiC, ZnO, GaAs, or Si is used, and as the first buffer layer, GaN, AlN, AlGaN, or InGaN is used. Generally, GaN using a MOCVD method on a sapphire insulating substrate is used. The buffer layer formed by depositing is used.
그리고, 상기 n형 및 p형 접촉층으로는 각각 n형 및 p형 도핑에 의한 GaN를, 상기 n형 및 p형 클래드층은 각각 n형 및 p형 도핑에 의한 AlGaN를, 상기 n형 전극으로는 Ti/Al을, p형 전극으로는 Ni/Au를 이용하여 형성하고, 상기에서 p형층을 형성하기 위해 주로 Mg를 도핑한다.The n-type and p-type contact layers are GaN by n-type and p-type doping, respectively, and the n-type and p-type cladding layers are AlGaN by n-type and p-type doping, respectively. Is formed by using Ti / Al, and Ni / Au as the p-type electrode, and is mainly doped with Mg to form the p-type layer.
상기에서 양자 우물 구조의 활성층 상에 p형 결정 성장층을 형성하는 온도보다 낮은 온도인 700 ∼ 850 ℃의 온도에서 GaN 또는 AlGaN를 증착하여 저온 결정 성장층을 형성하고, 상기 저온 결정 성장층 상에 450 ∼ 550 ℃의 온도에서 제 2 버퍼층을 형성하여 상기 양자 우물 구조의 활성층 상에 고온 공정으로 진행되는 p형 클래드층 및 p형 접촉층의 형성으로 인한 활성층 내의 저융점의 In 증발을 방지하고, 상기 매우 얇게 형성된 양자 우물 구조의 활성층 및 저온 결정 성장층 상에 GaN 또는 AlGaN를 증착하여 형성한 제 2 버퍼층이 격자 부정합에 의한 p형 클래드층 및 p형 접촉층 내의 격자 결함을 방지하여 상기 p형 결정 성장층의 Mg 도핑 농도를 향상시킨다.A low temperature crystal growth layer is formed by depositing GaN or AlGaN at a temperature of 700 to 850 ° C., which is lower than a temperature of forming a p-type crystal growth layer, on the active layer of the quantum well structure. Forming a second buffer layer at a temperature of 450 ~ 550 ℃ prevents the evaporation of the low melting point in the active layer due to the formation of the p-type cladding layer and the p-type contact layer that proceeds to a high temperature process on the active layer of the quantum well structure, The second buffer layer formed by depositing GaN or AlGaN on the very thin quantum well structure active layer and the low temperature crystal growth layer prevents lattice defects in the p-type cladding layer and the p-type contact layer due to lattice mismatch, thereby preventing the p-type. Improve the Mg doping concentration of the crystal growth layer.
즉, 활성층의 두께를 200Å 미만으로 조정한 매우 얇은 양자 우물 구조의 활성층으로 결정결함 밀도를 감소시킨 소자에 상기 활성층 상에 저온 결정성장층 및 저온 버퍼층을 형성하여 활성층 내의 In 증발 방지 및 p형 결정 성장층의 결정성을 향상시키는 이점이 있다.That is, by forming a low crystal growth layer and a low temperature buffer layer on the active layer in a device having a low crystalline density with an active layer having a very thin quantum well structure having a thickness of less than 200 μs, the active layer is prevented from evaporation and the p-type crystal is formed. There is an advantage of improving the crystallinity of the growth layer.
도 4는 본 발명의 실시 예에 따른 저온 결정 성장층 및 제 2 버퍼층을 추가로 형성한 질화물 반도체소자의 전류-전압 특성을 도시하는 그래프로서, 도 4의 그래프에서 알 수 있듯이 20 ㎃에서 구동 전압이 3.2 ∼ 3.6 V로 도 2에서 볼 수 있었던 저온 결정 성장층 및 제 2 버퍼층이 형성되지 않은 질화물 반도체소자보다 양자 우물 구조의 활성층과 p형 클래드층 사이에 형성된 저온 결정 성장층 및 저온 버퍼층을 형성한 질화물 반도체소자의 구동 전압이 감소된 것을 확인 할 수 있다.FIG. 4 is a graph illustrating current-voltage characteristics of a nitride semiconductor device in which a low temperature crystal growth layer and a second buffer layer are further formed according to an embodiment of the present invention. As shown in the graph of FIG. The low-temperature crystal growth layer and the low-temperature buffer layer formed between the active layer having a quantum well structure and the p-type cladding layer are formed from the nitride semiconductor device in which the low-temperature crystal growth layer and the second buffer layer as shown in FIG. It can be seen that the driving voltage of a nitride semiconductor device is reduced.
따라서, 본 발명에 따른 양자 우물 구조의 질화물 반도체소자는 매우 얇은 양자 우물 구조의 활성층과 p형 결정 성장층 사이에 저온 결정 성장층 및 저온 버퍼층을 형성하므로써, 활성층의 In 성분 조절이 가능하고 결정 성장층 간의 격자 부정합을 완화시키며 소자의 구동 전압을 감소시켜, 발광소자의 발광 특성 개선 및 발광효율을 증대시킬 수 있는 이점이 있다.Therefore, the nitride semiconductor device of the quantum well structure according to the present invention forms a low temperature crystal growth layer and a low temperature buffer layer between the active layer of the very thin quantum well structure and the p-type crystal growth layer, thereby controlling the In component of the active layer and growing the crystal. The lattice mismatch between layers is alleviated and the driving voltage of the device is reduced, thereby improving light emission characteristics of the light emitting device and increasing light emission efficiency.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990026487A KR20010008570A (en) | 1999-07-02 | 1999-07-02 | GaN Semiconductor Device of Quantum Well structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990026487A KR20010008570A (en) | 1999-07-02 | 1999-07-02 | GaN Semiconductor Device of Quantum Well structure |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010008570A true KR20010008570A (en) | 2001-02-05 |
Family
ID=19598806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990026487A KR20010008570A (en) | 1999-07-02 | 1999-07-02 | GaN Semiconductor Device of Quantum Well structure |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010008570A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030069585A (en) * | 2002-02-22 | 2003-08-27 | 엘지이노텍 주식회사 | Growth method of quantum well |
WO2006083065A1 (en) * | 2005-02-04 | 2006-08-10 | Seoul Opto Device Co., Ltd. | Light emitting device having a plurality of light emitting cells and method of fabricating the same |
KR100628200B1 (en) * | 2000-02-03 | 2006-09-27 | 엘지전자 주식회사 | Nitride light emitting device |
WO2007055468A1 (en) * | 2005-11-10 | 2007-05-18 | Seoul Opto Device Co., Ltd. | Ac light emitting device having photonic crystal structure and method of fabricating the same |
KR100881053B1 (en) * | 2007-09-20 | 2009-02-27 | 서울옵토디바이스주식회사 | Nitride-based light emitting device |
-
1999
- 1999-07-02 KR KR1019990026487A patent/KR20010008570A/en not_active Application Discontinuation
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100628200B1 (en) * | 2000-02-03 | 2006-09-27 | 엘지전자 주식회사 | Nitride light emitting device |
KR20030069585A (en) * | 2002-02-22 | 2003-08-27 | 엘지이노텍 주식회사 | Growth method of quantum well |
WO2006083065A1 (en) * | 2005-02-04 | 2006-08-10 | Seoul Opto Device Co., Ltd. | Light emitting device having a plurality of light emitting cells and method of fabricating the same |
US7772601B2 (en) | 2005-02-04 | 2010-08-10 | Seoul Opto Device Co., Ltd. | Light emitting device having a plurality of light emitting cells and method of fabricating the same |
US7772602B2 (en) | 2005-02-04 | 2010-08-10 | Seoul Opto Device Co., Ltd. | Light emitting device having a plurality of light emitting cells and method of fabricating the same |
US7880183B2 (en) | 2005-02-04 | 2011-02-01 | Seoul Opto Device Co., Ltd. | Light emitting device having a plurality of light emitting cells and method of fabricating the same |
WO2007055468A1 (en) * | 2005-11-10 | 2007-05-18 | Seoul Opto Device Co., Ltd. | Ac light emitting device having photonic crystal structure and method of fabricating the same |
US7901964B2 (en) | 2005-11-10 | 2011-03-08 | Seoul Opto Device Co., Ltd. | Method of fabricating AC light emitting device having photonic crystal structure |
US8716727B2 (en) | 2005-11-10 | 2014-05-06 | Seoul Opto Device Co., Ltd. | Ac light emitting device having photonic crystal structure and method of fabricating the same |
KR100881053B1 (en) * | 2007-09-20 | 2009-02-27 | 서울옵토디바이스주식회사 | Nitride-based light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100448662B1 (en) | Nitride semiconductor device and method for manufacturing the same | |
US5959401A (en) | Light-emitting semiconductor device using group III nitride compound | |
TWI310963B (en) | Epitaxial substrate for compound semiconductor light-emitting device, method for producing the same and light-emitting device | |
US20070122994A1 (en) | Nitride semiconductor light emitting element | |
KR100295165B1 (en) | Nitride group III-V compound semiconductor device and its manufacturing method | |
JP2008205514A (en) | III-V nitride semiconductor device | |
JP2002319702A (en) | Method for manufacturing nitride semiconductor device, nitride semiconductor device | |
US6307219B1 (en) | Light-emitting device comprising gallium-nitride-group compound semiconductor | |
JP2000150959A (en) | Gallium nitride compound semiconductor light emitting element | |
JP2001015852A (en) | Electrode structure of p-type group iii nitride semiconductor layer and method for forming the same | |
JP3504976B2 (en) | Semiconductor light emitting device | |
US10763395B2 (en) | Light emitting diode element and method for manufacturing same | |
JPH077182A (en) | Gallium nitride based compound semiconductor light emitting element | |
KR20010008570A (en) | GaN Semiconductor Device of Quantum Well structure | |
JP2004096077A (en) | Epitaxial substrate for compound semiconductor light emitting device, method of manufacturing the same, and light emitting device | |
JP2560964B2 (en) | Gallium nitride compound semiconductor light emitting device | |
KR101172059B1 (en) | Nitride compound semiconductor LED and fabricating method thereof | |
JP2950316B2 (en) | Gallium nitride based compound semiconductor light emitting device and method of manufacturing the same | |
KR20010002626A (en) | Gan semiconductor device of double hetero structure | |
KR20010009603A (en) | GaN Semiconductor Device | |
JPH11243228A (en) | Semiconductor element and method for manufacturing the same | |
KR20000074447A (en) | GaN Semiconductor Light Emitting Device | |
KR100337197B1 (en) | III-Nitride Semiconductor White Light Emitting Device | |
KR20010017249A (en) | Gan semiconductor device | |
KR20010002265A (en) | p-type Ohmic contact of GaN Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19990702 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20010410 Patent event code: PE09021S01D |
|
E601 | Decision to refuse application | ||
PE0601 | Decision on rejection of patent |
Patent event date: 20011107 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20010410 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |