KR20010003616A

KR20010003616A - A method for fabricating a silicon wafer

Info

Publication number: KR20010003616A
Application number: KR1019990023979A
Authority: KR
Inventors: 피승호
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1999-06-24
Filing date: 1999-06-24
Publication date: 2001-01-15

Abstract

PURPOSE: A method for fabricating a silicon wafer is to prevent an increase of a leakage current caused by oxygen contained in the wafer during the fabrication of the silicon wafer. CONSTITUTION: The method comprises the steps of: thermal annealing a silicon wafer in a diffusion furnace to dissolve a fine precipitate contained in the silicon wafer; rapid thermal annealing the silicon wafer and rapid cooling the silicon wafer to increase a vacancy concentration in the silicon wafer and simultaneously discharge a vacancy of a surface of the silicon wafer; thermal annealing the silicon wafer in a temperature range of 550-650 deg.C to form a nucleation site in the silicon wafer; and thermal annealing the silicon wafer in a temperature range of 800-900 deg.C to grow a silicon oxide at the formed nucleation site. The rapid thermal anneal and the rapid cooling are preferably repeated.

Description

A method for fabricating a silicon wafer

본 발명은 반도체 기술에 관한 것으로, 특히 실리콘 웨이퍼 제조방법에 관한 것이다.TECHNICAL FIELD The present invention relates to semiconductor technology, and more particularly, to a silicon wafer manufacturing method.

실리콘 웨이퍼를 제조할 때 사용되는 도가니 등에 의해 실리콘 웨이퍼는 거의 그 내부에 산소를 함유하고 있게 된다. 이러한 실리콘 웨이퍼 내부의 산소는 후속 열공정 등에 의해 실리콘 웨이퍼 내부에 SiO₂과 같은 산화 석출물을 형성하게 된다.A crucible or the like used when manufacturing a silicon wafer causes the silicon wafer to contain almost oxygen therein. Oxygen inside the silicon wafer forms an oxide precipitate, such as SiO ₂ , in the silicon wafer by a subsequent thermal process.

이처럼 실리콘 웨이퍼 내부에 형성된 산화 석출물은 초기에는 실리콘 결정과 정합(coherency)을 이루지만, 지나치게 크게 성장하는 경우 산소유발적층실패(oxide induced stacking fault, OISF)와 같은 결정결함을 유발하게 된다. 실리콘 웨이퍼 내부에 존재하는 결정결함은 소자 동작시 소수 캐리어(minority carrier)의 재결합 센터(recombination center)로 작용하게 되어 누설전류 특성을 열화시키는 요인이 된다. 반도체 소자가 고집적화될 수록 이러한 누설전류는 더욱 작은 값으로 제어되어야 하므로 실리콘 웨이퍼 내부의 산소 조절은 더욱 중요해지고 있다.As such, the oxide precipitate formed inside the silicon wafer initially forms a coherency with the silicon crystal, but when grown too large, it causes a crystal defect such as an oxide induced stacking fault (OISF). Crystal defects present in the silicon wafer act as recombination centers of minority carriers during operation of the device, thereby deteriorating leakage current characteristics. As semiconductor devices become more integrated, the leakage current must be controlled to a smaller value, so oxygen control inside the silicon wafer becomes more important.

본 발명은 실리콘 웨이퍼 제조시 그 내부(소자가 형성될 표면 부분)에 포함된 산소에 의해 유발된 결정결함에 의한 누설전류의 증가를 방지할 수 있는 실리콘 웨이퍼 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a silicon wafer which can prevent an increase in leakage current due to crystal defects caused by oxygen contained in the inside of the silicon wafer (a surface portion on which an element is to be formed).

상기의 기술적 과제를 해결하기 위한 본 발명의 특징적인 실리콘 웨이퍼 제조방법은, 실리콘 웨이퍼를 확산로에서 열처리하여 상기 실리콘 웨이퍼 내부에 기 존재하는 미세 석출물을 실리콘 결정 속으로 용해시키는 제1 단계; 상기 제1 단계를 마친 상기 실리콘 웨이퍼를 급속 열처리하고 상온까지 급냉시켜 상기 실리콘 웨이퍼 내부의 공공(vacancy) 농도를 증가시키고 상기 실리콘 웨이퍼 표면 부분의 공공이 표면을 통해 빠져나가도록 하는 제2 단계; 상기 제2 단계를 마친 상기 실리콘 웨이퍼를 500∼650℃의 온도에서 열처리하여 상기 실리콘 웨이퍼 내부에 실리콘산화물의 핵생성 사이트를 형성하는 제3 단계; 및 상기 제3 단계를 마친 상기 실리콘 웨이퍼를 800∼900℃의 온도에서 열처리하여 상기 핵생성 사이트에서 실리콘산화물이 성장되도록 하는 제4 단계를 포함하여 이루어진다.A characteristic silicon wafer manufacturing method of the present invention for solving the above technical problem, the first step of dissolving the fine precipitates existing in the inside of the silicon wafer into the silicon crystals by heat-treating the silicon wafer in a diffusion furnace; A second step of rapidly heat-treating the silicon wafer after the first step and quenching to room temperature to increase the concentration of vacancy in the silicon wafer and allow the vacancy in the silicon wafer surface portion to exit through the surface; A third step of forming the nucleation site of silicon oxide in the silicon wafer by heat-treating the silicon wafer after the second step at a temperature of 500 to 650 ° C .; And a fourth step of thermally treating the silicon wafer after the third step at a temperature of 800 to 900 ° C. to allow silicon oxide to be grown at the nucleation site.

본 발명은 실리콘 웨이퍼의 절단 가공이 모두 완료된 상태에서 추가 열처리를 거쳐 실리콘 웨이퍼 내부에 존재하는 산소가 웨이퍼의 일정한 깊이 아래에만 존재하도록 하는 진성 게터링(intrinsic gettering) 개념을 적용하였다. 이때, 실시되는 열처리 방법을 기존의 열처리와 다른 방식으로 적용하여 그 효율을 획기적으로 높인 것이다. 즉, 제조된 실리콘 웨이퍼를 통상의 확산로(furnace)에서 고온의 조건으로 장시간 열처리를 거쳐 실리콘 웨이퍼 내부에 존재하는 미세 석출물을 모두 실리콘 결정속으로 용해시킨 다음, 급속 열처리(RTP) 장비내에서 고온의 열처리를 실시하게 되면 실리콘 웨이퍼 내부에는 열역학적으로 안정한 공공(vacancy)의 농도가 상온에 비해 급격히 증가하게 된다. 대략 그 농도를 열역학적인 방법에 의해 계산하면 다음의 수학식 1과 같다.The present invention applies the concept of intrinsic gettering, in which the oxygen present in the silicon wafer is present only below a certain depth of the wafer through additional heat treatment in the state where the cutting process of the silicon wafer is completed. At this time, by applying a heat treatment method different from the existing heat treatment method is to significantly increase the efficiency. That is, the manufactured silicon wafer is subjected to heat treatment for a long time under a high temperature condition in a conventional furnace to dissolve all the fine precipitates inside the silicon wafer into silicon crystals, and then to a high temperature in a rapid heat treatment (RTP) apparatus. When the heat treatment is performed, the concentration of the thermodynamically stable vacancy in the silicon wafer is rapidly increased compared to the room temperature. When the concentration is calculated by the thermodynamic method, it is expressed as Equation 1 below.

공공의 농도 = K·Exp(-Ev/RT)Public concentration = KExp (-Ev / RT)

여기서, 'K'는 비례상수, 'Ev'는 공공을 형성하는데 필요한 에너지, 'R'은 상수(8.314 joule/degree·mole)를 나타낸다.Here, 'K' is the proportional constant, 'Ev' is the energy required to form the vacancy, and 'R' is the constant (8.314 joule / degree · mole).

상기 수학식 1을 정리하면, 온도가 증가할수록 공공의 농도는 온도에 지수함수적으로 비례함을 알 수 있다. 그러나 이러한 공공의 농도는 온도를 천천히 하강시키게 되면 다시 낮아진 온도에 상응하는 농도로 줄어들게 되는데, 고온에서의 농도를 계속 일정하게 낮은 온도까지 유지하려면 고온에서 실리콘 웨이퍼를 급속으로 냉각하는 것이 필요하다. 따라서, RTP 장비에서는 질소 가스를 최대한으로 플로우시켜 냉각속도를 빠르게 하면 표면쪽의 공공은 표면을 통해 빠져나가지만 일정한 깊이의 공공은 그 농도가 상당량 보존된 상태로 웨이퍼가 상온으로 냉각된다. 이렇게 과량의 공공이 존재하는 실리콘 웨이퍼를 이용하여 일반적인 확산로에서 저온 산화를 거치게 되면 일정한 깊이 이하에서 공공에 의한 빠른 확산으로 산화 석출물을 형성하게 되며, 소자가 형성될 웨이퍼 표면쪽에서는 반대로 산화 석출물이 형성되지 않게 된다. 따라서, 소자가 형성될 영역은 산화물에 의한 결함이 없는 깨끗한 결정 상태를 이룰 수 있게 된다.Summarizing Equation 1, it can be seen that as the temperature increases, the concentration of the pore is exponentially proportional to the temperature. However, the concentration of these vacancies decreases to a temperature corresponding to the lowered temperature as the temperature is slowly lowered. It is necessary to rapidly cool the silicon wafer at a high temperature to keep the concentration at a high temperature constantly. Therefore, in the RTP apparatus, when nitrogen gas is flowed to the maximum to increase the cooling rate, the pores on the surface exit through the surface, but the pores of a constant depth are cooled to room temperature while the concentration of the pores is preserved. When a low temperature oxidation is performed in a general diffusion path using a silicon wafer in which excess vacancy exists, oxidized precipitates are formed by rapid diffusion by pores at a certain depth or less. It will not form. Thus, the region where the device is to be formed can achieve a clean crystal state free of defects caused by oxides.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

본 실시예에 따른 공정은, 우선 제조된 실리콘 웨이퍼를 확산로에서 1100℃ 이상의 온도, O₂분위기에서 1시간 이상 어닐하여 실리콘 웨이퍼 내부에 존재하는 미세 석출물을 모두 실리콘 결정 속으로 용해시킨다.In the process according to the present embodiment, first, the manufactured silicon wafer is annealed in a diffusion furnace at a temperature of 1100 ° C. or more and at least 1 hour in an O ₂ atmosphere to dissolve all the fine precipitates present in the silicon wafer into silicon crystals.

다음으로, 1차 열처리된 웨이퍼를 급속 열처리 장비에 로딩하고 30℃/분 이상의 승온속도로 1100℃ 이상 승온시킨 상태에서 약 60초 이상 유지시킨 후, 상온으로 급냉시킨다. 이때, 냉각용 질소 가스를 10sccm 이상 플로우시켜 냉각속도를 빠르게 만든다.Next, the first heat-treated wafer is loaded in a rapid heat treatment apparatus and maintained at a temperature of 1100 ° C. or higher at a temperature increase rate of 30 ° C./min or higher for about 60 seconds or more, and then rapidly cooled to room temperature. At this time, by cooling the nitrogen gas for cooling 10sccm or more to make the cooling rate faster.

계속하여, 상기한 바와 같이 2차 열처리된 웨이퍼를 다시 급속 열처리 장비에서 2차 열처리와 동일한 방법으로 다시 한번 열처리를 실시함으로써 충분한 양의 공공이 실리콘 웨이퍼 내부에 함유되도록 한다.Subsequently, as described above, the second heat-treated wafer is once again heat-treated in the same manner as the second heat-treatment in the rapid heat-treatment equipment so that a sufficient amount of pores are contained in the silicon wafer.

이어서, 2차 및 3차 열처리를 마친 실리콘 웨이퍼를 확산로에서 500∼650℃ 정도의 저온 질소 분위기에서 일정한 시간(100분 이상) 열처리를 실시하여 실리콘 웨이퍼 내부에 실리콘산화물이 생길 수 있는 핵생성 사이트(site)를 만든다.Subsequently, the silicon wafers subjected to the secondary and tertiary heat treatments are heat-treated in a diffusion furnace at a low temperature nitrogen atmosphere of about 500 to 650 ° C. for a predetermined time (more than 100 minutes) to form a nucleation site where silicon oxides can be formed inside the silicon wafer. Create a site

다음으로, 상기한 바와 같은 저온 열처리까지 완료된 상태의 실리콘 웨이퍼를 800∼900℃의 질소 분위기에서 다시 열처리를 거치게 되면 핵생성 사이트를 중심으로 실리콘산화물이 성장하게 되는데, 이때 산소의 확산이 빠른 곳(실리콘 웨이퍼의 일정 깊이 이하의 공공 밀집층)에서는 실리콘산화물이 성장되고, 산소의 확산이 느린 곳(소자가 형성되는 실리콘 웨이퍼 표면 부분)에서는 실리콘산화물의 성장이 거의 일어나지 않게 된다.Next, when the silicon wafer in the state completed by the low temperature heat treatment as described above is subjected to heat treatment again in a nitrogen atmosphere of 800 to 900 ° C., silicon oxide grows around the nucleation site, where oxygen diffusion is rapid ( Silicon oxide grows in the hollow dense layer below a certain depth of the silicon wafer, and growth of silicon oxide hardly occurs in the place where oxygen diffusion is slow (part of the silicon wafer surface where the device is formed).

전술한 바와 같은 일련의 열처리를 통해 소자 제조시 소자가 형성되는 실리콘 웨이퍼의 표면 부분에서 OISF와 같은 결정결함을 유발되는 것을 방지할 수 있으며, 이로써 소자의 누설전류 특성 열화를 방지한다.Through the series of heat treatments as described above, it is possible to prevent the occurrence of crystal defects such as OISF in the surface portion of the silicon wafer on which the device is formed during device fabrication, thereby preventing degradation of leakage current characteristics of the device.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

전술한 본 발명은 반도체 소자 제조시 소자가 형성되는 실리콘 웨이퍼의 표면 부분에서 OISF와 같은 결정결함을 유발되는 것을 방지할 수 있으며, 이로 인하여 반도체 소자의 누설전류 특성의 열화를 방지하여 소자의 신뢰도를 향상시키는 효과가 있다. 또한, 본 발명에 의해 도입된 과량의 공공은 후속 이온주입 공정에서 도입되는 셀프 인터스티셜 실리콘(self interstitial silicon)과 결합하여 그 영향을 상쇄할 수 있으므로 셀프 인터스티셜 실리콘에 의한 과도 인핸스트 확산(transient enhanced diffusion)과 그에 따른 단채널 특성의 열화 등을 방지하는데에도 기여할 수 있을 것으로 기대된다.The present invention described above can prevent the occurrence of crystal defects, such as OISF, in the surface portion of the silicon wafer in which the device is formed when manufacturing the semiconductor device, thereby preventing degradation of the leakage current characteristics of the semiconductor device to improve the reliability of the device It is effective to improve. In addition, excess porosity introduced by the present invention can be combined with self interstitial silicon introduced in a subsequent ion implantation process to offset its effects, so that excessive enhancement diffusion by self interstitial silicon It is expected to contribute to preventing the enhanced enhanced diffusion and the deterioration of short channel characteristics.

Claims

Heat-treating the silicon wafer in a diffusion furnace to dissolve fine precipitates existing in the silicon wafer into silicon crystals;

A second step of rapidly heat-treating the silicon wafer after the first step and quenching to room temperature to increase the concentration of vacancy in the silicon wafer and allow the vacancy in the silicon wafer surface portion to exit through the surface;

A third step of forming the nucleation site of silicon oxide in the silicon wafer by heat-treating the silicon wafer after the second step at a temperature of 500 to 650 ° C .; And

A fourth step of heat-treating the silicon wafer after the third step at a temperature of 800 to 900 ° C. to allow silicon oxide to grow at the nucleation site

Silicon wafer manufacturing method comprising a.

The method of claim 1,

After performing the second step,

And a fifth step of repeatedly performing the rapid heat treatment and the quenching of the second step.

The method of claim 2,

In the second and fifth steps,

Silicon wafer manufacturing method characterized in that for flowing the nitrogen gas 10sccm or more for the quenching.

The method of claim 1,

The first step,

Silicon wafer manufacturing method characterized in that carried out for 1 hour or more at a temperature of 1100 ℃ or more, O ₂ atmosphere.

The method of claim 2,

In the second and fifth steps,

The rapid heat treatment is a silicon wafer manufacturing method characterized in that carried out for 60 seconds or more in a state of raising the temperature to 1100 ℃ or more at a temperature increase rate of 30 ℃ / min or more.

The method of claim 1,

The third step,

Silicon wafer manufacturing method, characterized in that carried out in a nitrogen atmosphere.

The method of claim 1,

The fourth step,