[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20010002574A - The structure of thin film transistor in reflection type LCD and method of forming it - Google Patents

The structure of thin film transistor in reflection type LCD and method of forming it Download PDF

Info

Publication number
KR20010002574A
KR20010002574A KR1019990022442A KR19990022442A KR20010002574A KR 20010002574 A KR20010002574 A KR 20010002574A KR 1019990022442 A KR1019990022442 A KR 1019990022442A KR 19990022442 A KR19990022442 A KR 19990022442A KR 20010002574 A KR20010002574 A KR 20010002574A
Authority
KR
South Korea
Prior art keywords
gate
electrode
pad
layer
amorphous silicon
Prior art date
Application number
KR1019990022442A
Other languages
Korean (ko)
Other versions
KR100560639B1 (en
Inventor
장용규
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990022442A priority Critical patent/KR100560639B1/en
Publication of KR20010002574A publication Critical patent/KR20010002574A/en
Application granted granted Critical
Publication of KR100560639B1 publication Critical patent/KR100560639B1/en

Links

Classifications

    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47LDOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L13/00Implements for cleaning floors, carpets, furniture, walls, or wall coverings
    • A47L13/10Scrubbing; Scouring; Cleaning; Polishing
    • A47L13/20Mops
    • A47L13/24Frames for mops; Mop heads
    • A47L13/25Wire frames

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A TFT for an LCD and a forming method thereof are to reduce a process number in manufacturing a bottom gate type amorphous TFT LCD thus to simplify a manufacturing process of the TFT LCD. CONSTITUTION: A TFT LCD comprises a gate electrode(13), a gate line and a gate pad which are formed on a glass substrate(11); a gate isolation layer(15) and an amorphous silicon layer(17) which are serially formed on a region including the gate electrode, the gate line and the gate pad excluding a contact thereof; a source electrode, a drain electrode, a data line, and a data pad which are formed by serially depositing and patterning an ohmic contact layer(19) and a metallic layer on the amorphous silicon layer; a barrier layer which is formed on a region that includes the source electrode, the drain electrode, the data line, and the data pad but excludes the gate electrode, the gate line and the gate pad contact; and an opaque pixel electrode which is formed on the barrier layer and electrically connected to the source electrode through the contact.

Description

반사형 액정표시장치의 박막트랜지스터 및 그 형성방법{The structure of thin film transistor in reflection type LCD and method of forming it }The structure of thin film transistor in reflection type LCD and method of forming it}

본 발명은 반사형 액정표시장치의 박막트랜지스터 및 그 형성방법에 대한 것으로서, 보다 상세하게는 바텀 게이트 방식의 아몰퍼스 타입 TFT LCD에서 적은 공정수로 형성이 가능한 박막 트랜지스터와 그 형성하는 방법에 대한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor of a reflective liquid crystal display and a method of forming the same, and more particularly, to a thin film transistor and a method of forming the same in a bottom gate amorphous TFT LCD.

정보사회의 발전 속에서 정보 표시장치의 중요성은 매우 큰 것이며, 이들 정보표시장치 가운데 현재 가장 급속히 발전하는 분야로 LCD를 들 수 있다. 특히 화소의 조절에 박막 트랜지스터를 사용하는 TFT LCD는 경량, 박형 및 저소비전력이라는 LCD 특유의 장점에 더하여 고해상도, 빠른 동작속도, 컬러화라는 수요자의 요구에 부응할 수 있는 고품위의 정보 표시장치로서의 입지를 넓혀가고 있다.The importance of information display devices is very important in the development of the information society, and among the information display devices, LCD is the most rapidly developing field at present. In particular, TFT LCD, which uses thin film transistors to control the pixels, has the advantages of LCD, which is light weight, thin, and low power consumption, and is positioned as a high-quality information display device that can meet the demands of high resolution, fast operation speed, and colorization. It's widening.

TFT LCD는 액티브 매트릭스 방식의 대표적인 형태로, 각 화소의 조절에 트랜지스터라는 능동성 비선형 소자를 사용하게 된다. LCD에서는 반도체 기판 상에 트랜지스터 소자를 형성하는 반도체장치의 경우와 달리 글래스 기판 상에 트랜지스터를 형성하게 되므로 이에 따른 몇 가지 특징을 보인다. TFT LCD는 이들 트랜지스터를 형성하는 방법에는 게이트를 채널의 위쪽에 형성하느냐 아래쪽에 형성하느냐에 따라서 탑 게이트 방식과 바텀 게이트 방식으로 형태적으로 나눌 수 있으며, 채널을 이루는 반도체를 아몰퍼스로 하느냐 폴리실리콘으로 하느냐에 따라 아몰퍼스 실리콘 타입, 액티브 실리콘 타입 등으로 나눌 수 있다.TFT LCD is a typical form of an active matrix method, and an active nonlinear element called a transistor is used to control each pixel. In the LCD, unlike the semiconductor device in which the transistor element is formed on the semiconductor substrate, the transistor is formed on the glass substrate, thereby exhibiting some characteristics. TFT LCD can be divided into top gate type and bottom gate type depending on whether the gate is formed on the top or the bottom of the channel, and whether the semiconductor forming the channel is amorphous or polysilicon. Therefore, it can be divided into amorphous silicon type and active silicon type.

어느 경우에도 형성하는 트랜지스터의 신뢰성과 동작 특성을 좋은 상태로 유지하면서 전체 LCD 경비에 큰 영향을 미치는 트랜지스터 형성비용을 줄이는 것이 공정상의 큰 과제가 된다. 그리고 트랜지스터 형성비용을 줄이기 위해서는 공정을 단순화시켜 공정 단계를 줄이고 고비용 공정의 수를 줄이는 것이 관건이 된다.In either case, it is a major challenge in the process to reduce the transistor formation cost, which greatly affects the overall LCD cost, while maintaining the reliability and operating characteristics of the transistors to be formed. The key to reducing transistor formation costs is to simplify the process and reduce the number of expensive steps.

이하, 상대적으로 간단한 공정 때문에 글래스 기판에 게이트를 먼저 형성하고 아몰퍼스 실리콘으로 트랜지스터 소자의 액티브 영역을 형성하는 탑 게이트 방식 아몰퍼스 실리콘 타입 반사형 LCD의 박막 트랜지스터 형성과정을 살펴보기로 한다.Hereinafter, a process of forming a thin film transistor of a top gate amorphous silicon type reflective LCD in which a gate is first formed on a glass substrate and an active region of a transistor device is formed of amorphous silicon due to a relatively simple process will be described.

종래의 기술에 따르면, 우선, 글래스 기판에 알미늄이나 크롬의 단일막 혹은 다중막을 적층하고 포토리소그래피와 에칭 공정을 이용하여 게이트 전극 및 게이트 라인을 형성한다(1st mask). 게이트 라인의 끝단에는 게이트 패드가 형성된다. 다음으로는 게이트 패턴 위로 게이트 절연막, 채널과 소오스 드레인 영역을 형성할 아몰퍼스 실리콘막을 적층하게 된다. 아몰퍼스 실리콘 위쪽에는 소오스 드레인 전극과의 접촉에서 저항을 낮추는 작용을 하는 오믹 콘택(Ohmic contact)층이 적층되는데 이 층에는 아몰퍼스 실리콘에 인 등의 불순물이 도핑되어 반도체층과 전극 금속층과의 전기적 접속력을 높이게 된다.According to the prior art, first, a single film or multiple films of aluminum or chromium are laminated on a glass substrate, and a gate electrode and a gate line are formed using photolithography and an etching process (1st mask). A gate pad is formed at the end of the gate line. Next, an amorphous silicon film for forming a gate insulating film, a channel and a source drain region is stacked over the gate pattern. An ohmic contact layer is formed on the amorphous silicon to lower the resistance in contact with the source drain electrode. The layer is doped with impurities such as phosphorous in the amorphous silicon to electrically connect the semiconductor layer with the electrode metal layer. Will increase.

이렇게 계속적으로 형성한 3층막에 대해 액티브 영역에 대응하는 포토마스크를 이용한 포토리소그래피와 식각 공정으로 패턴을 형성한다(2nd mask). 그리고 다시 그 위에 소오스 드레인 전극 형성을 위한 금속층을 적층하고 마스크 기법을 통해 소오스와 드레인 전극 및 데이터 라인을 형성한다(3rd mask).The pattern is continuously formed on the three-layer film thus formed by photolithography and etching using a photomask corresponding to the active region (2nd mask). Then, a metal layer for forming a source drain electrode is stacked thereon, and a source, a drain electrode, and a data line are formed through a mask technique (3rd mask).

이렇게 형성된 트랜지스터 기본 구조 위로 보호막을 적층하게 된다. 보호막은 일종의 절연막으로 실리콘 산화물로 이루어지는 것이 일반적이나 유기막으로 두껍게 이루어질 수도 있다. 보호막을 적층한 다음에는 게이트 패드나 데이터 라인의 패드 및 소오스 전극 위로 절연막을 제거하고 콘택을 형성하여 외부 전극이나 화소전극과의 접속을 준비한다. 절연막을 부분 제거하는 과정도 포토리소그래피와 식각 공정을 이용하게 된다(4th mask).The protective film is stacked on the transistor basic structure thus formed. The protective film is a kind of insulating film, which is generally made of silicon oxide, but may be made thick of an organic film. After the protective film is laminated, the insulating film is removed on the gate pad or the data line pad and the source electrode to form a contact to prepare a connection with an external electrode or a pixel electrode. The process of partially removing the insulating layer also uses photolithography and an etching process (4th mask).

이 보호막 위로는 화소전극을 역시 마스크 작업을 통해 형성하게 된다. 화소전극은 반사형 액정 표시장치이므로 주로 알미늄을 스퍼터링으로 적층하여 포토리소그래피와 식각 공정을 통해 화소 상당 부분에 형성하게 되는데 전기적으로 트랜지스터의 소오스 전극과 콘택을 통해 연결되어 있으며 반사판의 역할을 하게 된다. 백라이트형 TFT LCD의 경우 화소전극은 ITO(Indium Tin Oxide) 등으로 형성된다 (5th mask).On this passivation layer, pixel electrodes are also formed by masking. Since the pixel electrode is a reflective liquid crystal display device, aluminum is mainly formed by sputtering to form a large portion of the pixel through photolithography and etching processes. The pixel electrode is electrically connected to the source electrode of the transistor through a contact and serves as a reflector. In the case of a backlight TFT LCD, the pixel electrode is formed of indium tin oxide (ITO) or the like (5th mask).

따라서, 종래의 일반적인 바텀 게이트 방식 아몰퍼스 실리콘 타입 반사형 TFT LCD의 트랜지스터 전극구조의 완성은 5매 마스크 공정을 통해 이루어졌으며 그만큼 막형성과 포토레지스트 적층, 노광, 현상, 식각 등 마스크 공정에 따른 번거로움이 많았다.Therefore, the transistor electrode structure of a conventional bottom gate amorphous silicon type reflective TFT LCD is completed through a five-sheet mask process, which is cumbersome due to the mask process such as film formation, photoresist deposition, exposure, development, and etching. There were a lot.

본 발명은 이러한 종래의 5매 마스크 방식에서는 번거로운 마스크 공정이 5번이나 필요한 점을 개선하여 4매 마스크 공정을 통해 TFT LCD의 트랜지스터 전극을 완성할 수 있는 방법을 제공하는 것을 목적으로 하며, 동시에 이러한 방법을 통해 형성할 수 있는 구성을 가지는 반사형 액정표시장치 박막 트랜지스터를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method for completing a transistor electrode of a TFT LCD through a four-sheet mask process by improving the need for a cumbersome mask process five times in the conventional five-sheet mask method. An object of the present invention is to provide a reflective liquid crystal display device thin film transistor having a configuration that can be formed through the method.

도1은 LCD를 구성할 하부 글래스 기판상에 게이트 전극을 형성한 상태를 나타낸다.1 shows a state in which a gate electrode is formed on a lower glass substrate that will constitute an LCD.

도2는 도1의 상태에서 그 위로 실리콘 산화막이나 실리콘 질화막 재질의 게이트 절연막, 아몰퍼스 실리콘막, 불순물로 인이 도핑된 아몰퍼스 실리콘 재질의 오믹 콘택층을 차례로 적층하고 다시 그 위에 소오스, 드레인 전극을 형성한 상태를 나타낸다.FIG. 2 shows a gate insulating film made of a silicon oxide film or a silicon nitride film, an amorphous silicon film, and an ohmic contact layer of an amorphous silicon material doped with phosphorus with impurities in the state of FIG. 1, and then source and drain electrodes are formed thereon. Indicates a state.

도3은 도2에서 형성된 전극 패턴을 식각 마스크로 하부 3층막 가운데 오믹 콘택층을 식각, 제거하는 단계를 나타내는 도면이다.3 is a view illustrating a step of etching and removing an ohmic contact layer among the lower three layer films using an electrode pattern formed in FIG. 2 as an etching mask.

도4는 도3의 상태에서 보호막을 전면에 적층시키고 일정 패턴에 따라 식각을 진행한 상태를 나타내는 것이다.FIG. 4 illustrates a state in which a protective film is stacked on the entire surface and etched according to a predetermined pattern in the state of FIG.

도5는 도4의 상태에서 전면에 화소전극층을 형성하고 화소전극 패터닝을 하여 화소전극을 형성한 상태를 나타낸다.FIG. 5 illustrates a state in which the pixel electrode is formed by forming a pixel electrode layer on the front surface and patterning pixel electrodes in the state of FIG.

도6은 본 발명에서 4매 마스크로 형성한 트랜지스터에서 게이트 저압에 대한 소오스 드레인 전류치 특성을 나타내는 그래프이다.Fig. 6 is a graph showing the source drain current value characteristics of the gate low voltage in the transistor formed by the four masks according to the present invention.

도7은 이 전극을 통해 LCD를 완성한 경우에 사용전압과 반사도의 관계를 나타낸다.Fig. 7 shows the relationship between the used voltage and the reflectivity when the LCD is completed through this electrode.

도8은 본 발명의 일 실시예를 나타내는 화소부 평면 레이아웃도이다.8 is a plan view of a pixel portion showing an embodiment of the present invention.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

11: 하부 글래스 기판 13: 게이트 전극11: lower glass substrate 13: gate electrode

15: 게이트 절연막 17: 아몰퍼스 실리콘막15: gate insulating film 17: amorphous silicon film

19: 오믹 콘택층(Ohmic contact) 21: 드레인 전극19: ohmic contact 21: drain electrode

23: 소오스 전극 25,35: 보호막23: source electrode 25, 35: protective film

27: 마스크 패턴 37: 화소전극27: mask pattern 37: pixel electrode

상기 목적을 달성하기 위한 본 발명 반사형 액정표시장치용 박막 트랜지스터는 글래스 기판상에 형성된 게이트 전극, 게이트 라인, 게이트 패드, 상기 게이트 전극, 게이트 라인, 게이트 패드 위로 상기 게이트 패드상의 콘택을 제외한 영역에 차례로 적층된 게이트 절연막과 아몰퍼스 실리콘막, 상기 아몰퍼스 실리콘막 위로 오믹 콘택층과 금속층을 차례로 적층하고 패터닝하여 이루어진 소오스 전극, 드레인 전극, 데이터 라인 및 데이터 패드, 상기 소오스 전극, 드레인 전극, 데이터 라인 및 데이터 패드 위로 상기 소오스 전극 및 상기 게이트 패드, 데이터 패드 상부 콘택 영역을 제외한 부분에 이루어지는 보호막 및 상기 보호막 위로 형성되며 상기 소오스 전극과 콘택을 통해 전기적으로 연결되는 불투명의 화소전극을 구비하여 이루어지는 것을 특징으로 한다.In order to achieve the above object, a thin film transistor for a reflective liquid crystal display device according to an embodiment of the present invention has a gate electrode, a gate line, a gate pad, a gate electrode, a gate line, and a gate pad formed on a glass substrate except for a contact on the gate pad. A source electrode, a drain electrode, a data line and a data pad, and a source electrode, a drain electrode, a data line, and a data, which are formed by sequentially stacking and patterning a gate insulating film, an amorphous silicon film, and an ohmic contact layer and a metal layer over the amorphous silicon film. And a passivation layer formed over the pad except for the source electrode, the gate pad, and a data pad upper contact region, and an opaque pixel electrode formed over the passivation layer and electrically connected to the source electrode through a contact. Gong.

이상에 형성된 박막 트랜지스터 구조상 반사판은 단순한 플랫(FLAT)형으로 이루어질 수도 있으나 LCD의 화면 시야각을 넓히거나 일정 시야각 내에서의 휘도를 높이기 위해 굴곡을 가진 것일 수도 있다.In the thin film transistor structure formed above, the reflector may be formed of a simple flat (FLAT) type, but may be curved to widen the LCD viewing angle or to increase luminance within a certain viewing angle.

또한 본 발명에서 상기 소오스 드레인 등 전극이 형성되는 영역에는 주위에 비해 아몰퍼스 실리콘막이 보다 두껍게 형성되어 있는 것이 일반적이다. 이는 전극 패턴을 식각하고 이 패턴을 식각마스크로 하층의 오믹 콘택층을 제거할 때 아몰퍼스 실리콘막 상부도 함께 제거되는 것이 일반적이기 때문이다. 그 식각의 정도 즉, 아몰퍼스 실리콘막의 두께는 채널층의 두께가 되므로 채널의 기능상 문제가 없는 두께가 되어야 한다.In the present invention, the amorphous silicon film is generally formed thicker in the region where the electrode, such as the source drain, is formed, than the surroundings. This is because when the electrode pattern is etched and the ohmic contact layer of the lower layer is removed using the etching mask, the upper part of the amorphous silicon film is also removed. Since the degree of etching, that is, the thickness of the amorphous silicon film becomes the thickness of the channel layer, the thickness of the amorphous silicon film should be such that there is no problem in the function of the channel.

상기 목적을 달성하기 위한 본 발명의 반사형 액정표시장치용 박막 트랜지스터의 형성방법은 글래스 기판에 게이트 전극, 게이트 라인 및 게이트 패드를 형성하는 단계, 게이트 절연막, 아몰퍼스 실리콘막, 오믹 콘택층을 차례로 적층하고 소오스 드레인 전극층을 적층한 다음 소오스 드레인 전극, 데이터 라인 및 데이터 패드 패턴을 형성하는 단계, 상기 소오스 드레인 전극, 데이터 라인 및 데이터 패드 패턴을 식각마스크로 상기 오믹 콘택층을 식각하여 제거하는 단계,보호막을 적층하고 패드부 및 소오스 전극 상부에 콘택홀을 형성하는 단계 및 상기 소오스 전극과 콘택홀을 통해 연결되는 불투명 화소전극을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 한다.In order to achieve the above object, a method of forming a thin film transistor for a reflective liquid crystal display device according to the present invention includes forming a gate electrode, a gate line, and a gate pad on a glass substrate, and sequentially stacking a gate insulating film, an amorphous silicon film, and an ohmic contact layer. Stacking a source drain electrode layer and forming a source drain electrode, a data line, and a data pad pattern; etching and removing the ohmic contact layer with an etch mask of the source drain electrode, the data line, and the data pad pattern; And forming contact holes on the pad portion and the source electrode, and forming an opaque pixel electrode connected to the source electrode through the contact hole.

본 발명에서 각 단계는 소오스 드레인 전극 패턴 등을 식각 마스크로 오믹 콘택층을 식각 제거하는 단계를 제외하고는 모두 패턴 형성을 위한 막의 적층과 포토레지스트 도포, 노광, 현상 및 식각이라는 일련의 공정을 포괄하는 마스크 공정을 포함한다. 그리고 본 발명에서 아몰퍼스 실리콘막은 상부의 일정 두께가 식각으로 제거되나 채널을 형성하는 데는 문제가 없을 정도로 남겨져야 한다.In the present invention, each step encompasses a series of processes, such as laminating a film for forming a pattern, applying a photoresist, exposing, developing, and etching, except for etching the ohmic contact layer by using a source drain electrode pattern or the like as an etch mask. It includes the mask process to make. In the present invention, the amorphous silicon film should be left to the extent that there is no problem in forming the channel although a certain thickness of the upper portion is removed by etching.

이하 도면을 참조하면서 본 발명의 전극 구조 형성방법의 일 실시예를 통해 본 발명의 전극과 그 형성방법을 좀 더 자세히 살펴보기로 한다.Hereinafter, an electrode and a method for forming the same according to an embodiment of the present invention will be described in more detail with reference to the accompanying drawings.

도1은 LCD를 구성할 하부 글래스 기판(11)상에 게이트 전극(13)을 형성한 상태를 나타낸다. 이는 게이트층을 적층하고 마스크 기법으로 패터닝하는 과정을 통해 얻어진다. 게이트층은 알미늄, 크롬 등의 금속물질이나 그 복층구조로 이루어지는 것이 일반적이다. 이때 게이트 전극과 게이트 라인, 게이트 패드가 모두 형성된다. 대개 게이트 패턴의 두께는 일정하지 않으나 수천 Å이 보통이다.FIG. 1 shows a state in which the gate electrode 13 is formed on the lower glass substrate 11 that will constitute the LCD. This is achieved by laminating the gate layers and patterning them with a mask technique. The gate layer is generally made of a metal material such as aluminum or chromium or a multilayer structure thereof. In this case, all of the gate electrode, the gate line, and the gate pad are formed. Usually the thickness of the gate pattern is not constant, but thousands of microseconds are common.

도2는 도1의 상태에서 그 위로 실리콘 산화막이나 실리콘 질화막 재질의 게이트 절연막(15), 아몰퍼스 실리콘막(17), 불순물로 인이 도핑된 아몰퍼스 실리콘 재질의 오믹 콘택층(19)을 차례로 적층하고 다시 그 위에 소오스, 드레인 전극(21,23)을 형성한 상태를 나타낸다. 소오스 드레인 전극은 금속같은 도전층으로 형성되며 드레인 전극(21)에 신호를 인가할 데이터 라인 및 패드도 함께 형성된다. 소오스 드레인 전극의 형성은 전극층을 적층하고 마스크 기법을 이용하여 패턴을 형성한 것이다.2, a gate insulating film 15 made of a silicon oxide film or a silicon nitride film, an amorphous silicon film 17, and an ohmic contact layer 19 made of an amorphous silicon material doped with phosphorus are sequentially stacked thereon in the state of FIG. Again, the source and drain electrodes 21 and 23 are formed thereon. The source drain electrode is formed of a conductive layer such as a metal, and data lines and pads for applying a signal to the drain electrode 21 are also formed. The source drain electrode is formed by laminating electrode layers and forming a pattern using a mask technique.

도3은 도2에서 형성된 전극 패턴을 식각 마스크로 하부 3층막 가운데 오믹 콘택층(19)을 식각, 제거하는 단계를 나타내는 도면이다. 오믹 콘택층에 대한 과식각이 이루어져 동일한 재질이라고 할 수 있는 아몰퍼스 실리콘막(17)의 상부도 함께 제거되었다. 따라서 트랜지스터 영역의 채널부분의 두께나 액티브 영역 외 지역의 아몰퍼스 실리콘막의 두께나 같은 두께가 된다. 따라서, 아몰퍼스 실리콘막이 채널의 역할을 적절히 할 수 있는 두께가 되도록 과식각량을 조절해야 한다. 일반적으로 과식각에 의해 소오스, 드레인 전극 하부의 아몰퍼스 실리콘막의 두께가 인근 아몰퍼스 실리콘막의 두께보다 조금 두껍게 남게 된다. 실제적인 수치를 살펴보면, 에칭되는 오믹 콘택층과 아몰퍼스 실리콘막 두께는 1000Å내지 1500Å 정도이며 결과 아몰퍼스 실리콘막은 500Å 내지 1000Å 정도 에칭되어 1000Å 내지 15000Å 정도가 남게 된다.FIG. 3 is a view illustrating a step of etching and removing the ohmic contact layer 19 among the lower three layer films using the electrode pattern formed in FIG. 2 as an etching mask. The overetching of the ohmic contact layer was performed, and the upper portion of the amorphous silicon film 17, which is the same material, was also removed. Therefore, the thickness of the channel portion of the transistor region and the thickness of the amorphous silicon film in the region other than the active region are the same. Therefore, the overetching amount should be adjusted so that the amorphous silicon film has a thickness capable of appropriately acting as a channel. In general, the thickness of the amorphous silicon film under the source and drain electrodes remains slightly thicker than that of the adjacent amorphous silicon film due to overetching. Looking at the actual value, the thickness of the ohmic contact layer and the amorphous silicon film to be etched is about 1000 GPa to 1500 GPa, and the resulting amorphous silicon film is etched about 500 GPa to 1000 GPa, leaving about 1000 GPa to 15000 GPa.

종래에는 채널부분은 아몰퍼스 실리콘막이 일정 두께로 남아 채널이 되고 액티브 영역을 제외한 여타 부분에서는 실리콘막은 모두 제거되는 공정이 이루어졌 다. 그러나 본 발명에서는 여타 부분에 아몰퍼스 실리콘막이 남아 있어도 트랜지스터의 기능적 부작용을 유발할 위험은 거의 없고, 반사형 LCD이므로 아몰퍼스 실리콘막의 불투명한 성질이 LCD의 질을 떨어뜨리지도 않으므로 별도의 마스크 없이 채널층과 액티브 외 영역을 동시에 식각하여 한 단계의 마스크 작업을 줄일 수 있는 것이다.In the related art, an amorphous silicon film remains as a channel in a channel part, and a silicon film is removed in all other parts except the active area. However, in the present invention, there is almost no risk of causing functional side effects of the transistor even if the amorphous silicon film remains in other parts, and since the opaque property of the amorphous silicon film does not degrade the quality of the LCD because it is a reflective LCD, the channel layer and the active layer are not required without a separate mask. The outer area can be etched simultaneously to reduce masking in one step.

도6은 본 발명에서 4매 마스크로 형성한 트랜지스터에서 게이트 전압에 대한 소오스 드레인 전류치 특성을 나타내는 그래프이다. 오프 전류(Ioff)는 4.84E - 1pA, 온 전류(Ion)은 2.57uA로 동작 특성에 큰 문제는 없는 것으로 나타나며, 도7은 이 전극을 통해 LCD를 완성한 경우에 사용전압과 반사도의 관계를 나타낸다. 이상의 실험치를 통해 본 발명의 4매 마스크 공정이 트랜지스터 특성상 별다른 문제가 없는 것을 알 수 있다.6 is a graph showing the source drain current value characteristics with respect to the gate voltage in the transistor formed by the four masks in the present invention. The off current (Ioff) is 4.84E-1pA, and the on current (Ion) is 2.57uA, which shows no significant problem in the operating characteristics. FIG. 7 shows the relationship between the voltage used and the reflectivity when the LCD is completed through this electrode. . Through the above experimental values, it can be seen that the four mask process of the present invention has no problem in terms of transistor characteristics.

도4는 도3의 상태에서 보호막(25)을 전면에 적층시키고 일정 마스크 패턴(27)에 따라 노광을 진행하는 상태를 나타내는 것이다. 노광 후에는 현상과 식각을 하게 된다. 보호막으로 평탄화에 유리한 두꺼운 감광성 유기막을 사용하는 경우 별도의 식각없이 현상만으로 패터닝을 마칠 수 있으므로 보다 편리하다. 소오스 영역 위에는 콘택홀이 형성된다. 콘택홀을 형성하는 패턴닝 과정에서 게이트 패드, 데이터 패드 등 외부 전극과 연결될 부분의 보호막도 일반적으로 함께 오픈되어 콘택홀이 형성된다. 이때 주로 이방성 건식 식각을 사용하는데 금속에 대해서는 식각성이 적고 실리콘 산화막 같은 절연막이나 아몰퍼스 실리콘막에 대해서는 모두 식각성을 가지는 에천트를 사용함으로써 다소의 식각 시간을 조절하면 게이트 패드부 오픈에도 큰 문제가 없이 가능하다. 보호막은 실리콘 산화막과 같은 무기 절연층으로 형성되는 경우와 감광성을 가지는 상당 두께의 유기막으로 형성되는 경우를 생각할 수 있다. 도면에 표시된 본 실시예에서는 일정 두께의 감광성 유기막으로 보호막(25)을 형성하고 있다.FIG. 4 shows a state in which the protective film 25 is laminated on the entire surface in the state of FIG. 3 and the exposure is performed according to the predetermined mask pattern 27. After exposure, development and etching are performed. In the case of using a thick photosensitive organic film, which is advantageous for flattening as a protective film, it is more convenient since the patterning can be completed by developing without additional etching. Contact holes are formed on the source region. In the patterning process of forming the contact hole, a protective film of a portion to be connected to an external electrode such as a gate pad or a data pad is generally opened together to form a contact hole. At this time, anisotropic dry etching is mainly used. However, by using an etchant having less etching property for metal and etching property for amorphous silicon film or amorphous silicon film, there is a big problem in opening the gate pad part by controlling some etching time. It is possible without. It is conceivable that the protective film is formed of an inorganic insulating layer such as a silicon oxide film or a case of being formed of an organic film having a considerable thickness having photosensitivity. In the present embodiment shown in the drawing, the protective film 25 is formed of a photosensitive organic film having a predetermined thickness.

다음 공정에서 형성될 반사판 겸 화소전극은 단순한 플랫(flat)면으로 형성할 수도 있으나 본 실시예에서는 정면 방향의 휘도를 증가시키기 위해 굴곡을 형성하고 있다. 이 굴곡은 그 분포를 일정한 계산치에 의해 결정하여 일종의 마이크로 렌즈(microlens)의 역할을 하게 된다. 그리고 이러한 굴곡을 형성하기 위해서는 보호막을 패턴닝하는 단계에서 화소전극 영역에 얇은 슬릿 패턴을 형성하여 일종의 2단계 톤(tone) 노광을 하는 방법을 사용할 수 있다. 2단계 톤 노광이란 얇은 슬릿 등을 이용하여 포토레지스트 즉 감광성 유기 보호막상의 일부 영역에 광량이 적게 가도록 조절하여 그 부분에서는 노광 후 현상이 이루어질 때 상층만 제거되고 일정 두께는 남겨지도록 하는 것이다. 그리고 2 단계 노광은 패드부의 오픈을 위해서도 적절하게 조절하면서 사용할 수 있을 것이다.The reflecting plate and pixel electrode to be formed in the following process may be formed as a simple flat surface, but in the present embodiment, the curved plate is formed to increase the luminance in the front direction. This curvature determines its distribution by certain calculations, which acts as a kind of microlens. In order to form such curvature, a thin slit pattern may be formed in the pixel electrode region in the step of patterning the protective layer to perform a kind of two-step tone exposure. In the two-stage tone exposure, a small amount of light is applied to a portion of the photoresist, that is, the photosensitive organic protective film, so that the amount of light is reduced by using a thin slit or the like so that only an upper layer is removed and a certain thickness is left when developing after exposure. In addition, the two-step exposure may be used while appropriately adjusting the opening of the pad part.

도5는 도4의 상태에서 전면에 화소전극층을 형성하고 화소전극 패터닝을 하여 화소전극을 형성한 상태를 나타낸다. 도4의 콘택창에는 화소전극 재질이 덮여서 콘택이 형성되어 있다. 전극의 재질은 반사판으로 사용하기 위해 알미늄 금속을 흔히 사용하며 스퍼터링 방법을 주로 사용한다. 화소전극층을 형성한 다음에는 화소전극 패턴을 형성하는 과정에서 마스크 기법을 사용하게 된다. 화소전극(37)은 소오스 전극과 콘택을 통해 연결되며 하부 보호막(35) 표면의 굴곡에 따라 표면에 굴곡이 형성된다. 그러기 위해 보호막 상의 굴곡에 비해 반사막의 두께가 월등히 두껍지는 않도록 해야한다. 도5는 동시에 본 발명의 전극을 나타내는 하나의 실시예가 된다.FIG. 5 illustrates a state in which the pixel electrode is formed by forming a pixel electrode layer on the front surface and patterning pixel electrodes in the state of FIG. The contact window of FIG. 4 is covered with a pixel electrode material. For the material of the electrode, aluminum metal is commonly used for the reflector, and sputtering method is mainly used. After forming the pixel electrode layer, a mask technique is used to form the pixel electrode pattern. The pixel electrode 37 is connected to the source electrode through a contact, and a bend is formed on the surface of the pixel electrode 37 according to the bend of the surface of the lower passivation layer 35. To this end, the thickness of the reflective film should not be significantly thicker than the bending on the protective film. Figure 5 is one embodiment showing the electrode of the present invention at the same time.

도8은 본 발명의 일 실시예를 나타내는 화소부 평면 레이아웃도이다. 화소부 전면을 반사막 역할을 하는 화소전극이 덮고 있다. 게이트 라인이나 데이터 라인 같은 신호라인의 불투명 영역은 대부분이 화소영역과 겹치도록 형성되어 있다. 투과형 TFT LCD의 경우 신호라인들은 화소부 사이 블랙 매트릭스가 형성되는 영역에 겹쳐져서 개구율을 높이는 구성을 취하고 있으나 반사형의 경우 화소 사이의 영역에 신호라인이 있을 경우 오히려 반사막의 역할을 할 가능성이 있으므로 콘트라스트 비의 향상을 위해 이같이 반사막과 겹쳐지도록 하는 것이 바람직한 구성이 된다.8 is a plan view of a pixel portion showing an embodiment of the present invention. A pixel electrode serving as a reflective film is covered over the entire pixel portion. Most of the opaque regions of the signal lines such as the gate lines and the data lines are formed to overlap the pixel regions. In the case of the transmissive TFT LCD, the signal lines overlap the area where the black matrix is formed between the pixel parts to increase the aperture ratio. However, in the case of the reflective type, when the signal line is present in the area between the pixels, it may act as a reflective film. In order to improve the contrast ratio, it is preferable to make it overlap with the reflective film in this way.

본 발명의 방법에 따라 LCD 박막 트랜지스터를 형성하면서 반사판 이하의 막에서 투명의 필요가 없다는 반사형의 특성을 이용하여 하나의 마스크 공정을 줄일 수 있으므로 공정 비용을 줄일 수 있게 된다.According to the method of the present invention, one mask process can be reduced by using the reflection type property that the LCD thin film transistor is not required to be transparent in the film below the reflector, thereby reducing the process cost.

Claims (8)

글래스 기판상에 형성된 게이트 전극, 게이트 라인, 게이트 패드,A gate electrode, a gate line, a gate pad formed on a glass substrate, 상기 게이트 전극, 게이트 라인, 게이트 패드 위로 상기 게이트 패드상의 콘택을 제외한 영역에 차례로 적층된 게이트 절연막과 아몰퍼스 실리콘막,A gate insulating film and an amorphous silicon film sequentially stacked on the gate electrode, the gate line, and the gate pad except for a contact on the gate pad; 상기 아몰퍼스 실리콘막 위로 오믹 콘택층과 금속층을 차례로 적층하고 패터닝하여 이루어진 소오스 전극, 드레인 전극, 데이터 라인 및 데이터 패드,A source electrode, a drain electrode, a data line, and a data pad formed by sequentially stacking and patterning an ohmic contact layer and a metal layer on the amorphous silicon film; 상기 소오스 전극, 드레인 전극, 데이터 라인 및 데이터 패드 위로 상기 소오스 전극 및 상기 게이트 패드, 데이퍼 패드 상부 콘택 영역을 제외한 부분에 이루어지는 보호막 및A passivation layer formed on the source electrode, the drain electrode, the data line, and the data pad except for an upper contact region of the source electrode, the gate pad, and the data pad; 상기 보호막 위로 형성되며 상기 소오스 전극과 콘택을 통해 전기적으로 연결되는 불투명의 화소전극을 구비하여 이루어지는 것을 특징으로 하는 반사형 액정표시장치용 박막 트랜지스터.And an opaque pixel electrode formed over the passivation layer and electrically connected to the source electrode through contact with the source electrode. 제 1 항에 있어서,The method of claim 1, 상기 보호막은 감광성 유기 절연막으로 형성되는 것임을 특징으로 하는 반사형 액정표시장치용 박막 트랜지스터.The protective film is a thin film transistor for a reflective liquid crystal display, characterized in that formed by a photosensitive organic insulating film. 제 2 항에 있어서,The method of claim 2, 상기 화소전극은 영역내에서 일정 분포를 가지도록 굴곡을 형성하여 마이크로 렌즈의 역할을 하도록 한 것임을 특징으로 하는 반사형 액정표시장치용 박막 트랜지스터..The pixel electrode is a thin film transistor for a reflective liquid crystal display device, characterized in that to form a bend to have a predetermined distribution in the region to act as a micro lens. 제 1 항, 제 2 항 또는 제 3 항 가운데 어느 한 항에 있어서,The method according to any one of claims 1, 2 or 3, 상기 소오스 드레인 등 전극이 형성되는 영역의 아몰퍼스 실리콘막이 주위의 아몰퍼스 실리콘막 보다 두껍게 형성되어 있는 것을 특징으로 하는 반사형 액정표시장치용 박막 트랜지스터.A thin film transistor for a reflective liquid crystal display device, wherein an amorphous silicon film in a region where the electrode is formed such that the source drain is thicker than a surrounding amorphous silicon film. 제 1 항, 제 2 항 또는 제 3 항 가운데 어느 한 항에 있어서,The method according to any one of claims 1, 2 or 3, 상기 데이터 라인, 상기 게이트 라인은 상기 화소전극과 겹치도록 이루어지는 것을 특징으로 하는 반사형 액정표시장치용 박막 트랜지스터.And the data line and the gate line overlap the pixel electrode. 하부 글래스 기판에 게이트 전극, 게이트 패드 및 게이트 라인을 형성하는 단계,Forming a gate electrode, a gate pad, and a gate line on the lower glass substrate, 게이트 절연막, 아몰퍼스 실리콘막, 오믹 콘택층을 적층하고 소오스 드레인 전극층을 적층한 다음 소오스 드레인 전극, 데이터 라인 및 데이터 패드의 패턴을 형성하는 단계,Stacking a gate insulating film, an amorphous silicon film, and an ohmic contact layer, stacking a source drain electrode layer, and then forming a pattern of a source drain electrode, a data line, and a data pad, 상기 소오스 드레인 전극, 데이터 라인 및 데이퍼 패드 패턴을 식각마스크로 상기 오믹 콘택층을 식각하여 제거하는 단계,Etching the ohmic contact layer by using the source drain electrode, the data line, and the data pad pattern as an etch mask; 보호막을 적층하고 패터닝하여 소오스 전극 상부 및 패드부에 콘택을 형성하는 단계 및Stacking and patterning a protective film to form a contact on the top of the source electrode and the pad part; and 상기 소오스 전극과 전기적으로 연결된 불투명 화소전극을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 하는 반사형 액정표시장치용 박막 트랜지스터 형성방법.And forming an opaque pixel electrode electrically connected to the source electrode. 제 6 항에 있어서,The method of claim 6, 상기 보호막을 패터닝하는 단계에서 노광은 2 단계 톤으로 하여 화소전극 영역의 상기 보호막 상면에 굴곡이 형성되도록 하는 것을 특징으로 하는 반사형 액정표시장치용 박막 트랜지스터 형성방법.And the exposure is performed in two steps tones in the patterning of the passivation layer so that a bend is formed on an upper surface of the passivation layer in the pixel electrode region. 제 6 항 또는 제 7 항에 있어서,The method according to claim 6 or 7, 상기 보호막은 감광성 유기 절연막을 사용하는 것임을 특징으로 하는 반사형 액정표시장치용 박막 트랜지스터 형성방법.The protective film is a method of forming a thin film transistor for a reflective liquid crystal display device, characterized in that using a photosensitive organic insulating film.
KR1019990022442A 1999-06-16 1999-06-16 The structure of thin film transistor in reflection type LCD and method of forming it KR100560639B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990022442A KR100560639B1 (en) 1999-06-16 1999-06-16 The structure of thin film transistor in reflection type LCD and method of forming it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990022442A KR100560639B1 (en) 1999-06-16 1999-06-16 The structure of thin film transistor in reflection type LCD and method of forming it

Publications (2)

Publication Number Publication Date
KR20010002574A true KR20010002574A (en) 2001-01-15
KR100560639B1 KR100560639B1 (en) 2006-03-16

Family

ID=19592649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990022442A KR100560639B1 (en) 1999-06-16 1999-06-16 The structure of thin film transistor in reflection type LCD and method of forming it

Country Status (1)

Country Link
KR (1) KR100560639B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150000545A (en) * 2013-06-24 2015-01-05 엘지디스플레이 주식회사 Thin film transistor array substrate and display panel comprising the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150000545A (en) * 2013-06-24 2015-01-05 엘지디스플레이 주식회사 Thin film transistor array substrate and display panel comprising the same

Also Published As

Publication number Publication date
KR100560639B1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
US6980268B2 (en) Reflection-transmission type liquid crystal display device and method for manufacturing the same
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
US7714963B2 (en) Transflective liquid crystal display device and method of fabricating the same
KR100467944B1 (en) Transflective Liquid Crystal Display Device and Method for fabricating the same
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US7583336B2 (en) Liquid crystal display device and fabricating method thereof
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
US20070188682A1 (en) Method for manufacturing a display device
US7903209B2 (en) Reflection-transmission type liquid crystal display device and method for manufacturing the same
KR100764050B1 (en) Reflective-transmissive type thin film transistor liquid crystal display and method of forming the same
KR100560639B1 (en) The structure of thin film transistor in reflection type LCD and method of forming it
US20090127563A1 (en) Thin film transistor array panel and manufacturing method thereof
KR100591749B1 (en) Thin Film Transistor of Liquid Crystal Display and Formation Method
KR20010048150A (en) A thin film transistor liquid crystal display device capable of displaying images in both reflective and transmissive modes and a method for manufacturing it
KR100655273B1 (en) Method for Forming a Pixel Electrode of a Liquid Crystal Display Device and a LCD Device Using the Same
KR20030050273A (en) Array substrate of transflective liquid crystal display device and the fabrication method
KR100459483B1 (en) Fabrication method of liquid crystal display device
KR100829708B1 (en) Liquid crystal display and fabrication method thereof
KR100817127B1 (en) Structure and its fabrication method of reflective layer for reflective type liquid crystal display
KR100852169B1 (en) Liquid crystal display device and method for manufacturing array substrate thereof
KR100906956B1 (en) Trans-reflective type liquid crystal display device and method for fabricating the same
KR100219477B1 (en) Reflective thin-film transistor liquid crystal display elements and its manufacturing method
KR20110066738A (en) Method of fabricating an array substrate for trans-flective liquid crystal display device
KR20070002555A (en) An array substrate for trans-flective liquid crystal display device and fabrication method of the same
KR20060037699A (en) Method of manufacturing an array substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 14

EXPY Expiration of term