KR20010001774A - 칩 스케일 반도체 패키지 및 그 제조 방법 - Google Patents

Abstract

본 발명은 와이어 본딩 기술을 응용한 볼 범프 형성에 의해 범프 형성 비용이 적게 소요되고, 반도체 칩의 전면(全面)을 패드 배치에 사용할 수 있으므로 인해 입출력 단자수에 제한이 거의 없으며, 신호 전달이 빠르고 전기적 특성이 매우 우수한 경박단소화된 새로운 타입의 칩 스케일 반도체 패키지를 제공하기 위한 것이다.

이를 위해, 본 발명은 복수개의 본딩패드가 구비된 반도체 칩(1)과, 상기 반도체 칩(1)의 본딩패드(100) 상면에 구비되는 내부인출단자인 볼 범프(2)와, 상기 반도체 칩(1) 상면의 내부인출단자를 제외한 나머지 영역을 감싸는 절연코트(3)와, 상기 내부인출단자의 노출면 위로 부착되는 외부인출단자인 솔더볼(4)이 구비되며, 복수개의 본딩패드(100)가 구비된 반도체 칩(1)의 각 본딩패드(100) 상면에 내부인출단자인 볼 범프(2)를 형성하는 단계와, 상기 반도체 칩(1) 상면의 내부인출단자 영역을 제외한 나머지 영역을 절연코트재로 코팅하는 단계와, 상기 반도체 칩(1) 상면으로 노출된 내부인출단자인 볼 범프 위로 외부인출단자인 솔더볼(4)을 부착하는 단계를 순차적으로 수행하여서 됨을 특징으로 하는 칩 스케일 반도체 패키지 및 그 제조방법이 제공된다.

Description

칩 스케일 반도체 패키지 및 그 제조 방법{chip scale package and method for fabricating the same}

본 발명은 칩 스케일 반도체 패키지(CSP:Chip Scale Package) 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 입출력 단자수에 제한이 거의 없으며, 신호 전달이 빠르고 전기적 특성이 매우 우수한 경박단소화된 새로운 타입의 칩 스케일 반도체 패키지에 관한 것이다.

일반적으로, 반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지금까지 계속 발전해오고 있다.

즉, 소형화에 대한 요구는 칩 스케일에 근접한 패키지에 대한 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키지 제조 기술에 대한 중요성을 부각시키고 있다.

한편, 일반적으로 반도체소자는 집적회로가 형성된 웨이퍼 상태에서 낱개의 칩으로 각각 분리된 후, 이것을 플라스틱 패키지나 세라믹 패키지에 탑재하여 기판에의 실장이 용이하도록 조립하는 공정을 거치게 된다.

이와 같은, 반도체소자에 대한 조립공정의 주목적은 기판이나 소켓에 실장하기 위한 형상의 확보와 기능보호에 있다고 할 수 있다.

또한, 최근에는 집적회로의 고집적화에 따라 다핀화, 미세조립기술, 또 실장형태의 다양화에 따른 패키지의 다종류화 등, 조립공정과 관련된 기술도 각각 세분된 분야에 따라 크게 변화하고 있다.

반도체 조립공정의 개요에 대해 현재 가장 많이 사용되고 있는 플라스틱 타입의 반도체소자를 도 1을 참조하여 예로 들어 설명하면 다음과 같다.

먼저, 전기적 회로가 형성된 웨이퍼를 각각의 단일칩으로 분리하는데, 이때 Si(실리콘)는 모스경도 7로서 딱딱하고 깨지기 쉬운 성질을 갖고 있으므로 웨이퍼의 제조시 미리 분리할 라인에 절단하기 위한 물질을 넣어두고 이 분리라인을 따라 브레이크 응력을 가해 파괴, 분리시키는 방법을 취하는 경우가 많다.

또한, 분리된 각각의 반도체 칩(1a)은 리드프레임의 다이패드(7)에 본딩되고, 이때의 접합방법은 Au-Si 공정(共晶)법, 납땜법, 수지접착법 등이 있으며 용도에 따라 알맞은 방법이 선택되어 사용된다.

한편, 전술한 바와같이 반도체 칩(1a)을 리드프레임의 다이패드(7)에 접착하는 목적은 조립이 완료된 후 기판에 실장시키기 위해서 뿐만 아니라, 전기적 입출력단자나 어스(earth)를 겸하는일도 있으며 소자의 동작시 발생하는 열의 방열통로로서도 필요로하는 경우가 있기 때문이다.

상기와 같이 반도체 칩(1a)을 본딩한 후에는 칩과 리드프레임의 인너리드(8)를 와이어(6)로 본딩하므로써 연결하게 되며, 와이어 본딩의 방법으로 플라스틱 봉함 패키지에서는 일반적으로 골드와이어(6)를 사용한 열압착법 또는 열압착법과 초음파법을 혼용한 방법이 주로 이용되고 있다.

또한, 와이어 본딩에 의해 칩과 인너리드(8)가 전기적으로 연결된 후에는 칩을 고순도의 에폭시 수지를 사용하여 성형 봉합하므로써 몰드바디(3)를 형성시키는 몰딩공정이 수행되는데, 이때 사용되는 에폭시 수지는 집적회로의 신뢰성을 좌우하는 중요한 요소이며, 수지의 고순도화와 몰딩시 집적회로에 주어지는 응력을 저감시키기 위한 저응력화 등의 개선이 추진되고 있다.

그리고, 상기한 공정이 완료된 후에는 IC 패키지를 소켓이나 기판에 실장하기 위해 아웃터리드(9)(outer lead)를 소정의 형상으로 절단하고 성형하는 공정이 행해지며, 아웃터리드(9)에는 실장접합성(납땜성)을 향상시키기 위해 도금이나 납딥(dip)이 처리된다.

한편, 반도체 패키지는 실장형태 및 리드형태에 따라 여러 가지 유형으로 나뉘는데, 패키지의 대표적인 예로는 전술한 DIP(Dual Inline Package)외에 QFP(Quad Flat Package), TSOP(Thin Small Outline Package), BGA 패키지( Ball Grid Array package) 등이 있으며, 계속 다핀(多-pin)화 또는 경박단소(輕薄短小)화 되고 있다.

상기한 패키지 타입중, BGA 패키지(Ball Grid Array package)는 반도체 칩이 부착된 기판의 이면에 구형의 솔더볼을 소정의 상태로 배열(Array)하여 아우터 리드(outer lead) 대신으로 사용하게 되며, 상기 BGA 패키지는 패키지 몸체(Package Body) 면적을 QFP(Quad Flat Package) 타입보다 작게 할 수 있으며, QFP와는 달리 리드의 변형이 없는 장점이 있다.

한편, 이와 같은 패키지들은 실장면적, 입출력 단자수, 전기적 신뢰성, 제조공정의 유연성, 제조비용등에 있어 제각기 장점 및 단점을 갖고 있으며, 이들의 장점을 살리면서 단점을 해소하기 위해 새로운 타입의 반도체 패키지가 계속적으로 연구 개발되고 있는 실정이다.

본 발명은 와이어 본딩 기술을 응용한 범프 형성에 의해 범프 형성 비용이 적게 소요되며 칩의 전면(全面)을 패드 배치에 사용할 수 있으므로 인해 입출력 단자수에 제한이 거의 없으며, 신호 전달이 빠르고 전기적 특성이 매우 우수한 경박단소화된 새로운 타입의 칩 스케일 반도체 패키지 및 그 제조방법을 제공하는데 목적이 있다.

도 1은 종래 반도체 패키지의 일예를 나타낸 종단면도

도 2a 내지 도 2i는 본 발명의 반도체 패키지 제조과정을 나타낸 것으로서,

도 2a는 반도체 칩을 나타낸 단면도

도 2b 내지 도 2d는 와이어 본더를 이용한 볼 범프 형성 과정을 나타낸 것으로서,

도 2b는 와이어 선단에 본딩 헤드가 형성된 상태를 보여주는 단면도

도 2c는 열압착 및 초음파법을 이용한 본딩 과정을 보여주는 단면도

도 2d는 와이어 절단에 의해 볼 범프의 형성이 완료된 상태를 나타낸 단면도

도 2e는 볼 범프 형성 후, 절연코트재를 이용하여 반도체 칩 상부면을 코팅한 상태를 나타낸 단면도

도 2f는 절연코트재에 의해 코팅된 반도체 칩의 상면을 소정의 높이로 가공하여 볼 범프가 노출되도록 한 상태를 나타낸 단면도

도 2g는 노출된 볼 범프 상부에 솔더 페이스트 또는 플럭스를 전사한 상태를 나타낸 단면도

도 2h는 노출된 볼 범프 상부에 솔더볼을 부착한 상태를 나타낸 단면도

도 2i는 리플로우 완료 후의 반도체 패키지를 나타낸 단면도

도 3은 도 2h의 반도체 패키지가 기판에 실장된 상태를 나타낸 단면도

도 4는 절연코트재가 코팅된 후에 행해지는 반도체 칩 상면의 가공시, 칩 상면의 가공 높이에 따른 특성을 설명하기 위한 단면도

도 5는 본 발명에 따른 반도체 패키지의 제조 과정을 나타낸 블록도

도 6a 및 도 6b는 본 발명 반도체 패키지의 다른 실시예를 나타낸 종단면도

도 7a 내지 도 7g는 웨이퍼 상태에서 행해지는 본 발명의 칩 스케일 패키지 제조 과정을 나타낸 단면도

도 7a는 웨이퍼를 나타낸 단면도

도 7b는 볼 범프가 형성된 상태를 나타낸 단면도

도 7c는 절연코트재를 이용하여 반도체 칩의 상부면을 코팅한 상태를 나타낸 단면도

도 7d는 반도체 칩의 절연코트재가 코팅된 면을 가공하여 볼 범프가 노출되도록 한 상태를 나타낸 단면도

도 7e는 노출된 볼 범프 상부에 솔더 페이스트 또는 플럭스를 전사한 상태를 나타낸 단면도

도 7f는 노출된 볼 범프 상부에 페이스트를 이용하여 솔더볼을 부착한 상태를 나타낸 단면도

도 7g는 리플로우가 완료된 상태를 나타낸 단면도

도 7h는 단위 패키지 별로 소잉한 상태를 나타낸 단면도

도 8은 웨이퍼 상태에서 행해지는 칩 스케일 패키지 제조 과정을 나타낸 블록도

* 도면의 주요부분에 대한 부호의 설명 *

1:반도체 칩 100:본딩패드

2:볼 범프 3:몰드바디

4:솔더볼 5:플럭스

6:와이어 600:본딩 헤드

7:다이패드 8:인너리드

9:아웃터리드 10:캐필러리

11:웨이퍼

상기한 목적을 달성하기 위해, 본 발명은 복수개의 본딩패드가 구비된 반도체 칩과, 상기 반도체 칩의 본딩패드 상면에 구비되는 내부인출단자와, 상기 반도체 칩 상면의 내부인출단자를 제외한 나머지 영역을 감싸는 절연코트와, 상기 내부인출단자의 노출면 위로 부착되는 외부인출단자로 구성됨을 특징으로 하는 칩 스케일 반도체 패키지가 제공된다.

상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 본 발명은 복수개의 본딩패드가 구비된 반도체 칩의 각 본딩패드 상면에 내부인출단자를 형성하는 단계와, 상기 반도체 칩 상면의 내부인출단자 영역을 제외한 나머지 영역을 절연코트재로 코팅하는 단계와, 상기 반도체 칩 상면으로 노출된 내부인출단자 위로 외부인출단자를 부착하는 단계를 순차적으로 수행하여서 됨을 특징으로 하는 칩 스케일 반도체 패키지 제조방법이 제공된다.

이하, 본 발명의 일실시예를 첨부도면 도 2a 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.

도 2a는 반도체 칩을 나타낸 단면도이고, 도 2b는 볼 범프 형성을 위해 와이어 선단에 본딩 헤드가 형성된 상태를 보여주는 단면도이고, 도 2c는 열압착 및 초음파법을 이용한 본딩 과정을 보여주는 단면도이며, 도 2d는 와이어 절단에 의해 볼 범프의 형성이 완료된 상태를 나타낸 단면도이다.

그리고, 도 2e는 볼 범프 형성 후에 절연코트재를 이용하여 칩 상면을 코팅한 상태를 나타낸 단면도이고, 도 2f는 반도체 칩 상면을 소정의 두께만큼 가공하여 볼 범프가 노출되도록 한 상태를 나타낸 단면도이며, 도 2g는 노출된 볼 범프 상부에 솔더 페이스트 또는 플럭스를 전사한 상태를 나타낸 단면도이고, 도 2h는 노출된 볼 범프 상부에 솔더볼을 부착한 상태를 나타낸 단면도이며, 도 2i는 리플로우 완료 후의 반도체 패키지를 나타낸 단면도이다.

그리고, 도 3은 본 발명의 반도체 패키지가 회로기판에 실장된 상태를 나타낸 단면도이고, 도 4는 볼 범프의 가공 높이에 따른 특성을 설명하기 위한 종단면도이다.

한편, 도 5는 본 발명에 따른 반도체 패키지의 제조 과정을 나타낸 블록도로서, 본 발명의 칩 스케일 패키지는 복수개의 본딩패드(100)가 구비된 반도체 칩(1)과, 상기 반도체 칩(1)의 본딩패드(100) 상면에 부착되는 내부인출단자인 볼 범프(2)와, 상기 반도체 칩의 볼 범프(2) 영역을 제외한 나머지 영역을 감싸는 절연코트(3)와, 상기 볼 범프(2)의 노출면상에 부착되는 외부인출단자인 솔더볼(4)로 구성된다.

이 때, 상기 볼 범프(2) 및 솔더볼(4)은 Sn, Pb, Cu, Al, Au, Ag중 어느 하나 또는 둘 이상의 합금으로 이루어짐이 바람직하나, 전도성이 좋은 금속이면 무방하다.

그리고, 상기 반도체 칩(1)의 상면을 감싸는 절연코트(3)의 재질은 에폭시 몰딩 콤파운드(EMC) 또는 절연테이프로 이루어지게 된다.

또한, 상기 볼 범프(2)의 노출면 상에는 솔더볼(4) 부착을 위해 솔더 페이스트나 플럭스(5)(flux)가 도포된다.

그리고, 상기 솔더볼(4)은 열처리 공정인 리플로우(reflow) 공정을 거쳐 볼 범프(2)와 견고히 결합된다.

이와 같이 구성된 본 발명의 반도체 패키지 제조 과정은 다음과 같다.

먼저, 도 2a에 나타낸 바와 같이, 상면에 본딩패드(100)가 구비된 반도체 칩(1)이 준비된 상태에서, 상기 반도체 칩(1)에 구비된 각 본딩패드(100) 위에 볼 범프(2)를 형성하게 된다.

이 때, 볼 범프 형성방법에는 와이어 본딩에 쓰이는 와이어 본더를 이용하는 방법과, 디스펜싱(dispensing)에 의한 방법, 솔더 페이스트를 이용하는 방법, 솔더증착 또는 전기도금에 의한 방법등이 있으며, 이하에서는 패키지 공정에 가장 널리 쓰이며 공정 신뢰성이 높은 와이어 본딩을 이용한 경우를 통해 설명하고자 한다.

즉, 와이어 본더에 구비된 캐필러리(10)를 통해 공급되는 와이어(6) 선단에 도 2b에 나타낸 바와 같이 구형의 본딩 헤드(600)가 형성된 상태에서, 열압착법 및 초음파법를 이용하여 도 2c에 나타낸 바와 같이 본딩패드(100) 상부에 본딩 헤드(600)를 본딩시킨 후, 도 2d와 같이 와이어(6)를 절단하므로써 반도체 칩(1) 상에 볼 범프(2)가 구비되도록 한다.

이어, 볼 범프(2)가 반도체 칩(1)의 본딩패드(100) 상부에 구비된 상태에서, 도 2e에 나타낸 바와 같이 반도체 칩(1)의 상면을 에폭시 몰딩 콤파운드(EMC) 등의 절연코트재를 이용하여 소정의 두께로 코팅하게 된다.

한편, 절연코트재 코팅 후에는, 절연코트재에 의해 코팅된 반도체 칩(1) 상면을 소정의 두께만큼 가공하여 도 2f에서와 같이 볼 범프(2)가 노출되도록 한다.

이 때, 상기 코팅된 칩 상면을 소정의 두께로 가공할 때에는 그라인딩 또는 절삭가공등 여러 가지 방식이 적용 가능하며, 가공 두께에 따라 볼 범프(2)의 노출 면적이 달라지게 된다.

즉, 절연코트재를 이용하여 반도체 칩(1) 상부면을 코팅한 후, 절연코트재가 코팅된 반도체 칩 상면을 소정의 두께만큼 가공하여 볼 범프(2)를 노출시키게 되는데, 도 4에 나타낸 바와 같이 가공 두께에 따라 볼 범프(2)의 노출면적이 달라지며, 이 경우 다음과 같이 반도체 패키지 자체의 특성 및 제조 공정의 특성이 달라지게 된다.

절연코트재에 의해 칩 상면을 코팅 완료한 후에 코팅된 반도체 칩(1) 상면을 가공할 때, 볼 범프(2)의 폭이 가장 넓은 가운데 지점(B지점)을 기준으로하여 그 상단부가 노출되도록 얕게 가공하는 경우(A지점)에는 그라인딩 또는 절삭 작업시의 작업성이 가장 좋으며, 하단부가 노출되도록 깊이 가공할 경우(C지점)에는 패키지의 두께가 그만큼 얇아지므로 박형 패키지 제조에 유리하며, 가장 넓은 면적이 노출되도록 볼 범프(2)의 가운데 높이까지 가공한 경우(B지점)에는 솔더볼(4) 접합시의 접합 면적이 넓어 접합신뢰성이 가장 양호하게 된다.

한편, 상기한 바와 같이 반도체 칩(1) 상면을 소정 두께만큼 가공하여 볼 범프(2)가 노출되도록 한 후에는, 스크린 프린팅(screen printing)을 통해 도 2g에 나타낸 바와 같이 볼 범프(2) 노출면에 플럭스(5)(flux)를 전사(轉寫)하는 공정을 수행하게 된다.

이 때, 플럭스(5) 대신에 솔더 페이스트(solder paste)를 볼 범프(2) 노출면에 전사하여도 무방하다.

이어, 볼 범프(2) 노출면에 플럭스(5) 전사한 후에는, 도 2h에 나타낸 바와 같이, 플럭스(5)에 솔더볼(4)을 부착한 다음, 열처리 공정인 리플로우를 수행하게 되며, 이에 따라 솔더볼(4)은 도 2i에 나타낸 바와 같이 볼 범프(2)에 견고히 결합된다.

그 후, 클리닝 및 마킹 공정을 거쳐 완제품인 칩 스케일 패키지를 출하하게 되며, 이와 같이 완성된 패키지는 도 3에 나타낸 바와 같이 회로기판(12)상에 실장하게 되는데, 솔더 페이스트를 이용하여 회로기판(12) 상부에 실장하게 된다.

상기에서, 절연코트재에 의해 코팅되는 높이는 반드시 도 2e에 나타낸 것처럼 볼 범프(2)까지 완전히 덮을 정도로 높지 않아도 됨은 물론이며, 볼 범프의 노출면적을 고려하여 볼 범프 컷팅 지점 이상의 높이까지만 코팅하면 된다.

이 경우에는 절연코트 위로 돌출된 볼 범프 상단을 그라인딩 등의 가공을 통해 평탄화하거나, 리플로우를 통해 평탄화한 후에 평탄화된 볼 범프 상면에 솔더페이스트나 플럭스를 도포하여 솔더볼을 부착하게 된다.

한편, 상기에서는 절연코트재로서 에폭시 몰딩 콤파운드를 이용한 경우를 예로 들어 설명하였으나, 절연코트재로서 절연테이프를 이용할 수도 있다.

뿐만 아니라, 반도체 칩(1)의 본딩패드(100)가 형성되지 않은 면에는 열방출력이 우수한 물질이나 기구를 장착하기 용이하므로 여기에 냉각핀을 붙이거나 스프링에 연결된 피스톤 블록을 설치 할 경우, 수십 와트급의 칩도 80℃ 이내의 작동온도를 유지시킬 수 있게 된다.

즉, 반도체 칩(1)의 본딩패드(100)가 형성되지 않은면에 냉각핀 또는 피스톤 블록등의 방열수단이 구비되도록하여 반도체 패키지의 열방출 성능을 높일 수 있다.

한편, 도 6a 및 도 6b는 본 발명 반도체 패키지의 다른 실시예를 나타낸 종단면도로서, 절연코트재로 반도체 칩을 코팅시, 도 6a에서와 같이 반도체 칩의 상면 및 측면이 동시에 코팅되도록 할 수 있으며, 도 6b에 나타낸 바와 같이 칩의 상면과 측면 그리고 칩의 뒷면까지도 절연코트재에 의해 코팅되도록 할 수도 있다.

이하, 도 7a 내지 도 8을 참조하여 본 발명에 따른 칩 스케일 패키지가 웨이퍼 상태에서 제조되는 과정을 설명하고자 한다.

즉, 전술한 본 발명의 반도체 패키지는 웨이퍼 상태에서 바로 작업이 가능하므로 대량생산에 유리하며, 이를 설명하면 다음과 같다.

먼저, 도 7a에 나타낸 바와 같이 웨이퍼(11)를 준비하여 웨이퍼 프레임(도시는 생략함) 등의 치구를 이용하여 고정한다.

이 상태에서, 웨이퍼(11)의 각 단위 반도체 칩(1) 상에 구비된 본딩패드(100) 상부에 도 7b에 나타낸 바와 같이 볼 범프(2)를 형성한다.

그리고, 상기와 같이 볼 범프(2)를 형성한 후에는 도 7c에 나타낸 바와 같이 절연코트재를 웨이퍼 상면에 코팅하여 볼 범프(2)가 봉지되도록 한다.

이어, 절연코트재가 코팅된 반도체 칩(1) 상면을 소정의 높이로 깍아내어 도 7d에 나타낸 바와 같이 볼 범프(2)의 일부분이 노출되도록 한 다음, 도 7e에 나타낸 바와 같이 노출된 볼 범프(2)면에 솔더 페이스트를 전사하여 플럭스(5)를 도포한 후, 볼 범프(2) 상부에 도 7f에 나타낸 바와 같이 솔더볼(4)을 부착하게 된다.

그 다음, 솔더볼(4)이 부착된 상태에서 리플로우시켜 도 7g에 나타낸 바와 같이 웨이퍼 상태에서 패키지가 완성되도록 하고, 이어 소잉(sawing)을 행하여 도 7h에 나타낸 바와 같이 각 단위 반도체 패키지를 분리시켜 패키지 제조를 완료하게 된다.

이와 같이 완성된 패키지는 도 3에 나타낸 바와 같이 회로기판(12)상에 실장하게 되는데, 솔더 페이스트를 이용하여 회로기판(12) 상부에 실장하게 된다.

상기한 실시예의 경우에도 반도체 칩(1) 상부면을 어느 정도 두께로 가공하느냐에 따라 볼 범프(2)의 노출면적이 달라지며, 이에 따른 반도체 패키지 또는 제조 공정의 특성은 전술한 바와 마찬가지이므로 설명을 생략한다.

한편, 본 발명은 상기한 실시예들에 한정되지 않으며, 본 발명의 기술 사상의 범주를 벗어나지 않는 한 치수와 형상 및 재질 등의 변경이 가능함은 물론이다.

이상에서와 같이, 본 발명은 와이어 본딩 기술을 응용한 볼 범프 형성에 의해 범프 형성 비용이 적게 소요되며 칩의 전면(全面)을 패드 배치에 사용할 수 있으므로 인해 입출력 단자수에 제한이 거의 없으며, 신호 전달이 빠르고 전기적 특성이 매우 우수한 경박단소화 된 새로운 타입의 칩 스케일 반도체 패키지를 제공한 것이다.

이에 따라, 본 발명의 경우에는 패키지 자체의 소형화에 따른 모듈의 소형화가 가능하게 되고, 이는 신호 전달에 필요한 시간의 단축을 의미하게 된다.

또한, 멀티 칩 모듈(MCM: Multi Chip Module)을 만들 경우, 다른 본딩 방식에 비해 기판의 크기를 줄일 수 있으므로 소형화 및 경량화가 가능해진다.

한편, 칩의 고기능화에서 문제시 되는 사항중의 하나인 열처리면에 있어, 본 발명에서는 칩의 전면에 패드를 배치하여 열을 분산시키게 되므로 효과적인 열처리가 가능하게 된다.

뿐만 아니라, 칩의 본딩패드가 형성되지 않은 면에는 열방출력이 우수한 물질이나 기구를 장착하기 용이하므로 여기에 냉각핀을 붙이거나 스프링에 연결된 피스톤 블록 등을 설치할 경우, 수십 와트(Watt)급의 칩도 80℃ 이내의 작동온도를 유지시킬 수 있다.

그리고, 본 발명은 가장 안정된 기술인 와이어 본딩 공정을 이용하여 내부인출단자를 형성하므로 비용이 적게 소모되며, 웨이퍼 상태에서 패키지 제조가 가능하므로 자동화를 통한 대량 생산에 유리한 점이 있다.

Claims (14)

1. 복수개의 본딩패드가 구비된 반도체 칩과,

   상기 반도체 칩의 본딩패드 상면에 구비되는 내부인출단자와,

   상기 반도체 칩 상면의 내부인출단자를 제외한 나머지 영역을 감싸는 절연코트와,

   상기 내부인출단자의 노출면 위로 부착되는 외부인출단자로 구성됨을 특징으로 하는 칩 스케일 반도체 패키지.
2. 제 1 항에 있어서,

   상기 내부인출단자 및 외부인출단자는,

   Sn, Pb, Cu, Al, Au, Ag 중 어느 하나 또는 둘 이상의 합금으로 이루어짐을 특징으로 하는 칩 스케일 반도체 패키지.
3. 제 1 항에 있어서,

   상기 반도체 칩의 본딩패드 형성면 반대쪽 면에,

   상기 칩의 동작시 발생하는 열을 외부로 방출시키기 위한 방열수단이 구비됨을 특징으로 하는 칩 스케일 반도체 패키지.
4. 제 1 항에 있어서,

   상기 절연코트가,

   상기 반도체 칩 상면의 내부인출단자를 제외한 영역과 반도체 칩의 측면을 감싸거나,

   상기 반도체 칩 상면의 내부인출단자를 제외한 영역과 반도체 칩의 측면 및 반도체 칩의 뒷면을 모두 감싸는 것을 특징으로 하는 칩 스케일 반도체 패키지.
5. 복수개의 본딩패드가 구비된 반도체 칩의 각 본딩패드 상면에 내부인출단자를 형성하는 단계와,

   상기 반도체 칩 상면의 내부인출단자 영역을 제외한 나머지 영역을 절연코트재로 코팅하는 단계와,

   상기 반도체 칩 상면으로 노출된 내부인출단자 위로 외부인출단자를 부착하는 단계를 순차적으로 수행하여서 됨을 특징으로 하는 칩 스케일 반도체 패키지 제조방법.
6. 제 5 항에 있어서,

   상기 절연코트재가,

   상기 반도체 칩 상면의 내부인출단자를 제외한 영역과 반도체 칩의 측면을 감싸거나,

   상기 반도체 칩 상면의 내부인출단자를 제외한 영역과 반도체 칩의 측면 및 반도체 칩의 뒷면을 모두 감싸도록 코팅됨을 특징으로 하는 칩 스케일 반도체 패키지.
7. 제 5 항에 있어서,

   반도체 칩의 본딩패드 상면에 내부인출단자를 형성한 후에, 반도체 칩의 상면 전영역을 절연코트재로 코팅하는 단계와,

   상기 절연코트재가 코팅된 반도체 칩 상면을 전체적으로 소정의 두께만큼 제거하여 내부인출단자가 외부로 노출되도록 하는 단계를 포함하여서 됨을 특징으로 하는 칩 스케일 반도체 패키지 제조방법.
8. 제 7 항에 있어서,

   상기 절연코트재가 코팅된 반도체 칩 상면을 가공시, 내부인출단자의 폭이 가장 넓은 지점(B지점)을 기준으로하여 그 상단부가 노출되도록 얕게 가공하여 그라인딩 또는 절삭시 가해지는 절삭력을 줄일 수 있도록 함을 특징으로 하는 칩 스케일 반도체 패키지 제조방법.
9. 제 7 항에 있어서,

   상기 절연코트재가 코팅된 반도체 칩 상면을 가공시, 내부인출단자의 폭이 가장 넓은 위치(B지점)를 기준으로하여 그 하단부가 노출되도록 가공하여 반도체 패키지의 두께가 박형이 되도록 함을 특징으로 하는 칩 스케일 반도체 패키지 제조방법.
10. 제 7 항에 있어서,

    상기 절연코트재가 코팅된 반도체 칩 상면을 가공시, 내부인출단자의 폭이 가장 넓은 지점(B지점)인 단자 중심부가 노출되도록 가공하여 외부인출단자가 부착되는 면적을 최대화하므로써 내부인출단자와 외부인출단자와의 결합력을 강화시킬 수 있도록 함을 특징으로 하는 칩 스케일 반도체 패키지 제조방법.
11. 제 5 항에 있어서,

    반도체 칩의 본딩패드 상면에 내부인출단자를 형성한 후에,

    상기 반도체 칩의 상면을 내부인출단자가 노출되도록 코팅하는 단계를 포함하여서 됨을 특징으로 하는 칩 스케일 반도체 패키지 제조방법.
12. 제 5 항 내지 제 7 항중 어느 한 항에 있어서,

    상기 내부인출단자를 형성한 후에 내부인출단자의 노출면에 외부인출단자를 부착하는 단계에 앞서,

    상기 내부인출단자의 노출면에, 스크린 프린팅(screen printing)을 통해 일정 패턴의 솔더 페이스트(solder paste)를 전사(轉寫)하거나 플럭스를 전사하는 단계가 수행됨을 특징으로 하는 칩 스케일 반도체 패키지 제조방법.
13. 제 9 항에 있어서,

    상기 내부인출단자 상면에 솔더 페이스트나 플럭스를 전사한 다음에, 상기 솔더 페이스트나 플럭스에 외부인출단자를 가부착시키는 단계와,

    상기 외부인출단자가 내부인출단자에 완전히 부착되도록 열처리 공정인 리플로우를 수행하는 단계가 포함됨을 특징으로 하는 칩 스케일 반도체 패키지 제조방법.
14. 제 5 항에 있어서,

    복수개의 본딩패드가 구비된 반도체 칩의 각 본딩패드 상면에 내부인출단자를 형성하는 단계와, 상기 반도체 칩 상면의 내부인출단자 영역을 제외한 나머지 영역을 절연코트재로 코팅하는 단계와, 상기 반도체 칩 상면으로 노출된 내부인출단자 위로 외부인출단자를 부착하는 단계;를 웨이퍼 상태에서 순차적으로 수행한 후, 소잉을 통해 개별 반도체 패키지로 분리하게 됨을 특징으로 하는 칩 스케일 반도체 패키지 제조방법.