[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20000076871A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20000076871A
KR20000076871A KR1020000013157A KR20000013157A KR20000076871A KR 20000076871 A KR20000076871 A KR 20000076871A KR 1020000013157 A KR1020000013157 A KR 1020000013157A KR 20000013157 A KR20000013157 A KR 20000013157A KR 20000076871 A KR20000076871 A KR 20000076871A
Authority
KR
South Korea
Prior art keywords
semiconductor element
semiconductor device
external terminal
insulating
lands
Prior art date
Application number
KR1020000013157A
Other languages
English (en)
Other versions
KR100324708B1 (ko
Inventor
야구치아키히로
하루타료
이치타니마사히로
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20000076871A publication Critical patent/KR20000076871A/ko
Application granted granted Critical
Publication of KR100324708B1 publication Critical patent/KR100324708B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B18/00—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body
    • A61B18/18—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body by applying electromagnetic radiation, e.g. microwaves
    • A61B18/20—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body by applying electromagnetic radiation, e.g. microwaves using laser
    • A61B18/22—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body by applying electromagnetic radiation, e.g. microwaves using laser the beam being directed along or through a flexible conduit, e.g. an optical fibre; Couplings or hand-pieces therefor
    • A61B18/24—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body by applying electromagnetic radiation, e.g. microwaves using laser the beam being directed along or through a flexible conduit, e.g. an optical fibre; Couplings or hand-pieces therefor with a catheter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A61N5/067—Radiation therapy using light using laser light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B18/00—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body
    • A61B2018/00315—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body for treatment of particular body parts
    • A61B2018/00505—Urinary tract
    • A61B2018/00517—Urinary bladder or urethra
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B18/00—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body
    • A61B2018/00315—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body for treatment of particular body parts
    • A61B2018/00547—Prostate
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A61N5/0601—Apparatus for use inside the body
    • A61N5/0603—Apparatus for use inside the body for treatment of body cavities
    • A61N2005/061—Bladder and/or urethra
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Surgery (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Optics & Photonics (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Otolaryngology (AREA)
  • Medical Informatics (AREA)
  • Electromagnetism (AREA)
  • Molecular Biology (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은, 반도체장치에 관한 것으로, 반도체소자를 절연성 테이프에 접착시키는 유연한 접착부재를, 외부단자를 접합시키는 절연성 테이프 표면의 랜드를 덮는 범위까지 설치하고, 혹은 유연한 저탄성부재로 랜드를 덮음으로써, BGA형 반도체장치에 있어서 반도체장치를 프린트배선기판에 실장한 상태에서 온도변화가 반복되어질 때에 외부단자에 발생하는 단선을 방지할 수 있는 기술이 제공되며, 이로써 신뢰성 높은 반도체장치를 제공하는 기술이 제시된다.

Description

반도체장치{A SEMICONDUCTOR DEVICE}
본 발명은, 반도체소자와 외부단자를 전기적으로 접속시키기 위한 도전성배선을 갖춘 절연성 테이프에 의하여 구성된 반도체장치에 관한 것으로, 특히 외부단자를 구형의 땜납 등으로 형성한 볼 그리드 어레이(BGA)형 반도체장치에 관한 것이다.
반도체장치의 고밀도 실장화에 대응하기 위하여, 다핀화, 소형화 및 고속화에 적합한 볼 그리드 어레이(BGA)형 반도체장치가 실용화되어 있다. BGA형 반도체장치는, 반도체장치의 면내에 납땜범프 등으로 이루어지는 외부단자를 어레이상으로 2차원 배치한 구조로 되어 있다. BGA형 반도체장치에서는, 반도체소자와 외부단자와의 전기적 접속을 위하여 표면, 혹은 표면 및 내부에 도전성배선이 형성되어 있는 인터포저라 불리는 부재가 이용되고 있다. 인터포저에는 유리/에폭시 등을 기재로 하는 프린트배선기판이나, 폴리이미드 등을 기재로 하여 표면 등에 도전성배선을 형성한 절연성 테이프 등이 사용되고 있다.
도전성배선이 형성된 절연성 테이프에 의하여 반도체장치를 구성한 예가 일경 마이크로디바이스, 1998년 2월호 「구조를 개량한 CSP로 접속신뢰성을 클리어」(48페이지∼55페이지)에 나타나 있다. 도 10에 나타낸 바와 같은 종래의 BGA형 반도체장치에서는, 인터포저로서 도전성배선(4), 본딩패드(3) 및 랜드(5)와 절연막(6)이 형성된 절연성 테이프(2)가 이용되고 있다. 반도체소자(1)는 그 하면(1b)이 절연성 테이프(2)의 반도체소자 탑재면(2a)에 접착부재(8)에 의해 접착되어 있다. 절연성 테이프(2)의 반도체소자 탑재면(2a)에 형성되어 있는 본딩패드(3) 부분은 절연막(6)에 개구부(12)가 설치되어 있으며, 도시되어 있지 않은 반도체소자 상면(1a)에 형성되어 있는 전극과 본딩패드(3) 각각에 금속세선(7)을 접합시킴으로써 양자는 전기적으로 접속되어 있다. 실드재(9)는 도전성 테이프(2)의 반도체소자 탑재면(2a) 측에 설치되며, 반도체소자(1)와 금속세선(7)을 실드하고 있다. 외부단자(10)는 절연성 테이프(2)의 실장면(2b) 측에 설치되어 있으며, 절연성 테이프(2)의 개구부(11) 내부에 있어서 랜드(5)에 접합되어 있다.반도체소자(1)와 외부단자(10)는 금속세선(7), 본딩패드(3), 도전성배선(4), 랜드(5)를 경유하여 전기적으로 접속되어 있다.
도 10에 나타낸 종래의 반도체장치에서는, 반도체소자(1)의 재료로서 선팽창계수가 2∼3×10∼6/℃ 정도인 실리콘(Si)이 이용되고 있다. 절연성 테이프(2)에는 폴리이미드수지 혹은 유리/에폭시수지를 기재로 하는 재료가 이용되고 있으며, 이들 선팽창계수는 10×10∼6/℃ 정도이다. 또한, 실드재(9)에는 실리카입자가 충전된 에폭시수지가 주로 이용되고 있으며, 선팽창계수는 8∼14×10∼6/℃이다.
반도체장치는 통상 유리/에폭시수지(예를들어 FR-4) 등을 기재로 하는 선팽창계수가 15∼16×10∼6/℃ 정도의 프린트배선기판에 외부단자(10)에 의해 실장된다. 또한, 상기한 종래의 반도체장치 전체의 선팽창계수는, 반도체장치 내에서 점유하는 반도체소자(1)의 비율이 크기 때문에 반도체소자(1)의 선팽창계수에 가까운 값으로 되어 있다.
상기 프린트배선기판에 실장된 상태의 반도체장치에, 신뢰성시험으로서 실시하는 온도사이클시험 등의 온도변화가 더해지면, 반도체장치와 프린트배선기판의 선팽창계수차에 기인한 일그러짐이 주로 땜납재료(Pb-Sn계 공정(共晶)땜납, Sn-Ag-Cu계 땜납 등)가 이용되고 있는 외부단자(10)에 발생한다.
또한, 도 10의 종래의 반도체장치에서는, 절연성 테이프(2)의 반도체소자 탑재면(2a)의 한쪽면 만을 실드재(9)로 실드하고 있다. 이 때문에, 온도변화의 냉각과정시에 실드재(9)의 수축에 의하여 반도체장치에 휘어지는 변형이 발생하고, 외부단자(10)에 일그러짐을 발생시킨다. 이 휘어짐에 따른 일그러짐은, 상기 프린트배선기판과의 선팽창계수차에 기인하여 발생하는 일그러짐과 중첩되어, 외부단자에 발생하는 일그러짐을 더욱 증대시키게 되는 결과가 된다. 외부단자(10)에 커다란 일그러짐이 발생하면, 온도변화의 반복에 의해 외부단자(10)에 균열이 발생하여 결국은 파단에 달하게 된다.
상기의 원인에 의하여 발생하는 일그러짐은, 반도체장치 중에 선팽창계수가 가장 작은 반도체소자(1)의 단부에 근접하는 랜드(5a)에 접합된 외부단자(10a)에서 가장 커지게 되며, 이 부분에서 파단이 발생할 가능성이 높다. 특히, 도 10과 같이 반도체소자(1)의 단부에 근접하는 랜드(5a)가 반도체소자(1)의 측면단부를 횡단하도록 배치되어 있는 경우에, 커다란 일그러짐이 발생한다. 이것은 이하의 이유에 의한 것이다. 외부단자(10a)의 반도체소자(1)의 투영면내 부분에 존재하는 부분은, 유연한 성질을 가지는 접착부재(8)의 변형에 따라서 일그러짐이 완화되는데, 상부에 반도체소자(1)가 존재하지 않는 투영면외 부분은 실드재(9)에 의해 구속되어지기 때문에, 자유롭게 변형될 수 없게 되어 있다. 따라서, 반도체소자(1)의 측면단부보다 외측에 존재하는 외부단자(10a)의 단부에 커다란 일그러짐이 집중되기 때문에, 파단이 발생할 가능성이 극히 커지게 된다.
또한, 실드재(9)의 선팽창계수가 그다지 크지않은 경우에는, 반도체장치의 단부에 배치되어 있는 외부단자(10b)에 발생하는 일그러짐도 커지게 되는 경우가 있으며, 반도체소자(1) 단부에 근접하는 외부단자(10a)와 마찬가지로 파단이 발생할 가능성이 있다.
외부단자(10)에 파단이 발생하게 되면, 전기적 접속이 손상되기 때문에 반도체장치가 정상적으로 기능하지 못하게 되어, 반도체장치의 신뢰성을 현저하게 저하시키는 결과가 된다.
본 발명은, 외부단자의 파단을 방지·억제하여 신뢰성이 높은 반도체장치, 특히 볼 그리드 어레이(BGA)형 반도체장치를 제공하는 것을 목적으로 한다.
상기의 과제는, 예를들어 하기의 (A)∼(H)에 나타낸 구성을 갖춘 반도체장치에 의해 해결할 수 있다.
(A) 제 1 절연부재와, 상기 제 1 절연부재의 한 주면에 설치된 외부단자와, 상기 제 1 절연부재의 상기 외부단자가 배설된 면의 반대측에 배설된 반도체소자와, 상기 반도체소자와 상기 외부단자를 전기적으로 접속시키는 도전성부재와, 상기 제 1 절연부재의 상기 외부단자가 배설된 면의 반대측에 배설된 실드부재를 갖춘 반도체장치에 있어서, 상기 반도체소자와 상기 제 1 절연부재와의 사이에는 제 2 절연부재가 개재되어 있으며, 상기 제 2 절연부재의 둘레부가 상기 반도체소자의 둘레부 보다도 돌출되어 있을 것.
(B) 제 1 절연부재와, 상기 제 1 절연부재의 한 주면에 배설된 외부단자와, 상기 제 1 절연부재의 상기 외부단자가 배설된 면의 반대측에 배설된 반도체소자와, 상기 반도체소자와 상기 외부단자를 전기적으로 접속시키는 도전성부재와, 상기 제 1 절연부재의 상기 외부단자가 배설된 면의 반대측에 배설된 실드부재를 갖춘 반도체장치에 있어서, 상기 반도체소자와 상기 제 1 절연부재와의 사이에는 제 2 절연부재가 개재되어 있으며, 상기 제 2 절연부재의 둘레부가 상기 반도체소자의 둘레부 보다도 외측에 위치하는 외부단자로서 가장 상기 반도체측에 존재하는 외부단자의 둘레부에 대응하는 위치까지 연장배치되어 있을 것.
(C) 복수의 본딩패드 및 랜드, 상기 본딩패드와 랜드를 전기적으로 접속시키는 도전성배선을 가지는 절연성 테이프와, 반도체소자와, 상기 반도체소자와 상기 본딩패드를 전기적으로 접속하는 도전성부재와, 상기 반도체소자를 접착시키는 적어도 상기 본딩패드의 상기 도전성부재 접합부분을 제외한 상기 절연성 테이프의 반도체소자 탑재면에 설치된 접착부재와, 상기 반도체소자와 도전성부재의 주위를 실드하는 실드재와, 상기 랜드에 접합된 외부단자와를 갖춘 반도체장치로 할 것.
접착부재는 본래, 반도체소자를 절연성 테이프의 표면에 탑재히기 위하여 이용되는 부재이기 때문에, 통상은 반도체소자의 하면에만 설치된다. 접착부재에는 에폭시계 수지나 폴리이미드계 수지 등이 이용되고 있으며, 이들 재료는 통상 절연성 테이프재료보다 유연한 성질을 가지고 있다. 이 접착부재를 반도체소자의 하면 뿐만 아니라 본딩패드 영역을 제외한 절연성 테이프의 반도체소자 탑재면에 설치함으로써, 반도체장치와 프린트배선기판과의 선팽창계수차에 의하여 외부단자에 발생하는 일그러짐을 유연한 접착부재의 변형에 의해 완화할 수 있다. 또한, 실드재의 수축에 의해 발생하는 반도체장치의 휘어짐변형량을 줄일 수 있기 때문에, 휘어짐변형에 의해 외부단자에 발생하는 일그러짐을 줄일 수도 있다.
또한, 접착부재의 유연한 성질을 충분히 발휘시키기 위하여, 접착부재의 탄성율은 절연성 테이프의 탄성율보다 작은 것이 바람직하다. 접착부재의 탄성율이 작아지면, 접착부재 자체의 변형이 용이해지며, 외부단자에 작용하는 변형이 접착부재의 변형에서 흡수되기 쉬워지기 때문에, 외부단자에 발생하는 일그러짐이 보다 감소되어진다. 절연성 테이프의 탄성율(세로탄성율)은, 3000∼9000MPa 정도이다. 접착부재에는 이보다 작은 탄성율을 가지는 재료를 이용하는데, 실용적으로는 1000MPa 정도의 재료가 이용되어진다.
(D) 복수의 본딩패드 및 랜드, 상기 본딩패드와 랜드를 전기적으로 접속시키는 도전성배선을 가지는 절연성 테이프와, 반도체소자와, 상기 반도체소자와 상기 본딩패드를 전기적으로 접속하는 도전성부재와, 상기 반도체소자를 상기 절연성 테이프의 반도체소자 탑재면에 접착하는 접착부재와, 상기 반도체소자와 도전성부재의 주위를 실드하는 실드재와, 상기 반도체소자의 투영면내 및 투영면외의 양쪽에 배치된 상기 랜드에 접합되는 외부단자를 구비한 반도체장치에 있어서, 상기 접착부재는 상기 반도체소자의 투영면외 측의 적어도 상기 랜드를 덮는 범위까지 설치할 것.
외부단자를 접합하는 랜드가 반도체소자의 투영면내와 면외에 설치되어 있는 경우, 접착부재 자체는 반도체소자를 절연성 테이프 표면에 탑재하기 위한 부재이기 때문에, 접착부재는 통상 반도체소자의 투영면내 즉 하면에 위치하는 랜드만을 덮는 범위에 형성된다.
절연성 테이프재료보다 유연한 성질을 가지고 있는 접착부재를, 반도체소자의 투영면내 뿐만 아니라 투영면외에 배치되어 있는 랜드를 덮는 범위까지 설치함으로써, 반도체장치와 프린트배선기판과의 선팽창계수차에 의하여 외부단자에 발생하는 일그러짐을 유연한 접착부재의 변형에 의하여 완화할 수 있다. 또한, 실드재의 수축에 의하여 발생하는 반도체장치의 휘어짐변형량을 줄일 수 있기 때문에, 휘어짐변형량에 의하여 외부단자에 발생하는 일그러짐을 줄일 수도 있다.
또한, 접착부재의 유연한 성질을 충분하게 발휘시키기 위하여, 접착부재의 탄성율은 절연성 테이프의 탄성율보다 작게하는 것이 바람직하다.
(E) 복수의 본딩패드 및 랜드, 상기 본딩패드와 랜드를 전기적으로 접속하는 도전성배선을 가지는 절연성 테이프와, 반도체소자와, 상기 반도체소자와 상기 본딩패드를 전기적으로 접속하는 도전성부재와, 상기 반도체소자를 상기 절연성테이프의 반도체소자 탑재면에 접착하는 접착부재와, 상기 반도체소자와 도전성부재의 주위를 실드하는 실드재와, 상기 반도체소자의 투영면외에 배치된 상기 랜드에 접합되는 외부단자를 갖춘 반도체장치에 있어서, 상기 접착부재는 상기 반도체소자의 투영면외의 적어도 상기 랜드를 덮는 범위까지 설치할 것.
외부단자를 접합하는 랜드가 반도체소자의 투영면외에 설치되어 있는 경우, 접착부재 자체는 반도체소자를 절연성 테이프 표면에 탑재하기 위한 부재이기 때문에, 접착부재는, 통상 반도체소자의 하면에만 형성되며, 적어도 반도체소자의 투영면외에 배치되어 있는 랜드를 덮도록 구성되어 있지는 않다.
절연성 테이프 재료보다 유연한 성질을 가지고 있는 접착부재를, 반도체소자의 투영면외에 배치되어 있는 랜드를 덮는 범위까지 설치함으로써, 반도체장치와 프린트배선기판과의 선팽창계수 차에 의하여 외부단자에 생겨나는 일그러짐을 유연한 접착부재의 변형에 의하여 완화시킬 수 있다. 또한, 실드재의 수축에 의하여 발생하는 반도체장치의 휘어짐변형량을 줄일 수 있기 때문에, 휘어짐변형에 의하여 외부단자에 생겨나는 일그러짐을 줄일 수도 있다.
또한, 접착부재의 유연한 성질을 충분히 발휘시키기 위하여 접착부재의 탄성율은 절연성 테이프의 탄성율보다 작게하는 것이 바람직하다.
또한, 접착부재를 필름상의 부재로 형성하는 것이 바람직하다.
반도체소자를 절연성 테이프 표면에 탑재하는 방법으로서, 접착부재를 미리 절연성 테이프의 반도체소자 탑재영역에 형성시켜 두고, 그 후 반도체소자를 접착시키는 방법이 있다. 이 경우의 접착부재의 형성방법에는, 액상재료를 이용하는 방법과 필름상 재료를 이용하는 방법이 있다. 접착부재에 의한 일그러짐 감소효과를 효과적으로 발휘시키기 위해서는, 접착부재의 저탄성율화와 함께, 접착부재의 두께를 일정 정도 확보할 필요가 있다. 이것은 반도체장치와 프린트배선기판과의 선팽창계수차에 의하여 외부단자에 발생하는 일그러짐은 주로 전단변형에 의해 발생하고 있기 때문이다.
액상재료에 의한 접착부재의 형성은, 스크린인쇄법, 포팅(potting)법 등에 의해 이루어진다. 그러나, 이들 방법에서는 접착부재의 두께 제어가 어렵거나 제조프로세스가 복잡하게 된다는 등의 문제가 발생하는 경우가 있다.
한편, 필름상 재료에 의하여 접착부재를 형성하는 경우는, 필름의 두께가 거의 균일하게 되어 있기 때문에, 접착 후의 접착부재 두께의 제어가 용이하며, 반도체장치의 제조도 종래와 마찬가지의 프로세스로 수행할 수 있다. 필름상의 접착부재에서는, 반도체소자를 접착한 후의 접착부재의 두께를 절연성 테이프의 두께와 동등한 약 50∼80㎛로 할 수 있다. 이에 의해 접착부재의 변형능력이 향상되어 외부단자의 일그러짐의 감소효과가 커지게 된다.
(F) 복수의 본딩패드 및 랜드, 상기 본딩패드와 랜드를 전기적으로 접속하는 도전성배선을 가지는 절연성 테이프와, 반도체소자와, 상기 반도체소자와 상기 본딩패드를 전기적으로 접속하는 도전성부재와, 상기 반도체소자를 상기 절연성 테이프의 반도체소자 탑재면에 접착하는 접착부재와, 상기 반도체소자와 도전성부재의 주위를 실드하는 실드재와, 상기 랜드에 접합되는 외부단자를 갖춘 반도체장치에 있어서, 상기 접착부재가 상기 반도체소자의 투영면외에 배치된 상기 랜드 중에, 적어도 상기 반도체소자의 단부에 근접한 상기 랜드를 덮는 범위까지 설치할 것.
도 10에 나타낸 종래의 반도체장치를 프린트배선기판에 실장시킨 경우, 외부단자에 발생하는 일그러짐은 반도체장치 중에서도 선팽창계수가 가장 작은 반도체소자의 단부에 근접하는 외부단자(10a)에서 가장 커지게 된다. 즉, 이 외부단자(10a)가 가장 파단이 발생하기 쉬운 외부단자이다.
따라서, 반도체소자의 단부에 근접함과 동시에 반도체소자의 투영면외에 배치되어 있는 랜드를 덮는 범위까지 유연한 접착부재를 형성함으로써, 이 랜드에 접합된 외부단자에 발생하는 일그러짐을 유연한 접착부재의 변형에 의하여 완화시킬 수 있다.
(G) 복수의 본딩패드 및 랜드, 상기 본딩패드와 랜드를 전기적으로 접속하는 도전성배선을 가지는 절연성 테이프와, 반도체소자와, 상기 반도체소자와 상기 본딩패드를 전기적으로 접속하는 도전성부재와, 상기 반도체소자를 상기 절연성 테이프의 반도체소자 탑재면에 접착하는 접착부재와, 상기 반도체소자와 도전성부재의 주위를 실드하느 실드재와, 상기 반도체소자의 투영면내 및 투영면외의 양쪽에 배치된 상기 랜드에 접합되는 외부단자를 갖춘 반도체장치에 있어서, 상기 반도체소자의 투영면외에 배치된 상기 랜드를 덮는 상기 절연성 테이프보다 저탄성인 부재를 상기 절연성 테이프의 반도체소자 탑재면에 설치할 것.
(H) 복수의 본딩패드 및 랜드, 상기 본딩패드와 랜드를 전기적으로 접속하는 도전성배선을 가지는 절연성 테이프와, 반도체소자와, 상기 반도체소자와 상기 본딩패드를 전기적으로 접속하는 도전성부재와, 상기 반도체소자를 상기 절연성 테이프의 반도체소자 탑재면에 접착하는 접착부재와, 상기 반도체소자와 도전성부재의 주위를 실드하는 실드재와, 상기 반도체소자의 투영면외에 배치된 상기 랜드에 접합되는 외부단자를 구비한 볼 그리드 어레이형 반도체장치에 있어서, 상기 반도체소자의 투영면외에 배치된 상기 랜드를 덮는 상기 절연성 테이프보다 저탄성인 부재를 상기 절연성 테이프의 반도체소자 탑재면에 설치할 것.
반도체소자의 투영면외에 배치되어 있는 랜드를 덮도록 유연한 저탄성부재를 형성함으로써, 반도체장치와 프린트배선기판과의 선팽창계수차에 의하여 외부단자에 생기는 일그러짐을 유연한 저탄성부재의 변형에 의하여 완화시킬 수 있다. 또한, 실드재의 수축에 의해 발생하는 반도체장치의 휘어짐변형량을 줄일 수 있기 때문에, 휘어짐변형에 의하여 외부단자에 생기는 일그러짐을 줄일 수도 있다.
반도체소자의 투영면내에 배치되어 있는 랜드는, 유연한 접착부재로 덮여져 있기 때문에, 접착부재의 변형에 의한 일그러짐 완화작용에 의해 면내의 랜드에 접합되어 있는 외부단자에 발생하는 일그러짐이 감소된다.
또한, 접착부재 및 저탄성부재의 유연한 성질을 충분히 발휘시키기 위하여, 양자의 탄성율은 절연성 테이프의 탄성율보다 작게하는 것이 바람직하다. 접착부재 및 저탄성부재의 탄성율이 작아지게 되면, 이들 자체의 변형이 용이해지며, 외부단자에 작용하는 변형이 접착부재 및 저탄성부재의 변형에서 흡수되기 쉬워져, 외부단자에 발생하는 일그러짐이 보다 줄어들게 된다.
본원 발명자는, 하기에 나타낸 구조의 반도체장치를 프린트배선기판에 실장시키고, 125℃→-55℃의 온도변화를 부여한 경우에, 외부단자인 땜납재에 발생하는 일그러짐을 유한요소법에 의해 조사하였다. 그 결과, 접착부재를 반도체소자의 투영면내에만 설치한 경우의 반도체소자 단부에 근접하는 외부단자에 발생하는 일그러짐이 1.5% 인것에 반해, 접착부재를 반도체소자의 투영면내와 투영면외의 양쪽에 설치한 경우에는 일그러짐이 1.1% 까지 줄어든다는 사실을 확인하였다. 해석을 실시한 반도체장치의 사양을 다음과 같이 나타낸다.
·반도체장치 외형 : 13mm × 13mm
·반도체소자 외형 : 8.8mm × 8.8mm
·외부단자수 : 176개
·외부단자간격 : 0.8mm
도 1은 본 발명의 제 1 실시예에 관한 반도체장치의 단면도이다.
도 2는 본 발명의 제 1 실시예에 관한 반도체장치의 실드재를 제거한 상태에서의 평면도이다.
도 3은 본 발명의 제 1 실시예에 관한 반도체장치의 다른 태양을 나타내는 단면도이다.
도 4는 본 발명의 제 2 실시예에 관한 반도체장치의 단면도이다.
도 5는 본 발명의 제 2 실시예에 관한 반도체장치의 다른 태양을 나타내는 단면도이다.
도 6은 본 발명의 제 3 실시예에 관한 반도체장치의 단면도이다.
도 7은 본 발명의 제 3 실시예에 관한 반도체장치의 실드재를 제거한 상태에서의 평면도이다.
도 8은 본 발명의 제 3 실시예에 관한 반도체장치의 다른 태양을 나타내는 단면도이다.
도 9는 본 발명의 제 4 실시예에 관한 반도체장치의 단면도이다.
도 10은 종래의 반도체장치의 예를 나타내는 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 반도체소자 2 : 절연성 테이프
2a : 반도체소자 탑재면 3 : 본딩패드
4 : 도전성배선 5 : 랜드
6 : 절연막 7 : 금속세선
8 : 접착부재 9 : 실드재
10 : 외부단자 11 : 테이프 개구부
12 : 개구부 13 : 저탄성부재
14 : 범프 15 : 충전재
이하, 본 발명의 실시예를 도면을 이용하여 설명하기로 한다.
도 1은 본 발명의 제 1 실시예에 관한 반도체장치의 단면도이며, 도 2는 실드재를 제거한 상태에서의 평면도이다.
도 1 및 도 2에 나타낸 바와 같이, 본 실시예의 반도체장치는, 반도체소자(1)와, 본딩패드(3), 도전성배선(4) 및 랜드(5)가 형성된 절연성 테이프(2)와, 접착부재(5)와, 반도체소자(1)와 본딩패드(3)를 전기적으로 접속시키는 금속세선(7)과, 반도체소자(1)와 금속세선(7)을 덮는 실드재(7)와, 외부단자(10)로 구성되어 있다.
절연성 테이프(2)의 반도체소자 탑재면(2a)에는 금속세선(7)이 접합되는 본딩패드(3)와, 외부단자(10)가 접합되는 랜드(5)와, 본딩패드(3)와 랜드(5)를 전기적으로 접속시키는 도전성배선(4)이 설치되어 있다. 또한, 도전성배선(4)과 랜드(5)는 절연막(3)으로 덮여져 있다. 반도체소자(1)는 그 하면(1b)이 절연성 테이프(2)의 반도체소자 탑재면(2a) 측에 접착부재(8)에 의해 접착되어 있다. 접착부재(8)는 반도체소자(1)의 면내 뿐만 아니라 면외의 영역에도 설치되어 있으며, 반도체소자(1)의 면내 및 면외에 배치되어 있는 랜드(5)를 절연막(6)을 매개로 덮듯이 형성되어 있다. 본딩패드(3)가 형성되어 있는 영역에서는, 절연막(6) 및 접착부재(8)에 개구부(12)가 형성되어 있으며, 금속세선(7)의 한쪽 단과 본딩패드(3)가 이 개구부(12) 내에서 접합되어 있다. 금속세선(7)의 다른 쪽 단은 반도체소자 상면(1a)에 형성되어 있는 도시하지 않은 전극과 접합되어 있다. 절연성 테이프(2)의 실장면(2b) 측에는 랜드(5)까지 관통된 테이프 개구부(11)가 형성되어 있으며, 랜드(5)에 외부단자(10)가 접합되어 있다.
도전성배선(4)에는 동(Cu)박 혹은 표면에 금(Au), 니켈(Ni) 등의 도금을 실시한 동박 등이 이용된다. 도전성배선(4)에 연속해 있는 본딩패드(3) 및 랜드(5)도 동일한 재료로 형성되어지는데, 접합성 등을 높이기 위하여 각 개소에 따른 도금 등을 실시하는 경우가 있다.
외부단자(10)에는 땜납재료(예를들어, Pb-Sn계 공정땜납, Sn-Ag-Cu계 땜납) 등을 사용하고, 구형의 땜납재 혹은 페이스트상의 땜납재를 개구부(11)에 재치시킨 후, 땜납을 용융시켜 랜드(5)와 접합시킨다.
접착부재(8)는 단일재료로 이루어지는 단층구조의 재료, 혹은 테이프상의 기재표면에 접착재료를 형성한 3층구조 혹은 그 이상의 층구조의 재료를 이용한다. 단층구조의 재료로는, 에폭시계 수지, 폴리이미드계 수지, 에폭시+폴리이미드계 수지, 에폭시수지와 아크릴계 고무로 구성되는 수지, 아크릴계 수지, 다공질 폴리테트라플루오르에틸렌수지 및 실리콘계 수지 등을 사용한다. 단층구조의 접착부재(8)는, 절연성 테이프(2) 표면에 스크린인쇄법, 포팅법 혹은 필름상으로 한 상태에서의 접착에 의해 형성해도 좋으며, 반도체소자(1)의 하면(1b)에 형성된 것이라도 좋다. 3층구조의 접착부재(8)는 폴리이미드수지 등으로 이루어지는 테이프상 기재표면에 상기 단층구조의 재료로서 예를 든 것을 접착제로 하여 형성한 부재로 구성한다.
금속세선(7)에는, 금(Au), 은(Ag) 혹은 알루미늄(Al) 등의 재료를 이용한다. 절연막(6)은 솔더레지스트라고도 불리우며, 에폭시수지, 폴리이미드수지, 폴리부타디엔수지 등의 재료가 이용된다.
실드재(9)에는 열경화성 수지인 에폭시수지에 실리카입자를 충전시킨 재료 등이 이용되며, 트랜스퍼몰드법 혹은 포팅법에 의해 형성되어진다.
상기한 바와 같이, 본 실시예의 반도체장치에서는, 유연한 성질을 가지는 접착부재(8)를 반도체소자(1)의 면내에 배치되어 있는 랜드(5) 뿐만 아니라, 일부 혹은 전부가 반도체소자(1)의 면외에 배치되어 있는 랜드(5)도 덮도록 형성한다. 이에 의해, 반도체장치를 외부단자(10)에 의해 프린트배선기판에 실장시킨 후 반도체장치와 프린트배선기판과의 선팽창계수차에 의하여 외부단자(10)에 발생하는 일그러짐을, 유연한 접착부재(8)의 변형에 의하여 완화시킬 수 있다. 또한, 실드재(9)의 수축에 의하여 발생하는 반도체장치의 휘어짐변형량을 줄일 수 있기 때문에, 이 휘어짐변형에 의하여 외부단자(10)에 생겨나는 일그러짐도 줄일 수 있다.
이로 인해, 프린트배선기판에 대한 반도체장치 실장 후에 발생하는 외부단자(10)의 단선을 방지할 수 있게 되어, 신뢰성이 높은 반도체장치를 실현할 수 있다.
또한, 접착부재(8)의 유연한 성질을 충분히 발휘시키기 위하여, 접착부재(8)의 탄성율은 절연성 테이프(2)의 탄성율보다 작게 하는 것이 바람직하다. 접착부재(8)의 탄성율이 작아지면, 접착부재(8) 자체의 변형이 보다 용이해지며, 외부단자(10)에 작용하는 변형이 접착부재(8)의 변형에서 흡수되기 쉬워지므로, 외부단자(10)에 발생하는 일그러짐이 더욱 줄어들게 된다.
또한, 도 1, 도 2에 나타낸 제 1 실시예는, 절연성 테이프(2)의 반도체소자 탑재면(2a)에 절연막(6)이 설치되어 있다. 절연막(6)은 도전성배선(4)이나 랜드(5)를 확보함과 동시에, 반도체소자(1)와 접촉하여 발생하는 단락불량을 방지하기 위하여 설치되어 있다. 본 실시예와 같이 접착부재(8)가 랜드(5) 및 도전성배선(4)을 덮도록 형성되어 있는 경우는, 접착부재(8) 자체가 절연성을 가지고 있기 때문에, 절연막(6)을 설치하지 않은 구성이라도 반도체장치의 기능을 손상시키지 않는다.
또한, 도 1 및 도 2에 나타낸 제 1 실시예에서는, 절연성 테이프(2)의 표면에 형성된 랜드(5) 전부를 접착부재(8)로 덮는 예를 나타내었다. 반도체장치를 프린트배선기판에 실장한 경우, 외부단자에 발생하는 일그러짐은 반도체장치의 구성부재 중 가장 선팽창계수가 작은 반도체소자(1)의 단부에 근접하는 랜드(5a)에 접합된 외부단자(10a)에서 최대가 된다. 즉, 이 외부단자(10a)가 가장 파단이 발생하기 쉬운 외부단자이다.
따라서, 도 3에 나타낸 바와 같이 반도체소자(1)의 단부에 근접함과 동시에, 반도체소자(1)의 면외에 적어도 그 일부가 배치되어 있는 랜드(5a)를 덮는 범위까지 유연한 접착부재(8)를 형성함으로써, 이 랜드(5a)에 접합된 외부단자(10a)에 발생하는 일그러짐을 유연한 접착부재(8)의 변형에 의해 완화시킬 수 있다.
도 4는 본 발명의 제 2 실시예에 관한 반도체장치의 단면도이다.
본 실시예에 의한 반도체장치의 기본적인 구성은, 상술한 제 1 실시예와 동일하지만, 제 1 실시예와 상이한 것은, 랜드(5)가 반도체소자(1)의 면외에 배치되어 있으며, 유연한 성질을 가지는 접착부재(8)가 반도체소자(1)의 면외에 배치되어 있는 반도체장치 단부의 랜드(5b)를 덮는 범위까지 설치되어 있다는 점이다.
도 4와 같이 랜드(5)가 반도체소자(1)의 면외에 배치되어 있는 반도체장치는, 반도체소자(1)의 면내에 랜드(5)가 배치되어 있는 경우보다 반도체장치의 사이즈가 커지게 된다. 그 때문에, 반도체장치를 프린트배선기판에 실장시킨 후어 외부단자(10)에 발생하는 일그러짐은, 반도체소자(1)에 근접해 있는 외부단자(10a)와 함께 반도체장치의 단부에 배치된 외부단자(10b)도 커지게 되는 경우가 있다. 이것은, 실드재(9)에 선팽창계수가 작은 재료를 이용한 경우 등에 발생한다. 본 실시예에 나타낸 바와 같이 반도체장치의 단부에 배치된 외부단자(10b)를 접합하는 랜드(5b)를 덮는 범위까지 접착부재(8)를 설치함으로써, 반도체소자(1)에 근접한 외부단자(10a)와 반도체장치 단부의 외부단자(10b)의 양쪽에 발생하는 일그러짐을 줄일 수 있게 된다.
본 실시예에 의하면, 반도체장치를 외부단자(10)에 의해 프린트배선기판에 실장시킨 후에 반도체장치와 프린트배선기판과의 선팽창계수차에 의하여 외부단자(10)에 발생하는 일그러짐을, 유연한 접착부재(8)의 변형에 의하여 완화시킬 수 있다. 또한, 실드재(9)의 수축에 의해 발생하는 반도체장치의 휘어짐변형량을 줄일 수 있기 때문에, 이 휘어짐변형에 의하여 외부단자(10)에 발생하는 일그러짐도 줄일 수 있다.
이로 인해, 프린트배선기판에 대한 반도체장치 실장 후에 발생하는 외부단자(10)의 단선을 방지할 수 있게 되어, 신뢰성이 높은 반도체장치를 실현할 수 있다.
또한, 접착부재의 유연한 성질을 충분히 발휘시키기 위하여, 접착부재의 탄성율은 절연성 테이프의 탄성율보다 작게 하는 것이 바람직하다. 접착부재의 탄성율이 작아지게 되면, 접착부재 자체의 변형이 보다 용이해지며, 외부단자에 작용하는 변형이 접착부재의 변형에서 흡수되기 쉬워지므로 외부단자에 발생하는 일그러짐이 줄어들게 된다.
또한, 도 4에 나타낸 제 2 실시예에서는, 절연성 테이프(2)의 표면에 형성된랜드(5) 전부를 접착부재(8)로 덮는 예를 나타내었다. 반도체장치를 프린트배선기판에 실장시킨 경우, 외부단자에 발생하는 일그러짐은, 반도체장치의 구성부재 중 가장 선팽창계수가 작은 반도체소자의 단부에 근접하는 외부단자(10a)에서 최대가 된다. 즉, 이 외부단자(10a)가 가장 파단이 발생하기 쉬운 외부단자이다.
따라서, 도 5에 나타낸 바와 같이 반도체소자(1)의 단부에 근접하여 배치되어 있는 랜드(5a)를 적어도 덮는 범위까지 유연한 접착부재(8)를 형성함으로써, 이 랜드(5a)에 접합된 외부단자(10a)에 발생하는 일그러짐을 유연한 접착부재(8)의 변형에 의하여 완화시킬 수 있다.
도 6은 본 발명의 제 3 실시예에 관한 반도체장치의 단면도이고, 도 7은 도 6에 나타낸 반도체장치의 실드재를 제거한 평면도이다.
본 실시예에 의한 반도체장치의 기본적인 구성은, 상술한 제 1 실시예와 동일하지만, 제 1 실시예와 상이한 것은, 본딩패드(3)보다 중앙 측으로 배치되어 있는 랜드(5)는 절연막(6)을 매개로 접착부재(8)가 덮도록 형성되어 있으며, 본딩패드(3)보다 외측으로 배치되어 있는 랜드(5)는 절연막(6)을 매개로 저탄성부재(13)로 덮혀져 있다는 점이다.
저탄성부재(13)는, 접착부재와 마찬가지로 유연한 성질을 가지는 재료로 형성한다. 예를들어, 단일재료로 이루어지는 단층구조의 재료, 혹은 테이프상의 기재표면에 접착재료를 형성한 3층구조 혹은 그 이상의 층구성의 재료를 이용한다. 단층구조의 재료로는, 에폭시계 수지, 폴리이미드계 수지, 에폭시+폴리이미드계 수지, 에폭시수지와 아크릴계 고무로 구성되는 수지, 아크릴계 수지, 다공질 폴리테트라플루오르에틸렌 및 실리콘계 수지 등을 사용한다. 단층구조의 저탄성부재(13)는 절연성 테이프(2) 표면에 스크린인쇄법, 포팅법 혹은 필름상태에서의 접착에 의하여 형성하여도 좋으며, 반도체소자(1)의 하면(1b)에 형성된 것이라도 좋다. 3층구조의 저탄성부재(13)는 폴리이미드 수지로 이루어지는 테이프상 기재표면에 상기 단층구조의 재료로서 예를 든 것을 접착제로 하여 형성한 부재로 구성한다.
본 실시예에 의하면, 랜드(5)가 유연한 성질을 가지는 접착부재(8) 혹은 저탄성부재(13)로 덮혀져 있기 때문에, 반도체장치를 외부단자(10)에 의해 프린트배선기판에 실장한 후에, 반도체장치와 프린트배선기판과의 선팽창계수차에 의하여 외부단자(10)에 생겨나는 일그러짐을, 유연한 접착부재(8)와 저탄성부재(13)의 변형에 의하여 완화시킬 수 있다. 또한, 실드재(9)의 수축에 의해 발생하는 반도체장치의 휘어짐변형량을 줄일 수 있기 때문에, 이 휘어짐변형에 의하여 외부단자(10)에 생겨나는 일그러짐도 줄일 수 있다.
이로 인해, 프린트배선기판에 대한 반도체장치 실장 후에 발생하는 외부단자(10)의 단선을 방지할 수 있게 되어, 신뢰성이 높은 반도체장치를 실현할 수 있다.
또한, 접착부재와 저탄성부재의 유연한 성질을 충분히 발휘시키기 위하여, 이들 탄성율은 절연성 테이프의 탄성율보다 작게하는 것이 바람직하다. 접착부재와 저탄성부재의 탄성율이 작아지게 되면, 이들 자체의 변형이 보다 용이해지며, 외부단자에 작용하는 변형이 흡수되기 쉬워져서 외부단자에 발생하는 일그러짐이 더욱 줄어들게 된다.
도 8은 도 6에 나타낸 반도체장치의 다른 태양을 나타내는 단면도이다.
도 8에 있어서, 랜드(5)는 반도체소자(1)의 면외에 배치되어 있으며, 이들 랜드(5) 중에 본딩패드(3)보다 중앙 측으로 배치되어 있는 랜드(5)는 절연막(6)을 매개로 접착부재(8)가 덮도록 형성되어 있으며, 본딩패드(3)보다 외측에 배치되어 있는 랜드(5)는 절연막(6)을 매개로 저탄성부재(13)로 덮혀져 있다.
본 실시예에 의하면, 반도체소자(1)의 면외에 배치되어 있는 랜드(5)가 유연한 성질을 가지는 접착부재(8) 혹은 저탄성부재(13)로 덮혀져 있기 때문에, 반도체장치를 외부단자(10)에 의하여 프린트배선기판에 실장시킨 후에, 반도체장치와 프린트배선기판과의 선팽창계수차에 의하여 외부단자(10)에 생겨나는 일그러짐을, 유연한 접착부재(8)와 저탄성부재(13)의 변형에 의하여 완화시킬 수 있다. 또한, 실드재(9)의 수축에 의하여 발생하는 반도체장치의 휘어짐변형량을 줄일 수 있기 때문에, 이 휘어짐변형에 의해 외부단자(10)에 생기는 일그러짐도 줄일 수 있다.
또한, 본 실시예에서는, 본딩패드(3)보다 중앙 측에 배치되어 있는 랜드(5)는 절연막(6)을 매개로 접착부재(8)가 덮도록 형성되어 있다. 그러나, 본 실시예와 같이 반도체소자(1)의 면외에 랜드(5)가 배치되어 있는 구성에서는, 모든 랜드(5)를 저탄성부재(13)로 덮도록 형성하여도 무방하다.
도 9는 본 발명의 제 4 실시예에 관한 반도체장치의 단면도이다.
도 9에 나타낸 바와 같이, 본 실시예의 반도체장치는, 반도체소자(1)와, 본딩패드(3), 도전성배선(4) 및 랜드(5)가 형성된 절연성 테이프(2)와, 충전재(15)와, 반도체소자(1)와 본딩패드(3)를 전기적으로 접속하는 범프(14)와, 반도체소자(1)를 덮는 실드재(7)와, 외부단자(10)로 구성되어 있다.
절연성 테이프(2)의 반도체소자 탑재면(2a)에는, 범프(14)가 접합되는 본딩패드(3)와, 외부단자(10)가 접합되는 랜드(5)와, 본딩패드(3)와 랜드(5)를 전기적으로 접속하는 도전성배선(4)이 설치되어 있다. 또한, 랜드(5)는 반도체소자(1)의면외에 배치되어 있으며, 랜드(5)와 도전성배선(4)의 일부가 절연막(3)으로 덮혀져 있다. 반도체소자(1)는 그 상면(1a)이 절연성 테이프(2)의 반도체소자 탑재면(2a) 측을 향해 탑재되어 있다. 반도체소자(1)의 상면(1a)에 형성되어 있는 도시되지 않은 전극과 본딩패드(3)는 범프(14)를 각각 접합시킴으로써 전기적으로 접속되어 있다. 반도체소자 상면(1a)과 절연성 테이프(2) 사이에는 접착부재(15)가 설치되어 있으며, 반도체소자 상면(1a)과 범프(14) 및 범프(14)의 접합개소를 보호하고 있다. 절연성 테이프(2)의 반도체소자 탑재면(2a)에는 절연막(6)을 매개로 랜드(5)를 덮도록 저탄성부재(13)가 형성되어 있다. 실드재(9)는 반도체소자(1)의 주위를 덮고, 절연성 테이프(2)의 반도체소자 탑재면(2a) 측에 설치되어 있다. 절연성 테이프(2)의 실장면(2b) 측에는 랜드(5) 까지 관통된 테이프개구부(11)가 형성되어 있으며, 랜드(5)에 외부단자(10)가 접합되어 있다.
도전성배선(4)에는, 동(Cu)박 혹은 표면에 금(Au), 니켈(Ni) 등의 도금을 실시한 동박 등이 이용된다. 도전성배선(4)에 연속해 있는 본딩패드(3) 및 랜드(5)도 동일한 재료로 형성되어지는데, 범프(14) 및 외부단자(10)와의 접합성 등을 높이기 위해 각 개소에 따른 도금 등을 실시하는 경우가 있다.
외부단자(10)에는, 땜납재료(예를들어, Pb-Sn계 공정땜납, Sn-Ag-Cu계 땜납) 등을 사용하고, 구형의 땜납재 혹은 페이스트상의 땜납재를 개구부(11)에 재치시킨 후, 땜납을 용융시켜 랜드(5)와 접합시킨다.
저탄성부재(13)는 단일재료로 이루어지는 단층구조의 재료, 혹은 테이프상의 기재표면에 접착재료를 형성한 3층구조 혹은 그 이상의 층구성의 재료를 이용한다. 단층구조의 재료로는, 에폭시계 수지, 폴리이미드계 수지, 에폭시+폴리이미드계 수지, 에폭시수지와 아크릴계 고무로 구성되는 수지, 아크릴계 수지, 다공질 폴리테트라플루오르에틸렌 및 실리콘계 수지 등을 사용한다. 단층구조의 저탄성부재(13)는 절연성 테이프(2) 표면에 스크린인쇄법, 포팅법 혹은 필름상태에서의 접착에 의해 형성하여도 좋고, 반도체소자(1)의 하면(1b)에 형성된 것이라도 좋다. 3층구조의 저탄성부재(13)는 폴리이미드수지로 이루어지는 테이프상 기재표면에 상기 단층구조의 재료로서 예를 든 것을 접착제로 하여 형성한 부재로 구성한다.
접착부재(15)는 언더필이라고도 불리며, 예를들어 에폭시계 수지, 폴리이미드계 수지, 실리콘수지계 등을 기재로 하는 유연한 성질을 가지는 재료를 이용한다.
범프(14)에는, 금(Au), 은(Ag) 혹은 알루미늄(Al) 혹은 땜납(예를들어, Pb-Sn계 공정땜납) 등의 재료를 이용한다. 절연막(6)은 솔더레지스트라고도 불리며, 에폭시수지, 폴리이미드수지, 폴리부타디엔수지 등의 재료가 이용된다.
실드재(7)에는 열경화성 수지인 에폭시수지에 실리카입자를 충전시킨 재료 등이 이용되며, 트랜스퍼몰드법 혹은 포팅법에 의해 형성된다.
본 실시예에 의하면, 반도체소자(1)의 면외에 배치되어 있는 랜드(5)가 유연한 성질을 가지는 저탄성부재(13)로 덮여있기 때문에, 반도체장치를 외부단자(10)에 의하여 프린트배선기판에 실장한 후에, 반도체장치와 프린트배선기판과의 선팽창계수차에 의하여 외부단자(10)에 생겨나는 일그러짐을 유연한 저탄성부재(13)의 변형에 의해 완화시킬 수 있다. 또한, 실드재(9)의 수축에 의해 발생하는 반도체장치의 휘어짐변형량을 줄일 수 있기 때문에, 이 휘어짐변형에 의하여 외부단자(10)에 생기는 일그러짐도 줄일 수 있다.
또한, 본 실시예와 같이, 반도체소자(1)와 본딩패드(3)를 범프(14)에 의해 접합시킴으로써, 전기적인 경로를 짧게 할 수 있어 반도체장치의 고속화에도 대응할 수 있다.
본 발명에 의하면, 반도체장치를 프린트배선기판에 실장시킨 후에, 반도체장치와 프린트배선기판과의 선팽창계수차 및 반도체장치의 휘어짐변형에 의해 외부단자에 생기는 일그러짐을 줄일 수 있기 때문에, 외부단자의 파단발생을 방지할 수 있다. 이로 인해, 신뢰성이 높은 반도체장치를 제공할 수 있다.

Claims (10)

  1. 제 1 절연부재와,
    상기 제 1 절연부재의 한 주면에 배설된 외부단자와,
    상기 제 1 절연부재의 상기 외부단자가 배설된 면의 반대측에 배설된 반도체소자와,
    상기 반도체소자와 상기 외부단자를 전기적으로 접속시키는 도전성부재와,
    상기 제 1 절연부재의 상기 외부단자가 배설된 면의 반대측에 배설된 실드부재를 갖춘 반도체장치에 있어서,
    상기 반도체소자와 상기 제 1 절연부재와의 사이에는 제 2 절연부재가 개재되어 있으며,
    상기 제 2 절연부재의 둘레부가 상기 반도체소자의 둘레부보다도 돌출되어 있는 것을 특징으로 하는 반도체장치.
  2. 제 1 절연부재와,
    상기 제 1 절연부재의 한 주면에 배설된 외부단자와,
    상기 제 1 절연부재의 상기 외부단자가 배설된 면의 반대측에 배설된 반도체소자와,
    상기 반도체소자와 상기 외부단자를 전기적으로 접속시키는 도전성부재와,
    상기 제 1 절연부재의 상기 외부단자가 배설된 면의 반대측에 배설된 실드부재를 갖춘 반도체장치에 있어서,
    상기 반도체소자와 상기 제 1 절연부재의 사이에는 제 2 절연부재가 개재되어 있으며,
    상기 제 2 절연부재의 둘레부가, 상기 반도체소자의 둘레부 보다도 외측에 위치하는 외부단자로서 가장 상기 반도체측에 존재하는 외부단자의 둘레부에 대응하는 위치까지 연장배치되어 있는 것을 특징으로 하는 반도체장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 제 2 절연부재의 탄성율이 상기 제 1 절연부재의 탄성율보다 낮은 것을 특징으로 하는 반도체장치.
  4. 복수의 본딩패드 및 랜드, 상기 본딩패드와 랜드를 전기적으로 접속시키는 도전성배선을 가지는 절연성 테이프와,
    반도체소자와,
    상기 반도체소자와 상기 본딩패드를 전기적으로 접속시키는 도전성부재와,
    상기 반도체소자를 접착시키는 적어도 상기 본딩패드의 상기 도전성부재 접합부분을 제외한 상기 절연성 테이프의 반도체소자 탑재면에 설치된 접착부재와,
    상기 반도체소자와 도전성부재의 주위를 실드하느 실드재와,
    상기 랜드에 접합된 외부단자를 갖춘 것을 특징으로 하는 반도체장치.
  5. 복수의 본딩패드 및 랜드, 상기 본딩패드와 랜드를 전기적으로 접속시키는 도전성배선을 가지는 절연성 테이프와,
    반도체소자와,
    상기 반도체소자와 상기 본딩패드를 전기적으로 접속하는 도전성부재와,
    상기 반도체소자를 상기 절연성 테이프의 반도체소자 탑재면에 접착시키는 접착부재와,
    상기 반도체소자와 도전성부재의 주위를 실드하는 실드재와,
    상기 반도체소자의 투영면내 및 투영면외의 양쪽에 배치된 상기 랜드에 접합되는 외부단자를 구비하고,
    상기 접착부재는 상기 반도체소자의 투영면외 측의 적어도 상기 랜드를 덮는 범위까지 설치되어 있는 것을 특징으로 하는 반도체장치.
  6. 복수의 본딩패드 및 랜드, 상기 본딩패드와 랜드를 전기적으로 접속시키는 도전성배선을 가지는 절연성 테이프와,
    반도체소자와,
    상기 반도체소자와 상기 본딩패드를 전기적으로 접속시키는 도전성부재와,
    상기 반도체소자를 상기 절연성 테이프의 반도체소자 탑재면에 접착시키는 접착부재와,
    상기 반도체소자와 도전성부재의 주위를 실드하는 실드재와,
    상기 반도체소자의 투영면외에 배치된 상기 랜드에 접합되는 외부단자를 구비하고,
    상기 접착부재는 상기 반도체소자의 투영면외 측의 적어도 상기 랜드를 덮는 범위까지 설치되어 있는 것을 특징으로 하는 반도체장치.
  7. 복수의 본딩패드 및 랜드, 상기 본딩패드와 랜드를 전기적으로 접속시키는 도전성배선을 가지는 절연성 테이프와,
    반도체소자와,
    상기 반도체소자와 상기 본딩패드를 전기적으로 접속시키는 도전성부재와,
    상기 반도체소자를 상기 절연성 테이프의 반도체소자 탑재면에 접착시키는 접착부재와,
    상기 반도체소자와 도전성부재의 주위를 실드하는 실드재와,
    상기 랜드에 접합되는 외부단자를 구비한 볼 그리드 어레이형 반도체장치에 있어서,
    상기 접착부재가 상기 반도체소자의 투영면외에 배치된 상기 랜드 중에서 적어도 상기 반도체소자의 단부에 근접하는 상기 랜드를 덮는 범위까지 설치되어 있는 것을 특징으로 하는 반도체장치.
  8. 복수의 본딩패드 및 랜드, 상기 본딩패드와 랜드를 전기적으로 접속시키는 도전성배선을 가지는 절연성 테이프와,
    반도체소자와,
    상기 반도체소자와 상기 본딩패드를 전기적으로 접속시키는 도전성부재와,
    상기 반도체소자를 상기 절연성 테이프의 반도체소자 탑재면에 접착시키는 접착부재와,
    상기 반도체소자와 도전성부재의 주위를 실드하는 실드재와,
    상기 반도체소자의 투영면내 및 투영면외의 양쪽에 배치된 상기 랜드에 접합되는 외부단자를 구비한 볼 그리드 어레이형 반도체장치에 있어서,
    상기 반도체소자의 투영면외에 배치된 상기 랜드를 덮는 상기 절연성 테이프보다 저탄성인 부재를 상기 절연성 테이프의 반도체소자 탑재면에 설치한 것을 특징으로 하는 반도체장치.
  9. 복수의 본딩패드 및 랜드, 상기 본딩패드와 랜드를 전기적으로 접속시키는 도전성배선을 가지는 절연성 테이프와,
    반도체소자와,
    상기 반도체소자와 상기 본딩패드를 전기적으로 접속시키는 도전성부재와,
    상기 반도체소자를 상기 절연성 테이프의 반도체소자 탑재면에 접착시키는 접착부재와,
    상기 반도체소자와 도전성부재의 주위를 실드하는 실드재와,
    상기 반도체소자의 투영면외에 배치된 상기 랜드에 접합되는 외부단자를 구비한 볼 그리드 어레이형 반도체장치에 있어서,
    상기 반도체소자의 투영면외에 배치된 상기 랜드를 덮는 상기 절연성 테이프보다 저탄성인 부재를 상기 절연성 테이프의 반도체소자 탑재면에 설치한 것을 특징으로 하는 반도체장치.
  10. 청구항 4 내지 청구항 9의 어느 한 항에 있어서,
    상기 접착부재를 상기 절연성 테이프보다 저탄성율인 재료로 형성한 것을 특징으로 하는 반도체장치.
KR1020000013157A 1999-03-17 2000-03-15 반도체장치 KR100324708B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP07140999A JP3914654B2 (ja) 1999-03-17 1999-03-17 半導体装置
JP99-71409 1999-03-17

Publications (2)

Publication Number Publication Date
KR20000076871A true KR20000076871A (ko) 2000-12-26
KR100324708B1 KR100324708B1 (ko) 2002-02-16

Family

ID=13459701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000013157A KR100324708B1 (ko) 1999-03-17 2000-03-15 반도체장치

Country Status (6)

Country Link
US (2) US6340793B1 (ko)
JP (1) JP3914654B2 (ko)
KR (1) KR100324708B1 (ko)
MY (1) MY128860A (ko)
SG (1) SG87093A1 (ko)
TW (1) TW451369B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030034515A (ko) * 2001-10-23 2003-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7071027B2 (en) 2003-01-29 2006-07-04 Samsung Electronics Co., Ltd. Ball grid array package having improved reliability and method of manufacturing the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
JP3653460B2 (ja) * 2000-10-26 2005-05-25 三洋電機株式会社 半導体モジュールおよびその製造方法
JP2002299523A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体パッケージ
JP2003046719A (ja) * 2001-08-02 2003-02-14 Nec Corp 密着型イメージセンサ
KR20030012994A (ko) * 2001-08-06 2003-02-14 삼성전자주식회사 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
US6573592B2 (en) 2001-08-21 2003-06-03 Micron Technology, Inc. Semiconductor die packages with standard ball grid array footprint and method for assembling the same
TW560023B (en) * 2002-06-20 2003-11-01 Advanced Semiconductor Eng Semiconductor device and method for manufacturing a semiconductor package
JP2006518944A (ja) * 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
JPWO2004095832A1 (ja) * 2003-04-22 2006-07-13 コニカミノルタオプト株式会社 撮像装置及びこの撮像装置を搭載した携帯端末装置
KR100629887B1 (ko) * 2003-05-14 2006-09-28 이규한 금속 칩스케일 반도체패키지 및 그 제조방법
DE10350239A1 (de) * 2003-10-27 2005-06-16 Infineon Technologies Ag Halbleiterbauteil mit Gehäusekunststoffmasse, Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung desselben
JP3977796B2 (ja) * 2003-10-29 2007-09-19 株式会社東芝 半導体装置
US20050133913A1 (en) * 2003-12-17 2005-06-23 Dan Okamoto Stress distribution package
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
DE102004032605B4 (de) * 2004-07-05 2007-12-20 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur
US7719108B2 (en) * 2005-01-10 2010-05-18 Lockheed Martin Corporation Enhanced reliability semiconductor package
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
US7687925B2 (en) 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
CN102083886A (zh) * 2007-09-20 2011-06-01 日本化药株式会社 半导体装置用底漆树脂层及半导体装置
JP2009302095A (ja) * 2008-06-10 2009-12-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
KR20100132834A (ko) * 2009-06-10 2010-12-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US9349613B1 (en) * 2012-09-13 2016-05-24 Amkor Technology, Inc. Electronic package with embedded materials in a molded structure to control warpage and stress
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI718011B (zh) * 2019-02-26 2021-02-01 日商長瀨產業股份有限公司 嵌入式半導體封裝及其方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276666A (ja) * 1990-03-26 1991-12-06 Mitsubishi Electric Corp 実験用の樹脂封止型半導体装置および樹脂封止によるストレスの評価方法
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JP3176542B2 (ja) 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
KR0170024B1 (ko) * 1995-10-27 1999-02-01 황인길 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
JP2834069B2 (ja) 1996-04-25 1998-12-09 鹿児島日本電気株式会社 チップイングラス型蛍光表示管
KR100251859B1 (ko) 1997-01-28 2000-04-15 마이클 디. 오브라이언 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
US6080932A (en) * 1998-04-14 2000-06-27 Tessera, Inc. Semiconductor package assemblies with moisture vents
JP3127889B2 (ja) * 1998-06-25 2001-01-29 日本電気株式会社 半導体パッケージの製造方法およびその成形用金型
JP3171176B2 (ja) 1998-12-15 2001-05-28 日本電気株式会社 半導体装置およびボール・グリッド・アレイ製造方法
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
US6331451B1 (en) * 1999-11-05 2001-12-18 Amkor Technology, Inc. Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030034515A (ko) * 2001-10-23 2003-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7071027B2 (en) 2003-01-29 2006-07-04 Samsung Electronics Co., Ltd. Ball grid array package having improved reliability and method of manufacturing the same

Also Published As

Publication number Publication date
TW451369B (en) 2001-08-21
US6512176B2 (en) 2003-01-28
US20020056561A1 (en) 2002-05-16
KR100324708B1 (ko) 2002-02-16
MY128860A (en) 2007-02-28
JP3914654B2 (ja) 2007-05-16
SG87093A1 (en) 2002-03-19
JP2000269369A (ja) 2000-09-29
US6340793B1 (en) 2002-01-22

Similar Documents

Publication Publication Date Title
KR100324708B1 (ko) 반도체장치
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100714917B1 (ko) 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
KR100373693B1 (ko) 반도체장치 및 반도체실장구조체
US6420787B1 (en) Semiconductor device and process of producing same
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US6261869B1 (en) Hybrid BGA and QFP chip package assembly and process for same
US7262510B2 (en) Chip package structure
US7847414B2 (en) Chip package structure
US20060197233A1 (en) Die attach material for TBGA or flexible circuitry
US20220037238A1 (en) Layout structure of a flexible circuit board
JP5000621B2 (ja) 半導体装置
JP2004128364A (ja) 半導体パッケージおよび半導体パッケージの実装構造体
JP4237777B2 (ja) 半導体装置
US8395904B2 (en) Multichip module, printed circuit board unit, and electronic apparatus
JP2000003976A (ja) 半導体装置
KR100230919B1 (ko) 반도체 패키지
CN116613133A (zh) 电子封装件及其基板结构
KR200161010Y1 (ko) 반도체 패키지
KR200292794Y1 (ko) 가요성회로기판 및 이를 이용한 반도체패키지
JPH1117060A (ja) Ｂｇａ型半導体装置
KR20000040593A (ko) 와이어가 구비된 중합체 필름을 이용한 플립 칩 본딩방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140620

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150126

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160122

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170125

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180125

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190123

Year of fee payment: 18

FPAY Annual fee payment

Payment date: 20200121

Year of fee payment: 19