KR20000076658A - Method for making gate oxide film - Google Patents
Method for making gate oxide film Download PDFInfo
- Publication number
- KR20000076658A KR20000076658A KR1020000006945A KR20000006945A KR20000076658A KR 20000076658 A KR20000076658 A KR 20000076658A KR 1020000006945 A KR1020000006945 A KR 1020000006945A KR 20000006945 A KR20000006945 A KR 20000006945A KR 20000076658 A KR20000076658 A KR 20000076658A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- oxygen
- film
- oxidation
- thickness
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
실리콘 기판을 진공에서 가열함으로써 자연 산화막을 제거하는 단계; 상기 실리콘 기판을 가열하면서, 산소를 포함하는 플라즈마-해리 가스에 의해 생성되는 산소 라디칼로 상기 실리콘 기판을 산화시키는 단계; 및 상기 산소 라디칼의 공급을 중지한 다음, 산소 분자 분위기에서 열 처리하는 단계를 포함하는 게이트 산화막 형성 방법을 개시한다.Removing the native oxide film by heating the silicon substrate in vacuo; Oxidizing the silicon substrate with oxygen radicals generated by a plasma-dissociating gas comprising oxygen while heating the silicon substrate; And stopping the supply of the oxygen radicals, and then performing heat treatment in an oxygen molecular atmosphere.
Description
본 발명은 실리콘 IC 장치 형성 방법에 관한 것으로, 특히 전기적 특성이 우수한 게이트 산화막을 초박막 영역에서 높은 제어성으로 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a silicon IC device, and more particularly, to a method of forming a gate oxide film having excellent electrical characteristics with high controllability in an ultra-thin film region.
최근, 장치들이 보다 미세-구조화(micro-structured)되어 감에 따라, 전기적 특성이 우수한 수 나노미터 두께의 절연막이 트랜지스터의 게이트 절연막으로서 요구되었다. 게이트 산화막으로서 사용되는 종래의 실리콘 산화막은, 실리콘 기판을 고온 (750 내지 110℃) 및 상압에서 산화 분위기에 노출시킴으로써 형성된다. 현재까지는, 산화법으로서, 퍼니스(furnace) 시스템을 이용한 상압 산화(atmospheric oxidation), 급속 열 산화(RTO), 및 진공 챔버를 이용한 감압 산화가 보고되었다. 최근, 산소 라디칼(radical)을 이용한 산화법 및 계면 평탄 형성법이 제안되었다.In recent years, as devices become more micro-structured, an insulating film of several nanometers thickness having excellent electrical characteristics has been required as a gate insulating film of a transistor. The conventional silicon oxide film used as a gate oxide film is formed by exposing a silicon substrate to an oxidizing atmosphere at high temperature (750-110 degreeC) and normal pressure. To date, as oxidation methods, atmospheric oxidation using a furnace system, rapid thermal oxidation (RTO), and reduced pressure oxidation using a vacuum chamber have been reported. Recently, an oxidation method using oxygen radicals and an interfacial planar formation method have been proposed.
퍼니스 시스템을 이용한 상압 산화는 상압에서 산화 분위기 하에서 처리되는데, 디바이스 제조에 있어서 가장 전형적인 방법이다. 산화종에 따라서, 수분을 포함하지 않는 건조 산소에 의한 산화(건식 산화)와, 수증기를 포함하는 산소에 의한 산화(습식 산화)로 분류된다. 산화 온도가 동일할 때, 일반적으로 습식 산화가 건식 산화보다 산화막의 성장 속도가 높다. 이는 산화막에 대한 평형 용해도가 산화종에 의존한다고 가정하기 때문이다.Atmospheric oxidation with a furnace system is carried out under an oxidizing atmosphere at atmospheric pressure, which is the most typical method for device manufacture. Depending on the oxidized species, oxidation by dry oxygen (dry oxidation) not containing water and oxidation by oxygen (wet oxidation) including water vapor are classified. When the oxidation temperatures are the same, wet oxidation generally has higher growth rate of the oxide film than dry oxidation. This is because it is assumed that the equilibrium solubility for the oxide film depends on the oxide species.
또한, 실리콘 산화막이 얇은 경우, 고희석 산화법이 제안되었다. 이는, 질소 가스 등과 같은 희석 가스를 산소 분위기에 혼합하여, 공급되는 산소의 양을 감소시킴으로써, 초박 산화막을 제어가능하게 형성한다. 열 산화 시스템용의 기본 반응기에는 저항-가열 퍼니스 및 관형(tubular) 용융 석영 보트가 있으나, Si 웨이퍼들은 상기 보트 상에 정렬된다. 고순도의 산소 또는 순수한 수증기를 반응관으로 보낸다. 일반적으로, 산소 시스템은 가스의 교환, 및 Si 웨이퍼의 입/출력을 자동으로 제어하는 마이크로프로세서를 사용한다. 또한, 산화 온도의 상승/하강 프로파일을 제어하고, 산화 온도를 ±1℃ 이내에서 지속시키도록 정확하게 제어한다.In addition, when the silicon oxide film is thin, a high dilution oxidation method has been proposed. This mixes a diluent gas, such as nitrogen gas, into an oxygen atmosphere to reduce the amount of oxygen supplied, thereby making it possible to controllably form the ultrathin oxide film. Basic reactors for thermal oxidation systems include resistance-heating furnaces and tubular fused quartz boats, but Si wafers are aligned on the boat. High purity oxygen or pure water vapor is sent to the reaction tube. In general, oxygen systems use microprocessors that automatically control the exchange of gases and the input / output of Si wafers. In addition, the rise / fall profile of the oxidation temperature is controlled and precisely controlled to keep the oxidation temperature within ± 1 ° C.
그러나, 상기 방법에 있어서, 산화막이 극히 얇은 경우, 초박막 영역의 막 두께를 제어하는 것은 매우 어렵다. 퍼니스 시스템에 의한 상압 산화법에 있어서, 산화 온도는 충분히 제어될 수 있지만, 웨이퍼가 퍼니스로 입력될 때 발생하는 수반적인 산화로 인해, 원하지 않은 산화막이 형성될 수 있다. 또한, 웨이퍼가 퍼니스로부터 출력될 때, 잔존하는 산화 분위기로 인해 산화막이 형성될 수 있다. 이는, 온도를 급속하게 변화시키고 산화 분위기를 변화시키는 공정에 퍼니스가 적절하지 않기 때문이다.However, in the above method, when the oxide film is extremely thin, it is very difficult to control the film thickness of the ultra thin film region. In the atmospheric oxidation method by the furnace system, the oxidation temperature can be sufficiently controlled, but due to the accompanying oxidation occurring when the wafer is input into the furnace, an unwanted oxide film can be formed. In addition, when the wafer is output from the furnace, an oxide film may be formed due to the remaining oxidizing atmosphere. This is because the furnace is not suitable for the process of rapidly changing the temperature and changing the oxidizing atmosphere.
따라서, 퍼니스 시스템에 의한 상압 산화법에 있어서, 실제로 막 형성을 제어하는 것 이외에, 퍼니스에서의 웨이퍼 입/출력 시 발생하는 산화 반응을 고려하여 막 두께를 제어하는 것도 필요하다. 특히, 퍼니스에서의 웨이퍼 입/출력 시 형성되는 산화막의 두께는, 3.0㎚ 이하의 초박막 영역에서 전체 막 두께에 대하여 증가된 비율을 차지한다. 그러므로, 막 두께를 제어하여 막의 품질을 균일하게 하는 것은 어렵게 된다. 또한, 퍼니스관에 의한 산화막 형성 방법에 있어서, 희석 가스를 포함하는 분위기에서의 산화는 초박막 영역에서의 막 두께에 대한 제어성을 증대시킨다고 제안되었다. 그러나, 이 방법은 상기 문제를 완전히 해결할 수 없다. 더욱이, 웨이퍼를 퍼니스로 입력할 때, 주입된 희석 가스가 Si 표면을 거칠게 한다는 것도 보고되었다.Therefore, in the atmospheric pressure oxidation method using the furnace system, in addition to controlling the film formation in practice, it is also necessary to control the film thickness in consideration of the oxidation reaction occurring during wafer input / output in the furnace. In particular, the thickness of the oxide film formed upon wafer input / output in the furnace occupies an increased ratio with respect to the total film thickness in the ultra-thin film region of 3.0 nm or less. Therefore, it is difficult to control the film thickness to make the film quality uniform. In addition, in the method of forming an oxide film by a furnace tube, it has been proposed that oxidation in an atmosphere containing dilution gas increases controllability of the film thickness in the ultra-thin film region. However, this method cannot completely solve the problem. Furthermore, it has also been reported that when the wafer is fed into the furnace, the injected diluent gas roughens the Si surface.
또한, 적외선 가열에 의한 RTO법은 텅스텐 할로겐화물 램프 또는 아크 램프로부터의 적외선 광을 이용하는 방법이다. 이 방법에 있어서, 온도의 상승 또는 하강 시 웨이퍼 일부에서의 열 및 온도 변화를 균일하게 하기 위해, 램프의 배열, 반사판의 설계, 챔버의 구조, 및 서셉터(susceptor)의 재료/형태에 여러 가지 개선이 있었다. RTO법은 적외선 광의 주파장(1㎛)이 Si의 기초 흡수단과 중복되어 광 흡수 효율이 높으므로, 얇은 산화막이 고온에서 단시간에 형성될 수 있다. RTO법에 의한 산화막 형성 방법은 급속한 온도 변화에 의한 열 산화 반응을 제어할 수 있다. 퍼니스 산화에서는 막 두께를 시간적으로 제어하지만, RTO법으로는 시간 및 온도에 대한 제어가 가능하다. 그러므로, 퍼니스 산화와 비교할 때, 막 두께의 제어성이 향상될 수 있고, 퍼니스에서의 웨이퍼 입/출력 시 형성되는 산화막의 두께가 감소될 수 있다.In addition, the RTO method by infrared heating is a method using infrared light from a tungsten halide lamp or an arc lamp. In this method, various arrangements of the lamp arrangement, the design of the reflector plate, the structure of the chamber, and the material / type of the susceptor can be used in order to uniformize the heat and temperature change in the part of the wafer when the temperature rises or falls. There was an improvement. In the RTO method, since the dominant wavelength (1 mu m) of infrared light overlaps with the basic absorption stage of Si and the light absorption efficiency is high, a thin oxide film can be formed in a short time at a high temperature. The oxide film formation method by RTO method can control the thermal oxidation reaction by rapid temperature change. In furnace oxidation, the film thickness is controlled in time, but the RTO method allows control over time and temperature. Therefore, compared with the furnace oxidation, the controllability of the film thickness can be improved, and the thickness of the oxide film formed upon wafer input / output in the furnace can be reduced.
그러나, 이 방법에 있어서, 3.0㎚ 이하의 초박막 영역에서는, 온도의 상승 및 하강을 초 단위로 제어하여야 하므로, 막 두께의 제어로 인해 공정 마진이 제한되고, 또한 전제 웨이퍼면 상의 온도의 정확성 및 완전한 온도 제어가 요구된다. 더욱이, 자연 산화막이 실온에서도 형성되므로, 퍼니스관에 의한 산화와 같이, 웨이퍼를 반송할 때 원하지 않은 산화막이 형성될 수 있다. 또한, RTO법에 있어서, 막 두께의 균일성이 퍼니스 산화에 의한 막 두께의 균일성보다 약간 떨어진다. 이는, 매우 짧은 시간동안 면 내에서 균일하게 온도를 상승 및 하강시키기 위해서는 각 램프를 개별적으로 매우 정확하게 제어하는 것이 요구되기 때문이다.However, in this method, in the ultra-thin region of 3.0 nm or less, since the rise and fall of the temperature must be controlled in seconds, the process margin is limited due to the control of the film thickness, and also the accuracy and completeness of the temperature on the entire wafer surface Temperature control is required. Furthermore, since the native oxide film is formed even at room temperature, an unwanted oxide film may be formed when carrying the wafer, such as oxidation by the furnace tube. In addition, in the RTO method, the uniformity of the film thickness is slightly inferior to the uniformity of the film thickness due to furnace oxidation. This is because it is required to control each lamp individually and very accurately in order to raise and lower the temperature uniformly in plane for a very short time.
한편, 진공 챔버를 이용한 감압 산화법으로는, 공급되는 산소의 양을 감소시킴으로써 3.0㎚ 이하의 초박막 영역에서의 막 두께를 매우 정확하게 제어할 수 있다. Physical Review Letter, vol.80, p.345, 1998에서는, 초고 진공(ultra-high vaccum : UHV) 시스템 및 이 시스템에 설치된 주사형 반사 전자 현미경(scanning reflection electron microscopy : SREM)으로 구성된 장치를 이용하여, 압력 및 기판 온도를 제어하면서 산화막들이 층마다 성장하는 작용을 관찰한다. 예를 들면, 3분간 실온에서 2×10-6Torr의 산소 분압으로 처리할 때, 제1 산화막이 형성된다. 그 다음, 15분간 실온에서 2×10-6Torr의 산소 분압으로 처리하고, 17분간 635℃의 기판 온도로 처리할 때, 제2 산화막이 형성된다. 그 다음, 65분간 700℃에서 2×10-5Torr로 처리할 때, 제3 산화막이 형성된다. 이들 반응 작용은 SREM상의 콘트라스트 반전을 관찰함으로써 확인된다. 따라서, 압력, 기판 온도, 및 처리 시간을 결합함으로써, 산화막의 성장을 층마다 제어할 수 있다.On the other hand, by the reduced pressure oxidation method using a vacuum chamber, the film thickness in the ultra-thin film area | region of 3.0 nm or less can be controlled very accurately by reducing the quantity of oxygen supplied. In Physical Review Letter, vol. 80, p.345, 1998, a device consisting of an ultra-high vaccum (UHV) system and a scanning reflection electron microscopy (SREM) installed therein The growth of the oxide films from layer to layer is observed while controlling the pressure and substrate temperature. For example, when treated with oxygen partial pressure of 2 × 10 −6 Torr at room temperature for 3 minutes, a first oxide film is formed. Then, when treated with an oxygen partial pressure of 2 × 10 −6 Torr at room temperature for 15 minutes and at a substrate temperature of 635 ° C. for 17 minutes, a second oxide film is formed. Then, a third oxide film is formed when treating with 2 × 10 −5 Torr at 700 ° C. for 65 minutes. These reactions are confirmed by observing contrast inversion on SREM. Therefore, by combining pressure, substrate temperature, and processing time, growth of the oxide film can be controlled for each layer.
그러나, UHV 시스템을 이용하여 산소 분압, 시간, 및 기판 온도를 제어함으로써 산화막을 층마다 퇴적시키는 방법은 하나의 산화막을 완성하는 데 너무 오랜 시간을 소요하므로 대량 생산에는 적절하지 않다. 또한, 이 방법으로는, 각 층마다 막 두께를 제어하기 위해 10-5내지 10-6Torr의 산소 분위기에서 막을 형성하므로, 낮은 산화막 밀도가 예상된다. 산화막의 밀도가 감소되면 누설 전류가 증가한다고 보고되어 있다. 따라서, 이러한 막 성장법으로는 바람직한 전기적 특성을 획득하기가 어렵다.However, a method of depositing oxide films layer by layer using the UHV system to control oxygen partial pressure, time, and substrate temperature is not suitable for mass production because it takes too long to complete one oxide film. In addition, with this method, since the film is formed in an oxygen atmosphere of 10 −5 to 10 −6 Torr in order to control the film thickness for each layer, a low oxide film density is expected. It is reported that leakage current increases as the density of the oxide film decreases. Therefore, it is difficult to obtain desirable electrical properties with this film growth method.
산소 라디칼을 이용한 산화막 형성 방법에 관해서, Toriumi, Toshiba Corp. 등이 IEDM98에서 하기와 같은 방법을 보고하였다. 퍼니스 시스템을 사용하여, 5Torr의 산소 분압에서 라디칼 산화 처리하여 10㎚ 산화막을 형성한다. 동일한 조건 하에서 형성된 건식 산화막과 비교할 때, 상기 산화막은 밀도가 높고 거칠지 않다. 이들에 따르면, 이는 산소 라디칼이 SiO2네트워크 중의 결함을 보수하고 계면 상에 존재하는 돌기를 우선적으로 산화시키기 때문이다. 또한, 상기 2가지 효과에 의해서 누설 전류가 감소되어, 신뢰성이 높은 산화막을 생성할 수 있다는 것을 보였다.For a method of forming an oxide film using oxygen radicals, Toriumi, Toshiba Corp. Et al. Reported the following method in IEDM98. Using a furnace system, radical oxidation treatment was performed at an oxygen partial pressure of 5 Torr to form a 10 nm oxide film. Compared with the dry oxide film formed under the same conditions, the oxide film is high in density and not rough. According to them, this is because oxygen radicals repair defects in the SiO 2 network and preferentially oxidize the protrusions present on the interface. In addition, it has been shown that the leakage current is reduced by the above two effects, thereby producing a highly reliable oxide film.
그러나, 5Torr의 압력에서 산소 라디칼을 퍼니스 시스템에 주입하는 경우, 3.0㎚ 이하의 초박막의 두께를 제어하는 것은 어려운 일이다. 이는, 이미 상술한 바와 같이, 퍼니스에서 웨이퍼 입/출력 시 형성되는 산화막에는 매우 정확한 시간 제어가 요구되기 때문이다.However, when oxygen radicals are injected into the furnace system at a pressure of 5 Torr, it is difficult to control the thickness of the ultra-thin film of 3.0 nm or less. This is because, as already mentioned above, very accurate time control is required for the oxide film formed during wafer input / output in the furnace.
산화막이 얇아짐에 따라, 계면 평탄화가 점점 더 연구되었다. 이는, 최근 수년간 소자 집적도의 증가에 따른 미세-구조화에 기인하여, 주행 전자의 계면 산란에 의해 유발되는 소자 반응 속도의 저하 및 초박 산화막에서의 항복 현상(breakdown)의 발생에 대한 문제점들이 현저하게 나타났기 때문이다. 현재까지는, 실리콘 기판을 초고 진공에서 가열하여 청정한 표면을 획득하고 나서 자연 산화막을 성장시키거나, 표면 원자가 재결합되지 않도록 하기 위해 실리콘 기판 상의 미결합수를 수소와 같은 1가의 원소로 종단시키고 나서 다른 물질로 된 막을 흡수, 퇴적 등으로 형성하여, 원자적 관점에서 평탄한 계면을 획득할 수 있는 방법들이 제안되었다 (일본 특허 공개 공보 제5-243266호(1993), 제9-51097호(1997), 및 제9-102459호(1997)).As the oxide film became thinner, interface planarization was increasingly studied. This is due to the micro-structuring with the increase in device integration in recent years, and the problems of the degradation of the device reaction speed caused by the interfacial scattering of the traveling electrons and the occurrence of breakdown in the ultra-thin oxide film have been remarkable. Because. To date, silicon substrates are heated in ultra-high vacuum to obtain a clean surface and then grow a native oxide film or terminate unbound water on a silicon substrate with a monovalent element, such as hydrogen, to prevent surface atoms from recombining and then into another material. A method has been proposed in which a film can be formed by absorption, deposition, or the like to obtain a flat interface from an atomic point of view (Japanese Patent Laid-Open Nos. 5-243266 (1993), 9-51097 (1997), and 9-102459 (1997).
이러한 방법들에 있어서, 고온에서 어닐링한 후에 산소 또는 수소로 표면을 종단시키기 위해서는 기판을 저온으로 냉각할 필요가 있다. 그러므로, 공정에 요구되는 시간 및 공정 수가 증가하는 문제가 있다. 더욱이, 산소로 종단시킨 경우, 자연 산화막이 형성되고, 3.0㎚ 이하의 초박막 영역에서, 그 두께는 전체 막 두께에 대해 증가된 비율을 차지할 것이다. 그러므로, 막의 품질을 균일하게 하기 위해 막 두께를 제어하는 것이 어렵게 된다. 더욱이, 평탄화 이후의 산화 처리에 있어서, 산소 분자에 의한 열 반응을 이용한다. 그러므로, 웨이퍼의 전표면에서의 계면의 평탄 균일성은 온도 분포에 의존한다.In these methods, the substrate needs to be cooled to low temperature in order to terminate the surface with oxygen or hydrogen after annealing at high temperature. Therefore, there is a problem that the time and number of processes required for the process are increased. Moreover, when terminated with oxygen, a native oxide film is formed, and in the ultra-thin region of 3.0 nm or less, the thickness will occupy an increased ratio with respect to the overall film thickness. Therefore, it is difficult to control the film thickness in order to make the film quality uniform. Moreover, in the oxidation treatment after planarization, thermal reaction with oxygen molecules is used. Therefore, the flatness uniformity of the interface at the entire surface of the wafer depends on the temperature distribution.
상기 공지된 막 형성 방법들은 하기의 문제점들이 있다.The known film forming methods have the following problems.
제1 문제점은 3.0㎚ 이하의 초박막의 영역에서 정확하게 제어되어야 한다는 점이다. 막 두께를 정확하게 제어할 수 있는 방법으로서, UHV 시스템을 이용하여 단원자층들을 층마다 성장시키는 방법을 설명하였다. 그러나, 하나의 산화막을 완성하는 데 너무 오랜 시간을 소요하므로 대량 생산에 적합하지 않다. 또한, 이 방법에서는, 각 층마다 막 두께를 제어하기 위해 10-5내지 10-6Torr의 산소 분위기에서 막을 형성하므로, 낮은 산화막 밀도가 예상된다. 산화막의 밀도가 감소하면 누설 전류가 증가한다고 보고되어 있다. 따라서, 이러한 막 성장법에 의하면 바람직한 전기적 특성을 획득하기가 어렵다. 한편, RTO에 의한 산화법에 있어서, 웨이퍼 전체에서 온도를 급속하게 변화시켜야 하므로, 온도를 정확하게 제어하는 것이 어려워져서 기판의 면 내 균일성이 좋지 않다.The first problem is that it must be precisely controlled in the region of the ultra-thin film of 3.0 nm or less. As a method of accurately controlling the film thickness, a method of growing monoatomic layers layer by layer using a UHV system has been described. However, it takes too long to complete one oxide film and is not suitable for mass production. Further, in this method, since the film is formed in an oxygen atmosphere of 10 −5 to 10 −6 Torr in order to control the film thickness for each layer, a low oxide film density is expected. It is reported that the leakage current increases as the density of the oxide film decreases. Therefore, according to this film growth method, it is difficult to obtain desirable electrical characteristics. On the other hand, in the oxidation method by RTO, since the temperature must be changed rapidly throughout the wafer, it is difficult to accurately control the temperature, resulting in poor in-plane uniformity of the substrate.
제2 문제점은 기판의 면 내 균일성이 좋지 않다는 점이다. 여기서, 면 내 균일성은 산화막의 두께/품질, 계면의 평탄성, 산화막의 밀도 등과 같은 모든 파라미터들이 기판의 전표면에 걸쳐 동일하다는 것을 의미한다. 면 내 균일성을 획득하는 방법으로서, 퍼니스 시스템에 의한 산화법이 개시되었다. 퍼니스 시스템 내부의 온도를 ±1℃ 이내로 제어하므로, 우수한 면 내 균일성을 획득할 수 있다. 그러나, 웨이퍼가 퍼니스에 입력될 때 발생하는 수반적인 산화로 인해, 원하지 않는 산화막이 형성될 수 있다. 또한, 웨이퍼가 퍼니스로부터 출력될 때 잔존한 산화 분위기로 인해, 산화막이 형성될 수 있다. 특히, 퍼니스에서 웨이퍼 입/출력 시 형성되는 산화막의 두께는 3.0㎚ 이하의 초박막의 영역에서 전체 막 두께에 대해 증가된 비율을 차지한다. 그러므로, 제1 문제점에서 상술한 바와 같이 막 두께를 제어하는 것은 어렵다. 또한, 산화막에서 균일한 막의 품질을 획득하는 것도 어렵다. 따라서, 이 방법은 3.0㎚ 이하의 초박 산화막에 대한 해결책이 아니다.The second problem is that the in-plane uniformity of the substrate is not good. Here, in-plane uniformity means that all parameters such as oxide thickness / quality, interface flatness, oxide density, etc. are the same over the entire surface of the substrate. As a method of obtaining in-plane uniformity, an oxidation method by a furnace system is disclosed. By controlling the temperature inside the furnace system to within ± 1 ° C, excellent in-plane uniformity can be obtained. However, due to the concomitant oxidation that occurs when the wafer enters the furnace, unwanted oxide films can be formed. In addition, an oxide film may be formed due to the remaining oxidizing atmosphere when the wafer is output from the furnace. In particular, the thickness of the oxide film formed upon wafer input / output in the furnace occupies an increased ratio with respect to the overall film thickness in the region of the ultra-thin film of 3.0 nm or less. Therefore, it is difficult to control the film thickness as described above in the first problem. It is also difficult to obtain a uniform film quality in the oxide film. Therefore, this method is not a solution for ultra-thin oxide films of 3.0 nm or less.
제3 문제점은 산화막에서 균일한 막의 품질을 획득하는 것이 어렵다는 점이다. Toriumi, Toshiba Corp. 등은 산소 라디칼을 막에서 산소 결함부와 반응시킬 수 있으므로 균일한 산화막을 획득할 수 있다는 것을 보였다. 그러나, 이는 퍼니스 시스템에 의한 막 형성 방법이므로, 3.0㎚ 이하의 초박 산화막에 대한 해결책이 아니다.A third problem is that it is difficult to obtain a uniform film quality in the oxide film. Toriumi, Toshiba Corp. Et al. Showed that an oxygen radical can react with oxygen defects in the film, thereby obtaining a uniform oxide film. However, this is a method for forming a film by a furnace system, and thus is not a solution for ultra-thin oxide films of 3.0 nm or less.
제4 문제점은 산화막 계면의 평탄화가 제어가능하지 않다는 점이다. 일본 특허 공개 공보 제5-243266호(1993)는 계면을 평탄하게 하는 방법을 개시한다. 그러나, 이 방법은 고온에서 어닐링한 후에 산소 또는 수소로 표면을 종단시키기 위해 기판을 저온으로 냉각시킬 필요가 있다. 그러므로, 공정에 요구되는 시간 및 공정 수를 증가시키는 문제가 있다. 더욱이, 평탄화 이후의 산화 처리에 있어서, 산소 분자에 의한 열 반응을 이용한다. 그러므로, 웨이퍼 전표면의 계면 평탄 균일성은 온도 분포에 의존한다.The fourth problem is that the planarization of the oxide film interface is not controllable. Japanese Patent Laid-Open No. 5-243266 (1993) discloses a method of flattening an interface. However, this method requires cooling the substrate to low temperature to terminate the surface with oxygen or hydrogen after annealing at high temperature. Therefore, there is a problem of increasing the time and the number of processes required for the process. Moreover, in the oxidation treatment after planarization, thermal reaction with oxygen molecules is used. Therefore, the interfacial flatness uniformity of the wafer front surface depends on the temperature distribution.
제5 문제점은 산화막의 밀도를 증가시키는 것이 어렵다는 점이다. 산화막의 밀도를 증가시키는 방법으로서, Toriumi, Toshiba Corp. 등은 산소 라디칼이 계면 상의 돌기부와 반응하여 평탄한 산화막을 형성하는 것을 보였다. 그러나, 이 방법으로는, 막 두께를 제어하는 것이 어렵고, 막의 품질이 균일한 산화막을 형성하는 것이 어렵다. 따라서, 이 방법으로 평탄한 계면을 획득한다고 할지라도, 3.0㎚ 이하의 초박 산화막에 대한 해결책은 아니다.The fifth problem is that it is difficult to increase the density of the oxide film. As a method of increasing the density of the oxide film, Toriumi, Toshiba Corp. Et al. Showed that oxygen radicals reacted with protrusions on the interface to form a flat oxide film. However, with this method, it is difficult to control the film thickness and to form an oxide film with a uniform film quality. Therefore, even if a flat interface is obtained by this method, it is not a solution for ultra-thin oxide films of 3.0 nm or less.
따라서, 본 발명의 목적은, 3.0㎚ 이하의 초박 산화막의 영역에서의 막 두께의 제어성, 막 두께의 면 내 균일성, 막 품질의 균일성, 및 산화막의 밀도를 높일 수 있는 게이트 산화막 형성 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a gate oxide film forming method capable of increasing the controllability of the film thickness, the in-plane uniformity of the film thickness, the uniformity of the film quality, and the density of the oxide film in the region of the ultra-thin oxide film of 3.0 nm or less. To provide.
본 발명의 다른 목적은 상기 방법에 의해 형성된 게이트 산화막을 이용한 고속 논리 반도체 장치를 제공하는 것이다.Another object of the present invention is to provide a high speed logic semiconductor device using a gate oxide film formed by the above method.
본 발명에 따르면, 게이트 산화막 형성 방법은:According to the present invention, the gate oxide forming method is:
실리콘 기판을 진공에서 가열함으로써 자연 산화막을 제거하는 단계;Removing the native oxide film by heating the silicon substrate in vacuo;
상기 실리콘 기판을 가열하면서, 산소를 포함하는 플라즈마-해리 가스에 의해 생성되는 산소 라디칼로 상기 실리콘 기판을 산화시키는 단계; 및Oxidizing the silicon substrate with oxygen radicals generated by a plasma-dissociating gas comprising oxygen while heating the silicon substrate; And
상기 산소 라디칼의 공급을 중지한 다음, 산소 분자 분위기에서 열 처리하는 단계Stopping supply of the oxygen radicals and then heat treating in an oxygen molecular atmosphere
를 포함한다.It includes.
즉, 본 발명에 있어서, 산화 분위기와 같이 O2를 포함하는 플라즈마-해리 가스로 산소 라디칼을 생성하여, 플라즈마 에너지를 제어함으로써, 깊이 방향의 산화, 즉 산화막의 두께를 제어할 수 있다. 또한, 산소 분자를 포함하는 분위기에서 수평 방향의 산화 반응을 행하여, 막 밀도, 계면 평탄도, 면 내 균일성, 및 산화막 내의 조성 균일성을 향상시킨다. 3.0㎚ 이하의 초박 산화막을 바람직하게 제어하면서 형성하기 위해, 1×10-1Torr 이하의 압력 영역 및 ECR 플라즈마원에 의한 산소 라디칼을 사용한다. 이 방법에 의하면, 초박막 영역에 전기적 특성이 우수한 게이트 산화막을 바람직하게 제어하면서 형성할 수 있다.That is, in the present invention, by generating oxygen radicals with a plasma-dissociation gas containing O 2 as in an oxidizing atmosphere and controlling plasma energy, oxidation in the depth direction, that is, thickness of the oxide film can be controlled. Further, the oxidation reaction in the horizontal direction is performed in an atmosphere containing oxygen molecules to improve film density, interfacial flatness, in-plane uniformity, and composition uniformity in the oxide film. In order to form the ultra-thin oxide film of 3.0 nm or less with preferable control, an oxygen radical by an ECR plasma source and a pressure region of 1 × 10 −1 Torr or less are used. According to this method, it is possible to form the gate oxide film having excellent electrical characteristics in the ultra-thin film region while controlling it preferably.
또한, 본 발명에 따르면, 약 10-2Torr 이상의 산소 분압 영역에서 ECR 플라즈마원에 의해 생성되는 산소 라디칼을 사용하여 실리콘 표면을 산화시킴으로써 게이트 산화막을 형성한다. 약 10-2Torr 이상의 산소 분압으로 인하여, 종래의 산화막 밀도와 유사한 산화막 밀도를 획득할 수 있다. 또한, 산소 라디칼로 인하여, 제어하기에 용이한 산화 속도, 바람직한 면 내 균일성, 및 원자적 관점에서 평탄한 계면을 획득할 수 있다. 따라서, 열 반응에 의한 종래의 열 산화막과 비교할 때, 산화 반응을 위한 산소 라디칼을 이용하면 상기 효과들을 획득할 수 있다고 추측된다.Further, according to the present invention, a gate oxide film is formed by oxidizing a silicon surface using oxygen radicals generated by an ECR plasma source in an oxygen partial pressure region of about 10 −2 Torr or more. Due to the oxygen partial pressure of about 10 −2 Torr or more, an oxide film density similar to the conventional oxide film density can be obtained. In addition, due to the oxygen radicals, it is possible to obtain a smooth interface in terms of oxidation rate, desirable in-plane uniformity, and atomic viewpoint, which are easy to control. Therefore, it is speculated that the above effects can be obtained by using oxygen radicals for the oxidation reaction as compared with the conventional thermal oxide film by the thermal reaction.
도 1은 본 발명에 따른 바람직한 실시예에 있어서 게이트 산화막 형성 방법에 사용되는 라디칼 산화막 형성 시스템을 도시하는 개략도.1 is a schematic diagram showing a radical oxide film formation system used in a gate oxide film formation method in a preferred embodiment according to the present invention.
도 2는 본 발명의 실시예에 있어서 μ파 전력의 턴-온과 정지 밸브의 개/폐 간의 관계를 도시하는 타이밍도.Fig. 2 is a timing diagram showing the relationship between the turn-on of μ-wave power and opening / closing of the stop valve in the embodiment of the present invention.
도 3a 내지 도 3d는 본 발명의 실시예에 관련된 반도체 장치의 제조 공정을 도시하는 단면도.3A to 3D are sectional views showing the manufacturing process of the semiconductor device according to the embodiment of the present invention.
도 4는 본 발명의 실시예에 있어서 산화막의 두께와 시간 간의 관계를 도시하는 그래프.4 is a graph showing the relationship between the thickness of an oxide film and the time in an embodiment of the present invention.
도 5는 본 발명의 실시예에 있어서 산화막의 밀도와 시간 간의 관계를 도시하는 그래프.Fig. 5 is a graph showing the relationship between the density of oxide film and time in the embodiment of the present invention.
도 6은 본 발명의 실시예에 있어서 산화막 계면의 거친 정도와 시간 간의 관계를 도시하는 그래프.FIG. 6 is a graph showing a relationship between roughness of an oxide film interface and time in an embodiment of the present invention. FIG.
도 7은 본 발명의 실시예에 있어서 15분간 라디칼 산화 처리하고 나서 20분간 산소 분자 분위기 처리한 막 두께의 변화를 도시하는 그래프.FIG. 7 is a graph showing a change in film thickness subjected to radical oxidation treatment for 15 minutes and oxygen atmosphere treatment for 20 minutes in an embodiment of the present invention. FIG.
도 8은 본 발명의 실시예에서 제조되는 MOSFET의 게이트 누설 특성들을 도시하는 그래프.8 is a graph showing gate leakage characteristics of a MOSFET fabricated in an embodiment of the present invention.
도 9는 본 발명의 실시예에 있어서 산화막의 두께와 μ파 전력 간의 관계를 도시하는 그래프.Fig. 9 is a graph showing the relationship between the thickness of an oxide film and μwave power in the embodiment of the present invention.
도 10은 비교 실시예에 있어서 산화막의 두께와 시간 간의 관계를 도시하는 그래프.10 is a graph showing the relationship between the thickness of an oxide film and the time in a comparative example.
도 11은 비교 실시예에 있어서 건식 산화막에 대한 막 두께의 면 내 분포를 도시하는 그래프.FIG. 11 is a graph showing the in-plane distribution of the film thickness with respect to the dry oxide film in the comparative example. FIG.
도 12는 비교 실시예에 있어서 라디칼 산화막에 대한 막 두께의 면 내 분포를 도시하는 그래프.12 is a graph showing the in-plane distribution of the film thickness with respect to the radical oxide film in a comparative example.
도 13은 비교 실시예에 있어서 5×10-4내지 5×10-2Torr의 산소 분압 영역에서의 산화막의 두께와 시간 간의 관계를 도시하는 그래프.FIG. 13 is a graph showing a relationship between an oxide film thickness and a time in an oxygen partial pressure region of 5 × 10 −4 to 5 × 10 −2 Torr in a comparative example. FIG.
도 14는 비교 실시예에 있어서 1×10-1내지 5×10-1Torr의 산소 분압 영역에서의 산화막의 두께와 시간 간의 관계를 도시하는 그래프.FIG. 14 is a graph showing a relationship between an oxide film thickness and a time in an oxygen partial pressure region of 1 × 10 −1 to 5 × 10 −1 Torr in a comparative example. FIG.
도 15는 비교 실시예에 있어서 산소 분압과 산화막의 밀도 간의 관계를 도시하는 그래프.15 is a graph showing a relationship between oxygen partial pressure and an oxide film density in a comparative example.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
101 : 시료 처리 챔버101: sample processing chamber
102 : 교환 챔버102: exchange chamber
103 : ECR 플라즈마원103: ECR plasma source
104 : 게이트 밸브104: gate valve
105 : 웨이퍼 반송 기구105: wafer transfer mechanism
106 : 가열기106: heater
107 : 웨이퍼107: Wafer
120, 122, 124, 126, 141 : 정지 밸브120, 122, 124, 126, 141: stop valve
121, 125 : 질량 흐름 제어기121, 125: mass flow controller
123 : 산소 가스 용기123: Oxygen Gas Container
127 : 디실레인 가스 용기127: disilane gas container
131, 132, 142 : 배기 시스템131, 132, 142: exhaust system
140 : 게이트 밸브140: gate valve
첨부된 도면과 함께 본 발명을 보다 상세히 설명할 것이다.The invention will be described in more detail with the accompanying drawings.
본 발명의 바람직한 실시예들을 하기 설명한다.Preferred embodiments of the invention are described below.
도 1은 본 실시예에 사용되는 UHV 산화막 형성 시스템의 일례를 도시한다. 이 시스템은 시료 처리 챔버(101) 및 배기 챔버(102)를 갖추고 있다. 배기 챔버(102)는 다수의 웨이퍼들(107)들을 담을 수 있다. 시료 처리 챔버(101)와 배기 챔버(102) 사이에는 게이트 밸브(104)를 구비한다. 각 챔버들은 다수의 펌프들을 포함하는 배기 시스템(131, 132)에 의해 배기된다. 또한, 시료 처리 챔버(101)와 배기 챔버(102) 간의 웨이퍼(107) 반송을 위해 웨이퍼 반송 기구(105)를 구비한다. 이러한 구성에 의해, 시료 처리 챔버(101)를 대기에 노출시키지 않으면서도 웨이퍼들을 교환하고 반송할 수 있다.1 shows an example of a UHV oxide film forming system used in this embodiment. The system is equipped with a sample processing chamber 101 and an exhaust chamber 102. The exhaust chamber 102 may contain a number of wafers 107. A gate valve 104 is provided between the sample processing chamber 101 and the exhaust chamber 102. Each chamber is evacuated by an exhaust system 131, 132 including a plurality of pumps. In addition, a wafer conveyance mechanism 105 is provided for conveying the wafer 107 between the sample processing chamber 101 and the exhaust chamber 102. With this configuration, the wafers can be exchanged and conveyed without exposing the sample processing chamber 101 to the atmosphere.
시료 처리 챔버(101)는 웨이퍼(107)를 가열시키기 위한 가열기(106), 산소 라디칼을 생성하기 위한 ECR 플라즈마원(103), 및 가스 공급 시스템(120 내지 127)을 구비한다. 가열기(106)는 기판을 1200℃까지 가열시킬 수 있다. 또한, 가스 공급 시스템은 산소 가스 용기(123), 디실레인(disilane) 가스 용기(127), 정지 밸브(120, 122, 124, 및 126), 및 질량 흐름 제어기(121, 125)를 포함한다. 산소 가스는 ECR 플라즈마원(103)을 통해 시료 처리 챔버(101)로 주입된다. 주입된 산소 가스는 질량 흐름 제어기에 의해 조절되고, 1×10-4내지 1×10-5Torr의 범위에서 제어될 수 있다.The sample processing chamber 101 includes a heater 106 for heating the wafer 107, an ECR plasma source 103 for generating oxygen radicals, and gas supply systems 120-127. Heater 106 may heat the substrate to 1200 ° C. The gas supply system also includes an oxygen gas container 123, a disilane gas container 127, stop valves 120, 122, 124, and 126, and a mass flow controller 121, 125. . Oxygen gas is injected into the sample processing chamber 101 through the ECR plasma source 103. The injected oxygen gas is controlled by the mass flow controller and can be controlled in the range of 1 × 10 −4 to 1 × 10 −5 Torr.
또한, ECR 플라즈마원(103)과 시료 처리 챔버(101) 사이에는, 게이트 밸브(140)를 구비한다. ECR 프라즈마원(103)을 통해 공급되는 가스는 정지 밸브(141), 및 다수의 펌프로 구성되는 배기 시스템(142)을 통해 외부로 배기될 수 있다. 이러한 구성에 의해서, 산소 라디칼을 막 형성 시 안정적으로 공급할 수 있다. 즉, 막 형성 시, 먼저 게이트 밸브(140)를 닫고 정지 밸브(141)를 열어서, 산소 가스 용기(123)로부터 공급되는 산소 가스를 질량 흐름 제어기(121)로 소정의 유속으로 조절하면서, ECR 플라즈마원(103)으로 플라즈마를 발생시킨다. 이 시간 동안, 산소 가스 또는 산소 라디칼이 배기 시스템(142)으로부터 배기되어, 질량 흐름 제어기(121)를 통해 가스의 흐름을 안정화시킨다. 그 다음, 정지 밸브(141)를 닫고 게이트 밸브(140)를 열어서, 산소 라디칼을 정확하게 조절된 유속으로 시료 처리 챔버(101)에 공급할 수 있다.In addition, a gate valve 140 is provided between the ECR plasma source 103 and the sample processing chamber 101. Gas supplied through the ECR plasma source 103 may be exhausted to the outside through the stop valve 141, and the exhaust system 142 consisting of a plurality of pumps. By this structure, oxygen radicals can be stably supplied at the time of film formation. That is, when the film is formed, the gate valve 140 is first closed and the stop valve 141 is opened to adjust the oxygen gas supplied from the oxygen gas container 123 to the mass flow controller 121 at a predetermined flow rate, thereby controlling the ECR plasma. The plasma is generated into the circle 103. During this time, oxygen gas or oxygen radicals are exhausted from the exhaust system 142 to stabilize the flow of gas through the mass flow controller 121. Oxygen radicals can then be supplied to the sample processing chamber 101 at a precisely controlled flow rate by closing the stop valve 141 and opening the gate valve 140.
또한, 가스 배기선(142)을 정지 밸브(120)와 질량 흐름 제어기(121) 사이에 설치한 경우에도, 산소 라디칼을 하기와 같은 공정으로 시료 처리 챔버(101)에 안정적으로 공급할 수 있다. 즉, 먼저, 정지 밸브(12)를 닫으면, 산소 가스가 질량 흐름 제어기(121)에 의해 소정의 유속으로 흐르면서 배기 시스템으로부터 배기되어, 질량 흐름 제어기(121)를 통한 가스의 흐름을 안정적이게 할 수 있다. 그 다음, 게이트 밸브(140)를 열고 ECR 플라즈마원(103)의 μ파를 턴 온한 후에, 정지 밸브(120)를 연다. μ파의 턴-온과 정지 밸브(120)의 개/폐 간의 시간적 관계가 도 2에 도시되어 있다. 도시된 바와 같이, 먼저 μ파에 대한 전원을 턴 온하고 나서 산소 가스를 안정된 유속으로 흐르게 하면, ECR 플라즈마원(103)을 통과할 때 산소 가스는 산소 라디칼을 생성한다. 이로써, 산소 라디칼을 정확하게 조절된 유속으로 시료 처리 챔버(101)에 공급할 수 있다.In addition, even when the gas exhaust line 142 is provided between the stop valve 120 and the mass flow controller 121, oxygen radicals can be stably supplied to the sample processing chamber 101 by the following process. That is, first, when the stop valve 12 is closed, oxygen gas is exhausted from the exhaust system while flowing at a predetermined flow rate by the mass flow controller 121, so that the flow of gas through the mass flow controller 121 can be stabilized. have. Then, after opening the gate valve 140 and turning on the? Wave of the ECR plasma source 103, the stop valve 120 is opened. The temporal relationship between the turn-on of μwave and the opening / closing of the stop valve 120 is shown in FIG. 2. As shown, first turning on the power for [mu] wave and then allowing oxygen gas to flow at a stable flow rate, the oxygen gas produces oxygen radicals as it passes through the ECR plasma source 103. As a result, oxygen radicals can be supplied to the sample processing chamber 101 at a precisely controlled flow rate.
상기 구성의 시스템에 의하면, 게이트 절연막을 형성하는 데 요구되는 산소 라디칼 및 산소 가스를 시료 처리 챔버(101)에 주입할 수 있으므로 본 발명에 따른 막 형성 조건들을 실현할 수 있다. 즉, ECR 플라즈마원(103)을 통해 산소 가스를 흐르게 함으로써, 산소 라디칼 및 산소 분자를 안정적으로 공급할 수 있고, 질량 흐름 제어기(121)에 의해 시료 처리 챔버(101)의 압력을 1×10-1Torr 이하로 설정할 수 있다.According to the system of the above constitution, since oxygen radicals and oxygen gas required to form the gate insulating film can be injected into the sample processing chamber 101, the film forming conditions according to the present invention can be realized. That is, by flowing an oxygen gas through the ECR plasma source 103, it is possible to stably supply oxygen radicals and oxygen molecules, and the mass flow controller 121 controls the pressure of the sample processing chamber 101 to 1 × 10 −1. It can be set below Torr.
[실시예 1]Example 1
도 3a는 본 실시예에서 제조된 시료를 개략적으로 도시한다. 먼저 본 실험에서 사용되는 시료에, ρ=0.02Ω㎝의 p-Si(100) 실리콘 기판(204) 상에 형성된 소자 분리 영역을 제공한다. 이 소자 분리 영역 형성 시, 실리콘 기판의 표면에 열 산화막을 형성하고 나서 소자 분리 영역을 선택적으로 산화시키는 경우 실리콘 산화막을 마스크로서 형성한다. 그 다음, 소자 분리 영역 상에 실리콘 질화막만을 남겨 두기 위해 실리콘 산화막을 패터닝하고 나서, 실리콘 기판과 동일한 종류의 불순물을 소자 분리 영역에 주입한다. 그 다음, 소자 분리 영역 상에 두꺼운 산화막(205)을 형성한다.3A schematically shows a sample prepared in this example. First, a device isolation region formed on the p-Si (100) silicon substrate 204 of ρ = 0.02 µcm is provided to the sample used in this experiment. In forming the device isolation region, a silicon oxide film is formed as a mask when a thermal oxide film is formed on the surface of the silicon substrate and then the device isolation region is selectively oxidized. Then, the silicon oxide film is patterned so as to leave only the silicon nitride film on the device isolation region, and then the same kind of impurities as the silicon substrate are implanted into the device isolation region. Then, a thick oxide film 205 is formed on the device isolation region.
시료를 APM 세정, HF 세정, 및 순수한 물에 의한 세정 처리한 후에, UHV 산화막 형성 시스템으로 반송한다. 교환 챔버(102) 내의 진공도는 1×10-7Torr 이하이고, 시료 처리 챔버(101) 내의 진공도는 1×10-9Torr 이하이다. 교환 챔버(102)의 내부를 충분히 배기시킨 후에, 시료를 시료 처리 챔버(101)로 반송한다. 주입한 시료를 가열기로 5분간 900℃에서 배면부터 어닐링한다. 결과적으로, 세정된 후에 형성된 자연 산화막이 Si 표면으로부터 제거되어, 세정된 Si 표면이 노출된다. 이 때, 원자적 관점에서 평탄한 표면이 세정된 Si 표면 상에 형성된다. 그 다음, 시료의 온도를 750℃로 유지하여, 본 발명의 방법에 따른 게이트 산화막(206)을 형성한다. 그 다음, 시료의 온도를 650℃로 유지하고, 디실레인을 10sccm으로 흐르게 하며, p-Si 게이트 전극(207)을 퇴적한다 (도 3b, 도 3c).After the sample is subjected to APM washing, HF washing and washing with pure water, the sample is returned to the UHV oxide film forming system. The degree of vacuum in the exchange chamber 102 is 1 × 10 −7 Torr or less, and the degree of vacuum in the sample processing chamber 101 is 1 × 10 −9 Torr or less. After the inside of the exchange chamber 102 is sufficiently exhausted, the sample is conveyed to the sample processing chamber 101. The injected sample is annealed from the back at 900 ° C. for 5 minutes with a heater. As a result, the native oxide film formed after the cleaning is removed from the Si surface, thereby exposing the cleaned Si surface. At this time, a flat surface is formed on the cleaned Si surface from an atomic point of view. The temperature of the sample is then maintained at 750 ° C. to form a gate oxide film 206 according to the method of the present invention. Then, the temperature of the sample is maintained at 650 ° C., the disilane is flowed at 10 sccm, and the p-Si gate electrode 207 is deposited (FIGS. 3B and 3C).
본 제1 실시예에서는, 시료를 대기로 내보내어, MOSFET 트랜지스터 제조 공정에 공급한다. 이 공정에서는, 게이트 전극 p-Si(207)의 측면 상에 측벽(211)을 형성하고 나서, 이온 주입으로 소스/드레인 영역(208)을 형성한다. 그 다음, 스퍼터링으로 티타늄을 전표면 상에 퇴적하고 난 후에, 소스/드레인 영역 상에 노출된 실리콘과 티타늄을 함유한 게이트 전극을 반응시켜 티타늄 실리콘층(209, 210)을 형성하고 나서, 반응하지 않은 티타늄을 웨트 용액에서 제거한다 (도 3d). 그 다음, 컨택트 홀 및 알루미늄 배선을 형성한다. 본 발명에 따른 산화막 형성 조건을 하기 설명한다.In the first embodiment, the sample is taken out into the atmosphere and supplied to the MOSFET transistor manufacturing process. In this step, sidewalls 211 are formed on the side surfaces of the gate electrode p-Si 207, and then source / drain regions 208 are formed by ion implantation. Then, after depositing titanium on the entire surface by sputtering, the gate electrodes containing titanium and silicon exposed on the source / drain regions are reacted to form the titanium silicon layers 209 and 210 and then not reacted. Titanium is removed from the wet solution (FIG. 3D). Then, contact holes and aluminum wirings are formed. The oxide film formation conditions according to the present invention will be described below.
시료의 온도를 750℃로 설정하고, 산소 가스를 5.0×10-2Torr로 UHV 챔버에 주입하며, 1500W의 μ파 전력을 공급한다. 이로부터, 라디칼 산화막(206)이 노출된 Si 세정 표면 상에 형성된다 (도 3b). 도 4는 본 조건 하에서 Si 세정 표면에 형성된 산화막 두께의 시간 의존성을 도시한다. 한편, 산화막의 두께는 분광 엘립소메트리(spectroscopic ellipsometry)를 사용하여 측정된다. 도 4에 도시된 바와 같이, 본 발명의 산화법은 10분간의 처리로 약 2.3㎚의 막 두께를 얻게 되는데, 이는 퍼니스 시스템 또는 RTO에 의한 산화법과 비교할 때 시간에 대한 제어성이 향상된 것임을 보이는 것이다. 퍼니스 시스템 또는 RTO에 의한 산화법에 있어서, 막 두께를 동일하게 하기 위해서는 초 단위의 시간 제어가 필요하다. 따라서, 본 발명의 본 실시예에서는, 약 5.0×10-2Torr의 분위기에서 산소 라디칼을 사용함으로써, 바람직하게 제어하면서 두께가 3.0㎚ 이하인 산화막을 형성할 수 있다.The temperature of the sample is set to 750 ° C., oxygen gas is injected into the UHV chamber at 5.0 × 10 −2 Torr, and 1500 W μ-wave power is supplied. From this, a radical oxide film 206 is formed on the exposed Si cleaning surface (FIG. 3B). 4 shows the time dependence of the oxide film thickness formed on the Si cleaning surface under this condition. Meanwhile, the thickness of the oxide film is measured using spectroscopic ellipsometry. As shown in Fig. 4, the oxidation method of the present invention results in a film thickness of about 2.3 nm after 10 minutes of treatment, which shows that the control over time is improved as compared with the oxidation method by furnace system or RTO. In the furnace system or the oxidation method by RTO, time control in seconds is required to make the film thickness the same. Therefore, in this embodiment of the present invention, by using oxygen radicals in an atmosphere of about 5.0 × 10 −2 Torr, an oxide film having a thickness of 3.0 nm or less can be formed while controlling preferably.
본 조건 하에서 형성된 라디칼 산화막에 관하여, X선 및 AFM(atomic force microscopy : 원자간력 현미경)을 사용하여 산화막의 밀도 및 계면 평탄성을 측정한다. 도 5 및 도 6은 이러한 변수들의 시간 의존성을 도시한다. 도 5에 있어서, 라디칼 처리를 위한 시간에 관하여 산화막의 밀도는 증가한다. 한편, 도 6에 있어서, 라디칼 처리를 위한 시간에 관하여 계면의 거친 정도는 감소한다.Regarding the radical oxide film formed under these conditions, the density and the interfacial flatness of the oxide film are measured using X-rays and atomic force microscopy (AFM). 5 and 6 show the time dependence of these variables. In Fig. 5, the density of the oxide film increases with respect to the time for radical treatment. On the other hand, in Fig. 6, the roughness of the interface with respect to the time for radical treatment decreases.
산화막의 밀도에 관하여, 현재까지 다음과 같은 관계가 연구 결과로서 보고되었다.Regarding the density of the oxide film, the following relationship has been reported as a result of research to date.
CVD 산화막;2.40g/㎤ 〈 건식 산화막;2.55g/㎤ 〈 습식 산화막;2.60g/㎤CVD oxide film; 2.40 g / cm 3 < dry oxide film; 2.55 g / cm 3 < wet oxide film; 2.60 g / cm 3
산화막의 밀도와 누설 전류 간의 상호 관계가 밝혀졌다. 따라서, 종래의 게이트 산화막과 동일한 특성을 얻기 위해서는, 2.55g/㎤ 이상의 산화막 밀도가 요구된다. 본 실시예에서 형성된 산화막 밀도를 측정하면, 15분 이상 처리되고 두께가 2.5㎚ 이상인 산화막은 본 요건을 만족시킨다.The correlation between the density of the oxide film and the leakage current was found. Therefore, in order to obtain the same characteristics as the conventional gate oxide film, an oxide film density of 2.55 g / cm 3 or more is required. When the oxide film density formed in this embodiment is measured, an oxide film processed for 15 minutes or more and having a thickness of 2.5 nm or more satisfies this requirement.
계면이 매우 거친 경우, 반전층의 주행 전자가 산란되어 소자의 응답 속도를 억제하는 문제점을 일으킨다. 계면 산란을 억제시키기 위해, 계면의 거친 정도를 감소시키는 것은 중요하다. 초고 진공에서 고온의 Si 표면을 어닐링한 경우 Si 세정 표면이 나타난다는 것을 밝혔다. 이 경우, 이 표면은 2×1 2분자체 구조(dimeric structure) 및 스텝 구조(step structure)로 구성되고, 원자적 관점에서의 평탄성을 획득한다. 상기 표면을 AFM에 의해 측정하여 얻은 RMS값(root mean square value ; 실효값)은 약 0.06㎚이다. RMS값은 표면 요철의 정도를 나타내며, 이 값이 작을수록 표면은 평탄하다. 10분 이상 처리되고 막 두께가 2.3㎚ 이상인 산화막의 계면에 대한 RMS값은 0.07㎚ 이하이다. 따라서, 매우 평탄한 계면을 형성하게 된다.If the interface is very rough, traveling electrons in the inversion layer are scattered, causing a problem of suppressing the response speed of the device. In order to suppress interfacial scattering, it is important to reduce the roughness of the interface. The annealing of the hot Si surface at ultra high vacuum revealed a Si cleaning surface. In this case, this surface is composed of a 2 × 1 dimeric structure and a step structure, and acquires flatness from an atomic point of view. The root mean square value (RMS) obtained by measuring the surface by AFM is about 0.06 nm. The RMS value represents the degree of surface irregularities, and the smaller the value, the flatter the surface. RMS value with respect to the interface of the oxide film processed more than 10 minutes and whose film thickness is 2.3 nm or more is 0.07 nm or less. Thus, a very flat interface is formed.
따라서, 라디칼 산화는 3.0㎚ 이하의 막 두께 제어성은 바람직하지만, 2.3 내지 2.5㎚ 이하의 두께 영역에서의 산화막의 밀도가 감소되어, 계면이 보다 더 거칠어 진다.Accordingly, the radical oxidation has a film thickness controllability of 3.0 nm or less, but the density of the oxide film in the thickness region of 2.3 to 2.5 nm or less is reduced, and the interface becomes rougher.
다음으로, 산화막 처리 시간이 15분 이하인 산화막의 경우, 플라즈마를 턴 오프하고, 산소 분자 분위기에서 20분간 어닐링 처리한다. 도 7은 상기 경우의 막 두께의 변화를 도시한다. 플라즈마를 턴 오프한 후에는 막 두께가 더 이상 증가하지 않는다. 이는 플라즈마 조사 시간이 막 두께를 결정한다는 것을 의미한다. X선 및 AFM으로 어닐링한 이후 산화막의 밀도 및 거친 정도를 측정한 경우에, 어떤 산화막이라도 2.55g/㎤ 이상의 산화막의 밀도 및 0.07㎚ 이하의 RMS값을 갖는다.Next, in the case of an oxide film having an oxide film treatment time of 15 minutes or less, the plasma is turned off and annealed for 20 minutes in an oxygen molecular atmosphere. 7 shows the change of the film thickness in this case. After turning off the plasma, the film thickness no longer increases. This means that the plasma irradiation time determines the film thickness. When the density and roughness of the oxide film are measured after annealing with X-rays and AFM, any oxide film has a density of an oxide film of 2.55 g / cm 3 or more and an RMS value of 0.07 nm or less.
상기 방법을 이용하면, 2.55g/㎤ 이상의 산화막의 밀도 및 0.07㎚ 이하의 RMS값을 갖는 초박 산화막이 다양한 두께로 형성된다. 그 다음, 이러한 막 상에 디실레인을 흘려서, 게이트 전극에 대응하는 p-Si막을 약 100㎚로 퇴적한다 (도 3b). p-Si막을 퇴적한 후에, 시료를 이 시스템으로부터 내보내어, 그로부터 MOSFET 트랜지스터를 제조한다. MOSFET 트랜지스터의 전기적 특성 측정 시, 막 두께가 1.0㎚까지인 초박 산화막은 비정상적인 누설 전류를 발생시키지 않으므로, 해당 트랜지스터가 정상적으로 동작하는 것이 확인된다 (도 8).Using this method, an ultra-thin oxide film having a density of an oxide film of 2.55 g / cm 3 or more and an RMS value of 0.07 nm or less is formed in various thicknesses. Then, desilane is flowed on such a film to deposit a p-Si film corresponding to the gate electrode at about 100 nm (FIG. 3B). After depositing the p-Si film, a sample is taken out of this system to manufacture a MOSFET transistor therefrom. In measuring the electrical characteristics of the MOSFET transistors, since the ultra-thin oxide film having a film thickness of up to 1.0 nm does not generate abnormal leakage current, it is confirmed that the transistor operates normally (Fig. 8).
더욱이, 용량-전압 측정에 의한 계면 상태 밀도 측정 시, 어떤 시료라도 약 1×1010/eV·㎠의 값을 갖는다. 이러한 초박 산화막의 영역에서도, 산화막은 종래의 방법들에 의해 제조된 산화막의 계면과 유사한 계면 상태값을 가질 수 있다. 또한, 전자 이동도 측정 시, 어떤 시료라도 μE=약 320㎠/Vsec를 갖는다. 일본 특허 공개 공보 제5-243266호의 방법에 의해 제조된 산화막과 비교할 때, 약 7%가 향상된다.Furthermore, in measuring the interfacial state density by capacitance-voltage measurement, any sample has a value of about 1 × 10 10 / eV · cm 2. Even in this ultrathin oxide film region, the oxide film may have an interface state value similar to that of the oxide film produced by conventional methods. In addition, when measuring the electron mobility, any sample has μ E = about 320 cm 2 / Vsec. As compared with the oxide film produced by the method of Japanese Patent Laid-Open No. 5-243266, about 7% is improved.
본 실시예에서는 라디칼 산화막을 5×10-2Torr의 영역에서 형성하지만, 막 두께를 바람직하게 제어하면서도 낮은 압력의 영역에서 형성할 수 있다. 즉, 산소 라디칼 처리 이후에 산소 분위기 처리하여, 산화막의 밀도 및 계면 평탄도를 향상시킬 수 있다. 따라서, 산화 라디칼 처리 이후에 산소 분위기 처리를 행함으로써, 바람직한 산화막을 형성할 수 있다.In the present embodiment, the radical oxide film is formed in the region of 5 x 10 -2 Torr, but can be formed in the region of low pressure while controlling the film thickness preferably. That is, the oxygen atmosphere treatment after the oxygen radical treatment can improve the density and interfacial flatness of the oxide film. Therefore, by performing the oxygen atmosphere treatment after the oxidation radical treatment, a preferable oxide film can be formed.
본 실시예에 있어서, 산소 라디칼에 의한 막 두께는 산소 라디칼 처리 시간을 제어함으로써 제어된다. 그러나, 플라즈마 에너지를 변화시키면, 동일한 효과를 얻을 수 있다. 도 9는 μ파 전력을 1 내지 100W에서 변화시키는 경우의 산화막 두께의 변화를 도시한다. 여기서, 다른 조건들은 기판 온도가 750℃, 산소 분압이 5×10-3Torr, 처리 시간이 30분이다. 산화막의 두께는 μ파 전력이 증가함에 따라 증가한다. 따라서, μ파 전력을 변화시킴으로써, 막 두께도 또한 제어할 수 있다.In the present embodiment, the film thickness by oxygen radicals is controlled by controlling the oxygen radical treatment time. However, by changing the plasma energy, the same effect can be obtained. Fig. 9 shows a change in oxide film thickness when the μ-wave power is changed at 1 to 100W. Here, the other conditions are substrate temperature of 750 ° C., oxygen partial pressure of 5 × 10 −3 Torr, and treatment time of 30 minutes. The thickness of the oxide film increases with increasing μ-wave power. Therefore, by changing the μ wave power, the film thickness can also be controlled.
본 실시예에있어서, 산소 라디칼이 ECR 플라즈마원에 의해 생성되지만, 산소 라디칼의 에너지를 소정의 범위 내로 조정하기만 하면, 헬리콘(helicon), ICP, 평행판 등과 같은 다른 플라즈마원에 의해서도, 또는 글로 방전(glow discharge)과 같은 방전 현상에 의해서도 동일한 효과를 얻을 수 있다.In this embodiment, the oxygen radicals are generated by the ECR plasma source, but also by other plasma sources such as helicon, ICP, parallel plates, etc., as long as the energy of the oxygen radicals is adjusted within a predetermined range, or The same effect can be obtained also by a discharge phenomenon such as glow discharge.
[비교 실시예 1] 〈건식 산화막〉Comparative Example 1 <Dry oxide film>
본 비교 실시예에 있어서, 건식 산화막과 비교하기 위해 제1 실시예의 라디칼 산화 조건의 μ파 전력을 0W로 설정한다. 한편, 라디칼 산화 처리 직전의 시료 제조 조건들은 제1 실시예와 동일하다.In this comparative example, in order to compare with a dry oxide film, the µ wave power of the radical oxidation condition of the first embodiment is set to 0W. On the other hand, sample preparation conditions immediately before the radical oxidation treatment are the same as in the first embodiment.
산소 가스를 5×10-2Torr에서 UHV 챔버에 주입하여, 건식 산화막을 Si 세정 표면 상에 형성한다. 도 10은 산화막 두께의 시간 의존성을 도시한다. 산화막의 두께는 분광 엘립소메트리로 측정한다. 도시된 바와 같이, 5×10-2Torr 분위기의 경우, 1.2㎚ 이하의 산화막 두께의 제어만이 유용할 뿐이다. 또한, 열 반응을 이용하는 것과 관련하여, 가열기의 열 분포를 반사하는 산화막 두께의 면 내 분포를 도시한다. 도 11 및 도 12는 분광 엘립소메트리에 의한 건식 산화막 및 라디칼 산화막에 대한 막 두께의 면 내 분포를 각각 도시한다. 도시된 바와 같이, 라디칼 반응을 이용한 산화막 두께의 면 내 분포가 건식 산화막 두께의 면 내 분포보다 우수하다. AFM 및 X선 측정으로부터, 산화막의 계면에서의 RMS값은 0.18㎚이고, 산화막의 밀도는 2.16g/㎤이다. 건식 산화에 의해 형성된 산화막의 계면은 라디칼 반응에 의해 형성된 산화막의 계면보다 거칠 뿐만 아니라, 요구되는 산화막의 밀도를 획득할 수 없다.Oxygen gas is injected into the UHV chamber at 5 × 10 −2 Torr to form a dry oxide film on the Si cleaning surface. 10 shows the time dependence of the oxide film thickness. The thickness of the oxide film is measured by spectroscopic ellipsometry. As shown, in the case of a 5 × 10 −2 Torr atmosphere, only control of the oxide film thickness of 1.2 nm or less is useful. Also, in connection with using the thermal reaction, the in-plane distribution of the oxide film thickness reflecting the heat distribution of the heater is shown. 11 and 12 show the in-plane distributions of the film thicknesses for the dry oxide film and the radical oxide film by spectroscopic ellipsometry, respectively. As shown, the in-plane distribution of the oxide film thickness using the radical reaction is superior to the in-plane distribution of the dry oxide film thickness. From AFM and X-ray measurements, the RMS value at the interface of the oxide film is 0.18 nm, and the density of the oxide film is 2.16 g / cm 3. The interface of the oxide film formed by the dry oxidation is not only rougher than the interface of the oxide film formed by the radical reaction, but also cannot obtain the required density of the oxide film.
결과적으로, 건식 산화로 제조되고 막 두께가 1.2㎚인 MOSFET 트랜지스터는 누설 전류가 증가하여, 트랜지스터로서 동작하지 않는다.As a result, a MOSFET transistor manufactured by dry oxidation and having a film thickness of 1.2 nm increases the leakage current and does not operate as a transistor.
제1 실시예와 상기 결과 간의 비교로부터, 본 발명의 라디칼 산화 공정은, 막 두께의 면 내 균일성 및 계면 평탄성이 바람직하며, 산화막의 밀도를 증가시키면서도, 적절한 시간 내에 두께가 3.0㎚ 이하인 산화막을 획득할 수 있다.From the comparison between the first embodiment and the above results, the radical oxidation process of the present invention is preferred to obtain an oxide film having a thickness of 3.0 nm or less within an appropriate time while increasing in-plane uniformity and interfacial flatness of the film thickness. Can be obtained.
[비교 실시예 2] 〈라디칼 산화막 형성 공정 ; 산소 분압 의존성〉Comparative Example 2 <radical oxide film forming step; Oxygen partial pressure dependence>
본 비교 실시예에 있어서, 제1 실시예의 라디칼 산화 조건 중 산소 분압은 하기와 같이 변경된다. 한편, 라디칼 산화 처리 직전의 시료 제조 조건들은 제1 실시예와 동일하다.In this comparative example, the oxygen partial pressure in the radical oxidation conditions of the first example is changed as follows. On the other hand, sample preparation conditions immediately before the radical oxidation treatment are the same as in the first embodiment.
UHV 챔버로 주입되는 산소의 압력을 5×10-4내지 5×10-2Torr로 변경시킨다. 도 13은 산화막의 두께와 산화 시간 간의 관계를 도시한다. 도시된 바와 같이, 3.0㎚ 이하의 막 두께는 5×10-4내지 5×10-2Torr의 범위에서 용이하게 제어할 수 있다.The pressure of oxygen injected into the UHV chamber is varied from 5 × 10 −4 to 5 × 10 −2 Torr. 13 shows the relationship between the thickness of the oxide film and the oxidation time. As shown, the film thickness of 3.0 nm or less can be easily controlled in the range of 5 x 10 -4 to 5 x 10 -2 Torr.
다음으로, UHV 챔버로 주입되는 산소의 압력을 1×10-1내지 5×10-1Torr로 변경시킨다. 도 14는 산화막의 두께와 산화 시간 간의 관계를 도시한다. 도시된 바와 같이, 압력이 1×10-1Torr 이상인 영역에서, 막 두께는 시간축으로 급격히 상승한다. 따라서, 이 영역에서는 3.0㎚ 이하의 막 두께를 제어하기가 어렵다.Next, the pressure of the oxygen injected into the UHV chamber is changed to 1 × 10 −1 to 5 × 10 −1 Torr. 14 shows the relationship between the thickness of the oxide film and the oxidation time. As shown, in the region where the pressure is 1 × 10 −1 Torr or more, the film thickness rises rapidly on the time axis. Therefore, it is difficult to control the film thickness of 3.0 nm or less in this area.
또한, 각 산소 분압에서 30분간 처리한 라디칼 산화막에 대하여 막 두께의 면 내 분포 및 계면의 거친 정도를 측정하였다. 결과로서, 막 두께의 면 내 분포는 압력에 관계없이 도 12와 유사한 프로파일을 보인다. 계면의 거친 정도는 임의의 시료에서도 0.07㎚ 이하이다.In addition, the in-plane distribution of the film thickness and the roughness of the interface were measured for the radical oxide film treated at each oxygen partial pressure for 30 minutes. As a result, the in-plane distribution of the film thickness shows a profile similar to FIG. 12 regardless of the pressure. The roughness of the interface is 0.07 nm or less in any sample.
도 15는 산화막의 밀도에 관한 X선 측정을 더 도시한다. 도시된 바와 같이, 산화막의 밀도는 산소 가스 압력에 따라 증가한다. 제1 실시예에서 이미 상술한 바와 같이, 산화막의 밀도와 누설 전류 간의 상호 관계는 밝혀져 있다. 따라서, 종래의 게이트 산화막과 동일한 특성을 얻기 위해서는 2.55g/㎤ 이상의 산화막의 밀도가 필요하다. 제1 실시예에서 이미 상술한 바와 같이, 산화막의 밀도는 라디칼 산화 이후에 산소 분위기에서 어닐링함으로써 향상된다. 그러나, 산화막의 밀도가 너무 낮은 경우, 밀도를 개선시키기 위한 어닐링 시간이 증가하기 때문에 이 공정은 대량 생산에는 적합하지 않다. 따라서, 대량 생산 요건을 만족시키기 위해서는, 라디칼 산화에서, 산화막 밀도를 어느 정도 획득하는 것이 바람직하다. 도 15에서, 10-2Torr 이상의 산소 분압이 막을 형성하는 데 적절하다는 것을 알 수 있다.15 further shows an X-ray measurement regarding the density of the oxide film. As shown, the density of the oxide film increases with oxygen gas pressure. As already described above in the first embodiment, the correlation between the density of the oxide film and the leakage current is revealed. Therefore, in order to obtain the same characteristics as the conventional gate oxide film, the density of the oxide film of 2.55 g / cm 3 or more is required. As already described above in the first embodiment, the density of the oxide film is improved by annealing in an oxygen atmosphere after radical oxidation. However, if the density of the oxide film is too low, this process is not suitable for mass production because annealing time for improving the density is increased. Therefore, in order to satisfy the mass production requirements, it is preferable to obtain an oxide film density to some extent in radical oxidation. In FIG. 15, it can be seen that an oxygen partial pressure of 10 −2 Torr or more is appropriate for forming the film.
상술한 바와 같이, 산소 분압을 변경시켜, 막 두께의 제어성, 면 내 균일성, 계면의 거친 정도, 및 산화막의 밀도를 검토하였다. 결과적으로, 막 두께의 제어성에 대해서는 1×10-1Torr 이하의 산소 분압이 적절한 반면, 산화막의 밀도에 대해서는 10-2Torr 이상의 산소 분압이 적절하다. 면 내 균일성 및 계면의 거친 정도에 대해서는, 산소 분압 의존도가 없는 것으로 밝혀졌다.As described above, the oxygen partial pressure was changed to examine the controllability of the film thickness, the in-plane uniformity, the roughness of the interface, and the density of the oxide film. As a result, an oxygen partial pressure of 1 × 10 −1 Torr or less is appropriate for the controllability of the film thickness, while an oxygen partial pressure of 10 −2 Torr or more is appropriate for the density of the oxide film. In terms of in-plane uniformity and roughness of the interface, it was found that there was no dependence on the oxygen partial pressure.
완전하고 명확한 개시를 위해 본 발명을 특정 실시예에 관하여 설명하였지만, 첨부된 특허 청구 범위는 이에 한정되는 것이 아니라, 본 기술 분야의 숙련자에게 있을 수 있으면서 기본적인 원리에 명확히 포함되는 모든 변경 및 대체가능한 구성으로 구현될 수 있다고 해석되어야 한다.While the invention has been described with respect to specific embodiments for a complete and clear disclosure, the appended claims are not limited thereto, but all changes and replaceable configurations that may be apparent to those skilled in the art and which are expressly included in the basic principles are Should be interpreted as
3.0㎚ 이하의 초박 산화막의 영역에서의 막 두께의 제어성, 막 두께의 면 내 균일성, 막 품질의 균일성, 및 산화막의 밀도를 높일 수 있는 게이트 산화막 형성 방법을 제공한다. 또한, 상기 방법에 의해 형성된 게이트 산화막을 이용한 고속 논리 반도체 장치를 제공한다.Provided are a gate oxide film formation method capable of increasing the controllability of the film thickness in the region of an ultra-thin oxide film of 3.0 nm or less, the in-plane uniformity of the film thickness, the uniformity of the film quality, and the density of the oxide film. Further, a high speed logic semiconductor device using a gate oxide film formed by the above method is provided.
Claims (7)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1999-036369 | 1999-02-15 | ||
| JP03636999A JP3233281B2 (en) | 1999-02-15 | 1999-02-15 | Method of forming gate oxide film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000076658A true KR20000076658A (en) | 2000-12-26 |
Family
ID=12467933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000006945A KR20000076658A (en) | 1999-02-15 | 2000-02-15 | Method for making gate oxide film |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3233281B2 (en) |
| KR (1) | KR20000076658A (en) |
| TW (1) | TW459305B (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521316B2 (en) | 2004-09-09 | 2009-04-21 | Samsung Electronics Co., Ltd. | Methods of forming gate structures for semiconductor devices |
| KR100907931B1 (en) * | 2007-11-02 | 2009-07-16 | 주식회사 하이닉스반도체 | Radical oxide film formation method and dual gate oxide film formation method using the same |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069013A (en) | 2001-08-29 | 2003-03-07 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
| CN1940439B (en) * | 2005-09-27 | 2010-12-08 | 泰州乐金电子冷机有限公司 | Shelf drawing-out device of refrigerator |
| JP2007165480A (en) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method therefor |
| JP5246846B2 (en) * | 2008-02-08 | 2013-07-24 | 独立行政法人産業技術総合研究所 | Manufacturing method of high-density silicon oxide film, silicon substrate having high-density silicon oxide film manufactured by the manufacturing method, and semiconductor device |
| US8871610B2 (en) | 2008-10-02 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5166297B2 (en) * | 2009-01-21 | 2013-03-21 | 東京エレクトロン株式会社 | Method for forming silicon oxide film, method for manufacturing semiconductor memory device, and computer-readable storage medium |
| JP2011071353A (en) * | 2009-09-25 | 2011-04-07 | Hitachi Kokusai Electric Inc | Method of manufacturing semiconductor device |
| FR2955707B1 (en) | 2010-01-27 | 2012-03-23 | Commissariat Energie Atomique | METHOD FOR PRODUCING A PHOTOVOLTAIC CELL WITH SURFACE PREPARATION OF A CRYSTALLINE SILICON SUBSTRATE |
| FR2955702B1 (en) | 2010-01-27 | 2012-01-27 | Commissariat Energie Atomique | PHOTOVOLTAIC CELL COMPRISING A THIN SILICON CRYSTALLINE OXIDE PASSIVATION FILM AND METHOD OF MAKING SAME |
| KR102566816B1 (en) | 2021-07-16 | 2023-08-11 | 현대모비스 주식회사 | Apparatus and Method for Preventing Open Door Accident of Car |
-
1999
- 1999-02-15 JP JP03636999A patent/JP3233281B2/en not_active Expired - Fee Related
-
2000
- 2000-02-15 TW TW089102658A patent/TW459305B/en not_active IP Right Cessation
- 2000-02-15 KR KR1020000006945A patent/KR20000076658A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521316B2 (en) | 2004-09-09 | 2009-04-21 | Samsung Electronics Co., Ltd. | Methods of forming gate structures for semiconductor devices |
| US7772637B2 (en) | 2004-09-09 | 2010-08-10 | Samsung Electronics Co., Ltd. | Semiconductor devices including gate structures and leakage barrier oxides |
| KR100907931B1 (en) * | 2007-11-02 | 2009-07-16 | 주식회사 하이닉스반도체 | Radical oxide film formation method and dual gate oxide film formation method using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000235975A (en) | 2000-08-29 |
| TW459305B (en) | 2001-10-11 |
| JP3233281B2 (en) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5264396A (en) | Method for enhancing nitridation and oxidation growth by introducing pulsed NF3 | |
| US20100221895A1 (en) | Surface treatment apparatus and surface treatment method | |
| US20070218687A1 (en) | Process for producing materials for electronic device | |
| US20070254113A1 (en) | Plasma processing apparatus having an evacuating arrangement to evacuate gas from gas-introducing part of a process chamber | |
| TWI402912B (en) | Manufacturing method of insulating film and manufacturing method of semiconductor device | |
| KR20050053417A (en) | Radical assisted oxidation apparatus | |
| US7655549B2 (en) | Method for depositing a metal gate on a high-k dielectric film | |
| KR20080002908A (en) | Method and system for forming a high-k dielectric layer | |
| JPH01119029A (en) | High speed heat plasma multiple treatment reactor and its application | |
| TWI842772B (en) | A cluster processing system for forming a transition metal material | |
| JPH03224223A (en) | Selective cvd method and cvd device | |
| KR20000076658A (en) | Method for making gate oxide film | |
| WO2006016642A1 (en) | Semiconductor device manufacturing method and plasma oxidation treatment method | |
| US6140256A (en) | Method and device for treating semiconductor with treating gas while substrate is heated | |
| KR20000062563A (en) | Method and apparatus for forming material layers from atomic gasses | |
| US6486076B1 (en) | Thin film deposition apparatus | |
| JPS61140175A (en) | Manufacture of semiconductor device | |
| JP2000150500A (en) | Method of forming silicon system thin film | |
| JP5374749B2 (en) | Insulating film forming method, computer-readable storage medium, and processing system | |
| KR101121055B1 (en) | Apparatus and method for forming nitridation film of using the nitrogen atom beam a energy controllable | |
| TW200300982A (en) | Method of manufacturing semiconductor device | |
| JP2009188348A (en) | Method for forming insulating film, computer readable storage medium, and processing system | |
| JP5193488B2 (en) | Method and apparatus for forming oxide film | |
| JP3279459B2 (en) | Single wafer processing apparatus and gas supply control method for single wafer processing apparatus | |
| KR20020096860A (en) | Method and apparatus for manufacturing a semiconductor device and processing a substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |