KR20000066999A - Manufacturing method for isolation in semiconductor device - Google Patents
Manufacturing method for isolation in semiconductor device Download PDFInfo
- Publication number
- KR20000066999A KR20000066999A KR1019990014453A KR19990014453A KR20000066999A KR 20000066999 A KR20000066999 A KR 20000066999A KR 1019990014453 A KR1019990014453 A KR 1019990014453A KR 19990014453 A KR19990014453 A KR 19990014453A KR 20000066999 A KR20000066999 A KR 20000066999A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- isolation structure
- substrate
- trench
- oxidation layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 장치의 분리구조 제조방법에 관한 것으로, 특히 트랜치구조 내에 산화막을 증착한 후, 이를 평탄화하여 분리구조를 형성하는 과정에서 분리구조의 측면이 과도하게 식각되는 것을 방지하여 반도체 장치의 특성을 향상시키는 데 적당하도록 한 반도체 장치의 분리구조 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a separation structure of a semiconductor device, and in particular, after depositing an oxide film in a trench structure and then planarizing it to prevent excessive etching of the side of the isolation structure in forming a separation structure. The present invention relates to a method for manufacturing a separated structure of a semiconductor device, which is suitable for improving the efficiency of the semiconductor device.
일반적으로, 고집적 반도체 장치에서는 소자간의 절연을 목적으로 하는 분리구조를 기판에 낮은 트랜치를 형성하고, 그 낮은 트랜치가 형성된 기판의 상부전면에 산화막을 증착한 후, 이를 평탄화하는 낮은 트랜치 분리구조(SHALLOW TRENCH ISOLATION)을 형성하며, 이와 같은 종래 반도체 장치의 분리구조 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, in a highly integrated semiconductor device, a low trench isolation structure is formed in which a trench having a isolation structure for insulation between devices is formed on a substrate, an oxide film is deposited on an upper surface of the substrate where the trench is formed, and then planarized. TRENCH ISOLATION), which will be described in detail with reference to the accompanying drawings.
도1a 내지 도1d는 종래 반도체 장치의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)과 질화막(3)을 순차적으로 증착한 후, 사진식각공정을 통해 상기 증착된 질화막(3)과 패드산화막(2)의 일부를 식각하여 그 하부의 기판(1)을 노출시키는 단계(도1a)와; 상기 질화막(3)을 식각마스크로 하는 건식식각공정으로 상기 노출된 기판(1)을 식각하여 트랜치를 형성하고, 그 트랜치의 측면과 저면에 산화막(4)을 증착하는 단계(도1b)와; 상기 트랜치 내의 산화막(4)과 질화막(3)의 상부전면에 산화막(5)을 증착하고, 이를 평탄화하여 상기 트랜치내부 및 질화막(3)의 사이영역에 분리구조(5)를 형성하는 단계(도1c)와; 상기 노출된 질화막(3)을 제거하고, 버퍼산화막(도면미도시)을 증착 및 이온주입을 통해 기판(1)에 반도체 소자의 특정영역을 형성하는 단계(도1d)를 포함하여 구성된다.1A to 1D are cross-sectional views of a process for fabricating a separate structure of a conventional semiconductor device. As shown in the drawing, after the pad oxide film 2 and the nitride film 3 are sequentially deposited on the substrate 1, a photolithography process is performed. Etching a portion of the deposited nitride film 3 and the pad oxide film 2 through the exposed substrate 1 (Fig. 1A); Etching the exposed substrate 1 by a dry etching process using the nitride film 3 as an etching mask to form a trench, and depositing an oxide film 4 on the side and bottom of the trench (FIG. 1B); Depositing an oxide film 5 on the upper surface of the oxide film 4 and the nitride film 3 in the trench, and planarizing the oxide film 5 to form a separation structure 5 in the region between the trench and the nitride film 3 (FIG. 1c); Removing the exposed nitride film 3 and depositing a buffer oxide film (not shown) to form a specific region of the semiconductor device on the substrate 1 through deposition and ion implantation (FIG. 1D).
이하, 상기와 같은 본 발명 반도체 장치의 분리구조 형성방법을 좀 더 상세히 설명한다.Hereinafter, a method of forming a separation structure of the semiconductor device of the present invention as described above will be described in more detail.
먼저, 도1a에 도시한 바와 같이 기판(1)의 표면을 산화시켜 패드산화막(2)을 형성한 후, 그 패드산화막(2)의 상부에 질화막(3)을 증착한다. 그 다음, 사진식각공정을 통해 상기 증착된 질화막(3)과 패드산화막(2)의 일부를 식각하여 그 하부의 기판(1)을 노출시킨다.First, as shown in FIG. 1A, the surface of the substrate 1 is oxidized to form a pad oxide film 2, and then a nitride film 3 is deposited on the pad oxide film 2. Subsequently, a portion of the deposited nitride film 3 and the pad oxide film 2 is etched through a photolithography process to expose the lower substrate 1.
그 다음, 도1b에 도시한 바와 같이 상기 질화막(3)을 식각마스크로 하는 건식식각공정으로 상기 노출된 기판(1)을 건식식각하여 트랜치를 형성한다.Next, as illustrated in FIG. 1B, a trench is formed by dry etching the exposed substrate 1 by a dry etching process using the nitride film 3 as an etching mask.
그 다음, 상기 기판(1)에 형성한 트랜치를 산화시켜, 상기 트랜치의 측면과 저면에 산화막(4)을 형성한다. 이때의 산화막 증착은 식각공정에 의한 손상을 복원하기 위한 것이다.Next, the trench formed in the substrate 1 is oxidized to form an oxide film 4 on the side and bottom of the trench. Oxide film deposition at this time is to restore the damage by the etching process.
그 다음, 도1c에 도시한 바와 같이 상기 트랜치 내의 산화막(4)과 기판(1)상에 형성된 질화막(3)의 상부전면에 산화막(5)을 증착한다. 이때, 산화막(5)은 상기 트랜치가 채워질수 있도록 두껍게 증착하고, 그 산화막(5)의 상부로 부터 평탄화공정을 수행하여 상기 트랜치내에 위치하는 분리구조(5)를 형성한다.Then, as shown in FIG. 1C, an oxide film 5 is deposited on the upper surface of the oxide film 4 in the trench and the nitride film 3 formed on the substrate 1. At this time, the oxide film 5 is deposited thickly so that the trench can be filled, and a planarization process is performed from the upper portion of the oxide film 5 to form a separation structure 5 located in the trench.
그 다음, 도1d에 도시한 바와 같이 상기 노출된 질화막(3)과 패드산화막(2)을 제거하여 기판(1)을 노출시키고, 반도체 소자의 특정영역을 형성하는 공정을 수행한다. 이때, 상기 질화막(3)의 식각으로, 노출되는 패드산화막(2)의 표면은 상기 분리구조(5)의 상부보다 낮은 상태이며, 상기 패드산화막(2)을 식각하여 기판(1)을 노출시키는 공정에서, 상기 패드산화막(2)과 분리구조(5)의 단차의 영향으로, 상기 분리구조(5)의 측면부는 기판(1)의 상부면보다 낮게 식각되어, 상기 트랜치의 상부측면인 기판(1)영역을 노출시킨다.Next, as shown in FIG. 1D, the exposed nitride film 3 and the pad oxide film 2 are removed to expose the substrate 1, and a process of forming a specific region of the semiconductor device is performed. In this case, the surface of the pad oxide film 2 exposed by etching the nitride film 3 is lower than the upper portion of the separation structure 5, and the pad oxide film 2 is etched to expose the substrate 1. In the process, under the influence of the step between the pad oxide film 2 and the isolation structure 5, the side surface portion of the isolation structure 5 is etched lower than the upper surface of the substrate 1, so that the substrate 1 which is the upper side surface of the trench. Expose the area.
상기한 바와 같이 종래 반도체 장치의 분리구조 제조방법은 질화막을 식각마스크로 사용하는 식각공정으로 트랜치를 형성하고, 질화막이 제거되지 않은 상태에서 분리구조의 형성한 후, 그 질화막을 선택적으로 제거하고, 산화막인 분리구조와 패드산화막을 제거하는 과정에서, 분리구조와 패드산화막의 단차에 의해 분리구조의 측면부가 식각되어 트랜치구조의 상부인 기판의 모서리부분이 노출되어 이후의 공정에서 반도체소자를 상기 분리구조의 측면에 형성할 경우 누설전류가 발생하여 반도체 소자의 특성이 저하되는 문제점이 있었다.As described above, in the method of manufacturing a separation structure of a conventional semiconductor device, a trench is formed by an etching process using a nitride film as an etching mask, the isolation structure is formed after the nitride film is not removed, and the nitride film is selectively removed. In the process of removing the oxide structure and the pad oxide film, the side structure of the separation structure is etched by the step between the separation structure and the pad oxide film, thereby exposing the edge portion of the substrate, which is the upper portion of the trench structure, to separate the semiconductor device in a subsequent process. When formed on the side of the structure there is a problem that the leakage current occurs to deteriorate the characteristics of the semiconductor device.
이와 같은 문제점을 감안한 본 발명은 트랜치 측면 상부의 기판을 노출시키지 않는 반도체 장치의 분리구조 제조방법을 제공함에 그 목적이 있다.It is an object of the present invention to provide a method for manufacturing a separate structure of a semiconductor device that does not expose the substrate on the upper side of the trench.
도1a 내지 도1d는 종래 반도체 장치의 분리구조 제조공정 수순단면도.1A to 1D are cross-sectional views of a process for manufacturing a separate structure of a conventional semiconductor device.
도2a 내지 도2d는 본 발명 반도체 장치의 분리구조 제조공정 수순단면도.2A to 2D are cross-sectional views of a process for manufacturing a separation structure of a semiconductor device of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
1:기판 2:패드산화막1: Substrate 2: Pad oxide film
3:질화막 4,6:산화막3: nitride film 4, 6: oxide film
5:(산화막)분리구조5: (oxide) separation structure
상기와 같은 목적은 기판의 상부에 패드산화막과 질화막을 증착하고, 그 질화막과 패드산화막의 일부를 제거하여 상기 기판의 일부를 노출시키는 마스크 형성단계와; 상기 노출된 기판을 식각하여 트랜치를 형성하고, 산화막의 증착 및 평탄화공정을 통해 상기 질화막 패턴의 사이에 위치하는 분리구조를 형성하는 분리구조 형성단계와; 상기 분리구조의 측면에 노출된 질화막을 선택적으로 제거한 후, 상기 분리구조의 상부와 패드산화막을 식각하여 상기 트랜치내에 위치하는 분리구조에 의해 소자형성영역이 정의되는 기판을 노출시키는 산화막 식각단계로 이루어지는 반도체 장치의 분리구조 제조방법에 있어서, 상기 산화막 식각단계를 상기 질화막을 제거한 후, 상기 패드산화막과 분리구조의 상부전면에 그 표면이 평탄한 산화막을 증착하는 단계와; 상기 증착한 산화막과 그 하부의 패드산화막 및 분리구조의 상부면을 식각하여 기판에 형성한 트랜치내에 위치하는 분리구조에 의해 정의되는 소자형성영역을 노출시키는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is a mask forming step of depositing a pad oxide film and a nitride film on top of the substrate, and removing a portion of the nitride film and the pad oxide film to expose a portion of the substrate; Forming a trench by etching the exposed substrate, and forming a separation structure between the nitride film patterns through an oxide film deposition and planarization process; After the nitride film exposed to the side of the isolation structure is selectively removed, the oxide film etching step of etching the upper portion of the isolation structure and the pad oxide film to expose the substrate defining the device formation region by the isolation structure located in the trench. A method of fabricating a separation structure of a semiconductor device, comprising: removing the nitride layer from the oxide layer etching step, and then depositing an oxide layer having a flat surface on an upper surface of the pad oxide layer and the isolation structure; This is achieved by etching the deposited oxide film, the pad oxide film below it, and the upper surface of the isolation structure to expose the device formation region defined by the isolation structure located in the trench formed in the substrate. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도2a 내지 도2d는 본 발명 반도체 장치의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부전면에 패드산화막(2)과 질화막(3)을 순차적으로 형성한 후, 사진식각공정을 통해 상기 질화막(3)과 패드산화막(2)의 일부를 식각하여 그 하부의 기판(1)을 노출시키는 단계(도2a)와; 상기 노출된 기판(1)을 식각하여 트랜치를 형성한 후, 산화공정을 통해 상기 트랜치의 측면 및 저면에 산화막(4)을 형성하고, 그 산화막 증착 및 평탄화공정을 통해 상기 트랜치내에 위치하는 분리구조(5)를 형성하는 단계(도2b)와; 습식식각공정을 통해 상기 질화막(3 )을 선택적으로 식각하여 그 하부의 패드산화막(2)을 노출시킨 후, 그 패드산화막(2)의 상부에 표면이 상기 분리구조의 표면보다 높도록 버퍼산화막(6)을 증착한 후, 이온주입공정을 통해 반도체 소자의 특정영역(7)을 형성하고, 상기 버퍼산화막(6)과 패드산화막(2)을 식각하여 상기 기판(1)에 형성한 분리구조(5)와 반도체 소자의 특정영역(7)을 노출시키는 단계(도2d)로 구성된다.2A to 2D are cross-sectional views of a process for manufacturing a separate structure of a semiconductor device according to the present invention. As shown therein, a pad oxide film 2 and a nitride film 3 are sequentially formed on an upper surface of a substrate 1, and then a photograph is shown. Etching a portion of the nitride film 3 and the pad oxide film 2 through an etching process to expose a substrate 1 below the substrate 1 (FIG. 2A); After etching the exposed substrate 1 to form a trench, an oxide film 4 is formed on the side and bottom of the trench through an oxidation process, and an isolation structure positioned in the trench through the oxide film deposition and planarization process. (5) forming (FIG. 2B); After selectively etching the nitride film 3 through a wet etching process to expose the pad oxide film 2 below the buffer oxide film, the buffer oxide film may be formed on the pad oxide film 2 so that the surface thereof is higher than the surface of the separation structure. 6) after the deposition, a specific region 7 of the semiconductor device is formed through an ion implantation process, and the separation structure formed on the substrate 1 by etching the buffer oxide film 6 and the pad oxide film 2. 5) and exposing the specific region 7 of the semiconductor element (FIG. 2D).
이하, 상기와 같이 구성된 본 발명 반도체 장치의 분리구조 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing a separate structure of the semiconductor device of the present invention configured as described above will be described in more detail.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부전면에 패드산화막(2)을 증착하고, 그 패드산화막(2)의 상부전면에 질화막(3)을 증착한다.First, as shown in FIG. 2A, a pad oxide film 2 is deposited on the upper surface of the substrate 1, and a nitride film 3 is deposited on the upper surface of the pad oxide film 2.
그 다음, 상기 질화막(3)의 상부에 포토레지스트를 도포하고, 노광 및 현상하여 상기 질화막(3)의 일부영역을 노출시키는 포토레지스트 패턴을 형성한다.Next, a photoresist is applied over the nitride film 3, and exposed and developed to form a photoresist pattern exposing a portion of the nitride film 3.
그 다음, 상기 포토레지스트 패턴을 식각마스크로 하는 식각공정으로 상기 노출된 질화막(3)과 그 하부의 패드산화막(2)을 식각하여 기판(1)의 일부영역을 노출시킨다.Next, the exposed nitride layer 3 and the pad oxide layer 2 below are etched by an etching process using the photoresist pattern as an etching mask to expose a portion of the substrate 1.
그 다음, 상기 포토레지스트 패턴을 제거하여, 그 하부의 질화막(3)을 노출시키고, 질화막(3)을 식각마스크로 하는 건식식각공정으로 상기 노출된 기판(1)을 식각하여 트랜치를 형성한다.Next, the photoresist pattern is removed to expose the lower nitride layer 3, and the exposed substrate 1 is etched by a dry etching process using the nitride layer 3 as an etching mask to form a trench.
그 다음, 도2b에 도시한 바와 같이 산화공정을 통해 상기 트랜치의 측면 및 저면에 식각공정에 의한 손상을 복원하기 위한 산화막(4)을 증착한다.Next, as shown in FIG. 2B, an oxide film 4 is deposited on the side and bottom of the trench to restore damage due to the etching process.
그 다음, 상기 산화막(4)과 질화막(3)의 상부전면에 상기 트랜치가 채워질정도로 두꺼운 산화막(5)을 증착하고, 그 산화막(5)을 평탄화하여 그 하부의 질화막을 노출시킴으로써, 상기 트랜치 내에 위치하는 분리구조(5)를 형성한다.Then, an oxide film 5 thick enough to fill the trench on the upper surfaces of the oxide film 4 and the nitride film 3 is deposited, and the oxide film 5 is flattened to expose the nitride film under the trench. A separation structure 5 is formed.
그 다음, 도2c에 도시한 바와 같이 상기 노출된 질화막(3)을 선택적인 습식식각공정을 통해 제거하여 그 하부의 패드산화막(2)을 노출시킨다.Next, as shown in FIG. 2C, the exposed nitride film 3 is removed through a selective wet etching process to expose the pad oxide film 2 below.
그 다음, 상기 패드산화막(2)과 노출된 분리구조(5)의 상부전면에 산화막(6)을 증착한다. 이때 산화막(6)의 표면은 평탄하게 형성하여 상기 분리구조(5)와 패드산화막(2)의 단차에 의한 영향이 나타나지 않도록 한다.Next, an oxide film 6 is deposited on the upper surface of the pad oxide film 2 and the exposed isolation structure 5. At this time, the surface of the oxide film 6 is formed flat so that the influence of the step between the separation structure 5 and the pad oxide film 2 does not appear.
그 다음, 도2d에 도시한 바와 같이 상기 증착된 산화막(6)의 상부로 부터 식각공정을 진행하여 상기 기판(1)을 노출시키게 되며, 이와 같은 식각공정의 진행중에 상기 식각중인 산화막(6)을 이온주입버퍼로 하는 이온주입공정으로 상기 기판(1)에 반도체 소자의 특정영역(7)을 형성할 수 있으며, 상기 모두 산화막인 산화막(6), 분리구조(5), 패드산화막(2)을 식각하여 상기 반도체 소자의 특정영역(7)과 그 특정영역(7)간의 전기적연결을 분리하는 기판(1)의 트랜치에 위치하는 분리구조(5)를 형성한다.Next, as shown in FIG. 2D, an etching process is performed from an upper portion of the deposited oxide film 6 to expose the substrate 1, and during the etching process, the oxide film 6 being etched is etched. In the ion implantation process using the ion implantation buffer, the specific region 7 of the semiconductor device can be formed on the substrate 1, and the oxide film 6, the isolation structure 5, and the pad oxide film 2, which are all oxide films, are formed. Is etched to form a separation structure 5 located in the trench of the substrate 1 separating the electrical connection between the specific region 7 of the semiconductor device and the specific region 7.
이와 같이 본 발명은 분리구조(5)와 패드산화막(2)의 단차를 두꺼운 산화막(6)의 증착으로 제거하고, 그 산화막(6), 분리구조(5) 및 패드산화막(2)을 식각하여 트랜치의 상부측면인 기판(1)의 모서리영역이 노출되는 것을 방지하게 된다.As described above, the present invention removes the step between the separation structure 5 and the pad oxide film 2 by the deposition of the thick oxide film 6, and the oxide film 6, the separation structure 5 and the pad oxide film 2 are etched. This prevents the edge area of the substrate 1, which is the upper side of the trench, from being exposed.
상기한 바와 같이 본 발명 반도체 장치의 분리구조 제조방법은 질화막의 제거로 발생되는 분리구조와 패드산화막의 단차에 의한 영향을 두꺼운 산화막 증착을 통해 제거하여, 트랜치 측면부의 기판을 노출시키지 않는 분리구조를 형성함으로써, 반도체 장치의 누설전류발생을 억제하여 반도체 장치의 특성을 향상시키는 효과가 있다.As described above, the method for fabricating the isolation structure of the semiconductor device of the present invention removes the effect of the isolation structure caused by the removal of the nitride film and the step difference between the pad oxide film through the thick oxide film deposition, thereby eliminating the isolation structure without exposing the substrate on the trench side portion. By forming, it is effective in suppressing the leakage current of a semiconductor device and improving the characteristic of a semiconductor device.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990014453A KR20000066999A (en) | 1999-04-22 | 1999-04-22 | Manufacturing method for isolation in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990014453A KR20000066999A (en) | 1999-04-22 | 1999-04-22 | Manufacturing method for isolation in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000066999A true KR20000066999A (en) | 2000-11-15 |
Family
ID=19581673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990014453A KR20000066999A (en) | 1999-04-22 | 1999-04-22 | Manufacturing method for isolation in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000066999A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193121A (en) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | Production of semiconductor device |
| US5731241A (en) * | 1997-05-15 | 1998-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned sacrificial oxide for shallow trench isolation |
| KR19980073666A (en) * | 1997-03-18 | 1998-11-05 | 문정환 | Semiconductor Device Isolation Method |
| KR19990004559A (en) * | 1997-06-28 | 1999-01-15 | 김영환 | Device Separation Method of Semiconductor Device |
| KR19990025838A (en) * | 1997-09-18 | 1999-04-06 | 전주범 | How to prevent water supply hose freezing of automatic ice maker |
-
1999
- 1999-04-22 KR KR1019990014453A patent/KR20000066999A/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193121A (en) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | Production of semiconductor device |
| KR19980073666A (en) * | 1997-03-18 | 1998-11-05 | 문정환 | Semiconductor Device Isolation Method |
| US5731241A (en) * | 1997-05-15 | 1998-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned sacrificial oxide for shallow trench isolation |
| KR19990004559A (en) * | 1997-06-28 | 1999-01-15 | 김영환 | Device Separation Method of Semiconductor Device |
| KR19990025838A (en) * | 1997-09-18 | 1999-04-06 | 전주범 | How to prevent water supply hose freezing of automatic ice maker |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319622B1 (en) | Manufacturing method for isolation in semiconductor device | |
| KR100313523B1 (en) | Manufacturing method for isolation in semiconductor device | |
| KR20000066999A (en) | Manufacturing method for isolation in semiconductor device | |
| KR100278883B1 (en) | Shallow trench manufacturing method for isolating semiconductor devices | |
| KR100289663B1 (en) | Device Separator Formation Method of Semiconductor Device | |
| KR100338948B1 (en) | Manufacturing method for isolation in semiconductor device | |
| KR100345067B1 (en) | Manufacturing method of semiconductor device | |
| KR100286901B1 (en) | Shallow Trench Manufacturing Method for Isolation of Semiconductor Devices | |
| KR20000021278A (en) | Method for isolating trench device | |
| KR100333378B1 (en) | Method of manufacturing semiconductor device | |
| KR20030000127A (en) | Manufacturing method for semiconductor device | |
| KR100273244B1 (en) | Method for fabricating isolation region of semiconductor device | |
| KR100607762B1 (en) | Method for forming shallow trench isolation of semiconductor element | |
| KR0161727B1 (en) | Element isolation method of semiconductor device | |
| KR20010038753A (en) | Manufacturing method for isolation in semiconductor device | |
| KR20010056884A (en) | Method for forming bit line contact of semiconductor | |
| KR20010003615A (en) | A method for forming trench type isolation layer in semiconductor device | |
| KR20000074471A (en) | Manufacturing method for isolation in semiconductor device | |
| KR20030002702A (en) | Method of forming an isolation layer in a semiconductor device | |
| KR19980060903A (en) | Device Separating Method of Semiconductor Device | |
| KR100475135B1 (en) | Method for Forming Contact of Semiconductor Device | |
| KR100413043B1 (en) | Gate electrode formation method of semiconductor device | |
| KR100258857B1 (en) | Manufacturing method for isolation structure of semiconductor device | |
| KR100307536B1 (en) | Manufacturing method for cell transistor in dram | |
| KR20010001064A (en) | Manufacturing method for isolation in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |