[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20000041033A - 볼 그리드 어레이 패키지 및 그의 실장방법 - Google Patents

볼 그리드 어레이 패키지 및 그의 실장방법 Download PDF

Info

Publication number
KR20000041033A
KR20000041033A KR1019980056800A KR19980056800A KR20000041033A KR 20000041033 A KR20000041033 A KR 20000041033A KR 1019980056800 A KR1019980056800 A KR 1019980056800A KR 19980056800 A KR19980056800 A KR 19980056800A KR 20000041033 A KR20000041033 A KR 20000041033A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
package
metal pad
grid array
Prior art date
Application number
KR1019980056800A
Other languages
English (en)
Inventor
윤승욱
문종태
박창준
최윤화
홍성학
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980056800A priority Critical patent/KR20000041033A/ko
Publication of KR20000041033A publication Critical patent/KR20000041033A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 볼 그리드 어레이 패키지 및 그의 실장 방법을 개시한다. 개시된 본 발명은, 봉지제로 몰딩되고 솔더 볼(S)들이 형성된 반도체 칩(C)의 밑면에 최소한 하나 이상의 돌출부(10)가 형성된다. 돌출부(10) 밑면에 금속 패드(30)가 접착제(20)를 매개로 접착된다. 금속 패드(30)가 솔더 페이스트(40)를 매개로 기판(B)에 접착된다. 금속 패드(30)는 반도체 칩(C)과 기판(B)을 기계적으로 견고히 연결시키는 기능을 함과 아울러 반도체 칩(C) 동작시 발생되는 열을 기판(B)측으로 방출하는 일종의 히트 싱크 기능도 하게 된다.

Description

볼 그리드 어레이 패키지 및 그의 실장 방법
본 발명은 볼 그리드 어레이(ball grid array) 패키지 및 그의 실장 방법에 관한 것으로서, 보다 구체적으로는 기판에 실장되는 복수개의 솔더 볼이 격자 형상으로 배열된 패키지 및 그의 실장 방법에 관한 것이다.
패키지의 한 예로서, 가장 범용으로 사용되고 있는 에스오제이(SOJ:Small Outline J-lead) 타입이 있고, 특수한 경우에 사용하는 지프(ZIP: Zigzag Inline Package) 타입이 있으며, 또 규격화되고 있는 메모리 카드(memory card)에 적합하도록 구성된 티에스오피(TSOP: Thin Small Outline Package) 타입 등이 있다.
이러한 패키지 제조 방법을 개략적으로 설명하면 다음과 같다.
먼저, 웨이퍼를 스크라이빙 라인을 따라 절단하는 소잉(sawing) 공정을 진행하여 개개의 반도체 칩으로 분리한 다음, 리드 프레임의 인너 리드를 각 반도체 칩에 부착하는 다이 어태치 공정을 진행한다.
이후 일정 온도에서 일정시간 동안 큐어링(curing)을 실시한 후, 반도체 칩의 패드와 리드 프레임의 인너 리드를 금속 와이어로 상호 연결시켜 전기적으로 연결시키는 와이어 본딩 공정을 수행한다.
와이어 본딩이 끝나면, 봉지제를 사용하여 반도체 칩을 몰딩하는 몰딩 공정을 수행한다. 이와 같이 반도체 칩을 몰딩해야만, 외부의 열적, 기계적 충격으로 부터 반도체 칩을 보호할 수가 있는 것이다.
상기와 같은 몰딩 공정이 완료된 후에는 아우터 리드을 도금하는 플래팅 공정, 아우터 리드를 지지하고 있는 댐바를 절단하는 트림 공정, 및 기판에 실장이 용이하도록 아우터 리드를 소정 형태로 절곡 형성하는 포밍 공정을 진행하여, 패키지를 제조한다.
이러한 공정으로 제작되는 일반적인 패키지에 대해, 패키지의 경박화를 위해 제시된 볼 그리드 어레이 패키지는 일반적인 패키지에서 사용되는 리드 프레임 대신에 탭 테이프가 사용되고, 기판에 실장하기 위해서 수 개의 솔더 볼이 어레이식으로 배열된다.
볼 그리드 어레이 패키지의 구조를 보다 구체적으로 설명하면 다음과 같다.
반도체 칩의 패드에 범프가 형성되어 있고, 구리 재질의 금속 패턴이 형성된 탭 테이프(TAB tape)가 범프에 열압착에 의해 부착되어 전기적으로 연결된다. 전체가 봉지제로 몰딩되고, 탭 테이프의 밑면에 형성된 볼 랜드에 솔더 볼이 부착된 구조로 이루어져 있다.
상기와 같은 구조로 이루어진 볼 그리드 어레이 패키지가 기판에 실장된 구조가 도 1에 도시되어 있다. 도시된 바와 같이, 반도체 칩(C)의 밑면에 탑재된 솔더 볼(S)이 기판(B)에 실장되어 있다.
그런데, 도 1에 도시된 실장 구조는 솔더 볼(S)이 외부에 노출된 상태이기 때문에, 외부로부터의 진동과 충격에 의해서 솔더 볼(S)이 쉽게 파손되는 문제점이 있다. 또한, 반도체 칩(C)과 기판(B)간의 열팽창 차이로 인해서 솔더 볼(S)에 열적 응력이 가해져서, 솔더 볼(S)이 파손되는 경우도 있다.
이를 방지하기 위해서, 종래에는 도 2에 도시된 바와 같이, 반도체 칩(C)을 기판(B)에 실장한 후, 양측면을 봉지제(E)로 몰딩하여 솔더 볼(S)이 노출되지 않도록 하였다.
그러나, 도 2에 도시된 구조를 형성하기 위한 몰딩 작업은 패키지 하나당 대략 1분 정도가 소요되므로, 생산성의 급격한 감소를 초래하게 되고 아울러 제조단가도 상승시키게 되는 요인이 된다. 특히, 몰딩 후 패키지 테스트에서 불량이 발생되면, 봉지제를 제거하는 것이 거의 불가능하기 때문에, 보수 작업을 실시할 수 없다는 문제점도 있다.
따라서, 본 발명은 종래의 볼 그리드 어레이 패키지가 안고 있는 제반 문제점들을 해소하기 위해 안출된 것으로서, 기판과 패키지간의 열팽창으로 인한 열적 응력을 솔더 볼 대신에 받음과 아울러 기계적 충격도 완충시키는 구조물을 구비하여서, 솔더 볼의 파손을 방지할 수 있는 볼 그리드 어레이 패키지를 제공하는데 목적이 있다.
다른 목적은, 패키지 테스트에서 불량이 판정되면, 보수 작업도 수월하게 실시할 수 있게 하는데 있다.
부가적인 목적은, 히트 싱크와 같은 방열 작용이 보다 신속해지게 하는데 있다.
아울러, 상기와 같은 목적을 달성하기 위한 구조를 갖는 볼 그리드 어레이 패키지를 실장하는 방법도 제공하는 것이 본 발명의 또 다른 목적이다.
도 1은 종래의 볼 그리드 어레이 패키지가 기판에 실장된 상태를 나타낸 도면
도 2는 솔더 볼 파손을 방지하기 위해서 종래의 방식인 봉지제로 몰딩된 상태를 나타낸 도면
도 3은 본 발명에 따른 볼 그리드 어레이 패키지가 기판에 실장된 상태를 나타낸 도면
도 4는 본 발명의 주요부인 도 3의 Ⅳ 부위를 확대해서 나타낸 상세도
도 5 내지 도 10은 본 발명에 따른 패키지 제조 방법을 순차적으로 나타낸 도면
- 도면의 주요 부분에 대한 부호의 설명 -
B ; 기판 C ; 반도체 칩
S ; 솔더 볼 10 ; 돌출부
20 ; 접착제 30 ; 금속 패드
40 ; 솔더 페이스트
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 볼 그리드 어레이 패키지는 다음과 같은 구성으로 이루어진다.
봉지제로 몰딩되고 솔더 볼들이 형성된 반도체 칩의 밑면에 최소한 하나 이상의 돌출부가 형성된다. 돌출부 밑면에 금속 패드가 접착제를 매개로 접착된다. 금속 패드가 솔더 페이스트를 매개로 기판에 접착된다. 금속 패드는 반도체 칩과 기판을 기계적으로 견고히 연결시키는 기능을 함과 아울러 반도체 칩 동작시 발생되는 열을 기판측으로 방출하는 일종의 히트 싱크 기능도 하게 된다. 한편, 금속 패드의 재질로는 구리(Cu), 니켈(Ni), 크롬(Cr), 텅스텐(W), 또는 코발트(Co) 중 하나인 것이 바람직하다.
상기와 같은 구조를 갖는 패키지를 실장하는 방법은 다음과 같은 단계로 이루어진다.
반도체 칩을 몰딩하면서 반도체 칩의 밑면에 돌출부를 형성하고, 돌출부 밑면에 접착제를 도포한다. 금속 패드를 접착제를 매개로 돌출부에 접착하고, 돌출부 주위에 솔더 볼을 마운팅한 후, 리플로우한다. 반도체 칩이 실장되는 기판에 솔더 페이스트를 도포하고, 반도체 칩을 기판상에 탑재하여 리플로우하면, 반도체 칩과 기판은 솔더 볼을 매개로 전기적으로 연결되고, 또한 금속 패드와 돌출부를 매개로 기계적으로 연결된다.
상기된 본 발명의 구성에 의하면, 돌출부와 금속 패드를 매개로 반도체 칩과 기판이 기계적으로 견고히 연결되므로써, 외부 충격이나 열적 응력에 의해 솔더 볼이 파손되는 사태가 방지되고, 아울러 금속 패드가 히트 싱크 기능도 하게 된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
도 3은 본 발명에 따른 볼 그리드 어레이 패키지가 기판에 실장된 상태를 나타낸 도면이고, 도 4는 본 발명의 주요부인 도 3의 Ⅳ 부위를 확대해서 나타낸 상세도이며, 도 5 내지 도 10은 본 발명에 따른 패키지 실장 방법을 순차적으로 나타낸 도면이다.
도 3에 도시된 바와 같이, 봉지제로 몰딩된 반도체 칩(C)의 밑면에는 복수개의 솔더 볼(S)이 형성되고, 각 솔더 볼(S)이 기판(B)에 실장되므로써, 반도체 칩(C)과 기판(B)이 전기적으로 연결된다. 한편, 반도체 칩(C)과 기판(B)을 기계적으로 연결하는 구조물이 솔더 볼(B)들 사이에 배치되는데, 그 상세한 구조가 도 4에 도시되어 있다.
도시된 바와 같이, 돌출부(10)가 반도체 칩(C)의 밑면에 형성된다. 이 돌출부(10)는 반도체 칩(C)을 몰딩하면서 같이 형성되는 것으로서, 봉지제의 일부분이다. 돌출부(10)의 밑면에는 홈부(11)가 형성되고, 접착제(20)가 홈부(11)내에 도포된다. 금속 패드(30)가 접착제(20)를 매개로 돌출부(10) 밑면에 접착된다. 금속 패드(30)의 재질로는 구리(Cu), 니켈(Ni), 크롬(Cr), 텅스텐(W), 또는 코발트(Co) 중 어느 하나이다. 금속 패드(30)는 솔더 페이스트(40)를 매개로 기판(B)에 접착되어서, 반도체 칩(C)과 기판(B)을 기계적으로 연결시키게 된다.
종래에는 기판(B)와 반도체 칩(C)간의 열팽창 차이로 인한 열적 응력이 전부 솔더 볼(S)로 집중되므로써, 솔더 볼(S)이 파손되는 경우가 발생되었지만, 본 발명에 따른 구조물이 솔더 볼(S)을 대신해서 열적 응력을 나누어 받게 되므로써, 솔더 볼(S)의 파손을 방지하게 된다. 또한, 상기 구조물은 반도체 칩(C) 동작시 발생되는 열을 기판(B)측으로 방출하는 방열 기능도 하게 되므로, 패키지의 열적 특성도 향상된다.
이하에서는, 상기와 같은 구조를 갖는 볼 그리드 어레이 패키지를 실장하는 방법을 상세히 설명한다.
먼저, 도 5에 도시된 바와 같이, 반도체 칩(C)의 표면, 실제로는 기판에 실장되는 상태에서는 밑면에, 반도체 칩(C)을 몰딩하면서 돌출부(10)를 형성한다. 아울러, 돌출부(10) 밑면에 홈부(11)도 형성한다.
이어서, 도 6과 같이, 홈부(11)에 접착제(20)를 도포하고, 금속 패드(30)를 접착제(20)를 매개로 돌출부(10)에 접착하면 도 7과 같이 된다.
그런 다음, 도 8과 같이, 돌출부(10) 양측으로 솔더 볼(S)을 마운팅한 후, 리플로우한다. 한편, 도 9와 같이, 반도체 칩(C)이 실장되는 기판(B) 표면에 솔더 페이스트(40)를 도포한다. 즉, 각 솔더 볼(S)이 실장되는 위치와 금속 패드(30)가 접착되는 위치에 솔더 페이스트(40)를 도포한다.
마지막으로, 각 솔더 페이스트(40)에 솔더 볼(S)과 금속 패드(30)를 접착하면, 본 발명에 따른 볼 그리드 어레이 패키지가 기판(B)에 실장된다.
상기와 같이 제조하여 기판(B)에 실장된 볼 그리드 어레이 패키지를 기계적으로 실험한 결과가 표 1에 나타나 있다.
탄성 응력에 의한 변형량 전단 응력에 의한 변형량
종래 0.011025 0.011009
본 발명 0.009920 0.009852
상기 표에서 나타난 실험 결과를 설명하기 전에, 기존에 보고된 많은 문헌에 의하면, 솔더 조인트부의 접속 수명은 조인트 변형량과 반비례한다는 것이 주지되어 있다. 따라서, 조인트부의 최대 변형량이 적으면 적을수록 솔더 조인트의 접속 수명이 향상된다.
이러한 사실을 근거로 하여, 상기 표 1을 보면, 탄성 응력과 전단 응력에 의한 변형량이 본 발명이 종래에 비해서 대략 10 % 정도 줄어든다는 결과를 나타내고 있다. 즉, 본 발명에 따른 기계적 연결 구조물을 갖는 패키지가 종래의 패키지보다 접속 신뢰성이 매우 우수하다는 것이 증명된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 반도체 칩과 기판간에 기계적 연결 구조물이 구비되므로써, 반도체 칩과 기판간의 열팽창의 차이로 인한 열적 응역의 상당 부분이 본 발명의 구조물이 완충시키게 된다. 아울러, 외부로부터의 진동이나 충격도 구조물이 완충시키게 된다. 따라서, 솔더 볼의 파손이 방지되어, 솔더 볼 수명이 연장된다.
아울러, 본 발명에 따른 구조물은 반도체 칩에서 발생되는 열을 기판측으로 방출하는 기능도 하게 되므로써, 패키지의 열적 특성도 우수해지게 된다.
이상에서는 본 발명에 의한 볼 그리드 어레이 패키지 및 그의 실장 방법을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 기판에 실장되는 복수개의 솔더 볼을 갖는 반도체 칩이 봉지제로 몰딩된 구조로 이루어진 볼 그리드 어레이 패키지에 있어서,
    상기 반도체 칩의 밑면에 형성된 최소한 하나 이상의 돌출부; 및
    상기 돌출부 밑면에 접착되어서, 상기 기판에 솔더 페이스트를 매개로 접착되는 금속 패드를 더 포함하여,
    상기 돌출부와 금속 패드가 반도체 칩과 기판을 기계적으로 연결함과 아울러 반도체 칩에서 발생되는 열을 기판측으로 방출하도록 구성된 것을 특징으로 하는 볼 그리드 어레이 패키지.
  2. 제 1 항에 있어서, 상기 금속 패드의 재질은 구리, 니켈, 크롬, 텅스텐, 또는 코발트 중 어느 하나인 것을 특징으로 하는 볼 그리드 어레이 패키지.
  3. 반도체 칩을 몰딩하면서, 상기 반도체 칩의 밑면에 돌출부를 형성하는 단계;
    상기 돌출부 밑면에 금속 패드를 접착하는 단계;
    상기 반도체 칩 밑면에 솔더 볼을 형성하는 단계;
    상기 반도체 칩이 실장되는 기판 표면에 솔더 페이스트를 도포하는 단계; 및
    상기 솔더 볼과 금속 패드를 솔더 페이스트를 매개로 기판에 접착하는 단계를 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지 실장 방법.
KR1019980056800A 1998-12-21 1998-12-21 볼 그리드 어레이 패키지 및 그의 실장방법 KR20000041033A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056800A KR20000041033A (ko) 1998-12-21 1998-12-21 볼 그리드 어레이 패키지 및 그의 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056800A KR20000041033A (ko) 1998-12-21 1998-12-21 볼 그리드 어레이 패키지 및 그의 실장방법

Publications (1)

Publication Number Publication Date
KR20000041033A true KR20000041033A (ko) 2000-07-15

Family

ID=19564268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056800A KR20000041033A (ko) 1998-12-21 1998-12-21 볼 그리드 어레이 패키지 및 그의 실장방법

Country Status (1)

Country Link
KR (1) KR20000041033A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484888B1 (ko) * 2002-11-07 2005-04-28 재단법인서울대학교산학협력재단 솔더필을 이용한 플립 칩 탑재 방법
US11817418B2 (en) 2019-11-25 2023-11-14 Infineon Technologies Ag Semiconductor device comprising a can housing a semiconductor die which is embedded by an encapsulant

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484888B1 (ko) * 2002-11-07 2005-04-28 재단법인서울대학교산학협력재단 솔더필을 이용한 플립 칩 탑재 방법
US11817418B2 (en) 2019-11-25 2023-11-14 Infineon Technologies Ag Semiconductor device comprising a can housing a semiconductor die which is embedded by an encapsulant

Similar Documents

Publication Publication Date Title
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US6489182B2 (en) Method of fabricating a wire arrayed chip size package
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6297543B1 (en) Chip scale package
US6316837B1 (en) Area array type semiconductor package and fabrication method
JP2986095B2 (ja) 表面実装型半導体パッケージ
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20170005030A1 (en) Flat No-Leads Package With Improved Contact Pins
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
JP3430976B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPWO2004030075A1 (ja) 半導体装置の製造方法
KR100281298B1 (ko) 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법
KR20000041033A (ko) 볼 그리드 어레이 패키지 및 그의 실장방법
JPH06349973A (ja) 樹脂封止型半導体装置
JPH10261735A (ja) 半導体装置およびその製造方法
KR100321149B1 (ko) 칩사이즈 패키지
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2001044326A (ja) 半導体装置およびその製造方法
KR100575859B1 (ko) 볼 그리드 어레이 패키지
JPH08181168A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination