KR20000028584A

KR20000028584A - 최대가능성심볼타이밍복원기

Info

Publication number: KR20000028584A
Application number: KR1019990020053A
Authority: KR
Inventors: 옥상수; 송우진; 이광춘
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1998-10-09
Filing date: 1999-06-01
Publication date: 2000-05-25
Also published as: KR100324749B1; US6341147B1

Abstract

본 발명은 최대 가능성 심볼 타이밍 복원기에 관한 것으로 특히, 전압 조정 발진기의 발진 속도를 2배로 조정함에 의해 오버 샘플링(Over Sampling)된 데이터를 이용하여 최적의 타이밍을 복원하도록 함에 목적이 있다. 이러한 목적의 본 발명은 부합 필터링된 출력을 소정 주기로 샘플링하는 샘플러(301)와, 이 샘플러(301)의 출력을 순차적으로 소정 시간 지연하는 지연기(302)(303)와, 상기 샘플러(301)의 출력과 지연기(303)의 출력을 덧셈하는 덧셈기(304)와, 프리앰블로 수신되는 심볼(

Description

최대 가능성 심볼 타이밍 복원기{MAXIMUM LIKELIHOOD SYMBOL TIMING ESTIMATOR}

본 발명은 디지털 통신에 관한 것으로 특히, 수신된 신호의 심볼 타이밍 복원을 위한 최대 가능성 심볼 타이밍 복원기에 관한 것이다.

도1 은 일반적인 기저 대역의 디지털 통신 시스템의 구성을 보인 블럭도로서 이에 도시된 바와 같이, 부호화기(111) 및 송신 필터(112)를 구비한 송신기(110)와, 수신 필터(121), 샘플러(122), 심볼 판정기(123), 복호화기(124) 및 타이밍 복원기(125)를 구비한 수신기(120)로 구성된다.

이와같은 일반적인 디지털 통신 시스템의 동작을 설명하면 다음과 같다.

송신기(110)에 2진 비트(BITS)가 입력되면 변조화기(CODER)(111)에서 미리 약정된 알파벳으로 매핑(mapping)되어 심볼()로 바뀌며 이 심볼()은 충격 응답()을 갖는 송신 필터(112)를 통해 아날로그 신호()로 변환되어 통신 채널(130)로 송출된다.

이때, 통신 채널(130)은 무선 또는 유선으로 만일, 유선 채널인 경우 응답 특성()을 갖는데, 무선 또는 유선()을 통해 수신기(120)로 전달될 신호()에 송수신기 자체에서 발생한 열잡음에 의한 가산성 잡음()이 혼입되어 수신 신호()가 된다.

그리고, 수신 신호()를 전송받은 수신기(120)는 송신 필터(112)의 충격 응답()과 같은 충격 응답()을 전달 특성으로 갖는 수신 필터(121)를 통과한 신호에 대해 샘플러(122)에서 심볼 주기의 샘플링이 이루어진다.

따라서, 심볼 판정기(Decision Device)(123)에서 샘플링된 데이터를 판정하면 측정된 심볼값이 되며 이 심볼값은 복호화기(Decoder)(124)에서 2진 비트로 복원되어 출력된다.

이때, 샘플러(122)는 샘플링 클럭에 의해 수신 필터(121)의 출력 신호를 샘플링하여 데이터를 심볼 판정기(123)으로 전송하는데, 샘플링 클럭은 수신 신호()를 입력으로 하는 타이밍 복원기(125)에서 생성된다.

한편, 도2 에 도시된 펄스 진폭 변조(Pulse Amplitude Modulation ; PAM) 신호의 구성 원리 및 나이퀴스트 펄스의 주파수 스펙트럼을 참조하여 상기의 동작을 설명하면 다음과 같다.

송신기(110)는 송신 심볼()의 값에 따라 진폭이 결정된 펄스()가 매 심볼 주기(T)마다 발생하고 이 펄스()들이 중첩되어 도2 (a)와 같은 PAM 신호인 송신 펄스()가 되며 이는 아래 식(1)과 같이 표현된다.

----- (1)

상기 송신 펄스()는 '' 이외의 모든 심볼 지점에서 '0'값을 갖는 특징을 보인다.

그리고, 수신기(120)는 샘플러(또는, A/D 변환기)(122)에서 매 심볼 주기(nT)마다 읽혀 지는 경우 송신측의 심볼값()을 복원할 수 있다.

이때, ''이외의 매 심볼 주기()마다 제로 교점이 일어나도록 송신 필터(112)의 응답(), 채널(130)의 응답() 및 수신 필터(121)의 응답()에 대한 통합적인 충격 응답''을 결정하는 것을 나이퀴스트 조건(Nyquist Criterion)이라고 하며 이 응답''은 아래의 식(2)와 같이 표현된다.

----- (2)

도2 (b)에 보인 스펙트럼에서 ''는 감쇄 계수(roll-off factor)로서 그 값이 ''로 변할 때 초과 주파수 대역(Express Bandwidth)가 ''로 변한다.

또한, 스펙트럼에서 '' 대역을 신호 대역이라 하며, 신호 대역의 수배로 송신 심볼()를 싣는 것을 나이퀴스트율 전송이라고 한다.

이때, 도2의 (b)에서 '' 부근 즉, 대역 가장자리 지점의 주파수 성분이 심볼 타이밍 복원에 중요한 타이밍 정보를 담고 있는 부분으로, 초과 주파수를 작게 하면 채널의 대역 점유폭은 적어지지만 타이밍 복원이 어려워지는 일반적인 특성이 있다.

따라서, 디지털 통신에 있어서 복조기의 출력은 심볼율(symbol rate)에 맞춰 정확한 타이밍 ''에서 주기적으로 샘플링되어야 한다.

여기서, T 는 심볼 간격,는 송신기로부터 수신기까지의 전달 과정에서 발생하는 지연 시간을 나타낸다.

이러한 주기적인 샘플링을 실시하기 위해서는 수신기에 클럭 신호가 요구되며 그 수신기에서 클럭 신호를 추출해 내는 과정을 심볼 타이밍 복원(symbol timing recovery)이라 한다.

현재 심볼 타이밍 복원을 위한 기법은 여러 가지가 제시되어 있다.

먼저, 스펙트럼 복원법(Spectral Line Method)은 선형 또는 비선형 장치를 통과한 수신 신호에 대해 날카로운 대역 필터(band-pass filter)를 신호 스펙트럼의 가장자리(band edge) 부분에 튜닝하여 타이밍 정보를 추출한다.

그리고, 2진 신호에서는 제로 교점을 체크하는 방법 또는 수신 신호의 샘플링 시점에서의 기울기가 타이밍 정보가 되는 점을 이용하는 방법들도 있다.

또한, 타이밍 복원 방법의 선택에 중요한 요소로는 초과 주파수 대역의 넓이와 함께 신호의 레벨수가 있으며, 신호의 레벨이 많은 PAM 신호의 해에서 랜덤한 심볼값 자체가 타이밍 정보에 영향을 주는 것을 셀프-노이즈(Self-Noise)라고 한다.

현재 타이밍 복원을 위한 회로는 디지털 회로의 구현에 많은 관심이 쏠리고 있다.

이는 디지털 통신의 신호 처리가 디지털로 이루어짐으로 샘플링 클럭의 발생을 위한 회로도 디지털로 구현함으로써 회로 동작의 신뢰성을 높일 수 있기 때문이다.

타이밍 복원을 위한 회로의 디지털 구현은 데이터 간삽법, 채널 등화기와의 조합등으로 달성될 수 있으며, 예로 최대 가능성 심볼 타이밍 복원기(Maximum Likelihood Symbol Timing Estimator)가 있다.

최대 가능성(ML) 심볼 타이밍 복원기는 수신 신호에 대한 가능성 함수를 만든 다음 그 가능성 함수를 최대로 하는 타이밍 위상을 추정해 가는 복원 기법을 사용하며, DA(Data-Aided) ML, DD(Decision-Directed) ML, NDD(Non-Decision-Directed) ML 모드별로 그 구성이 상이하다.

도3 은 종래의 제1 실시예로서 DA(Data-Aided) ML 모드를 이용한 최대 가능성 심볼 타이밍 복원기의 블럭도로서 이에 도시된 바와 같이, 정합 필터링된 신호를 소정 주기마다 샘플링하여 디지털 신호()를 채널 등화기로 출력하는 샘플러(201)와, 정합 필터링된 신호를 미분하는 미분기(202)와, 이 미분기(202)의 출력 신호를 소정 주기마다 샘플링하여 디지털 신호()를 출력하는 샘플러(203)와, 프리앰블로 전송되는 정확한 심볼()과 상기 샘플러(203)의 출력 신호()를 곱하는 곱셈기(204)와, 관찰 구간중 k-심볼 구간동안 상기 곱셈기(204)의 출력을 누적하는 k-term 누적기(205)와, 이 누적기(205)의 출력값을 조정 전압으로 하여 생성한 발진 주파수를 상기 샘플러(201)(203)에 출력하는 전압 조정 발진기(VCO)(206)로 구성된다.

이와같은 종래 기술의 제1 실시예에 대한 동작 과정을 설명하면 다음과 같다.

이러한 DA-ML 모드를 위한 종래 기술은 샘플러(201)와 미분기(202)에 정합 필터링된 신호가 입력되고 상기 미분기(202)의 출력이 샘플러(203)에 입력되며 상기 샘플러(203)의 출력과 프리앰블로 수신되는 심볼이 곱셈기(204)에서 곱해진다.

이 후, 루프 필터 역할을 수행하는 k-term 누적기(205)에서 곱셈기(204)에서 누적된 결과가 k-심볼마다 전압 조정 발진기(206)를 조정하는 전압이 된다.

이에 따라, 위상()이 조정된 전압 조정 발진기(206)의 출력 클럭이 샘플러(201)(203)의 클럭으로 입력되어 동작 타이밍 위상을 최적으로 추정하게 된다.

상기에서 곱셈기(204)에 입력되는 심볼()은 정보 심볼사이에서 주기적으로 들어오는 일련의 훈련 신호(Training sequence)이다.

이러한 동작을 상세히 설명하면 다음과 같다.

송신기(110)에서 출력되는 기저 대역의 PAM 신호()를 위상()의 함수로 표현하면 아래의 식(3)과 같다.

--- (3)

여기서,는 노이즈가 없는 송신 심볼이며는 나이퀴스트 펄스이다.

이때, 상기 식(3)과 같은 신호()가 통신 채널(130)로 송출되면 가산성 백색 노이즈(Additive White Gaussian Noise, AWGN)가 더해져서 샘플러(201)에 입력되는 정합 필터링된 신호()는 아래 식(4)와 같이 표현되며 로그 가능성 함수(Log Likelihood Function)는 아래 식(5)와 같이 표현된다.

------ (4)

---- (5)

여기서, 샘플러(201)에서의 디지털 신호()는 아래 식(6)와 같이 표현된다.

--- (6)

상기에서는 수신기(120)에서 추정된 위상이다.

따라서, 수신 신호()()의 상승 적분 출력의 위상()에서의 샘플링된 값은 상기 식(6)의가 된다.

수신 필터(121)의 응답()을 송신 필터(112)의 응답()의 특성과 동일하게 설계하는 것을 정합 필터링(matched filtering)이라고 하며 상기 식(6)에서 적분 구간는 관찰 구간을 의미한다.

이때, 위상()에 대해 상기 식(5)와 같은 가능성 함수()를 최대로 하기 위한 필요 조건은 아래의 식(7)과 같으며

이러한 가능성 함수()는 k-term 누적기(205)에서 생성된다.

---- (7)

상기 식(7)의 의미는 곱셈기(204)가 프리앰블로 전송되어진 정확한 심볼()에

정합 필터링된 신호를 미분한 미분기(202)의 출력값에 대해 샘플러(203)에서 주기(T)로 샘플링한 값()을 곱하면 k-term 누적기(205)가 관찰 구간의 k-심볼동안 누적하여 그 누적값을 전압 조정 발진기(VCO)(206)의 조정 전압으로 출력하며 그때, 조정 전압이 '0'이 되도록 루우프(Loop)를 구성한다는 의미이다.

즉, 루프 필터 역할을 수행하는 k-term 누적기(205)는 곱셈기(204)의 출력 신호를 누적하는데 그 누적 결과가 k-심볼마다 전압 조정 발진기(206)의 조정 전압이 되는 것이다.

이와같이, 수신기(120)측에서 송신 심볼값()을 사용하는 것은 일종의 훈련 모드에 속하며, 이러한 방법을 DA-ML 모드(Data-Aided ML Mode)라고 한다.

반대로, 프리앰블로 수신된 정확한 심볼값()를 사용하지 않기 위해서는 그 심볼()의 확률에 따라 상기 식(7)의 가능성 함수()의 평균을 얻기 위한 조작이 필요하다.

이때, 조작의 편리를 위해 심볼()의 확률을 가우시안(Gaussian) 분포를 두고 얻은 로그-가능성 함수()의 평균()은 아래 식(8)과 같이 표현된다.

---- (8)

상기 식(8)의 값을 최대로 하기 위한 위상()를 찾기 위하여 아래 식(9)와 같이 위상()에 대해 상기 식(8)을 미분한 값이 '0'이 되도록 전압 조정 발진기(206)의 조정 전압을 만든다.

---- (9)

이러한 방법을 NDA-ML(Non-Data Aided ML) 모드라고 한다.

이러한 NDA-ML 모드는 DD-ML 또는 NDD-ML 모드로 구분할 수 있으며, 각 모드에 따라 도4 또는 도5 와 같이 회로를 구성하게 된다.

도4 는 종래의 제2 실시예로서 DD-ML 모드를 이용한 최대 가능성 심볼 타이밍 복원기의 블럭도로서 이에 도시된 바와 같이, 도3 과 동일하게 샘플러(201)(203), 미분기(202), k-term 누적기(205) 및 전압 조정 발진기(206)를 구비하고, 상기 샘플러(201)에서의 디지털 신호()를 입력으로 심볼()을 추하는 심볼값 추정기(212)와, 상기 심볼값 추정기(212)에서의 심볼()과 상기 샘플러(203)의 출력 신호()를 곱하여 상기 k-term 누적기(205)에 출력하는 곱셈기(211)로 구성된다.

그리고, 도5 는 종래의 제3 실시예로서 NDD-ML 모드를 이용한 최대 가능성 심볼 타이밍 복원기의 블럭도로서 이에 도시된 바와 같이, 도3 과 동일하게 샘플러(201)(203), 미분기(202), k-term 누적기(205) 및 전압 조정 발진기(206)를 구비하고, 상기 샘플러(201)에서의 디지털 신호()과 상기 샘플러(203)의 출력 신호()를 곱하는 곱셈기(213)로 구성된다.

이와같은 종래 기술의 제2,제3 실시예의 동작은 도3 과 같은 제1 실시예와는 곱셈 부분만이 상이하며, 이를 설명하면 다음과 같다.

샘플러(201)가 정합 필터링된 신호를 샘플링하여 디지털 신호()를 채널 등화기에 출력할 때 도4 의 제2 실시예는 심볼값 추정기(212)가 상기 디지털 신호()를 입력으로 심볼()을 추정하여 곱셈기(211)에 입력시키고 도5 의 제3 실시예는 상기 디지털 신호(가 곱셈기(213)에 직접 입력된다.

이때, 곱셈기(211)(213)는 도3 의 곱셈기(204)와 마찬가지로 샘플러(203)에서의 디지털 신호()에 추정된 심볼값 또는 샘플러(201)의 출력신호를 각기 곱하여 k-term 누적기(205)에 출력하게 된다.

따라서, 루프 필터 역할을 수행하는 k-term 누적기(205)는 곱셈기(204)의 출력 신호를 누적하고 그 결과가 k-심볼마다 전압 조정 발진기(206)의 조정 전압으로 출력함으로써 위상()이 조정된 전압 조정 발진기(206)의 출력 클럭이 샘플러(201)(203)의 클럭으로 입력되어 동작 타이밍 위상을 최적으로 추정하게 된다.

그러나, 종래의 기술은 샘플링되기 전의 아날로그 신호 상태인 정합 필터링된 신호에 대해 미분을 취하고 있는데, 미분기(202)는 군집 지연(Group Delay)을 갖으며 그 지연량만큼을 샘플러(201)의 앞단에서 지연시키지 않으면 샘플링 클럭의 오프셋(off-set)이 발생된다.

따라서, 종래에는 샘플링 위치가 정확한 위치에서 한쪽으로 치우쳐 있으면 샘플링된 값을 이용한 판정 결과에 오류가 발생할 확률이 높아지는 문제점이 있다.

또한, 종래 기술은 아날로그 회로와 디지털 회로가 혼합되어 구현됨으로 신호 처리 과정이 복잡해짐은 물론 처리 속도가 지연될 수 있는 문제점이 있다.

따라서, 본 발명은 종래의 문제점을 개선하기 위하여 전압 조정 발진기의 발진 속도를 2배로 조정함에 의해 오버 샘플링(Over Sampling)된 데이터를 이용하여 최적의 타이밍을 복원하도록 창안한 최대 가능성 심볼 타이밍 복원기를 제공함에 목적이 있다.

즉, 이러한 목적의 본 발명은 종래 기술에서의 아날로그 미분기가 갖는 군집 지연과 같은량의 지연값을 갖는 지연기를 부가하여 판정용 샘플(strobe sample)을 얻을 때 발생할 수 있는 타이밍 오프셋을 제거하고 부가적으로 한 개의 샘플러를 제거하며 종래의 아날로그 미분기를 디지털 미분기로 대체하여 구현함으로써 종래의 복잡한 신호 처리 과정을 제거하도록 하는 것이다.

또한, 본 발명은 DD-ML 모드와 SA(Sign Aided 또는 SD ; Sign Decision)-ML 모드에서 전압 조정 발진기의 발진 속도를 심볼률 샘플링 속도와 동일하게 하여 최적의 타이밍을 복원하도록 함에 목적이 있다.

도 1은 일반적인 기저 대역의 디지털 통신 시스템의 구성도.

도 2는 PAM 신호 및 나이퀴스트 펄스를 보인 예시 파형도.

도 3은 종래의 제1 실시예로서 DA-ML 모드를 이용한 타이밍 복원기의 블럭도.

도 4는 종래의 제2 실시예로서 DD-ML 모드를 이용한 타이밍 복원기의 블럭도.

도 5는 종래의 제3 실시예로서 NDD-ML 모드를 이용한 타이밍 복원기의 블럭도.

도 6은 본 발명의 제1 실시예로서 DA-ML 모드를 이용한 타이밍 복원기의 블럭도.

도 7은 본 발명의 제2 실시예로서 NDD-ML 모드를 이용한 타이밍 복원기의 블럭도.

도 8은 본 발명의 제3 실시예로서 SA-ML 모드를 이용한 타이밍 복원기의 블럭도.

도 9는 8레벨 PAM 신호의 확률적 경로를 보인 파형도.

도 10은 본 발명의 실시예에서 미분된 주파수의 중첩 특성을 보인 파형도.

도 11은 본 발명의 제1∼제3 실시예에서 초기 타이밍 복원 성능을 보인 파형도.

도 12는 본 발명의 제1∼제3 실시예에서 타이밍 지터 성능을 보인 파형도.

도 13은 본 발명의 제4 실시예로서 DD-ML 모드를 이용한 타이밍 복원기의 블럭도.

도 14는 도 13에서의 실제 데이터로부터 얻은 S-곡선을 보인 파형도.

도 15는 본 발명에서 DD-ML과 NDD-ML 모드의 타이밍 지터 성능을 비교한 파형도.

도 16은 도 13에서의 초기 타이밍 복원 성능을 보인 파형도.

도 17은 본 발명에서 k-term 누적기를 곱셈기로 대치한 경우를 보인 예시 블럭도.

* 도면의 주요부분에 대한 부호 설명 *

301 : 샘플러(Sampler) 302,303 : 지연기

304 : 덧셈기 305,311,312,321,331: 곱셈기

306,309 : 데시메이터(Decimator) 307 : k-term 누적기

308 : 전압 조정 발진기(VCO) 313 : 부호 검출기

322 : 심볼값 추정기

본 발명은 상기의 목적을 달성하기 위하여 최대 가능성 심볼 타이밍 복원기에 있어서, 2개의 지연기를 사용하여 샘플링 지점의 근사적인 기울기를 얻고 그 기울기에 판정용 샘플(스트로브)를 곱하거나 심볼 판정값을 곱하거나 판정용 샘플의 부호를 곱하는 것을 특징으로 한다.

즉, 본 발명은 상기의 목적을 달성하기 위하여 수신 신호를 주기적으로 샘플링하여 복원하기 위해 심볼 타이밍 복원기를 구비한 디지털 통신 시스템에 있어서, 상기 심볼 타이밍 복원기는 정합 필터링된(matched filtering) 신호를 소정 주기로 샘플링하는 샘플러와, 이 샘플러의 출력을 소정 시간씩 지연하는 제1,제2 지연기와, 상기 샘플러의 출력과 상기 제2 지연기의 출력을 덧셈하는 덧셈기와, DA-ML 모드의 경우 판정용 샘플, NDD-ML 모드의 경우 상기 제1 지연기에서의 중간 샘플, SA(또는 SD ; Sign Decision)-ML 모드의 경우 판정용 샘플의 부호, DD-ML 모드의 경우 심볼 판정값을 상기 덧셈기의 출력과 곱하는 곱셈기와, 이 곱셈기의 출력을 데시메이션하는 제2 데시메이터(Decimator)와, 이 제2 데시메이터의 출력을 소정 구간 누적하는 누적기와, 이 누적기의 출력을 조정 전압으로 하여 발진 주파수를 생성하여 상기 샘플러에 제공하는 전압 조정 발진기와, 상기 제1 지연기의 출력을 소정 심볼 데시메이션하여 채널 등화기에 출력하는 제1 데시메이터로 구성함을 특징으로 한다.

상기 누적기는 소정의 스텝 상수와 제2 데시메이터의 출력을 곱하여 그 결과를 전압 조정 발진기에 출력하는 곱셈기로 대치하여 구성할 수 있다.

또한, SA-ML 모드와 DD-ML 모드의 경우 심볼률 샘플링 속도로 동작시킴으로써 2개의 데시메이터를 제거할 수 있다.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.

도6 은 본 발명의 제1 실시예로서 DA-ML 모드를 이용한 최대 가능성 심볼 타이밍 복원기의 블록도로서 이에 도시한 바와 같이, 정합 필터링된 신호를 소정 주기로 샘플링하는 샘플러(301)와, 이 샘플러(301)의 출력을 순차적으로 소정 시간 지연하는 지연기(302)(303)와, 상기 샘플러(301)의 출력과 지연기(303)의 출력을 덧셈하는 덧셈기(304)와, 프리앰블로 수신되는 정확한 심볼()과 상기 덧셈기(304)의 출력을 곱셈하는 곱셈기(305)와, 이 곱셈기(305)의 출력을 데시메이션하는 데시메이터(306)와, 이 데시메이터(306)의 출력을 소정 심볼 주기로 누적하는 누적기(307)와, 이 누적기(307)의 출력을 조정 전압으로 하여 발진 주파수를 조정하고 그 발진 주파수를 상기 샘플러(301)에 제공하는 전압 조정 발진기(308)와, 상기 지연기(302)의 출력을 데시메이션하여 채널 등화기로 출력하는 데시메이터(309)로 구성한다.

이와같이 구성한 본 발명의 제1 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.

송신기(110)로부터 통신 채널(130)로 송출되어 수신기(120)에 수신되는 정합 필터링된 신호()는 샘플러(301)에서 소정 심볼 주기로 샘플링되어 지연기(302)와 덧셈기(304)에 입력된다.

이때, 지연기(302)의 출력은 데시메이터(309)를 통해 채널 등화기(또는 심볼 판정기)로 출력되며 동시에 지연기(303)에서 소정 시간 지연되는데, 덧셈기(304)는 상기 지연기(303)의 출력에서 샘플러(301)의 출력을 감산하여 그 결과를 곱셈기(305)에 출력하게 된다.

이에 따라, 곱셈기(305)는 프리앰블로 수신되어지는 심볼()과 덧셈기(304)의 출력을 곱하여 데시메이터(306)에 출력하게 된다.

이때, 데시메이터(306)가 곱셈기(305)의 출력에 대해 소정 심볼을 솎아내면 k-term 누적기(307)는 상기 데시메이터(306)의 출력을 K개 심볼의 주기로 누적하게 된다.

여기서, 'K'는 관찰 심볼의 개수가 된다.

이때, 누적기(307)가 K개 심볼 주기로 누적된 값을 출력하면 전압 조정 발진기(VCO)(308)는 그 누적된 값을 조정 전압으로 하여 오버 샘플링 클럭을 생성하게 된다.

따라서, 샘플러(301)가 전압 조정 발진기(308)에서의 오버 샘플링 클럭에 따라 정합 필터링된 신호()를 샘플링하면 지연기(302)가 소정 시간 지연하게 되고 그 지연된 신호는 데시메이터(309)에서 소정 심볼 주기로 솎아진 후 심볼 판정기(123)로 출력된다.

상기에서 프리앰블로 수신되는 심볼()은 훈련 신호로서 필요에 따라 사용하지 않을 수 있다.

또한, 본 발명에서 제2 실시예는 도7 과 같이 구성하며 제3 실시예는 도8 과 같이 구성한다.

즉, 도7 은 본 발명의 제2 실시예로서 NDD-ML 모드를 이용한 최대 가능성 심볼 타이밍 복원기의 블럭도로서 이에 도시한 바와 같이, 도6 의 제1 실시예와 동일하게 샘플러(301), 지연기(302)(303), 덧셈기(304), 데시메이터(306)(309), k-term 누적기(307) 및 전압 조정 발진기(308)를 구성하고, 상기 지연기(302)의 출력과 상기 덧셈기(304)의 출력을 곱하여 그 결과를 상기 데시메이터(306)로 출력하는 곱셈기(311)로 구성한다.

도8 은 본 발명의 제3 실시예로서 SD(Sign Decision) ML 모드를 이용한 최대 가능성 심볼 타이밍 복원기의 블럭도로서 이에 도시한 바와 같이, 도6 의 제1 실시예와 동일하게 샘플러(301), 지연기(302)(303), 덧셈기(304), 데시메이터(306)(309), k-term 누적기(307) 및 전압 조정 발진기(308)를 구성하고, 상기 지연기(302)의 출력을 입력으로 부호(+1 또는 -1)를 판정하는 부호 검출기(313)와, 이 부호 검출기(313)의 출력과 상기 덧셈기(304)의 출력을 곱하여 그 결과를 상기 데시메이터(306)로 출력하는 곱셈기(312)로 구성한다.

이와같이 구성한 본 발명의 제2 실시예 및 제3 실시예에 대한 동작을 설명하면 다음과 같다.

여기서, 제2 실시예와 제3 실시예도 샘플러(301), 지연기(302)(303), 덧셈기(304), 데시메이터(306)(309), k-term 누적기(307) 및 전압 조정 발진기(308)는 제1 실시예와 동일하게 구성되어 동일한 동작을 수행하므로 다른 부분만을 설명하기로 한다.

상기 덧셈기(304)가 샘플러(301)의 출력과 지연기(303)의 출력을 덧셈할 때 도7 의 제2 실시예에서는 곱셈기(311)가 지연기(302)의 출력과 상기 덧셈기(304)의 출력을 곱하여 그 결과를 데시메이터(306)로 출력하며, 도8 의 제3 실시예에서는 부호 검출기(313)가 지연기(302)의 출력을 입력으로 부호(+1 또는 -1)를 판정하면 곱셈기(312)가 부호가 부가된 상기 부호 검출기(313)의 출력과 상기 덧셈기(304)의 출력을 곱하여 그 결과를 데시메이터(306)으로 출력하게 된다.

이때, 데시메이터(306)의 출력은 K개의 심볼 주기로 k-term 누적기(307)에 누적된 후 전압 조정 발진기(308)의 조정 전압으로 출력되어진다.

따라서, 전압 조정 발진기(VCO)(308)가 오버 샘플링 클럭을 생성하면 샘플러(301)가 정합 필터링된 신호()를 오버 샘플링 클럭에 따라 샘플링함으로써 제1 실시예와 마찬가지로 최적의 동작 타이밍을 추정하게 된다.

상기에서 SA-ML 모드를 위한 제3 실시예에서 곱셈기(312)는 가감산기로 대치하여 구성할 수 있다.

그리고, 도13 은 본 발명의 제4 실시예로서 DD-ML 모드를 이용한 최대 가능성 심볼 타이밍 복원기의 블럭도로서 이에 도시한 바와 같이, 도6 의 제1 실시예와 동일하게 샘플러(301), 지연기(302)(303), 덧셈기(304), 데시메이터(306)(309), k-term 누적기(307) 및 전압 조정 발진기(308)를 구성하고, 상기 지연기(302)의 출력을 입력으로 심볼()을 추정하는 심볼값 추정기(322)와, 이 심볼값 추정기(322)의 출력과 상기 덧셈기(304)의 출력을 곱셈하여 상기 데시메이터(306)로 구성한다.

이와같이 구성한 본 발명의 제4 실시예에 대한 동작을 설명하면 다음과 같다.

본 발명의 제4 실시예도 샘플러(301), 지연기(302)(303), 덧셈기(304), 데시메이터(306)(309), k-term 누적기(307) 및 전압 조정 발진기(308)는 제1 실시예와 동일하게 구성되어 동일한 동작을 수행하므로 다른 부분만을 설명하기로 한다.

상기 샘플러(301)의 출력이 지연기(302)(303)에서 순차적으로 소정 시간씩 지연될 때 심볼값 추정기(322)는 상기 지연기(302)의 출력을 입력으로 심볼()을 추정하여 곱셈기(321)에 출력하게 된다.

이때, 덧셈기(304)는 샘플러(301)의 출력과 지연기(303)의 출력을 덧셈하며 곱셈기(321)는 심볼값 추정기(322)에서의 출력()과 상기 덧셈기(304)의 출력을 곱셈하여 그 결과를 데시메이터(306)로 출력하게 된다.

이에 따라, k-term 누적기(307)가 데시메이터(306)의 출력을 K개의 심볼 주기로 누적하여 출력하면 전압 조정 발진기(308)는 상기 데시메이터(306)의 출력을 조정 전압으로 하여 오버 샘플링 클럭을 생성하게 된다.

한편, 본 발명은 종래의 아날로그 미분기를 지연기(302)(303)와 덧셈기(304)를 이용하여 근사적인 디지털 회로로 구현한 것으로, 심볼률의 샘플링인 경우 미분 필터링은 아래 식(11)과 같다.

---- (11)

여기서, 한 심볼 앞선 값과 뒤진 값의 차이()가 샘플링 위치에서의 근사적인 기울기가 된다.

그러나, 심볼률 샘플링의 경우 검출된 타이밍 정보에 떨림이 많게 되며, 이 떨림의 정도는 타이밍 위상의 벗어난 정도에 따른 타이밍 정보의 기대치값을 말해주는 'S-곡선'으로부터 알 수 있다.

먼저, 타이밍 위상의 떨림 정도인 분산값은 아래의 식(12))(13)과 같이 관찰 구간과 나이퀴스트 펄스의 미분값 특히, 대역 가장자리 성분의 미분값의 크기와 관계함이 알려져 있다.

---- 식(12)

---- 식(13)

여기서, D는 나이퀴스트 펄스의 미분값의 에너지이고,는 AWGN의 스펙트럼 밀도이며,은 송신 심볼의 분산 즉, 에너지이다.

즉, 상기 식(12)(13)에서 알 수 있듯이 초과 주파수 대역이 크면 분산이 적어져 안정된 타이밍 유지가 가능함을 알 수 있다.

그리고, 심볼율 샘플에서의 S-곡선은 아래 식(14)과 같이 위상()을 변수로 한 sin 함수로 표현됨을 알 수 있다.

----- 식(14)

즉, S-곡선의 크기는와의 곱에가 곱해진 값을 '0∼' 구간에 대해 적분한 값에 의해 영향을 받는다.

또한, 도10 (a)는 나이퀴스트 펄스의 스펙트럼과 그의 시프트된 버전을 도시한 것이고 도10 (b)는 심볼율 샘플링에 의한 미분기의 주파수 특성을 도시한 것이다.

도10 (a)에서 오버랩 영역이 타이밍 정보가 담긴 부분으로, 미분기의 차단 영역 부근에 위치함으로 타이밍 정보가 올바로 검출되지 않음을 알 수 있다.

따라서, 타이밍 정보가 올바로 검출되지 않는 문제를 해결하기 위해 오버 샘플링 방법을 이용하며, 오버 샘플링한 데이터에 대해 미분값을 구하는 의미를 보이기 위해 도9 에 PAM 신호의 확률적인 경로를 도시하였다.

도9 는 8레벨 PAM 신호에 대한 더블-샘플링(2Fs, 심볼률의 2배)시의 샘플 위치를 보인 것이다.

여기서, 판정용 샘플 위치()에서의 미분값을 구하기 위해 좌우 한 심볼 떨어진 값들의 차이를 이용하기 보다 그 중간에 위치한 값들을 얻는 것이 더 믿을만한 기울기 정보를 제공함을 알 수 있다.

이때, 기울기가 '0'이 되도록 전압 조정 발진기(308)의 발진 주파수를 조정함으로써 올바른 타이밍을 얻을 수 있다.

즉, 오버 샘플링시의 S-곡선은 상기 식(14)에서 적분 부분의가로 대치되어 도10 (c)와 같은 주파수 특성을 가지게 됨으로 중첩된 영역(overlap region)이의 중간에 튜닝되어 유용한 타이밍 정보가 추출되게 된다.

그리고, 데시메이터(309)는 오버 샘플링되어 들어오는 데이터중 판정용 샘플만을 심볼 판정기(123)로 보내기 위한 것이며, 데시메이터(306)는 판정용 샘플의 위치를 기준으로 좌우 한심볼씩 떨어진 값의 중간값의 차이로만 미분값을 검출하기 위한 것이다.

여기서, 판정용 샘플값들의 차이값은 쓸 수 없다.

그러나, PAM 신호에서 심볼값의 레벨수가 많아지면 셀프-노이즈에 의한 떨림이 많게 되고 또한, 초과 주파수 대역이 작은 경우에도 떨림이 많게 된다.

따라서, 최대 가능성(ML) 심볼 타이밍 복원에서 수신 신호는 변화시키지 않고 미분값을 누적하는 k-term 누적기(307)의 관찰 심볼수(K)를 충분히 크게 하면 안정된 타이밍을 확보할 수 있게 된다.

다만, 관찰 심볼수(K)를 너무 크게 하여 타이밍 갱신 주기가 너무 길어지면 송수신기에서 전압 조정 발진시의 타이밍 드리프트(drift)를 반영하지 못하므로 적당한 조절이 필요하다.

그리고, 도11 은 각 모드별 S-곡선과 각 모드에서의 초기 타이밍 복원 성능을 도시한 것으로, S-곡선은 초과 주파수 대역(EBW,)의 값에 따라 시뮬레이션하였으며 타이밍 획득의 성능을 확인하기 위해 최초 타이밍 위상을 최악의 경우를 가정하여 좌우로 한심볼씩 이탈시켜서 시작했다.

여기서, 전압 조정 발진기(307)의 조정 전압은 간략화시켜서 양의 값이면 즉, 오른쪽 음의 값이면 왼쪽으로 한 스텝씩 이동시키도록 함으로써 심볼이 진행되면서 판정용 샘플 위치()로 위상이 이동된다.

이에서 알 수 있듯이, 크게 나올수록 좋은 S-곡선은 DA-ML 의 경우가 가장 양호한데, 선형성도 우수하고 연속된 sin 함수가 아닌 톱니파형으로 초과 주파수 대역의 크기와도 무관함을 알 수 있다.

또한, 도11 (c)에 도시한 바와 같이 SA-ML 모드시의 성능이 가장 나쁘긴 하지만 관찰 심볼수(K)를 충분히 길게 하면 양호한 동작을 얻음은 물론 곱셈기(305)를 제거할 수 있다는 장점이 있다.

도12 는 DA-ML, NDA-ML, SA-ML 모드에 대하여 초기 타이밍 획득후 안정 상태에서의 신호대 잡음비(SNR)에 따른 위상 추적 오차의 노멀라이즈한 값()을 로그 스케일(log scale)로 도시한 것으로, 관찰 구간(K)을 '830'정도로 설정한 상황에서 시뮬레이션한 것이다.

한편, 도6∼도8 과 같은 제1∼제3 실시예에서는 판정용 샘플 위치()를 기준으로 좌우측에 인접한 중간 샘플들로부터 계산된 차이값 또는 근사적인 미분값에 스트로브 샘플(판정용 샘플)을 곱함으로써 매 심볼마다의 타이밍 정보를 얻었으나

제4 실시예에서는 판정용 샘플을 근거로 약정된 알파벳중의 한 값을 판정하여 근사 미분값에 곱한다.

따라서, 제4 실시예의 경우 판정값을 근사 미분값에 곱함으로써 가산성 노이즈 또는 고스트의 영향을 최소화할 수 있으며, 노이즈가 전혀 없는 경우에도 타이밍 지터를 크게 줄일 수 있다.

본 발명의 제4 실시예에서 실제 데이터로부터 얻은 S-곡선을 도14 에 도시하였다.

여기서, 실제 타이밍 시점의 근처에서 S-곡선의 경사가 아주 크고 선형성도 양호함을 알 수 있다.

또한, roll-off factor가 지극히 적은 경우에도 실제 타이밍 시점 근처에서는 양호한 S-곡선을 얻을 수 있으며, 이는 타이밍 지터가 roll-off factor에 의해 거의 영향을 받지 않음을 의미한다.

도15 에는 NDA-ML 모드와 DD-ML 모드의 타이밍 지터를 시뮬레이션한 파형을 도시한 것으로, 관찰 심볼수(K)를 25심볼로 줄임으로써 높은 SNR 채널에서의 특성을 볼 수 있다.

여기서, NDA 모드의 경우 SNR이 증가하여도 타이밍 지터가 저하되지 않는 것을 볼 수 있다.

이는 데이터의 랜덤한 특성 때문에 발생하는 타이밍 정보의 에러에 의한 것으로 셀프-노이즈(self-noise)라 부른다.

이러한 셀프-노이즈는 송신 신호가 정보를 담고 있는 한 피할 수 없는 노이즈 성분이며 멀티 레벨 신호에서 더욱 심하지만, 본 발명의 제4 실시예는 셀프-노이즈를 크게 줄이는 것을 알 수 있다.

그리고, NDA 모드는 심볼율의 2배()로 오버샘플링할 때에만 동작하지만 본 발명의 제4 실시예의 경우에는샘플링보다 성능이 저하되기는 하지만심볼률 샘플링에서도 동작한다.

이 경우에는 도9 에서지점의 근사적인 미분값을 중간 샘플이 아닌및지점의 샘플들로부터 구하게 된다.

이렇게샘플링하는 경우 제4 실시예에는 데시메이터(306,309)가 불필요하게 된다.

도16 은 시스템의 시작 예를 들어, 방송(Broadcasting)에서 신호의 진폭이 조정안된 상태라고 가정한 경우 초기에 타이밍을 획득하는지를 시간축을 심볼수로 하여 시뮬레이션한 파형이다.

여기서, 초기의 타이밍 위치를 심볼과 심볼사이(0.5T 또는 -0.5T)에 설정함으로써 최악의 조건으로 가정하였지만, 신호의 진폭이 조정되지 않은 상황에서도 약정된 멀티 레벨로 판정하여도 타이밍 획득에 문제가 없음을 알 수 있다.

따라서, 초기 타이밍 획득이 끝나면 약속된 패턴(예로, sync 패턴)의 크기를 참조하여 자동 이득 조절을 실시하게 되며 그 후에는 더욱 더 신뢰성있는 타이밍 복원이 가능해진다.

한편, 본 발명의 실시예에서 2Fs 샘플링의 경우 타이밍 정보 추출식은 아래의 식(15)와 같다.

----- 식(15)

이때, k-term 누적기(306)를 사용한 경우 타이밍 갱신(timing update) 방정식은 다음과 같다.

------- 식(16)

그러나, 본 발명의 제1∼제4 실시예에서 k-term 누적기(307)는 도17 에 도시한 바와 같이, 스텝 상수()와 데시메이터(306)의 출력을 곱하여 그 결과를 전압 조정 발진기(307)로 출력하는 곱셈기(331)로 대치하여 구성할 수 있다.

즉, PLL 루프의 루프 필터 역할을 하는 k-term 누적기(307)를 사용하지 않고 매 심볼마다 추출된 타이밍 정보를 조금씩 반영하여 전압 조정 발진기(308)의 위상을 갱신하도록 곱셈기(331)로 대치할 수 있다.

이때, 타이밍 갱신 방정식은 아래 식(17)와 같다.

------- 식(17)

여기서,는 스텝 상수,는 판정값,및는 중간 샘플, K는 관찰 심볼수이다.

따라서, 상기 식(16)에 의한 타이밍 갱신은 관찰 심볼수(K)만큼의 주기로 이루어지며 상기 식(17)에 의한 타이밍 갱신은 매심볼마다 이루어짐을 알 수 있다.

그리고, 본 발명의 제3, 제4 실시예의 경우 심볼률(Fs) 샘플링으로 동작시킬 수 있으며 이 경우 타이밍 정보 추출식은 아래 식(18)과 같다.

-------- 식(18)

이에 따라, k-term 누적기(307)를 루프 필터로 쓴 경우 타이밍 갱신식은 아래 식(19)과 같이 표현된다.

-------- 식(19)

또한, 도17 과 같이 k-term 누적기(307)를 곱셈기(331)로 대치한 경우 1차 순환 갱신 방정식(recursive update equation)은 아래 식(20)과 같이 표현되는데, 이 경우 2개의 데시메이터(306)(309)를 삭제할 수 있다.

-------- 식(20)

그리고, 본 발명의 제1∼제4 실시예에서 k-term 누적기(307)의 출력을 그대로 전압 조정 발진기(308)에 입력시켰으나 필요한 경우 저역 통과 필터(LPF)를 사용하여 소정 레벨의 DC 전압을 입력시킬 수 있다.

상기에서 상세히 설명한 바와 같이 본 발명은 군집 지연과 같은량의 지연값을 갖는 지연기를 부가하여 판정용 샘플(strobe sample)을 얻을 때 발생할 수 있는 타이밍 오프셋을 제거하여 최적의 타이밍을 복원할 수 있는 효과가 있다.

또한, 본 발명은 종래의 아날로그 미분기를 디지털 미분기로 대체하여 구현함으로써 종래의 복잡한 신호 처리 과정을 제거하여 처리 속도를 향상시킬 수 있는 효과가 있다.

그리고, 본 발명은 SA-ML 모드의 경우 곱셈기를 제거하여 회로를 간략화할 수 있는 효과가 있으며 특히, SA-ML 모드와 DD-ML 모드에서는 심볼률 샘플링 속도()로 동작시키는 경우 2개의 데시메이터를 제거할 수 있다.

한편, 본 발명의 DD-ML 모드에서는 나이퀴스트 펄스의 감쇄 지수(roll-of factor)가 아주 작은 경우에도 우수한 심볼 타이밍 성능을 달성하며 가산성 노이즈 또는 고스트의 영향에서도 강건한 타이밍 성능을 달성하는 효과가 있다.

Claims

수신 신호를 주기적으로 샘플링하여 복원하기 위해 심볼 타이밍 복원기를 구비한 디지털 통신 시스템에 있어서, 상기 심볼 타이밍 복원기는 2개의 지연기를 사용하여 샘플링 지점의 근사적인 기울기를 얻고 그 기울기에 판정용 샘플(스트로브), 심볼 판정값 또는 판정용 샘플의 부호를 곱하여 오버 샘플링(Over-Sampling) 클럭을 생성하도록 구성한 것을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
수신 신호를 주기적으로 샘플링하여 복원하기 위해 심볼 타이밍 복원기를 구비한 디지털 통신 시스템에 있어서, 상기 타이밍 복원기는 정합 필터링된 신호를 오버 샘플링(Over-Sampling)하는 샘플러와, 이 샘플러의 샘플링 신호를 순차적으로 소정 시간 지연하는 제1,제2 지연기와, 상기 제1 지연기의 출력 신호중 판정용 샘플만을 심볼 판정기로 출력하는 제1 데시메이터(Decimator)와, 상기 샘플러의 출력과 상기 제2 지연기의 출력을 덧셈하는 덧셈기와, 프리앰블로 수신되는 판정용 심볼()과 상기 덧셈기의 출력 신호를 곱셈하는 곱셈기와, 이 곱셈기의 출력중 판정용 샘플 위치를 기준으로 소정 구간의 값만을 출력하는 제2 데시메이터와, 이 제2 데시메이터의 출력을 소정 구간 누적하는 누적기와, 이 누적기의 출력을 조정 전압으로 하여 생성한 발진 주파수를 상기 샘플러의샘플링 클럭으로 공급하는 전압 조정 발진기로 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
제2항에 있어서, k-term 누적기는 스텝 상기()와 제2 데시메이터의 출력을 곱하여 그 결과를 전압 조정 발진기의 조정 전압으로 출력하는 곱셈기로 대치하여 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
제2항에 있어서, 제1,제2 지연기와 덧셈기에 의해 구해지는 미분값은 아래의 식과 같은 연산으로 구하는 것을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.

여기서,,는 중간 샘플이다.
제2항에 있어서, 제2 데시메이터는 출력중 판정용 샘플 위치를 기준으로 좌우 소정 샘플의 중간값의 차이에 해당하는 미분값을 검출하도록 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
제2항에 있어서, k-term 누적기와 전압 조정 발진기사이에 저역 통과 필터를 부가하여 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
수신 신호를 주기적으로 샘플링하여 복원하기 위해 심볼 타이밍 복원기를 구비한 디지털 통신 시스템에 있어서, 상기 타이밍 복원기는 정합 필터링된 신호를 오버 샘플링(Over-Sampling)하는 샘플러와, 이 샘플러의 샘플링 신호를 순차적으로 소정 시간 지연하는 제1,제2 지연기와, 상기 제1 지연기의 출력 신호중 판정용 샘플만을 심볼 판정기로 출력하는 제1 데시메이터(Decimator)와, 상기 샘플러의 출력과 상기 제2 지연기의 출력을 덧셈하는 덧셈기와, 상기 제1 지연기의 출력과 상기 덧셈기의 출력 신호를 곱셈하는 곱셈기와, 이 곱셈기의 출력중 판정용 샘플 위치를 기준으로 소정 구간의 값만을 출력하는 제2 데시메이터와, 이 제2 데시메이터의 출력을 소정 구간 누적하는 누적기와, 이 누적기의 출력을 조정 전압으로 하여 생성한 발진 주파수를 상기 샘플러의샘플링 클럭으로 공급하는 전압 조정 발진기로 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
제7항에 있어서, k-term 누적기는 스텝 상기()와 제2 데시메이터의 출력을 곱하여 그 결과를 전압 조정 발진기의 조정 전압으로 출력하는 곱셈기로 대치하여 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
수신 신호를 주기적으로 샘플링하여 복원하기 위해 심볼 타이밍 복원기를 구비한 디지털 통신 시스템에 있어서, 상기 타이밍 복원기는 정합 필터링된 신호를 오버 샘플링(Over-Sampling)하는 샘플러와, 이 샘플러의 샘플링 신호를 순차적으로 소정 시간 지연하는 제1,제2 지연기와, 상기 제1 지연기의 출력 신호중 판정용 샘플만을 심볼 판정기로 출력하는 제1 데시메이터(Decimator)와, 상기 제1 지연기의 출력을 입력으로 부호()를 판정하는 부호 판정기와, 상기 샘플러의 출력과 상기 제2 지연기의 출력을 덧셈하는 덧셈기와, 이 덧셈기의 출력과 상기 부호 판정기의 부호를 곱셈하는 곱셈기와, 이 곱셈기의 출력중 판정용 샘플 위치를 기준으로 소정 구간의 값만을 출력하는 제2 데시메이터와, 이 제2 데시메이터의 출력을 소정 구간 누적하는 누적기와, 이 누적기의 출력을 조정 전압으로 하여 생성한 발진 주파수를 상기 샘플러의샘플링 클럭으로 공급하는 전압 조정 발진기로 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
제9항에 있어서, k-term 누적기는 스텝 상기()와 제2 데시메이터의 출력을 곱하여 그 결과를 전압 조정 발진기의 조정 전압으로 출력하는 곱셈기로 대치하여 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
제9항에 있어서, 곱셈기는 가감산기로 대치하여 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
제9항에 있어서,샘플링 클럭으로 동작시키는 경우 제1,제2 데시메이터를 제거하여 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
수신 신호를 주기적으로 샘플링하여 복원하기 위해 심볼 타이밍 복원기를 구비한 디지털 통신 시스템에 있어서, 상기 타이밍 복원기는 정합 필터링된 신호를 오버 샘플링(Over-Sampling)하는 샘플러와, 이 샘플러의 샘플링 신호를 순차적으로 소정 시간 지연하는 제1,제2 지연기와, 상기 제1 지연기의 출력 신호중 판정용 샘플만을 심볼 판정기로 출력하는 제1 데시메이터(Decimator)와, 상기 샘플러의 출력과 상기 제2 지연기의 출력을 덧셈하는 덧셈기와, 상기 제1 지연기의 출력을 입력으로 심볼을 판정하는 심볼값 판정기와, 이 심볼값 판정기의 출력과 상기 덧셈기의 출력 신호를 곱셈하는 곱셈기와, 이 곱셈기의 출력중 판정용 샘플 위치를 기준으로 소정 구간의 값만을 출력하는 제2 데시메이터와, 이 제2 데시메이터의 출력을 소정 구간 누적하는 누적기와, 이 누적기의 출력을 조정 전압으로 하여 생성한 발진 주파수를 상기 샘플러의샘플링 클럭으로 공급하는 전압 조정 발진기로 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
제13항에 있어서, k-term 누적기는 스텝 상기()와 제2 데시메이터의 출력을 곱하여 그 결과를 전압 조정 발진기의 조정 전압으로 출력하는 곱셈기로 대치하여 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.
제13항에 있어서,샘플링 클럭으로 동작시키는 경우 제1,제2 데시메이터를 제거하여 구성함을 특징으로 하는 최대 가능성 심볼 타이밍 복원기.