KR20000008809U - Low Power Pull-Up and Pull-Down Drive Circuit - Google Patents
Low Power Pull-Up and Pull-Down Drive Circuit Download PDFInfo
- Publication number
- KR20000008809U KR20000008809U KR2019980020664U KR19980020664U KR20000008809U KR 20000008809 U KR20000008809 U KR 20000008809U KR 2019980020664 U KR2019980020664 U KR 2019980020664U KR 19980020664 U KR19980020664 U KR 19980020664U KR 20000008809 U KR20000008809 U KR 20000008809U
- Authority
- KR
- South Korea
- Prior art keywords
- pull
- signal
- output signal
- output node
- output
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
본 고안은 불필요한 풀-업 동작을 방지하여 전력 소모를 줄인 저전력 풀-업 및 풀-다운 구동 회로를 제공하기 위한 것으로, 이를 위해 본 고안은 공통 출력 노드로부터의 출력 신호를 입력받아 구동하는 외부 회로에 의한 불필요한 풀-업 구동을 제거하기 위한 풀-업 및 풀-다운 구동 회로에 있어서, 입력 신호 및 풀-업 제어 신호에 응답하여 상기 공통 출력 노드를 풀-업 및 풀-다운 구동하는 풀-업 및 풀-다운 구동 수단; 상기 공통 출력 노드로부터의 출력 신호를 피드백 입력받아 상기 출력 신호의 레벨을 검출하여 레벨 검출 신호를 출력하는 출력 신호 검출 수단; 및 상기 입력 신호 및 상기 출력 신호 검출 수단으로부터의 레벨 검출 신호에 응답하여 상기 풀-업 제어 신호를 출력하는 제어 신호 생성 수단을 포함한다.The present invention is to provide a low-power pull-up and pull-down driving circuit that reduces power consumption by preventing unnecessary pull-up operation, for this purpose, the present invention is an external circuit that receives and drives the output signal from the common output node A pull-up and pull-down drive circuit for eliminating unnecessary pull-up driving by means of: a pull-up for pull-up and pull-down driving the common output node in response to an input signal and a pull-up control signal; Up and pull-down drive means; Output signal detecting means for receiving a feedback input of the output signal from the common output node and detecting a level of the output signal to output a level detection signal; And control signal generating means for outputting the pull-up control signal in response to the level detection signal from the input signal and the output signal detecting means.
Description
본 고안은 반도체 회로에 관한 것으로, 특히 공통 출력 노드를 풀-업(pull-up) 및 풀-다운(pull-down)으로 구동하는 풀-업 및 풀-다운 구동 회로에 관한 것이다.The present invention relates to semiconductor circuits, and more particularly, to pull-up and pull-down drive circuits for driving common output nodes pull-up and pull-down.
일반적으로 풀-업 및 풀-다운 구동 회로는 버스 구동 회로로 많이 사용되어진다.In general, pull-up and pull-down driving circuits are commonly used as bus driving circuits.
도 1은 종래의 간단한 풀-업 및 풀-다운 구동 회로를 도시한 것으로서, 전원전압단 및 접지전원단 사이에 직렬접속되되, 게이트가 접지전원단에 연결되는 풀-업 트랜지스터(PM1) 및 게이트로 입력 신호(IN)를 입력받는 풀-다운 트랜지스터(NM1)를 구비하되, 풀-업 트랜지스터(PM1) 및 풀-다운 트랜지스터(NM1)의 공통 노드로부터 출력 신호(OUT)가 구동되도록 구성된다.1 shows a conventional simple pull-up and pull-down driving circuit, in which a pull-up transistor PM1 and a gate connected in series between a power supply voltage terminal and a ground power supply terminal, whose gates are connected to the ground power supply terminal. The pull-down transistor NM1 receives the input signal IN, and is configured to drive the output signal OUT from the common node of the pull-up transistor PM1 and the pull-down transistor NM1.
상기와 같이 이루어지는 종래의 풀-업 및 풀-다운 구동 회로는, 구동하고자하는 출력 신호(OUT)에 대한 출력단을 완전히 충전한 후에 상기 출력 신호(OUT)를 입력받아 구동되는 외부 구동 회로(도면에 도시되지 않음)에 의해 방전되더라도 풀-업 트랜지스터(PM1)가 항상 턴-온(turn-on)되어 상기 출력단을 계속적으로 충전함으로써 불필요한 전력을 소모하는 문제가 있다.In the conventional pull-up and pull-down driving circuits as described above, an external driving circuit driven by receiving the output signal OUT after fully charging the output terminal for the output signal OUT to be driven (shown in FIG. (Not shown), there is a problem in that the pull-up transistor PM1 is always turned on and consumes unnecessary power by continuously charging the output terminal.
본 고안은 상기 문제점을 해결하기 위하여 안출된 것으로써, 불필요한 풀-업 동작을 방지하여 전력 소모를 줄인 저전력 풀-업 및 풀-다운 구동 회로를 제공하는데 그 목적이 있다.An object of the present invention is to provide a low-power pull-up and pull-down driving circuit that has been devised to solve the above problem and prevents unnecessary pull-up operation to reduce power consumption.
도 1은 종래의 간단한 풀-업 및 풀-다운 구동 회로도.1 is a conventional simple pull-up and pull-down drive circuit diagram.
도 2는 본 고안에 따른 풀-업 및 풀-다운 구동 회로의 일실시 회로도.2 is an exemplary circuit diagram of a pull-up and pull-down driving circuit according to the present invention.
도 3은 본 고안에 따른 상기 도 2의 풀-업 및 풀-다운 구동 회로에 대한 신호 파형도.3 is a signal waveform diagram of the pull-up and pull-down drive circuit of FIG. 2 according to the present invention;
* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing
200 : 풀-업 및 풀-다운 구동부200: pull-up and pull-down drive
210 : 출력 신호 검출부210: output signal detector
220, 212 : NOR 게이트220, 212: NOR gate
230 : 외부 구동 회로230: external drive circuit
C1 : 커패시터C1: Capacitor
R1 : 저항R1: resistance
상기 목적을 달성하기 위한 본 고안은 공통 출력 노드로부터의 출력 신호를 입력받아 구동하는 외부 회로에 의한 불필요한 풀-업 구동을 제거하기 위한 풀-업 및 풀-다운 구동 회로에 있어서, 입력 신호 및 풀-업 제어 신호에 응답하여 상기 공통 출력 노드를 풀-업 및 풀-다운 구동하는 풀-업 및 풀-다운 구동 수단; 상기 공통 출력 노드로부터의 출력 신호를 피드백 입력받아 상기 출력 신호의 레벨을 검출하여 레벨 검출 신호를 출력하는 출력 신호 검출 수단; 및 상기 입력 신호 및 상기 출력 신호 검출 수단으로부터의 레벨 검출 신호에 응답하여 상기 풀-업 제어 신호를 출력하는 제어 신호 생성 수단을 포함하여 이루어진다.In order to achieve the above object, the present invention provides a pull-up and pull-down driving circuit for eliminating unnecessary pull-up driving by an external circuit that receives and drives an output signal from a common output node. Pull-up and pull-down driving means for pull-up and pull-down driving the common output node in response to an up-control signal; Output signal detecting means for receiving a feedback input of the output signal from the common output node and detecting a level of the output signal to output a level detection signal; And control signal generating means for outputting the pull-up control signal in response to the level detection signal from the input signal and the output signal detecting means.
도 2는 본 고안에 따른 풀-업 및 풀-다운 구동 회로의 일실시 회로도로서, 풀-업 트랜지스터(PM2) 및 풀-다운 트랜지스터(NM2)를 구비하여 출력 신호(OUT1)를 풀-업 및 풀-다운 구동하는 풀-업 및 풀-다운 구동부(200)와, 상기 출력 신호(OUT1)를 피드백 입력받아 상기 출력 신호(OUT1)의 레벨을 검출하기 위한 출력 신호 검출부(210)와, 입력 신호(IN) 및 출력 신호 검출부(210)로부터의 검출 신호(net2)에 응답하여 상기 풀-업 트랜지스터(PM2)를 제어하기 위한 풀-업 제어 신호(net1)를 출력하는 NOR 게이트(220)와, 상기 출력 신호(OUT1)의 출력단 및 접지전원단 사이에 연결되어 충전 및 방전하는 커패시터(C1)와, 상기 출력 신호(OUT1)의 출력단 및 접지전원단 사이에 연결되는 기생 저항(R1)과, 상기 출력단에 연결되어 출력 신호(OUT1)에 응답하여 출력 신호(OUT2)를 구동하는 외부 구동 회로부(230)로 이루어진다.2 is a circuit diagram of a pull-up and pull-down driving circuit according to the present invention, and includes a pull-up transistor PM2 and a pull-down transistor NM2 to pull-up and output signal OUT1. A pull-up and pull-down driving unit 200 for pull-down driving, an output signal detector 210 for detecting the level of the output signal OUT1 by receiving the output signal OUT1 as a feedback input, and an input signal A NOR gate 220 for outputting a pull-up control signal net1 for controlling the pull-up transistor PM2 in response to the IN and the detection signal net2 from the output signal detector 210; A capacitor C1 connected between an output terminal of the output signal OUT1 and a ground power supply terminal for charging and discharging, a parasitic resistor R1 connected between an output terminal of the output signal OUT1 and a ground power supply terminal, and An external device connected to the output terminal for driving the output signal OUT2 in response to the output signal OUT1. It comprises a circuit portion (230).
여기서, 출력 신호 검출부(210)는 출력 신호(OUT1)를 입력받아 일정 시간 지연하는 지연부(211) 및 출력 신호(OUT1) 및 상기 지연부(211)로부터 출력되는 지연된 출력 신호를 입력받아 부정논리합하는 NOR 게이트(212)를 구비하며, 상기 지연부(211)는 출력 신호(OUT1)의 글리치 등과 같은 노이즈를 제거하기 위한 것이다.Here, the output signal detector 210 receives the output signal OUT1 and receives a delay unit 211 for delaying a predetermined time and an output signal OUT1 and a delayed output signal outputted from the delay unit 211 and receives a negative logic sum. The NOR gate 212 is provided, and the delay unit 211 removes noise such as glitch of the output signal OUT1.
도 3은 본 고안에 따른 상기 도 2의 풀-업 및 풀-다운 구동 회로에 대한 신호 파형도이다.3 is a signal waveform diagram of the pull-up and pull-down driving circuit of FIG. 2 according to the present invention.
도 2 및 도 3을 참조하며, 본 고안의 풀-업 및 풀-다운 구동 회로의 일실시 동작을 구체적으로 설명한다.2 and 3, an exemplary operation of the pull-up and pull-down driving circuit of the present invention will be described in detail.
먼저, 입력 신호(IN)가 "하이(high)"에서 "로우(low)"로 떨어지는 경우 풀-다운 트랜지스터(NM2)는 턴-오프되며, NOR 게이트(220)를 통해 "로우"의 풀-업 제어 신호가 출력되어 풀-업 트랜지스터(PM2)가 턴-온된다. 이때, 풀-업 및 풀-다운 구동부(200)의 출력단은 "하이"로 충전되기 시작하고, 부하 커패시턴스인 커패시터(C1)가 완전히 충전되면, 풀-업 트랜지스터(PM2)의 VDS가 거의 "0"이 되어 더 이상의 충전이 일어나지 않게 된다. 단지, 기생 성분인 저항(R1)에 의해 누설 전류(leakage current)가 발생하여 출력단의 전압 강하가 일어나는 경우 그 강하분만큼 다시 풀-업 트랜지스터가 열리어 커패시터(C1)를 충전하게 된다.First, when the input signal IN falls from "high" to "low", the pull-down transistor NM2 is turned off and "low" pull-through through the NOR gate 220. The up control signal is output and the pull-up transistor PM2 is turned on. At this time, the output terminal of the pull-up and pull-down driving unit 200 starts to be charged "high", and when the capacitor C1, which is the load capacitance, is fully charged, the V DS of the pull-up transistor PM2 is almost " 0 "will prevent any further charging. However, when a leakage current occurs due to the parasitic resistance R1 and the voltage drop of the output stage occurs, the pull-up transistor charges the thermal capacitor C1 again by the drop amount.
다음으로, 도 3에 도시된 바와 같이 본 고안의 풀-업 및 풀-다운 구동 회로로부터의 출력 신호(OUT1)를 입력받아 구동하는 외부 구동 회로(230)가 "로우" 레벨의 출력 신호(OUT2)를 구동하는 경우 풀-업 트랜지스터(PM2)가 턴-온된 상태에서 접지전원단과 곧바로 연결되는 상태가 되어 전류가 전원전압단으로부터 접지전원단으로 지속적으로 흐르게 된다. 이를 방지하기 위해, 본 고안의 출력 신호 검출부(210)는 출력 신호(OUT1)가 완전히 "로우"로 떨어지면 그 값을 검출하여 풀-업 트랜지스터(PM2)를 턴-오프시킴으로써 누설전류를 방지한다. 또한, 이러한 출력 신호(OUT1)가 노이즈 또는 글리치(glitch) 등에 의한 것인지 아닌지를 판별하기 위해 출력 신호 검출부(210) 내에 지연부(211)를 둥 글리치 등의 노이즈를 제거한다.Next, as illustrated in FIG. 3, the external driving circuit 230 that receives and drives the output signal OUT1 from the pull-up and pull-down driving circuits of the present invention is an output signal OUT2 having a "low" level. ), The pull-up transistor PM2 is directly connected to the ground power supply terminal in a turned-on state, and current flows continuously from the power supply voltage terminal to the ground power supply terminal. To prevent this, the output signal detection unit 210 of the present invention detects the value when the output signal OUT1 falls completely "low" to prevent the leakage current by turning off the pull-up transistor PM2. In addition, in order to determine whether the output signal OUT1 is caused by noise, glitch, or the like, the delay unit 211 is removed from the output signal detector 210 to eliminate noise such as round glitches.
본 고안의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 고안의 기술 분야의 통상의 전문가라면 본 고안의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, a person of ordinary skill in the art will appreciate that various embodiments are possible within the scope of the technical idea of the present invention.
상기와 같이 이루어지는 본 고안은, 출력 신호의 레벨을 검출하여 불필요한 풀-업 트랜지스터의 풀-업 동작을 방지함으로써 전력 소모를 줄일 수 있는 효과가 있으며, 또한 건전지 등으로 구동되는 휴대용 시스템에 내장되는 회로에 적용되어 시스템의 사용 시간을 늘일 수 있는 부가적인 효과가 있다.The present invention made as described above has the effect of reducing the power consumption by detecting the level of the output signal to prevent the pull-up operation of the unnecessary pull-up transistor, and also a circuit embedded in a portable system driven by a battery, etc. Has the additional effect of extending the service life of the system.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980020664U KR20000008809U (en) | 1998-10-28 | 1998-10-28 | Low Power Pull-Up and Pull-Down Drive Circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980020664U KR20000008809U (en) | 1998-10-28 | 1998-10-28 | Low Power Pull-Up and Pull-Down Drive Circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000008809U true KR20000008809U (en) | 2000-05-25 |
Family
ID=69521953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019980020664U KR20000008809U (en) | 1998-10-28 | 1998-10-28 | Low Power Pull-Up and Pull-Down Drive Circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000008809U (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100914790B1 (en) * | 2004-02-13 | 2009-09-02 | 오스트리아마이크로시스템즈 아게 | Circuit arrangement and method for protecting an integrated semiconductor circuit |
-
1998
- 1998-10-28 KR KR2019980020664U patent/KR20000008809U/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100914790B1 (en) * | 2004-02-13 | 2009-09-02 | 오스트리아마이크로시스템즈 아게 | Circuit arrangement and method for protecting an integrated semiconductor circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4540610B2 (en) | Semiconductor integrated circuit device and power supply voltage monitoring system using the same | |
EP0973261B1 (en) | Active pullup circuitry for open-drain signals | |
KR910006471B1 (en) | Reset signal generatng circuit | |
US6181173B1 (en) | Power-on reset circuit | |
JP4830218B2 (en) | Drive signal supply circuit | |
US7274227B2 (en) | Power-on reset circuit | |
EP1034619B1 (en) | Zero power power-on-reset circuit | |
KR950035091A (en) | Semiconductor integrated circuit | |
CN110798187B (en) | Power-on reset circuit | |
EP0619652A2 (en) | Data output circuit | |
US20020125922A1 (en) | Semiconductor integrated circuit device | |
KR20000008809U (en) | Low Power Pull-Up and Pull-Down Drive Circuit | |
JP2000252808A (en) | Integrated circuit | |
US6828830B2 (en) | Low power, area-efficient circuit to provide clock synchronization | |
JP2672235B2 (en) | Semiconductor device | |
JP2007096661A (en) | Delay circuit, charge and discharge method of capacitor therein, and power system device using the same | |
JP3271269B2 (en) | Output drive circuit | |
KR100901972B1 (en) | Power on/off reset circuit | |
KR100715601B1 (en) | Power-on reset circuit | |
KR100369362B1 (en) | Frequency detector for detecting low frequency | |
JPH01268311A (en) | Semiconductor integrated device | |
US20010045848A1 (en) | Power-up stable signal detection circuit | |
JPS63119323A (en) | Insulated gate type output buffer circuit | |
KR19990028424A (en) | Pullup Circuit for Fast Voltage Swing Limit | |
JPH0589265A (en) | Integrating circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |