KR19990066123A - Electrode Structure and Driving Method of Plasma Display Panel - Google Patents
Electrode Structure and Driving Method of Plasma Display Panel Download PDFInfo
- Publication number
- KR19990066123A KR19990066123A KR1019980001770A KR19980001770A KR19990066123A KR 19990066123 A KR19990066123 A KR 19990066123A KR 1019980001770 A KR1019980001770 A KR 1019980001770A KR 19980001770 A KR19980001770 A KR 19980001770A KR 19990066123 A KR19990066123 A KR 19990066123A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- sustain
- electrodes
- display panel
- plasma display
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 플라즈마 표시패널(PDP)의 전극구조 및 구동방법에 관한 것으로, 특히 투명전극의 중심에 금속전극을 형성하여 하나의 유지전극이 두 개의 셀을 제어하도록 함으로서, 발광된 빛이 외부로 출사되는 개구율을 증가시키도록 한 플라즈마 표시패널의 전극구조 및 이의 구동방법에 관한 것이다.The present invention relates to an electrode structure and a driving method of a plasma display panel (PDP). In particular, a metal electrode is formed at the center of a transparent electrode so that one sustain electrode controls two cells, And an electrode structure of the plasma display panel and a driving method thereof.
종래의 3전극 면방전극 구조에서 각 단위 셀에 두 개의 유지전극이 형성됨으로서 발광효율을 결정짓는 개구율을 한정범위 이상 확대할 수 없게되고, 이로 인하여 스크린 휘도의 향상이 어려운 문제점이 있었다.Since the two sustain electrodes are formed in each unit cell in the conventional three-electrode surface electrode structure, the aperture ratio that determines the luminous efficiency can not be enlarged beyond the limit range, which makes it difficult to improve the screen brightness.
이를 해결하기 위한 본 발명은 평행한 평행한 두 개의 기판이 프리트글라스에 의해 결합되고, 상기 기판중 일측기판에는 유지전극이 형성되며, 타측 기판에는 상기 유지전극과 수직으로 교차되는 어드레스전극이 형성되어 상기 전극간의 방전에 의해 하나의 화소를 이루는 플라즈마 표시패널 구조에 있어서, 상기 유지전극은 좌우 두 개의 셀을 동시에 제어 가능하도록 각 화소간의 경계부에 위치되도록 하였다.In order to solve this problem, two parallel parallel substrates are coupled by a frit glass, a sustain electrode is formed on one substrate of the substrate, and an address electrode vertically crossing the sustain electrode is formed on the other substrate In the plasma display panel structure in which one pixel is formed by the discharge between the electrodes, the sustain electrodes are positioned at the boundary between the pixels so that the two cells can be simultaneously controlled.
Description
본 발명은 플라즈마 표시패널(PDP)에 관한 것으로서, 특히 투명전극의 중심에 금속전극을 형성하여 하나의 유지전극이 두 개의 셀을 제어하도록 함으로서, 발광된 빛이 외부로 출사되는 개구율을 증가시키도록 한 플라즈마 표시패널의 전극구조 및 이의 구동방법에 관한 것이다.The present invention relates to a plasma display panel (PDP), and more particularly, to a plasma display panel (PDP), in which a metal electrode is formed at the center of a transparent electrode so that one sustain electrode controls two cells to increase the aperture ratio To an electrode structure of a plasma display panel and a driving method thereof.
도 1 은 일반적인 3전극 면방전 PDP의 구조를 나타낸 것으로 구조를 살펴보면, 화상의 표시면인 상부기판(1)과, 상기 상부기판(1)과 일정거리를 사이에 두고 평행하게 위치한 하부기판(2)으로 이루어지는데, 상기 상부기판(1)에는 하부기판(2) 대향면에 일정간격으로 형성된 복수개의 유지전극라인(6,7)과, 상기 복수개의 유지전극라인(6,7)위에 형성되어 방전전류를 제한하는 유전체층(8)과, 상기 유전체층(8)위에 형성되어 상기 유지전극라인(6,7)을 보호하는 보호층(9)으로 구성되며, 상기 하부기판(2)에는 복수개의 방전공간을 형성시키는 복수개의 격벽(3)과, 상기 격벽(3)사이에 유지전극라인(6,7)과 직교하도록 형성된 복수개의 어드레스 전극라인(4)과, 상기 각 방전공간의 내부면 중 양측 격벽면과 하부 기판면에 해당 어드레스전극라인(4)을 감싸도록 형성되어 방전시 가시광선을 방출하는 형광체(5)로 이루어진다.FIG. 1 shows a structure of a general three-electrode surface discharge PDP. Referring to FIG. 1, an upper substrate 1 as a display surface of an image and a lower substrate 2 A plurality of sustain electrode lines 6 and 7 are formed on the upper substrate 1 at regular intervals on opposite surfaces of the lower substrate 2 and on the plurality of sustain electrode lines 6 and 7 A dielectric layer 8 for limiting the discharge current and a protective layer 9 formed on the dielectric layer 8 to protect the sustain electrode lines 6 and 7, A plurality of address electrode lines (4) formed between the barrier ribs (3) so as to be orthogonal to the sustain electrode lines (6, 7), and a plurality of barrier ribs The address electrode lines (4) are formed to surround the barrier ribs and the lower substrate It made of a fluorescent material (5) for emitting visible light during discharge.
그리고 도 2 는 상기 플라즈마 표시패널의 상,하부 기판이 결합된 단면도를 나타낸 것으로, 상부기판(1)을 편의상 90도 회전시켜 도시하였다.FIG. 2 is a cross-sectional view of the upper and lower substrates of the plasma display panel, in which the upper substrate 1 is rotated 90 degrees for convenience.
상기의 도면을 보면 한 쌍의 유지전극라인은 300μm의 폭을 갖으며 투명전극라인(ITO전극;6)과 금속전극라인(7)으로 구성되는데, 상기 투명전극라인(6)은 양단에 방전전압이 공급되면 해당 방전공간 내부에서 상호 면방전을 일으키고, 상기 금속전극라인(7)은 약50∼100μm의 폭을 갖으며 투명전극라인(6)위에 각각 형성되어 투명전극라인의 저항에 의한 전압강하를 방지한다.In the drawing, a pair of sustain electrode lines have a width of 300 mu m and are composed of a transparent electrode line (ITO electrode) 6 and a metal electrode line 7, and the transparent electrode line 6 has a discharge voltage The metal electrode lines 7 are formed on the transparent electrode lines 6 each having a width of about 50 to 100 袖 m and are formed so as to have a voltage drop due to the resistance of the transparent electrode lines 6 .
도 3은 4×4개의 방전 셀을 가진 플라즈마 디스플레이 패널의 상판 위에서 본 전극 배치도를 나타낸 것으로, 상기 격벽(3)사이에 복수개의 유지전극라인(6,7)과 직교하도록 복수개의 어드레스 전극라인(4)이 형성되어져 있다.FIG. 3 is a view showing an electrode arrangement on a top plate of a plasma display panel having 4 × 4 discharge cells. A plurality of address electrode lines (not shown) are formed between the barrier ribs 3 so as to be orthogonal to the plurality of sustain electrode lines 6 and 7 4 are formed.
상기와 같이 구성된 종래 기술에 의한 플라즈마 표시 패널의 여러 가지 구동방식 중 하나인 ADS 서브필드(Addressing and Display System sub-field) 방식에 따라 3전극 면방전 PDP 상에 2X계조(gray scale)의 화상을 표시하는 과정을 설명하면 다음과 같다.The image of the prior art the ADS sub-field one of a number of driving method of a plasma display panel according to a technique (Addressing and Display System sub-field ) three-electrode surface according to the method on the discharge PDP 2 X gradation (gray scale) constructed as described above A description will be given of the process of displaying the information.
상기 ADS 서브필드 방식은 구현하고자 하는 계조에 따라 1 프레임을 복수개의 서브필드로 분할하여 구동하는 방식으로서, 각 서브필드는 리셋 기간과 어드레스 기간과 서스테인 기간으로 나뉘어 구동된다.In the ADS subfield method, one frame is divided into a plurality of subfields to be driven according to gray levels to be implemented. Each subfield is driven by a reset period, an address period and a sustain period.
여기서, 각 서브필드의 어드레스 기간은 모두 동일하게 할당되어 있으나 서스테인 기간은 복수개의 어드레스 전극라인(4)을 통해 공급되는 R, G, B 디지털 화상 데이터의 비트 가중치에 따라 각기 다르게 할당되어 있으므로 각 서브필드의 조합으로(눈의 적분효과를 이용함) 화상의 계조 구현이 가능해진다.Here, the address periods of the respective subfields are all assigned equally, but the sustain period is differently assigned according to the bit weights of the R, G, and B digital image data supplied through the plurality of address electrode lines 4, It becomes possible to realize gradation of an image by using a combination of fields (utilizing the effect of integration of eyes).
예를 들어, 2X계조의 구현을 위하여 R, G, B 아날로그 화상 데이터는 X비트의 R, G, B 디지털 화상 데이터(최하위 B1∼최상위 BX)로 디지털화되고, 1 프레임은 X개의 서브필드(SF1∼SFX)로 분할되며, 각 서브필드(SF1∼SFX)의 서스테인 기간은 20: 21: 22: … 2X-2: 2X-1의 비율로 할당된다.For example, R, G, and B analog image data are digitized into R, G, and B digital image data (lowest B 1 to highest B x ) of X bits for the implementation of 2 X gradations, field is divided into (SF 1 ~SF X), the sustain period of each subfield (SF 1 ~SF X) is 2 0: 2 1: 2 2: ... 2 X-2 : 2 X-1 .
먼저, 각 서브필드(SF1∼SFX)의 어드레스 기간에 유지전극라인(6,7)에 1 단계로 소거(erase) 펄스, 2 단계로 써넣기(write) 펄스, 3 단계로 소거 펄스를 공급하여 복수개의 어드레스 전극라인(4) 위에 각각 형성된 R, G, B 형광체층 표면에 벽전하를 형성시켜 이후에 수행되는 각 셀의 어드레스 방전전압을 낮추고, 4 단계로 복수개의 유지전극라인(6,7)에 순차적으로 소정 전압의 스캔 펄스를 공급한다.First, each sub-field (SF 1 ~SF X) erase (erase) pulse, sseoneotgi to step 2 (write) pulse, an erase pulse supplied to the third step of the step 1 to the sustain electrode lines (6, 7) in the address period Wall charges are formed on the surface of the R, G, and B phosphor layers formed on the plurality of address electrode lines 4 to lower the address discharge voltage of each cell to be performed thereafter, and a plurality of sustain electrode lines 6, 7) sequentially with a predetermined voltage.
즉, 해당 투명전극라인(6)에 150V∼300V의 방전개시전압이 공급되면 상기 투명전극라인(6) 간에 면방전(보조방전)이 일어나 해당 방전공간의 내부면에 벽전하가 형성된다.That is, when a discharge starting voltage of 150 V to 300 V is supplied to the transparent electrode line 6, a surface discharge (auxiliary discharge) occurs between the transparent electrode lines 6 and wall charges are formed on the inner surface of the discharge space.
그후, 투명전극라인(6)과 해당 어드레스 전극라인(4)에 어드레스 방전전압이 공급되면 상기 투명전극라인(6)과 해당 어드레스 전극라인(4)간의 어드레스 방전(주방전)이 일어나 해당 방전공간 내부에 주입된 방전가스가 전자와 이온으로 전리되면서 자외선이 방출되고, 상기 자외선에 의해 방전공간 내부면에 형성된 형광체층(5)이 여기 되어 가시광선이 방출되며, 상기 가시광선이 상부기판(1)을 통과하여 외부로 출사되면 외부에서 임의의 셀의 발광 즉, 화상표시를 인식할 수 있게된다.When an address discharge voltage is applied to the transparent electrode line 6 and the corresponding address electrode line 4, an address discharge (main discharge) occurs between the transparent electrode line 6 and the corresponding address electrode line 4, The phosphor layer 5 formed on the inner surface of the discharge space is excited by the ultraviolet rays to emit visible light and the visible light is emitted to the upper substrate 1 ) And exits to the outside, it becomes possible to recognize light emission of an arbitrary cell from the outside, that is, image display.
이후, 각 서브필드(SF1∼SFX)의 어드레스 기간이 완료되면 해당 투명전극라인(6)에 150V 이상의 유지 방전 전압이 공급되면 상기 투명전극라인(6)간에 유지 방전이 일어나 각 R, G, B셀의 방전 및 발광을 일정 시간동안 (서스테인 기간) 각각 유지시킨다.When a sustain discharge voltage of 150V or more is supplied to the corresponding transparent electrode line 6 after the address period of each of the sub-fields SF 1 to SF X is completed, a sustain discharge occurs between the transparent electrode lines 6, , And the discharge and emission of the B cell are maintained for a predetermined time (sustain period), respectively.
이와 같이 외부로 출사되는 가시광선의 양은 하나의 셀을 이루는 한 쌍의 금속전극(7)간의 거리 즉, 개구율에 의해 결정되며, PDP의 발광효율을 높이기 위해서는 이 개구율을 넓게 형성하여야 한다.The amount of the visible light emitted to the outside is determined by the distance between the pair of metal electrodes 7 forming one cell, that is, the aperture ratio. In order to increase the luminous efficiency of the PDP, the aperture ratio should be broad.
그러나 종래의 전극구조는 금속전극(7)이 투명전극(6)상에 형성됨으로 발광효율을 결정짓는 개구율을 한정범위 이상 확대할 수 없게되고, 이로 인하여 스크린 휘도의 향상이 어려운 문제점이 있었다.However, in the conventional electrode structure, since the metal electrode 7 is formed on the transparent electrode 6, the aperture ratio that determines the luminous efficiency can not be enlarged beyond the limit range, which makes it difficult to improve the screen brightness.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 발명된 것으로 투명전극의 중심에 금속전극을 형성하여 하나의 유지전극이 두 개의 셀을 제어하도록 함으로서, 발광된 빛이 외부로 출사되는 개구율을 증가시키도록 하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems of the prior art described above, and it is an object of the present invention to provide a plasma display panel in which metal electrodes are formed at the center of a transparent electrode so that one sustain electrode controls two cells, And the like.
이러한 목적을 달성하기 위한 본 발명은, 평행한 두 개의 기판이 프리트글라스에 의해 결합되고, 상기 기판중 일측기판에는 유지전극이 형성되며, 타측 기판에는 상기 유지전극과 수직으로 교차되는 어드레스전극이 형성되어 상기 전극간의 방전에 의해 하나의 화소를 이루는 플라즈마 표시패널 구조에 있어서, 상기 유지전극은 좌우 두 개의 셀을 동시에 제어 가능하도록 각 화소간의 경계부에 위치되도록 하였다.According to an aspect of the present invention, there is provided a plasma display panel comprising two parallel substrates bonded together by frit glass, a sustain electrode formed on one substrate of the substrate, and an address electrode vertically crossing the sustain electrode formed on the other substrate Wherein the sustain electrodes are positioned at a boundary between the pixels so that the left and right cells can be simultaneously controlled.
또한, 이러한 목적을 달성하기 위한 본 발명의 방법은 모든 유지 전극을 복수 개로 그룹화하여 각기 해당되는 전극에 벽전하를 형성하는 제 1 단계와, 상기 벽전하 형성후 원하지 않는 셀에 해당되는 두 유지 전극에 소거 펄스를 인가하여 벽전하를 소거하는 제 2 단계로 이루어진다.According to another aspect of the present invention, there is provided a method of driving a plasma display panel including a first step of grouping all the sustain electrodes into a plurality of sustain electrodes and forming wall charges on the corresponding electrodes, And a second step of erasing wall charges by applying an erase pulse.
도 1 은 종래 플라즈마 표시패널의 상,하기판 분리 사시도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a conventional plasma display panel. FIG.
도 2 는 종래 기술에 의한 패널 단면 구조도.2 is a cross-sectional structural view of a conventional panel.
도 3 은 종래 플라즈마 표시패널의 상판 위에서 본 전극 배치도.FIG. 3 is an electrode layout view of the conventional plasma display panel viewed from above the upper plate. FIG.
도 4 은 본 발명에 의한 플라즈마 표시패널의 단면 구조도.4 is a cross-sectional structural view of a plasma display panel according to the present invention.
도 5 는 본 발명에 의한 플라즈마 표시패널의 상판 위에서 본 전극 배치도.5 is an electrode layout view of the plasma display panel according to the present invention viewed from above the upper plate.
도 6 은 종래 및 본 발명의 방전 원리를 비교한 것으로서,FIG. 6 is a graph comparing the conventional and the discharge principle of the present invention,
(가)는 종래 기술의 방전 원리 상태도이고,(A) is a state of discharge principle of the prior art,
(나)는 본 발명에 의한 벽전하 소거 원리 상태도이다.(B) is a state diagram of the wall charge erasing principle according to the present invention.
도 7 은 본 발명에 의한 플라즈마 표시패널의 전극 배치를 이용한 구동 파형도.7 is a driving waveform diagram using an electrode arrangement of a plasma display panel according to the present invention.
*** 도면의 주요 부분에 대한 부호의 설명 ***DESCRIPTION OF THE REFERENCE SYMBOLS
101 : 상부기판 102 : 하부기판101: upper substrate 102: lower substrate
103 : 격벽 104 : 어드레스전극103: barrier rib 104: address electrode
105 : 형광체 106 : 투명전극105: phosphor 106: transparent electrode
107 : 금속전극 108 : 유전층107: metal electrode 108: dielectric layer
109 : 보호층109: Protective layer
이하, 본 발명의 일 실시 예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 의한 플라즈마 표시패널의 전극구조를 나타낸 것으로, 이에 도시된 바와 같이 하부기판(102)은 종래와 동일하게 셀간의 분리 및 방전공간 확보를 위한 격벽(107)과 방전전압이 공급되는 어드레스전극(104)이 평행을 이루며 형성되고, 상기 격벽(107) 사이에는 형광체(105)가 형성된다. 그리고 상부기판(101)에는 유지전극이 어드레스전극(104)과 수직을 이루며 위치하는데 있어서, 금속전극(107)이 투명전극(106)의 중앙부에 형성되어 있다. 유전층(108)과 보호층(109)은 종래와 동일하게 상부기판(101)상에 형성되었다.FIG. 4 illustrates an electrode structure of a plasma display panel according to the present invention. As shown in FIG. 4, the lower substrate 102 includes barrier ribs 107 for securing separation and discharge spaces between cells, And a phosphor 105 is formed between the barrier ribs 107. The address electrodes 104 are formed in parallel to each other. A metal electrode 107 is formed on a central portion of the transparent electrode 106 in a state where the sustain electrode is perpendicular to the address electrode 104 on the upper substrate 101. The dielectric layer 108 and the protective layer 109 are formed on the upper substrate 101 in the same manner as in the related art.
이와 같이 구성된 본 발명의 동작 및 작용 효과를 첨부한 도면 도 4 내지 도 7을 참조하여 설명하면 다음과 같다.The operation and effect of the present invention will be described with reference to FIGS. 4 to 7. FIG.
먼저, 종래의 플라즈마 표시패널 구동방식은 여러 가지 구동방식 중 하나인 ADS 서브필드(Addressing and Display System sub-field) 방식을 사용하고 있으며, 상기 ADS 서브필드 방식은 구현하고자 하는 계조에 따라 1 프레임을 복수개의 서브필드로 분할하여 구동하는 방식으로서, 각 서브필드는 리셋 기간과 어드레스 기간과 서스테인 기간으로 나뉘어 구동된다.First, in the conventional plasma display panel driving method, an ADS sub-field method is used, which is one of various driving methods. In the ADS sub-field method, In a method of driving by dividing into a plurality of subfields, each subfield is driven in a reset period, an address period and a sustain period.
그러나 본 발명은 상기 ADS 서브필드 방식과는 조금 다른 방식으로 진행되는데 그 이유는 전극의 형태가 기존과는 다른 공통전극의 형태로서 전극의 구조는 두 개의 셀에 하나의 전극이 작용하는 형태로서 도 5에 도시된 전극 구조를 보면 쉽게 이해할 수가 있다.However, the present invention is performed in a slightly different manner from the ADS sub-field scheme because the shape of the common electrode is different from that of the conventional electrode, and the structure of the electrode is such that one electrode acts on two cells The electrode structure shown in Fig. 5 can be easily understood.
여기서, 이 구조의 구동방법을 도 7에 도시된 전극 배치를 이용한 구동 파형도를 참조하여 설명하면 다음과 같다.Here, the driving method of this structure will be described with reference to a driving waveform diagram using the electrode arrangement shown in FIG. 7 as follows.
먼저, 종래의 ADS 서브필드 방식은 리셋 기간에 전체 화면을 동시에 소거하여 벽전하를 없앤 후, 어드레스 기간에서 원하는 셀만 선택하여 벽전하를 형성하는 것을 골격으로 하고 있는 반면 본 발명은 일단 리셋 기간 즉, 준비(Preparing) 기간에 모든 셀의 벽전하를 형성하고 원하지 않는 부분을 선택해서 소거하는 방식으로 이루어진다.In the conventional ADS subfield method, the entire screen is simultaneously erased in the reset period to remove the wall charges, and then only the desired cells are selected in the address period to form wall charges. However, in the present invention, In the preparation period, wall charges of all the cells are formed, and unwanted portions are selected and erased.
즉, 준비 기간에서 벽전하를 형성하는 방법은 일단 모든 전극을 X1, Y1, X2, Y2로 그룹화하여 동일시간에 X1이면 4n에 해당되는 전극에 모두 X1과 같은 전압을 걸어주고 Y1도 마찬가지로 4n에 해당되는 전극에 같은 전압을 걸어주어 순차적으로 모든 화면에 벽전하를 형성시킨다.That is, in the method of forming the wall charge in the preparation period, all the electrodes are grouped into X1, Y1, X2, and Y2, and voltages of X1 and Y1 are applied to electrodes corresponding to 4n at the same time, The same voltage is applied to the corresponding electrodes to sequentially form wall charges on all the screens.
그런 다음, 어드레스 기간에서 영상이 나타나지 않는 셀에 벽전하를 제거할 수 있는 소거 펄스를 걸어준다.Then, an erase pulse is applied to the cell in which no image is displayed in the address period, which can remove the wall charge.
이때, 기존의 방식에서는 데이터 전극을 스캔할 때 원하는 부분만 선택하면 됐으나 공통전극의 구조에서는 공유된 셀 중 선택성을 가지기 위해 모든 전극이 선택성(Selectivity)전극이다.At this time, in the conventional method, only the desired portion is selected when scanning the data electrode, but in the structure of the common electrode, all the electrodes are selectivity electrodes in order to have selectivity among the shared cells.
도 6은 종래 및 본 발명의 방전 원리를 비교한 것으로서, 종래 기술인 (가)에서는 전극 주위에 벽전하가 형성되게 하려면 +전하를 생성하고 싶은 부분의 전극에 -V를 걸어주고 어드레스 전극에는 +V를 방전개시전압 이상의 전압이 형성되도록 걸어주면 된다.FIG. 6 is a graph comparing the conventional and the discharge principle of the present invention. In the prior art (a), in order to form a wall charge around the electrode, -V is applied to an electrode of a portion where a + charge is to be generated, A voltage higher than the discharge start voltage may be formed.
한편, (나)에 도시된 본 발명은 이미 형성되어 있는 벽전하를 소거하는 것이므로 +전하가 형성되어 있는 곳에 +V를 걸어주고 어드레스 전극에 -V를 걸어주면 된다.On the other hand, in the present invention shown in (b), wall charges already formed are erased, so that + V may be applied to a location where positive charge is formed, and -V may be applied to an address electrode.
이때, 전압차는 방전개시전압 이상이 아니라 방전은 일어나지 않고 벽전하만 없애도록 낮은 전압을 걸어 주면 된다.At this time, the voltage difference is not equal to or higher than the discharge start voltage, but a low voltage is applied so that no discharge occurs and only wall charges are eliminated.
이후, 유지전극이 한쌍씩 스캐닝되는 동안 그 유지 전극라인에 대응하는 어드레스 펄스를 상기 스캔 신호와 동기화하여 어드레스 전극라인에 각각 공급하여 방전을 일으키게 된다.Then, while the scan electrodes are scanned in pairs, address pulses corresponding to the sustain electrode lines are supplied to the address electrode lines in synchronization with the scan signals, thereby causing discharge.
다음으로, 서스테인 기간으로 넘어가서 모든 화면을 동시에 서스테인을 걸어주면 원하는 부위의 셀만 켜지게 되며, 이러한 과정이 1/60초 동안 계속 반복되어 패널이 구동하게 된다.Next, if the user goes to the sustain period and sustains all the screens simultaneously, only the cells of the desired area are turned on, and the process is continuously repeated for 1/60 second to drive the panel.
이때, 문제가 되는 것은 인접한 두 셀이 선택되었을 때 동시에 켜질 수는 없고 순차적인 단계를 거쳐 셀을 켜준다. 이것은 주파수를 조정하면 간단히 해결할 수 있다.At this time, the problem is that when two adjacent cells are selected, they can not be turned on at the same time. This can be solved simply by adjusting the frequency.
이상 설명한 바와 같이 본 발명의 플라즈마 표시장치는 하나의 유지전극이 두 개의 셀을 제어하게 됨으로 전극의 제조공정을 단순화 하게되고, 전극사이의 개구율이 증가하여 휘도 및 스크린 발광효율을 상승시키는 효과가 있다.As described above, in the plasma display device of the present invention, since one sustain electrode controls two cells, the manufacturing process of the electrode is simplified, and the aperture ratio between the electrodes is increased to increase the luminance and the screen luminous efficiency .
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980001770A KR100530640B1 (en) | 1998-01-21 | 1998-01-21 | Electrode Structure and Driving Method of Plasma Display Panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980001770A KR100530640B1 (en) | 1998-01-21 | 1998-01-21 | Electrode Structure and Driving Method of Plasma Display Panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990066123A true KR19990066123A (en) | 1999-08-16 |
| KR100530640B1 KR100530640B1 (en) | 2006-02-21 |
Family
ID=37178873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980001770A KR100530640B1 (en) | 1998-01-21 | 1998-01-21 | Electrode Structure and Driving Method of Plasma Display Panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100530640B1 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121003A (en) * | 1991-10-28 | 1993-05-18 | Nec Corp | Ac surface discharge type plasma display panel |
| KR950010909B1 (en) * | 1992-07-14 | 1995-09-25 | 삼성전관주식회사 | Plazma display device and drive method |
| JPH06310040A (en) * | 1993-04-19 | 1994-11-04 | Noritake Co Ltd | Plasma display panel |
| JPH0773809A (en) * | 1993-09-06 | 1995-03-17 | Nec Corp | Display element |
| JPH09199039A (en) * | 1996-01-11 | 1997-07-31 | Hitachi Ltd | Gas discharge type display panel and its manufacture |
| KR100247414B1 (en) * | 1996-11-30 | 2000-03-15 | 김영남 | Dual discharge plasma display panel |
-
1998
- 1998-01-21 KR KR1019980001770A patent/KR100530640B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100530640B1 (en) | 2006-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100657384B1 (en) | Plasma display panel and driving method thereof | |
| US6362800B1 (en) | Method and apparatus for driving plasma display panel | |
| KR100330030B1 (en) | Plasma Display Panel and Method of Driving the Same | |
| KR100284341B1 (en) | Method for driving a plasma display panel | |
| KR100488449B1 (en) | Plasma display panel | |
| EP0923066B1 (en) | Driving a plasma display panel | |
| KR100358696B1 (en) | Method for Driving Alternate Current Plasma Display Panel | |
| KR100573163B1 (en) | Driving method of plasma display panel | |
| KR100484113B1 (en) | Method of driving a plasma display panel | |
| KR100564300B1 (en) | Method for driving plasma display | |
| US20050168408A1 (en) | Plasma display panel and driving method thereof | |
| KR100453165B1 (en) | Plasma display panel | |
| KR100530640B1 (en) | Electrode Structure and Driving Method of Plasma Display Panel | |
| KR100546582B1 (en) | Method Of Addressing Plasma Display Panel | |
| KR100424253B1 (en) | Method for driving a plasma display panel | |
| KR100285763B1 (en) | DC plasma display panel and its driving method | |
| KR100482331B1 (en) | Plasma Display Panel And Method Of Driving The Same | |
| US20080129764A1 (en) | Method of driving a discharge display panel for effective addressing, driver therefor and display panel using the same | |
| KR100333417B1 (en) | Plasma Display Panel and Method of Driving the same | |
| KR100488158B1 (en) | Method of driving plasma display panel | |
| KR100482341B1 (en) | Apparatus for driving plasma display panel | |
| KR100599644B1 (en) | Plasma display panel and driving method thereof | |
| KR100308047B1 (en) | Method for manufacturing barrier rib of Plasma Display Panel | |
| KR100701948B1 (en) | Plasma Display Panel | |
| KR100468415B1 (en) | Method for driving plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091029 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |